KR100862240B1 - Reflective liquid crystal display and fabrication method of the same - Google Patents

Reflective liquid crystal display and fabrication method of the same Download PDF

Info

Publication number
KR100862240B1
KR100862240B1 KR1020020045132A KR20020045132A KR100862240B1 KR 100862240 B1 KR100862240 B1 KR 100862240B1 KR 1020020045132 A KR1020020045132 A KR 1020020045132A KR 20020045132 A KR20020045132 A KR 20020045132A KR 100862240 B1 KR100862240 B1 KR 100862240B1
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
data line
pixel
Prior art date
Application number
KR1020020045132A
Other languages
Korean (ko)
Other versions
KR20040011867A (en
Inventor
정우남
진현석
조용진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020045132A priority Critical patent/KR100862240B1/en
Priority to US10/420,786 priority patent/US7242452B2/en
Priority to TW092115389A priority patent/TWI233521B/en
Priority to CNB031429726A priority patent/CN1268971C/en
Priority to JP2003179065A priority patent/JP2004070315A/en
Priority to DE10329334A priority patent/DE10329334B4/en
Publication of KR20040011867A publication Critical patent/KR20040011867A/en
Application granted granted Critical
Publication of KR100862240B1 publication Critical patent/KR100862240B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반사형 액정표시장치에 있어서, 데이터배선의 구조를 변경한 반사형 액정표시장치에 관한 것이다. 고휘도를 요구하는 반사형 액정표시장치에서 일반적으로 블랙매트릭스를 이용하여 명암 대비비를 높이는데, 한편으로 이 블랙매트릭스는 반사되는 빛의 영역을 줄여 휘도를 낮추는 요인이 된다.The present invention relates to a reflective liquid crystal display device in which a structure of data wiring is changed in a reflective liquid crystal display device. In reflective liquid crystal display devices requiring high luminance, a black matrix is generally used to increase the contrast ratio. On the other hand, the black matrix decreases the area of reflected light, thereby lowering the luminance.

본 발명에서는 명암대비비를 유지하면서 이러한 블랙매트릭스의 면적을 줄이거나 없애기 위하여 데이터 배선의 형태를 개선하였다.

In the present invention, the shape of the data wiring is improved to reduce or eliminate the area of the black matrix while maintaining the contrast ratio.

반사전극(반사판), 블랙매트릭스, 데이터 배선Reflective electrode (reflective plate), black matrix, data wiring

Description

반사형 액정표시장치와 그 제조방법{Reflective liquid crystal display and fabrication method of the same} Reflective liquid crystal display and its manufacturing method {Reflective liquid crystal display and fabrication method of the same}             

도 1은 일반적인 반사형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,1 is an enlarged plan view showing a part of an array substrate for a general reflective liquid crystal display device;

도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 종래의 반사형 액정표시장치의 단면도이고,FIG. 2 is a cross-sectional view of a conventional reflective liquid crystal display device taken along the line II-II ′ of FIG. 1;

도 3은 도 2의 B영역을 확대한 확대 단면도이고,3 is an enlarged cross-sectional view illustrating an enlarged area B of FIG. 2;

도 4는 본 발명에 따른 반사형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 단면도이고,4 is a cross-sectional view schematically showing a part of an array substrate for a reflective liquid crystal display device according to the present invention;

도 5는 본 발명에 따른 반사형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,5 is an enlarged plan view showing a part of an array substrate for a reflective liquid crystal display device according to the present invention;

도 6a 내지 도 6d는 도 5의 Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이고,6A to 6D are cross-sectional views taken along the line VV ′ of FIG. 5 and according to the process sequence of the present invention.

도 7은 본 발명의 제 2 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,7 is an enlarged plan view illustrating a portion of an array substrate for a reflective liquid crystal display device according to a second embodiment of the present invention;

도 8은 본 발명의 제 3 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,8 is an enlarged plan view illustrating an enlarged portion of an array substrate for a reflective liquid crystal display device according to a third embodiment of the present invention;

도 9는 본 발명의 제 4 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,9 is an enlarged plan view illustrating an enlarged portion of an array substrate for a reflective liquid crystal display device according to a fourth embodiment of the present invention;

도 10a 내지 도 10e와 도 11a 내지 도 11d는 도 9의 Ⅸ-Ⅸ`,Ⅹ-Ⅹ`를 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.10A to 10E and FIGS. 11A to 11D are cross-sectional views illustrating the process sequence of the present invention, taken along the lines VII-VII` and VII-VII` of FIG. 9.

<도면의 주요부분에 대한 부호의 간단한 설명> <Brief description of symbols for the main parts of the drawings>

102 : 게이트 전극 106 : 게이트 배선 102 gate electrode 106 gate wiring

110 : 액티브층 114 : 소스 전극110: active layer 114: source electrode

116 : 드레인 전극 118 : 데이터 배선116: drain electrode 118: data wiring

124 : 반사전극
124: reflective electrode

본 발명은 액정표시장치에 관한 것으로, 특히 데이터 배선의 형태를 개선한 반사형 액정표시장치와 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a reflective liquid crystal display device having an improved shape of a data line and a manufacturing method thereof.

일반적으로 액정표시장치는 광원의 이용방법에 따라 백라이트를 이용하는 투과형 액정표시 장치와 외부의 광원을 이용하는 반사형 액정표시 장치로 분류할 수 있다. In general, the liquid crystal display may be classified into a transmissive liquid crystal display using a backlight and a reflective liquid crystal display using an external light source according to a method of using a light source.

투과형 액정표시장치는 백라이트를 광원으로 사용하여 전체 전력의 2/3 이상 을 소비하는 반면에 반사형 액정표시장치는 백라이트가 필요 없기 때문에 전력 및 배터리 소모를 줄일 수 있다. 그런데 반사형 액정 표시 장치는 외부의 광원이 없기 때문에 휘도가 충분치 않고 명암 대비비가 작다는 문제점이 있다. Transmissive liquid crystal displays consume more than two-thirds of the total power using the backlight as a light source, while reflective liquid crystal displays do not require a backlight, thereby reducing power and battery consumption. However, the reflective liquid crystal display has a problem in that the luminance is not sufficient and the contrast ratio is small because there is no external light source.

명암 대비비를 높이기 위하여 일반적으로 반사형 액정표시장치에서는 블랙매트릭스를 사용하는데, 이러한 블랙매트릭스는 빛이 반사되는 영역을 줄여 휘도를 낮추는 역할을 하게 된다.In order to increase the contrast ratio, a reflective matrix liquid crystal display generally uses a black matrix, which reduces the luminance of the light by reducing the reflection area of the light.

이하, 도 1을 참조하여 일반적인 반사형 액정표시장치의 구성을 개략적으로설명한다.Hereinafter, a configuration of a general reflective liquid crystal display device will be described with reference to FIG. 1.

도 1에 도시한 바와 같이, 액정패널은 제 1 기판(상부기판)(23)과 제 2 기판(하부기판)(6)이 소정 간격 이격하여 합착되어 있고, 상기 제 1 기판(23)과 마주보는 제 2 기판(6)의 일면에는 서로 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(17)과 게이트 배선(5)이 구성되고, 상기 두 배선의 교차지점에는 박막트랜지스터(T)가 구성된다.As shown in FIG. 1, in the liquid crystal panel, a first substrate (upper substrate) 23 and a second substrate (lower substrate) 6 are bonded to each other at a predetermined interval, and face the first substrate 23. On one surface of the second substrate 6, a data line 17 and a gate line 5 defining a pixel region P intersect each other perpendicularly to each other, and a thin film transistor T is formed at an intersection point of the two lines. Is composed.

상기 화소영역(P)에는 박막트랜지스터(T)와 접촉하는 반사전극(화소전극)(18)이 구성된다.In the pixel region P, a reflective electrode (pixel electrode) 18 in contact with the thin film transistor T is formed.

이때, 반사전극(18)을 형성하는 물질로는 도전성과 반사율이 뛰어난 알루미늄(Al)과 이를 포함한 합금형태의 도전성 물질을 주로 사용한다. In this case, as the material for forming the reflective electrode 18, aluminum (Al) having excellent conductivity and reflectance and an alloy-type conductive material including the same are mainly used.

한편, 상기 제 2 기판(6)과 마주보는 제 1 기판(23)의 일면에는 격자형상의 블랙매트릭스(21)와, 격자내부의 오픈부 즉, 상기 화소영역(P)에 대응하는 영역에 컬러필터층(22a,22b,22c)이 구성되고, 컬러필터와 블랙매트릭스를 포함하는 제 1 기판(23)의 전면에는 투명한 공통전극(24)이 구성된다.On the other hand, one surface of the first substrate 23 facing the second substrate 6 has a black matrix 21 having a lattice shape and an open portion inside the lattice, that is, a color corresponding to the pixel area P. Filter layers 22a, 22b, and 22c are formed, and a transparent common electrode 24 is formed on the entire surface of the first substrate 23 including the color filter and the black matrix.

상기 제 1 및 제 2 기판(23,6)의 이격된 공간에는 액정층(20)이 구성된다.The liquid crystal layer 20 is formed in spaced spaces between the first and second substrates 23 and 6.

전술한 구성에서, 상기 블랙매트릭스(21)는 데이터 배선과 게이트 배선과 박막트랜지스터에 대응하는 영역에 구성되는데 이때, 상기 제 1 기판과 제 2 기판의 합착 오차를 감안하여 얼라인 마진을 더 두어 설계하게 된다.In the above-described configuration, the black matrix 21 is configured in a region corresponding to the data line, the gate line and the thin film transistor, wherein the alignment margin is further given in consideration of the bonding error between the first substrate and the second substrate. Done.

결과적으로, 상기 블랙매트릭스가 차지하는 면적이 커지게 된다.As a result, the area occupied by the black matrix becomes large.

이에 대해, 도 2와 도 3의 단면도를 참조하여 설명한다.This will be described with reference to the cross-sectional views of FIGS. 2 and 3.

도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 종래의 반사형 액정표시장치의 단면도이고, 도 3은 도 2의 B영역을 확대한 단면도이다.. FIG. 2 is a cross-sectional view of a conventional reflective liquid crystal display device cut along II-II ′ of FIG. 1, and FIG. 3 is an enlarged cross-sectional view of region B of FIG. 2.

도시한 바와 같이, 제 1 기판(6)에는 이웃한 화소영역(P1,P2)의 이격된 사이로 데이터 배선(17)이 구성되고, 상기 제 1 기판(6)과 마주보는 제 2 기판(23)에는 상기 화소영역(P1,P2)에 대응하여 컬러필터(22a,22b,22c)가 구성되고, 상기 데이터 배선(17)에 대응하여 블랙매트릭스(21)가 구성된다.As shown in the drawing, a data line 17 is formed between the adjacent pixel areas P1 and P2 in the first substrate 6, and the second substrate 23 facing the first substrate 6 is formed. The color filters 22a, 22b, and 22c are formed in correspondence with the pixel areas P1 and P2, and the black matrix 21 is formed in correspondence with the data lines 17. In FIG.

이때, 상기 데이터 배선(17)의 상부에서 이웃한 반사전극(18)사이의 간격이 a이고, 상기 데이터 배선(17)의 양측과 이웃한 반사전극(18)이 각각 겹치는 면적이 b라면, 상기 블랙매트릭스(21)의 폭은 a+2b의 폭으로 구성하여야 한다.In this case, when the distance between the adjacent reflective electrode 18 on the upper portion of the data line 17 is a, and the area where the both sides of the data line 17 and the adjacent reflective electrode 18 overlap each other is b, The width of the black matrix 21 should be composed of a width of a + 2b.

이때, a의 폭에 대응하여 위치하는 액정(미도시)은 반사전극 상부에 대응하는 액정과 다르게 균일한 전기장이 충분히 인가되지 않기 때문에 노멀리 화이트모드에서 화소영역이 블랙상태를 보여주는 전압을 인가하더라도 이 부분은 빛샘영역으로 작용하게 된다. 따라서 이 부분은 반드시 상기 블랙매트릭스(21)로 가려주어 야 하는 부분이고, 상기 2b는 제 1 기판(6)과 제 2 기판(23)의 합착오차를 염두에 둔 얼라인 마진(align margin) 값이다. 따라서, 앞서 언급한 바와 같이 상기 블랙매트릭스(21)가 차지하는 면적이 매우 크다.In this case, since the uniform electric field is not sufficiently applied to the liquid crystal (not shown) corresponding to the width of a, unlike the liquid crystal corresponding to the upper portion of the reflective electrode, the pixel region may apply a voltage showing a black state in the normally white mode. This part acts as a light leakage area. Therefore, this part must be covered by the black matrix 21, and 2b is an alignment margin value considering the bonding error of the first substrate 6 and the second substrate 23 in mind. to be. Therefore, as mentioned above, the area occupied by the black matrix 21 is very large.

따라서, 유효 반사면적이 많이 줄어들게 되어, 고휘도를 요구하는 반사형 액정디스플레이 장치에 적합하지 못하다.
Therefore, the effective reflection area is greatly reduced, which is not suitable for the reflection type liquid crystal display device requiring high brightness.

이상에서 설명한 바와 같이, 반사형 액정표시장치에서는 외부 광원을 사용하지 않고 반사전극에 반사되는 빛을 이용하기 때문에 고휘도와 그에 따른 명암 대비비를 높이는 것이 중요하다.As described above, in the reflective liquid crystal display device, since the light reflected by the reflective electrode is used without using an external light source, it is important to increase the high brightness and the contrast ratio.

명암 대비비를 높이기 위하여 블랙매트릭스를 사용하는데, 이것은 데이터 배선이 형성된 영역의 빛샘을 막아 명암대비비는 높일 수 있지만, 데이터 배선과 블랙매트릭스의 중첩은 유효 반사면적을 줄여 휘도를 낮게 만든다.The black matrix is used to increase the contrast ratio, which prevents light leakage in the area where the data lines are formed, thereby increasing the contrast ratio, but the overlap of the data lines and the black matrix reduces the effective reflection area to lower the luminance.

본 발명에서는 이러한 블랙매트릭스로 인한 유효 반사면적 감소를 개선하면서 명암 대비비를 높여 고품질의 반사형 액정표시장치를 제공하는 것을 목적으로 한다.
An object of the present invention is to provide a high quality reflective liquid crystal display device by increasing the contrast ratio while improving the effective reflection area reduction due to the black matrix.

본 발명의 제 1 특징에 따른 반사형 액정표시장치는 기판 상에 매트릭스상으로 정의된 다수의 화소영역과; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과; 상기 게이트 배선과 수직하게 교차하고, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 형성된 데이터 배선에 있어서, 상기 화소영역의 안쪽으로 구성되는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극을 포함한다.A reflective liquid crystal display device according to a first aspect of the present invention comprises: a plurality of pixel regions defined in a matrix form on a substrate; A gate wiring extending beyond one side of the pixel area neighboring in the one direction; A data line which intersects the gate line perpendicularly and extends beyond the other side of the pixel area not parallel to a portion where the gate line passes; A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; And a reflective electrode formed in the pixel area while in contact with the drain electrode and covering all data lines passing through the pixel area.

상기 데이터 배선은 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져, 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 구성된다.The data line is divided into a first line and a second line at one end of the substrate, and is configured to extend vertically past each of the pixel areas adjacent in the horizontal direction.

또한, 다른 예로 상기 데이터 배선은 상기 수평방향으로 이웃한 화소영역 사이의 이격된 영역을 거쳐 구성되도록 수직방향으로 굴곡지게 구성된다.In another example, the data line is bent in a vertical direction so as to be configured through a spaced area between pixel regions neighboring in the horizontal direction.

이때, 상기 서로 평행하게 이웃한 화소영역을 지나는 데이터 배선의 길이는 동일하게 구성되도록 한다.In this case, the lengths of the data lines passing through the adjacent pixel areas in parallel to each other are configured to be the same.

상기 게이트 배선은 게이트 전극과 연결되고, 상기 데이터 배선은 상기 소스 전극과 연결되도록 구성한다..The gate line is connected to the gate electrode, and the data line is configured to be connected to the source electrode.

상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나로 구성한다.The reflective electrode is composed of one selected from the group of conductive metals including aluminum (Al) and an aluminum alloy.

상기 반사전극은 화소영역에 대응하는 부분을 요철형상으로 형성한다.The reflective electrode forms a portion corresponding to the pixel region in an uneven shape.

본 발명의 제 1 특징에 따른 반사형 액정표시장치용 어레이기판의 제조방법은 기판 상에 매트릭스상으로 화소영역을 정의하는 단계와; 상기 일 방향으로 이웃 한 화소 영역의 일 측을 지나 수평방향으로 연장되도록 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하도록, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 되도록 데이터 배선을 형성하는 단계에 있어서, 상기 화소영역의 안쪽으로 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극 형성하는 단계를 포함한다.A method of manufacturing an array substrate for a reflective liquid crystal display device according to a first aspect of the present invention includes the steps of defining a pixel region in a matrix form on the substrate; Forming a gate line so as to extend in a horizontal direction through one side of the adjacent pixel area in the one direction; Forming a data line so as to intersect the gate line so as to extend beyond the other side of the pixel region that is not parallel to the portion through which the gate line passes; forming a data line inside the pixel region; Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; And forming a reflective electrode formed in the pixel area while in contact with the drain electrode and covering all of the data lines passing through the pixel area.

상기 데이터 배선은 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져, 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 형성한다.The data line is divided into a first line and a second line at one end of the substrate, and is formed to extend vertically past each of the pixel areas adjacent in the horizontal direction.

다른 예로, 상기 데이터 배선은 상기 수평방향으로 이웃한 화소영역사이의 이격된 영역을 거쳐 구성되도록 수직방향으로 굴곡지게 형성한다.As another example, the data line is formed to be bent in a vertical direction so as to be configured through a spaced area between adjacent pixel areas in the horizontal direction.

이때, 서로 평행하게 이웃한 화소영역을 지나는 데이터 배선의 길이는 동일하도록 형성한다.At this time, the lengths of the data lines passing through the adjacent pixel areas in parallel are formed to be the same.

본 발명의 제 2 특징에 따른 반사형 액정표시장치용 어레이기판은 기판 상에 매트릭스상으로 정의된 다수의 화소영역과; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과, 게이트 배선에서 화소영역으로 연장된 스토리지 제 1 전극과; 상기 게이트 배선과 수직하게 교차되도록, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 형성된 데이터 배선에 있어서, An array substrate for a reflective liquid crystal display device according to a second aspect of the present invention comprises: a plurality of pixel regions defined in matrix form on a substrate; A gate wiring extending beyond one side of the pixel region neighboring in the one direction, and a storage first electrode extending from the gate wiring to the pixel region; A data line extending beyond the other side of the pixel region that is not parallel to a portion through which the gate line passes, so as to vertically cross the gate line;                     

상기 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져 평행하게 이웃한 화소영역을 각각 지나도록 수직하게 연장된 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극에서 화소영역을 지나 상기 제 1 전극의 상부로 연장 형성된 스토리지 제 2 전극과; 상기 제 2 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극을 포함한다.A data line divided into a first line and a second line at one end of the substrate and vertically extending to pass through adjacent pixel areas in parallel; A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; A storage second electrode extending from the drain electrode to an upper portion of the first electrode through a pixel region; And a reflective electrode formed in the pixel area in contact with the second electrode and covering all of the data lines passing through the pixel area.

상기 데이터 배선의 제 1 라인과 제 2 라인은 게이트 배선과 교차되는 부분의 게이트 배선의 상부에서 서로 연결되도록 구성하고, 데이터 배선의 제 1 라인은 상기 게이트 배선과 스토리지 캐패시터의 제 1 전극의 연결하는 연장부위를 중첩하여 지나가도록 구성한다.The first line and the second line of the data line are configured to be connected to each other at an upper portion of the gate line of a portion crossing the gate line, and the first line of the data line is connected between the gate line and the first electrode of the storage capacitor. It is configured to pass by overlapping extensions.

본 발명의 제 2 특징에 따른 반사형 액정표시장치용 어레이기판 제조방법은 기판 상에 매트릭스상으로 화소영역을 정의하는 단계와; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장된 게이트 배선과, 게이트 배선에서 화소영역으로 연장된 스토리지 제 1 전극을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하고, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나도록 연장된 데이터 배선을 형성하는 단계에 있어서, 상기 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져 평행하게 이웃한 화소영역을 각각 지나도록 수직하게 연장된 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜 지스터를 형성하는 단계와; 상기 드레인 전극에서 화소영역을 지나 상기 스토리지 제 1 전극의 상부로 연장된 스토리지 제 2 전극을 형성하는 단계와; 상기 제 2 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극을 형성하는 단계를 포함한다.According to a second aspect of the present invention, there is provided a method of manufacturing an array substrate for a reflective liquid crystal display device, the method including: defining pixel regions in a matrix form on the substrate; Forming a gate wiring extending beyond one side of the pixel region neighboring in the one direction, and a storage first electrode extending from the gate wiring to the pixel region; Forming a data line extending perpendicularly to the gate line and extending through the other side of the pixel region that is not parallel to a portion through which the gate line passes; a first line and a second line at one end of the substrate Forming data lines vertically extended to pass through adjacent pixel areas in parallel with each other; Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; Forming a storage second electrode extending from the drain electrode to an upper portion of the storage first electrode through a pixel region; And forming a reflective electrode formed in the pixel area while in contact with the second electrode and covering all of the data lines passing through the pixel area.

이때, 상기 데이터 배선의 제 1 라인과 제 2 라인은 게이트 배선과 교차되는 부분에서, 게이트 배선의 상부에서 서로 연결되도록 형성하고, 데이터 배선의 제 1 라인은 상기 게이트 배선과 제 1 전극의 연장부위를 지나가도록 형성한다.In this case, the first line and the second line of the data line are formed to be connected to each other at an upper portion of the gate line at a portion that intersects the gate line, and the first line of the data line is an extension portion of the gate line and the first electrode. Form to pass through.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

--제 1 실시예--First Embodiment

본 실시예에서는 블랙매트릭스와 데이터 배선의 중첩으로 인한 유효 반사면적이 줄어드는 것을 개선하기 위하여 데이터 배선의 형태를 변형하여 블랙매트릭스를 제거한 것을 특징으로 한다.In the present embodiment, the black matrix is removed by modifying the shape of the data wiring to improve the reduction of the effective reflection area due to the overlap of the black matrix and the data wiring.

도 4는 본 발명의 제 1 실시예에 따른 반사형 액정표시장치의 개략적인 구성을 도시한 단면도이다.4 is a cross-sectional view showing a schematic configuration of a reflective liquid crystal display device according to a first embodiment of the present invention.

도시한 바와 같이, 제 1 기판(100)과 제 2 기판(140)이 소정간격 이격하여 구성되며, 상기 제 2 기판(140)과 마주보는 제 1 기판(100)의 일면에는 게이트 전극(102)과 액티브층(110)과 소스 전극(114)과 드레인 전극(116)을 포함하는 박막트랜지스터(T)와, 상기 소스 전극(114)과 접촉하는 데이터 배선(118)과 도시하지는 않았지만 상기 게이트 전극(102)과 연결되는 게이트 배선(미도시)이 구성된다. As shown in the drawing, the first substrate 100 and the second substrate 140 are configured to be spaced apart from each other by a predetermined distance, and the gate electrode 102 is disposed on one surface of the first substrate 100 facing the second substrate 140. And the thin film transistor T including the active layer 110, the source electrode 114, and the drain electrode 116, the data line 118 contacting the source electrode 114, and the gate electrode (not shown). A gate wiring (not shown) connected with the 102 is formed.

상기 두 배선은 교차하여 다수의 화소영역(P1,P2)을 정의한다.The two wires intersect to define a plurality of pixel areas P1 and P2.

상기 박막트랜지스터(T)와 데이터 배선(118)이 구성된 기판(100)의 전면에는 보호막(126)이 구성되고, 상기 보호막(126)상부의 화소영역(P1,P2)에 상기 드레인 전극(116)과 접촉하는 반사전극(124)을 구성한다. A passivation layer 126 is formed on an entire surface of the substrate 100 including the thin film transistor T and the data line 118, and the drain electrode 116 is disposed in the pixel areas P1 and P2 on the passivation layer 126. And a reflective electrode 124 in contact with it.

이때, 반사전극(124)은 휘도를 높이기 위해 요철형상으로 구성하기도 한다. 물론 보호막의 표면을 요철형상으로 구성하고, 이를 통해 간접적으로 요철형상을 표현하는 방법이 일반적이다.In this case, the reflective electrode 124 may be formed in an uneven shape to increase luminance. Of course, the surface of the protective film is formed in an uneven shape, and in general, a method of expressing an uneven shape indirectly is common.

전술한 구성에서, 상기 데이터 배선(118)은 양측으로 갈라져 제 1 라인(118a)과 제 2 라인(118b)으로 구성되며, 갈라진 제 1 라인(118a)과 제 2 라인(118b)은 각각 수평 방향으로 이웃한 반사전극(124)의 하부로 연장 형성한다.In the above-described configuration, the data line 118 is divided into both sides to constitute the first line 118a and the second line 118b, and the divided first line 118a and the second line 118b are each in the horizontal direction. As a result, it extends below the neighboring reflective electrode 124.

상기 제 1 기판(100)과 마주보는 제 2 기판(140)의 일면에는 상기 각 화소영역에 대응하여 적색과 녹색과 청색의 컬러필터(134a,134b,134c)가 구성되고, 상기 컬러필터(134a,134b,134c)의 상부에는 투명한 공통전극(132)이 구성된다.One surface of the second substrate 140 facing the first substrate 100 includes red, green, and blue color filters 134a, 134b, and 134c corresponding to each pixel area, and the color filter 134a. The transparent common electrode 132 is formed on the upper portions of 134b and 134c.

전술한 반사형 액정표시장치의 구성에서, 외부에서 입사한 빛은 상기 반사전극에 반사되는 동시에, 상기 제 1 라인(118a)과 제 2 라인(118b) 사이의 이격된 공간으로는 투과되기 때문에 종래와는 달리 상기 이웃한 반사전극(124)의 이격된 영역(E)에서 빛샘이 관찰되지 않는다.In the above-described configuration of the reflective liquid crystal display device, since light incident from the outside is reflected on the reflective electrode, the light is transmitted to the spaced space between the first line 118a and the second line 118b. Unlike, light leakage is not observed in the spaced area E of the neighboring reflective electrode 124.

따라서, 상기 평행한 방향으로 이웃한 반사전극(124)의 이격된 영역에 대응하여 블랙매트릭스(미도시)를 형성하지 않아도 된다. Therefore, it is not necessary to form a black matrix (not shown) corresponding to the spaced apart regions of the adjacent reflective electrodes 124 in the parallel direction.                     

결과적으로, 종래와는 달리 게이트 배선에 대응하는 부분에만 블랙매트릭스를 형성하게 되므로, 블랙매트릭스가 차지하는 유효 면적을 줄일 수 있기 때문에 고휘도와 높은 명암 대비비(high contrast ratio)를 얻을 수 있다.As a result, unlike the related art, since the black matrix is formed only in a portion corresponding to the gate wiring, the effective area occupied by the black matrix can be reduced, thereby obtaining high brightness and high contrast ratio.

이하, 도 5를 참조하여 본 발명의 제 1 실시예에 따른 반사형 액정표시장치용 어레이기판의 평면구성을 좀더 상세히 설명한다.Hereinafter, a planar configuration of an array substrate for a reflective liquid crystal display device according to a first embodiment of the present invention will be described in detail with reference to FIG. 5.

도시한 바와 같이, 수직하게 교차하여 화소 영역(P1,P2)을 정의하는 게이트 배선(106)과 데이터 배선(118)이 구성된다. 상기 두 배선(106,118)이 교차하는 부분에 상기 게이트 배선(106)과 연결되는 게이트 전극(102)과, 액티브층(110)과, 상기 데이터 배선(118)과 연결되는 소스전극(114)과 이와는 소정간격 이격된 드레인 전극(116)을 포함하는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P1,P2)에는 상기 드레인 전극(116)과 접촉하는 반사전극(124)을 구성한다.As shown in the figure, the gate wiring 106 and the data wiring 118 are formed to vertically intersect to define the pixel regions P1 and P2. The gate electrode 102 connected to the gate line 106 at the portion where the two wires 106 and 118 cross, the active layer 110, the source electrode 114 connected to the data line 118, and The thin film transistor T including the drain electrodes 116 spaced apart from each other is configured, and the reflective electrodes 124 contacting the drain electrodes 116 are formed in the pixel regions P1 and P2.

이때, 상기 데이터 배선(118)은 끝단에서 갈라져 나온 제 1 라인(118a)과 제 2 라인(118b)으로 구성되며 각각은 이웃한 반사전극(124)의 하부로 연장된 형상이다.In this case, the data line 118 is composed of a first line 118a and a second line 118b which are split from ends, and each of the data lines 118 extends below the neighboring reflective electrode 124.

상기 제 1 라인(118a)과 제 2 라인(118b)의 너비의 합은 라인(line) 저항을 고려하여 종래의 데이터 배선의 너비와 같아야 한다.The sum of the widths of the first line 118a and the second line 118b should be equal to the width of the conventional data line in consideration of line resistance.

전술한 바와 같이, 상기 평행하게 이격된 반사전극(124)의 사이 영역(E)에는 빛을 반사시키는 데이터 배선이 존재하지 않으므로 이 부분에 대응하여 상부기판에 블랙매트릭스를 형성하지 않아도 되고, 게이트 배선(106) 상부에만 블랙매트릭스(130)를 구성한다. As described above, the data line for reflecting light does not exist in the area E between the parallelly spaced reflective electrodes 124, so that a black matrix does not have to be formed on the upper substrate corresponding to this portion. The black matrix 130 is formed only on the upper portion 106.                     

이때, 상기 제 1 라인과 제 2 라인(118a,118b)은 상기 게이트배선(106)을 지나는 부분에서 최소한 한번은 연결하여 구성하며, 이러한 연결부위는 게이트 배선과 중첩되도록 구성한다.In this case, the first line and the second line 118a and 118b are configured to be connected at least once in a portion passing through the gate wiring 106, and the connection portion is configured to overlap the gate wiring.

이하, 도 6a 내지 도 6d를 참조하여, 본 발명의 제 1 실시예에 따른 반사형 액정표시장치용 어레이기판의 제조방법을 설명한다.6A to 6D, a method of manufacturing an array substrate for a reflective liquid crystal display device according to a first embodiment of the present invention will be described.

도 6a 내지 도 6d는 도 5의 Ⅴ-Ⅴ`를 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.6A through 6D are cross-sectional views illustrating a process sequence of the present invention cut along the line VV ′ of FIG. 5.

먼저, 도 6a에 도시한 바와 같이, 기판(100)상에 게이트전극(102)을 포함하는 게이트배선(도 5의 106)을 형성한다.First, as shown in FIG. 6A, a gate wiring (106 in FIG. 5) including the gate electrode 102 is formed on the substrate 100.

상기 게이트물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄(Al)이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 알루미늄 배선을 포함한 적층 구조(Al/Mo)가 적용되기도 한다.Since the gate material is important for the operation of the liquid crystal display, aluminum (Al) having a low resistance is mainly used to reduce the RC delay. However, pure aluminum has a weak chemical corrosion resistance, and is healed in a subsequent high temperature process. Since wiring defects are caused by hillock formation, a multilayer structure including aluminum wiring (Al / Mo) may be applied to aluminum wiring.

다음으로, 도 6b에 도시한 바와 같이, 상기 게이트전극(102)등이 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiOx)등이 포함된 무기절연물질그룹 중 선택된 하나를 증착하여 게이트 절연막(108)을 형성한다.Next, as shown in FIG. 6B, an inorganic insulating material group including silicon nitride (SiN x ), silicon oxide (SiO x ), or the like is formed on the entire surface of the substrate 100 on which the gate electrode 102 and the like are formed. One is deposited to form a gate insulating film 108.

다음으로, 상기 게이트전극(102)상부의 게이트 절연막(108)상에 아일랜드 형태로 적층된 아몰퍼스 실리콘(a-Si:H)인 액티브층(110)(active layer)과 불순물이 포함된 아몰퍼스 실리콘인(n+a-Si:H) 오믹콘택층(112)(ohmic contact layer)을 형성한다.Next, an amorphous silicon (a-Si: H) active layer 110 and an amorphous silicon containing impurities are stacked on the gate insulating layer 108 on the gate electrode 102. An (n + a-Si: H) ohmic contact layer 112 is formed.

다음으로, 도 6c에 도시한 바와 같이, 상기 오믹콘택층(112)상부에 크롬(Cr), 몰리브덴(Mo), 안티몬(Sb), 티타늄(Ti)을 포함한 도전성 금속그룹 중 선택된 하나를 증착한 후 패턴하여, 소스 전극(114)과 드레인 전극(116)과, 상기 소스 전극(114)에 연결되고 상기 게이트 배선(미도시)과는 수직하게 교차하여 화소영역(P1,P2)을 정의하는 데이터배선(118)을 형성한다.Next, as illustrated in FIG. 6C, one of conductive metal groups including chromium (Cr), molybdenum (Mo), antimony (Sb), and titanium (Ti) is deposited on the ohmic contact layer 112. After patterning, data connected to the source electrode 114 and the drain electrode 116 and the source electrode 114 and perpendicularly intersect the gate wiring (not shown) to define the pixel regions P1 and P2. The wiring 118 is formed.

이때, 상기 데이터 배선(420)은 기판(100)의 일 측 끝단에서 제 1 라인(118a)과 제 2 라인(118b)으로 나뉘어져 구성되며, 수평 방향으로 이웃한 화소영역(P1,P2)에 구성되어 수직하게 연장 형성하여, 상기 게이트 배선(미도시)과 교차하는 부분에서 최소한 한번은 연결하여 구성하며, 이러한 연결부위는 게이트 배선과 중첩되도록 구성한다.In this case, the data line 420 is divided into a first line 118a and a second line 118b at one end of the substrate 100, and is configured in the pixel areas P1 and P2 neighboring in the horizontal direction. And vertically extending to form at least one connection at a portion that intersects the gate wiring (not shown), and the connection portion is configured to overlap the gate wiring.

다음으로, 상기 소스 및 드레인 전극(114,116)과 데이터 배선(118)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질을 도포하여 보호막(120)을 형성한다.Next, an organic insulating material including benzocyclobutene (BCB) and an acrylic resin is coated on the entire surface of the substrate 100 on which the source and drain electrodes 114 and 116 and the data line 118 are formed. The protective film 120 is formed.

연속하여, 상기 보호막(120)을 식각하여, 상기 드레인 전극(116)이 일부를 노출하는 드레인 콘택홀(122)을 형성한다.Subsequently, the passivation layer 120 is etched to form a drain contact hole 122 that partially exposes the drain electrode 116.

이때, 상기 화소영역(P)에 대응하는 보호막(120)의 표면을 소정의 방법으로 볼록부와 오목부로 구성된 요철로 형성한다.In this case, the surface of the passivation layer 120 corresponding to the pixel region P is formed by concave and convex portions formed by convex portions and concave portions by a predetermined method.

다음으로, 도 6d에 도시한 바와 같이, 노출된 드레인 전극(116)과 접촉하면 서 화소영역(P)에 위치하는 반사전극(124)을 형성한다.Next, as shown in FIG. 6D, the reflective electrode 124 positioned in the pixel region P is formed while being in contact with the exposed drain electrode 116.

상기 반사전극(124)은 알루미늄(Al) 또는 알루미늄 합금과 같이 저항이 낮고 반사율이 뛰어난 도전성 물질을 사용한다.The reflective electrode 124 uses a conductive material having low resistance and excellent reflectance, such as aluminum (Al) or aluminum alloy.

이때, 반사전극(124)은 상기 보호막(120)의 요철로 인해 간접적으로 요철형상이 된다. 따라서, 고 반사율을 구현할 수 있다.At this time, the reflective electrode 124 is indirectly concave-convex due to the unevenness of the passivation layer 120. Therefore, high reflectance can be realized.

전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예에 따른 반사형 액정표시장치용 어레이기판을 제작할 수 있다.Through the above-described process, an array substrate for a reflective liquid crystal display device according to a first embodiment of the present invention can be manufactured.

이하, 제 2 실시예를 통해 본 발명의 변형예를 제안한다.
Hereinafter, a modification of the present invention is proposed through the second embodiment.

-- 제 2 실시예 --Second Embodiment

도 7은 본 발명의 제 2 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 도시한 평면도이다.7 is a plan view showing a part of an array substrate for a reflective liquid crystal display device according to a second embodiment of the present invention.

도시한 바와 같이, 수직하게 교차하여 화소영역(P1,P2)을 정의하는 데이터 배선(217)과 게이트 배선(205)을 구성하고, 상기 두 배선(217,205)이 교차하는 부분에 상기 게이트 배선(205)과 연결되는 게이트 전극(208)과, 액티브층(212)과, 상기 데이터 배선(217)과 연결되는 소스 전극(214)과 이와는 소정간격 이격된 드레인 전극(215)을 포함하는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 상기 드레인 전극(215)과 접촉하는 반사전극(218)을 구성한다.As shown in the drawing, the data line 217 and the gate line 205 that define the pixel regions P1 and P2 are vertically intersected, and the gate line 205 is formed at a portion where the two lines 217 and 205 cross each other. Thin film transistor (T) including a gate electrode 208 connected to the second electrode, an active layer 212, a source electrode 214 connected to the data line 217, and a drain electrode 215 spaced apart from the predetermined distance. ) And a reflective electrode 218 in contact with the drain electrode 215 in the pixel region P. Referring to FIG.

이때, 상기 데이터 배선(217)은 수직방향으로 굴곡지게 구성되는데, 굴곡은 직각형상이다. At this time, the data line 217 is configured to be bent in the vertical direction, the bend is a rectangular shape.                     

즉, 소스 전극(214)에 연결된 부분은 우측으로 굴곡지고, 반사전극(218)의 중간 부분에서는 좌측으로 굴곡져 구성된다. 따라서, 하나의 데이터 배선(217)은 수평방향으로 이웃한 반사전극(218) 하부에 각각 대칭적으로 구성된다. That is, the portion connected to the source electrode 214 is bent to the right, and the middle portion of the reflective electrode 218 is bent to the left. Accordingly, one data line 217 is symmetrically formed under the reflective electrodes 218 adjacent to each other in the horizontal direction.

따라서, 상기 데이터 배선(217)은 반드시 수평 방향으로 이웃한 화소전극(218) 사이의 이격 공간을 두 번은 거쳐 구성된다.Therefore, the data line 217 is always configured through the spaced space between the pixel electrodes 218 adjacent in the horizontal direction twice.

이때, 이웃한 화소 전극(218)중 일측의 화소전극 하부에 위치하는 데이터 배선(205)의 길이(A+B)와 타측의 화소전극 하부에 위치하는 데이터 배선(217)의 길이(C)는 같아야 한다.At this time, the length A + B of the data line 205 located under the pixel electrode on one side among the adjacent pixel electrodes 218 and the length C of the data line 217 located under the pixel electrode on the other side are Should be the same.

이와 같이 하는 이유는 데이터 배선(221)을 흐르는 신호가 가지는 극성(+극 또는 -극)에 의해 반사전극(218)이 받는 영향을 분산시켜 이를 최소화하기 위함이다.The reason for doing this is to minimize the influence of the reflection electrode 218 by the polarity (+ pole or-pole) of the signal flowing through the data line 221.

전술한 구성에서, 수평방향으로 이웃한 반사전극(124)사이의 이격 공간(E)중 상기 데이터 배선(217)이 지나가는 부분과 게이트 배선이 구성된 영역은 블랙매트릭스(221a,221b,221c)로 가려준다.In the above-described configuration, the area where the data line 217 passes and the region where the gate line is formed in the space E between the reflective electrodes 124 adjacent in the horizontal direction are covered by the black matrix 221a, 221b, and 221c. give.

이때, 상기 반사 전극(218)사이의 이격 공간을 지나가는 데이터 배선(221)의 면적이 작으므로 블랙매트릭스를 형성하지 않을 수도 있다.In this case, since the area of the data line 221 passing through the spaced space between the reflective electrodes 218 is small, the black matrix may not be formed.

전술한 구성은 제 1 실시예 보다는 덜 하지만 종래에 비해 상기 블랙매트릭스가 차지하는 유효면적을 줄일 수 있는 구성이 된다.The above-described configuration is less than that of the first embodiment, but can reduce the effective area occupied by the black matrix as compared with the prior art.

이하, 제 3 실시예를 통해 본 발명의 변형예를 제안한다.
Hereinafter, a modification of the present invention is proposed through the third embodiment.

-- 제 3 실시예---Third Example-

도 8은 본 발명의 제 3 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.8 is an enlarged plan view showing a part of an array substrate for a reflective liquid crystal display device according to a third embodiment of the present invention.

도 8의 구성은 도 7의 변형 예 이다. 8 is a modified example of FIG.

도시한 바와 같이, 수직하게 교차하여 화소영역(P1.P2)을 정의하는 데이터 배선(320)과 게이트 배선(305)이 구성된다. 상기 두 배선(320,305)이 교차하는 부분에 상기 게이트 배선(305)과 연결되는 게이트 전극(308)과, 액티브층(312)과, 상기 데이터 배선(320)과 연결되는 소스 전극(314)과 이와는 소정간격 이격된 드레인 전극(316)을 포함하는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P1,P2)에는 상기 드레인 전극(316)과 접촉하는 반사전극(318)을 구성한다.As shown in the drawing, the data line 320 and the gate line 305 are formed to vertically intersect to define the pixel region P1.P2. A gate electrode 308 connected to the gate line 305, an active layer 312, a source electrode 314 connected to the data line 320, and a portion where the two wires 320 and 305 cross each other; The thin film transistor T including the drain electrodes 316 spaced by a predetermined interval is configured, and the reflective electrodes 318 contacting the drain electrodes 316 are formed in the pixel regions P1 and P2.

이때, 상기 데이터 배선(320)은 수직방향으로 굴곡지게 구성되는데, 굴곡은 직각형상이다. At this time, the data line 320 is configured to be bent in a vertical direction, the bending is a rectangular shape.

즉, 소스 전극(314)에 연결된 부분은 좌측으로 굴곡지고, 반사전극(318)의 중간 부분에서는 우측으로 굴곡져 구성된다. 따라서, 하나의 데이터 배선(320)은 수평방향으로 이웃한 반사전극(318) 하부에 각각 대칭적으로 구성된다. That is, the portion connected to the source electrode 314 is bent to the left side, and the middle portion of the reflective electrode 318 is bent to the right side. Accordingly, one data line 320 is symmetrically formed under the reflective electrodes 318 adjacent to each other in the horizontal direction.

따라서, 상기 데이터 배선(320)은 수평 방향으로 이웃한 반사전극(318) 사이의 이격 공간을 두 번은 거쳐 구성된다.Therefore, the data line 320 is configured through the spaced space between the reflective electrodes 318 adjacent in the horizontal direction twice.

전술한 구성에서, 상기 이웃한 반사전극(318)사이를 지나가는 데이터 배선(320)에 대응하는 부분과 상기 게이트 배선(305)에 대응하는 부분에 블랙매트릭스(321a,321b,321c)를 구성한다. In the above-described configuration, black matrices 321a, 321b, and 321c are formed in a portion corresponding to the data line 320 passing through the neighboring reflective electrodes 318 and a portion corresponding to the gate line 305.                     

이때, 이웃한 반사전극(318)중 일 측에 위치하게 되는 데이터 배선(320)의 길이이(A+B)와 수평하게 이격되어 위치하는 반사전극(318)의 하부에 위치하는 데이터 배선(320)의 길이(C)와 같아야 한다.In this case, the length of the data line 320 positioned on one side of the neighboring reflecting electrodes 318 is positioned below the reflective electrode 318 which is horizontally spaced apart from A + B. Must be equal to the length (C).

이와 같이 하는 이유는 앞서 설명한 바와 같다.The reason for doing this is as described above.

전술한 구성은, 상기 박막트랜지스터(T)의 데이터 배선(320)과 연결되는 소스 전극(314)이 비정상적으로 길어질 수는 있지만 경우에 따라 사용할 수 있는 구성이다.The above-described configuration may be used in some cases although the source electrode 314 connected to the data line 320 of the thin film transistor T may be abnormally long.

전술한 제 2 실시예와 제 3 실시예의 구성외에도 상기 데이터 배선을 굴곡지게 형성할 때, 상기 데이터 배선이 평행하게 이웃한 화소영역을 한번만 거치도록 구성될 수도 있다.In addition to the configuration of the second and third embodiments described above, when the data line is bent, the data line may be configured to pass through the adjacent pixel areas only once in parallel.

이와 같은 구성은 박막트랜지스터의 구성 중 소스 전극의 형상이 각 화소마다 교대로 달라질 수 는 있으나(즉, 길거나 짧아진다) 경우에 따라 사용 가능하다.Such a configuration may be used in some cases, although the shape of the source electrode of the thin film transistor may be alternately changed for each pixel (ie, becomes long or short).

이하, 제 4 실시예를 참조하여, 상기 제 1 실시예의 데이터 배선을 구성을 도입한 새로운 형태의 반사형 액정표시장치를 제안한다.
Hereinafter, with reference to the fourth embodiment, a novel reflective liquid crystal display device incorporating the configuration of the data wiring of the first embodiment will be proposed.

-- 제 4 실시예-- Fourth Example

도 9는 본 발명의 제 4 실시예에 따른 반사형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.9 is an enlarged plan view showing a part of an array substrate for a reflective liquid crystal display device according to a fourth embodiment of the present invention.

도시한 바와 같이, 기판(400)의 일 방향으로 서로 평행하게 소정 간격 이격된 다수의 게이트 배선(406)을 구성하고, 이와는 수직하게 교차하여 다수의 화소영 역(P1,P2,P3,P4..)을 정의하는 다수의 데이터 배선(420)을 형성한다.As shown in the drawing, a plurality of gate lines 406 spaced apart from each other in parallel in one direction of the substrate 400 and vertically intersect with the plurality of pixel areas P1, P2, P3, and P4. A plurality of data lines 420 are defined defining.

상기 게이트 배선(406)은 일 방향으로 평행한 화소영역(P1과 P2, P3와 P4)사이에 사이에 대응하는 부분은 그 폭을 현저히 작게 구성한다.The portion of the gate wiring 406 between the pixel regions P1 and P2 and P3 and P4 parallel in one direction constitutes a significantly smaller width.

상기 데이터 배선(420)은 기판(400)의 일 끝단에서 제 1 라인(420a)과 제 2 라인(420b)으로 나누어져 구성되며, 서로 평행하게 이웃한 화소영역(P1과 P2, P3 와 P4)을 각각 지나 수직하게 연장된 형상이다.The data line 420 is divided into a first line 420a and a second line 420b at one end of the substrate 400, and adjacent pixel areas P1 and P2, P3 and P4 in parallel with each other. It extends vertically past each of the.

이때, 제 1 라인(420a)과 제 2 라인(420b)은 게이트 배선(수평하게 평행한 화소영역 사이에 대응하여 현저하게 작은 폭을 가지는 일부 게이트 배선)(406)과 교차되는 부분(K)에서 서로 연결하여 구성하며, 연결부위는 상기 게이트 배선(406)의 상부에서 게이트 배선(406)과 중첩되도록 구성한다. At this time, the first line 420a and the second line 420b intersect with the gate wiring (some gate wiring having a significantly smaller width corresponding to the horizontally parallel pixel regions) 406. It is configured to be connected to each other, the connection portion is configured to overlap the gate wiring 406 on the upper portion of the gate wiring 406.

상기 게이트 배선(406)을 중심으로 수직하게 이웃한 화소영역(P1과 P3, P2와 P4) 중 상기 게이트배선(406)에서 상부 제 1 화소영역(P1, P2)으로 돌출된 제 1 돌출부(402)와 하부 제 2 화소영역(P3, P4)으로 돌출 연장된 제 2 돌출부(408)를 구성하며, 상기 제 1 돌출부(402)는 게이트 전극으로 사용되고, 상기 제 2 돌출부(408)는 하부 제 2 화소영역(P3, P4)에 구성되는 보조 용량부(CST)의 스토리지 제 1 전극(408)으로 사용한다.First protrusions 402 protruding from the gate wiring 406 to the upper first pixel regions P1 and P2 among the pixel regions P1 and P3, P2 and P4 that are vertically adjacent to the gate wiring 406. ) And a second protrusion 408 which protrudes and extends into the lower second pixel regions P3 and P4, wherein the first protrusion 402 is used as a gate electrode and the second protrusion 408 is a lower second. It is used as the storage first electrode 408 of the storage capacitor part C ST which is comprised in pixel area P3, P4.

전술한 구성에서, 상기 데이터 배선(420)의 제 1 라인(420a)은 상기 게이트 배선(406)과 제 2 돌출부(408)사이의 연결부(J) 상부를 지나가도록 구성한다.In the above-described configuration, the first line 420a of the data line 420 is configured to pass over the connection J between the gate line 406 and the second protrusion 408.

상기 게이트 전극(402)과, 액티브층(412)과, 상기 데이터 배선(420)과 연결 된 소스 전극(416)과 이와는 소정간격 이격된 드레인 전극(418)을 포함하는 박막트랜지스터(T)를 상기 게이트 배선(406)과 데이터 배선(데이터 배선의 제 2 라인)(420)의 교차지점에 구성한다.The thin film transistor T includes the gate electrode 402, the active layer 412, the source electrode 416 connected to the data line 420, and a drain electrode 418 spaced apart from the predetermined distance. It is comprised at the intersection of the gate wiring 406 and the data wiring (2nd line of a data wiring) 420. FIG.

이때, 상기 드레인 전극(418)에서 화소영역(P1,P2,P3,P4)을 거쳐 상기 스토리지 제 1 전극(408)의 상부로 연장된 연장부(424)를 구성하며, 이는 보조 용량부(CST)의 스토리지 제 2 전극으로 사용된다.In this case, the extension portion 424 extends from the drain electrode 418 to the upper portion of the storage first electrode 408 via the pixel areas P1, P2, P3, and P4, which is a storage capacitor C. ST ) is used as the storage second electrode.

즉, 상기 제 1 스토리전극(408)과 스토리지 제 2 전극(424)과 이들의 사이에 개재한 절연막(유전층)(미도시)이 보조 용량부(CST)를 구성하게 된다.That is, the first story electrode 408, the storage second electrode 424, and an insulating film (dielectric layer) (not shown) interposed therebetween constitute the storage capacitor C ST .

편의상, 상기 드레인 전극(418)과 스토리지 제 2 전극(424)를 연결하는 부분을 연결배선(422)이라 칭한다.For convenience, a portion connecting the drain electrode 418 and the storage second electrode 424 is called a connection wiring 422.

상기 박막트랜지스터(T)와, 게이트 배선(406)과 데이터 배선(420)과 보조용량부(CST)가 구성된 각 화소영역(P1,P2,P3,P4)마다 반사전극(430)을 구성하는데, 이는 보조 용량부(CST)의 스토리지 제 2 전극(424)과 접촉하여 드레인 전극(418)으로부터 영상신호를 입력받도록 한다.The reflective electrode 430 is configured for each pixel region P1, P2, P3, and P4 including the thin film transistor T, the gate line 406, the data line 420, and the storage capacitor C ST . , Which is in contact with the storage second electrode 424 of the storage capacitor C ST to receive an image signal from the drain electrode 418.

이때, 임의의 화소영역에 구성되는 반사전극(430)은 그 화소영역을 지나가는 데이터 배선(420)뿐 아니라, 그 화소영역에 속하는 게이트 전극(402)과 연결되는 게이트 배선(406)을 모두 덮도록 구성한다. In this case, the reflective electrode 430 formed in an arbitrary pixel region covers not only the data wiring 420 passing through the pixel region but also the gate wiring 406 connected to the gate electrode 402 belonging to the pixel region. Configure.

전술한 구성에서, 상기 데이터 배선(420)이 각 화소영역마다 이격된 반사전극(430)의 하부에 위치하므로 종래와는 데이터 배선에 의해 반사되는 빛을 가리기 위한 블랙매트릭스를 형성하지 않아도 된다.In the above-described configuration, since the data line 420 is positioned below the reflective electrode 430 spaced apart from each pixel area, a black matrix may not be formed to cover light reflected by the data line.

또한, 수직하게 이웃한 화소영역(P1과 P3, P2와 P4)에 위치한 반사전극(430)사이의 영역은 상기 게이트 배선과 제 2 돌출부 사이의 연결부(J)가 노출되고, 상기 수평하게 이웃한 화소영역(P1 과 P2, P3와 P4)에 위치한 반사전극(430)사이를 지나가는 게이트 배선(406)의 일부(즉, 데이터 배선의 제 1 라인과 제 2 라인의 연결부가 중첩된 부분)가 노출되는데 이는 그 면적이 작으므로 굳이 블랙매트릭스를 형성하지 않아도 된다.In addition, the region between the reflective electrodes 430 disposed in the vertically neighboring pixel regions P1 and P3 and P2 and P4 exposes the connection portion J between the gate line and the second protrusion, and the horizontal neighboring region. A portion of the gate line 406 passing through the reflective electrodes 430 positioned in the pixel areas P1 and P2 and P3 and P4 (that is, a portion where the connection part of the first line and the second line of the data line overlaps) is exposed. This is because the area is small, it is not necessary to form a black matrix.

만약, 데이터 배선의 제 1 라인(420a)을 상기 게이트 배선(406)과 스토리지 제 1 전극 (408)사이의 연장부(J)에 겹쳐 구성하지 않거나, 상기 제 1 라인(420a)과 제 2 라인(420b)을 게이트 배선(406)이 상부에서 연결하지 않았다면 금속배선에 의해 빛이 반사되는 면적이 커지게 되므로 블랙매트릭스를 형성해야 할 것이다.If the first line 420a of the data line is not overlapped with the extension J between the gate line 406 and the storage first electrode 408, or the first line 420a and the second line are not configured. If the gate wiring 406 is not connected at the top, the area where light is reflected by the metal wiring becomes large, and thus a black matrix should be formed.

따라서, 본원 발명에 따른 구성은 굳이 상부기판에 블랙매트릭스를 형성할 필요가 없기 때문에 높은 휘도와 개구율을 얻을 수 있다.Therefore, since the structure according to the present invention does not necessarily need to form a black matrix on the upper substrate, high luminance and aperture ratio can be obtained.

그런데, 게이트 배선(406)과 스토리지 제 1 전극(408) 사이의 연결 부위(J)와 상기 데이터 배선(420)의 제 1 라인(420a)의 겹침 면적으로 인해 스토리지부(CST)가 영향을 받아 스토리지 값이 변화 될 수 있다.However, the overlapping area between the connection portion J between the gate line 406 and the storage first electrode 408 and the first line 420a of the data line 420 may affect the storage unit C ST . The storage value can be changed.

그러나, 이러한 구조를 소면적 반사형 액정표시장치에서 사용할 경우는 스토리지 용량(CST)값의 변화폭을 줄일 수 있는 장점이 있다.However, when such a structure is used in a small area reflective liquid crystal display device, there is an advantage in that the variation of the storage capacity C ST value can be reduced.

이하, 도 9a 내지 도 9e와 도 10a와 도 10d를 참조하여, 본 발명의 제 4 실 시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.Hereinafter, a manufacturing process of an array substrate for a liquid crystal display device according to a fourth embodiment of the present invention will be described with reference to FIGS. 9A to 9E, 10A, and 10D.

도 10a 내지 도 10e와 도 11a 내지 도 11d는 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.10A through 10E and 11A through 11D are cross-sectional views illustrating a process sequence according to the present invention.

먼저, 도 10a와 도 11a에 도시한 바와 같이, 기판(400)상에 게이트전극(402)을 포함하는 게이트배선(406)을 형성한다.First, as shown in FIGS. 10A and 11A, a gate wiring 406 including a gate electrode 402 is formed on a substrate 400.

동시에, 상기 게이트 배선(406)에서 소정 면적으로 연장된 스토리지 제 1 전극(408)을 형성한다.At the same time, the storage first electrode 408 extending from the gate line 406 to a predetermined area is formed.

이때, 상기 게이트 전극(402)은 게이트 배선(406)을 중심으로 상부로 돌출된 부분이고, 상기 스토리지 제 1 전극(408)은 하부로 돌출 연장된 부분이다.In this case, the gate electrode 402 is a portion protruding upward from the gate wiring 406, and the storage first electrode 408 is a portion protruding downward.

상기 게이트물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄(Al)이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 알루미늄 배선을 포함한 적층 구조(Al/Mo)가 적용된다.Since the gate material is important for the operation of the liquid crystal display, aluminum (Al) having a low resistance is mainly used to reduce the RC delay. Since wiring defects are caused by hillock formation, a laminated structure including aluminum wiring (Al / Mo) is applied to aluminum wiring.

다음으로, 도 10b와 도 11b에 도시한 바와 같이, 상기 게이트배선(406)등이 형성된 기판(400)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiOx)등이 포함된 무기절연물질그룹 중 선택된 하나를 증착하여 게이트 절연막(410)을 형성한다.Next, as shown in FIGS. 10B and 11B, an inorganic insulating material including silicon nitride (SiN x ), silicon oxide (SiO x ), or the like on the entire surface of the substrate 400 on which the gate wiring 406 and the like are formed. The gate insulating layer 410 is formed by depositing one selected from the group.

다음으로, 상기 게이트전극(402)상부의 게이트 절연막(410)상에 아일랜드 형태로 적층된 아몰퍼스 실리콘(a-Si:H)인 액티브층(412)(active layer)과 불순물이 포함된 아몰퍼스 실리콘인(n+a-Si:H) 오믹콘택층(414)(ohmic contact layer)을 형성한다.Next, an amorphous silicon (a-Si: H) active layer 412 (active layer) and an amorphous silicon containing impurities are stacked on the gate insulating layer 410 on the gate electrode 402. An (n + a-Si: H) ohmic contact layer 414 is formed.

다음으로, 도 10c에 도시한 바와 같이, 상기 오믹콘택층(414)상부에 크롬(Cr), 몰리브덴(Mo), 안티몬(Sb), 티타늄(Ti)을 포함한 도전성 금속그룹 중 선택된 하나를 증착한 후 패턴하여, 소스 전극(416)과 드레인 전극(418)과, 상기 소스 전극(416)에 연결되고 상기 게이트 배선(406)과는 수직하게 교차하여 화소영역(P3,P4)을 정의하는 데이터배선(420)을 형성한다.Next, as shown in FIG. 10C, a selected one of conductive metal groups including chromium (Cr), molybdenum (Mo), antimony (Sb), and titanium (Ti) is deposited on the ohmic contact layer 414. After the pattern, a data line connected to the source electrode 416 and the drain electrode 418, and connected to the source electrode 416 and perpendicular to the gate line 406 to define the pixel regions P3 and P4. 420 is formed.

동시에, 상기 드레인 전극(418)에서 화소영역(P4)으로 연장된 연결배선(422)과, 연결배선(422)에서 상기 스토리지 제 1 전극(408)의 상부로 연장 형성된 스토리지 제 2 전극(424)을 형성한다. 이때, 상기 스토리지 제 1 전극(408)과 스토리지 제 2 전극(424)과 두 전극 사이에 구성된 절연막(410)은 보조 용량인 스토리지 캐패시터(CST)를 구성한다.At the same time, the connection line 422 extending from the drain electrode 418 to the pixel region P4 and the storage second electrode 424 extending from the connection line 422 to the upper portion of the storage first electrode 408. To form. In this case, the storage first electrode 408, the storage second electrode 424, and the insulating layer 410 formed between the two electrodes form a storage capacitor C ST as a storage capacitor.

이때, 상기 데이터 배선(420)은 기판(400)의 일 측 끝단에서 제 1 라인(420a)과 제 2 라인(420b)으로 나뉘어져 구성되며, 수평 방향으로 이웃한 반사전극의 하부로 각각 수직하게 연장 형성되며, 게이트 배선(406)과 교차하는 부분(K)에서는 제 1 라인(420a)과 제 2 라인(420b)을 서로 연결하여 구성한다.In this case, the data line 420 is divided into a first line 420a and a second line 420b at one end of the substrate 400 and extends vertically to the lower portions of the reflective electrodes adjacent in the horizontal direction. The first line 420a and the second line 420b are connected to each other in the portion K intersecting the gate line 406.

제 1 라인(420a)와 제 2 라인(420b)의 연결부는 상기 게이트 배선(미도시)과 중첩되도록 구성하며, 게이트 배선(미도시)과 교차하는 부분마다 이 두배선을 모두 연결할 필요는 없다. The connecting portion of the first line 420a and the second line 420b is configured to overlap the gate line (not shown), and it is not necessary to connect both wires at every portion crossing the gate line (not shown).                     

상기 제 1 라인(420a)은 연장되면서 상기 게이트 배선(406)과 스토리지 제 1 전극(408) 사이의 연결부(J)와 겹치도록 구성한다. 이와 같이 하면, 상기 연결부위(J)의 면적이 그리 크지 않기 때문에 블랙매트릭스를 형성하지 않아도 좋다.The first line 420a extends to overlap the connection portion J between the gate line 406 and the storage first electrode 408. In this case, since the area of the connection portion J is not so large, it is not necessary to form the black matrix.

다음으로, 도 10d, 도 11c에 도시한 바와 같이, 상기 소스 및 드레인 전극(416,418)과 데이터 배선(420)과 스토리지 제 2 전극(424)이 구성된 기판(400)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질을 도포하여 보호막(426)을 형성한다.Next, as shown in FIGS. 10D and 11C, benzocyclobutene (BCB) is disposed on the entire surface of the substrate 400 including the source and drain electrodes 416 and 418, the data line 420, and the storage second electrode 424. ) And a protective film 426 is formed by applying an organic insulating material including an acrylic resin (resin) and.

연속하여, 상기 보호막(426)을 식각하여 상기 스토리지 제 2 전극(424)의 일부를 노출하는 콘택홀(428)을 형성한다.Subsequently, the passivation layer 426 is etched to form a contact hole 428 exposing a portion of the storage second electrode 424.

다음으로, 상기 도 10e와 도 11d에 도시한 바와 같이, 상기 콘택홀을 통해 스토리지 제 2 전극(424)과 접촉하면서 화소영역(P4)에 위치하는 반사전극(430)을 형성한다.Next, as illustrated in FIGS. 10E and 11D, the reflective electrode 430 positioned in the pixel region P4 is formed while contacting the storage second electrode 424 through the contact hole.

상기 반사전극(430)은 알루미늄(Al) 또는 알루미늄 합금과 같이 저항이 낮고 반사율이 뛰어난 도전성 물질을 사용한다.The reflective electrode 430 uses a conductive material having low resistance and excellent reflectance, such as aluminum (Al) or aluminum alloy.

이때, 액정표시장치용 어레이기판을 반사형으로 구성할 경우에는 신호가 인가되지 않는 반사판을 화소영역에 형성하고, 반사판의 상부 또는 하부에 상기 스토리지 제 2 전극과 접촉하는 투명전극을 형성할 수 도 있다.In this case, when the array substrate for a liquid crystal display device is configured as a reflective type, a reflective plate to which a signal is not applied may be formed in the pixel area, and a transparent electrode contacting the storage second electrode may be formed on or below the reflective plate. have.

전술한 공정을 통해 본 발명의 제 4 실시예에 따른 반사형 액정표시장치용 어레이기판을 제작할 수 있다. Through the above-described process, an array substrate for a reflective liquid crystal display device according to a fourth embodiment of the present invention can be manufactured.                     

전술한 구성에서, 상기 반사전극의 이격된 영역에 대응하여 블랙매트릭스를 형성하지 않아도 되므로 블랙매트릭스가 차지하는 유효면적을 줄일 수 있어 고 휘도를 개선할 수 있는 장점이 있다.In the above-described configuration, since the black matrix does not have to be formed corresponding to the spaced regions of the reflective electrode, the effective area occupied by the black matrix can be reduced, thereby improving the high luminance.

또한, 상기 이웃한 반사전극(430)사이로는 외부광이 그냥 통과하여 지나기 때문에 이웃한 화소간 빛의 섞임 현상이 최소화 될 수 있어 고 컨트라스트를 구현할 수 있다.
In addition, since external light simply passes between the neighboring reflective electrodes 430, the mixing of light between neighboring pixels may be minimized, thereby achieving high contrast.

따라서, 본 발명에 따른 반사형 액정표시장치용 어레이기판은 반사전극의 하부에 데이터 배선을 구성하기 때문에 데이터 배선에 의해 외부의 광이 산란되어 빛샘현이 발생하지 않는다. 이때, 상기 반사전극 사이의 이격 공간으로는 빛이 그대로 통과된다.Therefore, since the array substrate for a reflective liquid crystal display device according to the present invention forms a data line under the reflective electrode, external light is scattered by the data line so that light leakage does not occur. At this time, light passes through the space between the reflective electrodes as it is.

따라서 이를 가리기 위한 블랙매트릭스를 별도로 형성하지 않아도 되므로 블랙매트릭스를 설계할 때 필요했던 얼라인 마진만큼의 면적을 개구부로 사용할 수 있으므로 고 휘도와 고 콘트라스트을 구현하는 효과가 있다.




Therefore, it is not necessary to form a separate black matrix to cover this, since the area as much as the alignment margin required when designing the black matrix can be used as an opening, thereby achieving high brightness and high contrast.




Claims (26)

기판 상에 매트릭스상으로 정의된 다수의 화소영역과;A plurality of pixel regions defined in matrix form on the substrate; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과;A gate wiring extending beyond one side of the pixel area neighboring in the one direction; 상기 게이트 배선과 수직하게 교차하고, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 형성된 데이터 배선에 있어서,A data line extending perpendicularly to the gate line and extending past the other side of the pixel region that is not parallel to a portion through which the gate line passes; 상기 화소영역의 안쪽으로 구성되는 데이터 배선과;A data line formed inside the pixel area; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극A reflective electrode formed in the pixel region in contact with the drain electrode and covering all of the data lines passing through the pixel region 을 포함하는 반사형 액정표시장치용 어레이기판.Array substrate for a reflective liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 데이터 배선은 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져, 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 구성된 반사형 액정표시장치용 어레이기판.And the data line is divided into a first line and a second line at one end of the substrate, and configured to extend vertically past each of the adjacent pixel areas in a horizontal direction. 제 1 항에 있어서,The method of claim 1, 상기 데이터 배선은 상기 수평방향으로 이웃한 화소영역사이의 이격된 영역을 거쳐 구성되도록 수직방향으로 굴곡지게 구성된 반사형 액정표시장치용 어레이기판.And the data line is bent in a vertical direction to be configured to pass through a spaced area between pixel areas adjacent to each other in the horizontal direction. 제 2 항 내지 3 항 중 어느 한 항에 있어서, The method according to any one of claims 2 to 3, 상기 서로 평행하게 이웃한 화소영역을 지나는 데이터 배선의 길이는 동일하게 구성되는 반사형 액정표시장치용 어레이기판.An array substrate for a reflective liquid crystal display device, wherein the lengths of data lines passing through adjacent pixel areas in parallel with each other are the same. 제 1 항에 있어서,The method of claim 1, 상기 게이트 배선은 게이트 전극과 연결되고, 상기 데이터 배선은 상기 소스 전극과 연결되도록 구성된 반사형 액정표시장치용 어레이기판.And the gate line is connected to the gate electrode, and the data line is connected to the source electrode. 제 1 항에 있어서,The method of claim 1, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나로 구성된 반사형 액정표시장치용 어레이기판.And the reflective electrode is one selected from a group of conductive metals including aluminum (Al) and an aluminum alloy. 제 1 항에 있어서,The method of claim 1, 상기 반사전극은 화소영역에 대응하는 부분이 요철형상인 반사형 액정표시장치용 어레이기판.The reflective electrode array substrate for a reflective liquid crystal display device, wherein a portion corresponding to the pixel region is irregular. 기판 상에 매트릭스상으로 화소영역을 정의하는 단계와;Defining pixel regions on a substrate in a matrix; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 수평방향으로 연장되도록 게이트 배선을 형성하는 단계와;Forming a gate line to extend in a horizontal direction through one side of the pixel area neighboring in the one direction; 상기 게이트 배선과 수직하게 교차하도록, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 되도록 데이터 배선을 형성하는 단계에 있어서,Forming a data line so as to extend perpendicularly to the gate line so as to extend past the other side of the pixel region that is not parallel to the portion where the gate line passes; 상기 화소영역의 안쪽으로 데이터 배선을 형성하는 단계와;Forming a data line in the pixel area; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극 형성하는 단계Forming a reflective electrode formed in the pixel area while in contact with the drain electrode and covering all data lines passing through the pixel area; 를 포함하는 반사형 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a reflective liquid crystal display device comprising a. 제 8 항에 있어서,The method of claim 8, 상기 데이터 배선은 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져, 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the data line is divided into a first line and a second line at one end of the substrate so as to extend vertically past each of the adjacent pixel regions in a horizontal direction. 제 8 항에 있어서,The method of claim 8, 상기 데이터 배선은 상기 수평방향으로 이웃한 화소영역사이의 이격된 영역을 거쳐 구성되도록 수직방향으로 굴곡지게 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the data line is formed to be bent in a vertical direction so as to pass through a spaced area between adjacent pixel areas in the horizontal direction. 제 9 항 내지 10 항 중 어느 한 항에 있어서, The method according to any one of claims 9 to 10, 상기 서로 평행하게 이웃한 화소영역을 지나는 데이터 배선의 길이는 동일하도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And a data line passing through adjacent pixel areas in parallel with each other. 제 8 항에 있어서,The method of claim 8, 상기 게이트 배선은 게이트 전극과 연결되고, 상기 데이터 배선은 상기 소스 전극과 연결되도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the gate line is connected to a gate electrode, and the data line is connected to the source electrode. 제 8 항에 있어서,The method of claim 8, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나로 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the reflective electrode is formed of one selected from the group of conductive metals including aluminum (Al) and an aluminum alloy. 제 8 항에 있어서,The method of claim 8, 상기 반사전극은 화소영역에 대응하는 부분이 요철형상인 반사형 액정표시장치용 어레이기판 제조방법.And the reflecting electrode has a concave-convex portion corresponding to the pixel region. 기판 상에 매트릭스상으로 정의된 다수의 화소영역과;A plurality of pixel regions defined in matrix form on the substrate; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과, 게이트 배선에서 화소영역으로 연장된 제 1 전극과;A gate wiring extending beyond one side of the pixel region neighboring in the one direction, and a first electrode extending from the gate wiring to the pixel region; 상기 게이트 배선과 수직하게 교차되도록, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나 연장 형성된 데이터 배선에 있어서,A data line extending beyond the other side of the pixel region that is not parallel to a portion through which the gate line passes, so as to vertically cross the gate line; 상기 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져 평행하게 이 웃한 화소영역을 각각 지나도록 수직하게 연장된 데이터 배선과;A data line divided into a first line and a second line at one end of the substrate and vertically extending to pass through the pixel regions parallel to each other; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; 상기 드레인 전극에서 화소영역을 지나 상기 제 1 전극의 상부로 연장 형성된 제 2 전극과;A second electrode extending from the drain electrode to an upper portion of the first electrode through a pixel region; 상기 제 2 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극A reflective electrode formed in the pixel region in contact with the second electrode and covering all of the data lines passing through the pixel region 을 포함하는 반사형 액정표시장치용 어레이기판.Array substrate for a reflective liquid crystal display device comprising a. 제 15 항에 있어서,The method of claim 15, 상기 게이트 배선은 게이트 전극과 연결되고, 상기 데이터 배선의 제 2 라인은 상기 소스 전극과 연결되도록 구성된 반사형 액정표시장치용 어레이기판.And the gate line is connected to a gate electrode, and the second line of the data line is connected to the source electrode. 제 15 항에 있어서,The method of claim 15, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나로 구성된 반사형 액정표시장치용 어레이기판.And the reflective electrode is one selected from a group of conductive metals including aluminum (Al) and an aluminum alloy. 제 15 항에 있어서,The method of claim 15, 상기 데이터 배선의 제 1 라인과 제 2 라인은 게이트 배선과 교차되는 부분의 게이트 배선의 상부에서 서로 연결되도록 구성된 반사형 액정표시장치용 어레이기판. And a first line and a second line of the data line are connected to each other at an upper portion of the gate line at an intersection with the gate line. 제 15 항에 있어서,The method of claim 15, 상기 데이터 배선의 제 1 라인은 상기 게이트 배선과 제 1 전극의 연장부위를 지나가도록 구성된 반사형 액정표시장치용 어레이기판. And a first line of the data line passes through an extension of the gate line and the first electrode. 제 15 항에 있어서,The method of claim 15, 상기 제 1 전극과 제 2 전극은 스토리지 캐패시터를 구성하는 반사형 액정표시장치용 어레이기판.And the first electrode and the second electrode constitute a storage capacitor. 기판 상에 매트릭스 상으로 화소영역을 정의하는 단계와;Defining a pixel region on the substrate in a matrix; 상기 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장된 게이트 배선과, 게이트 배선에서 화소영역으로 연장된 제 1 전극을 형성하는 단계와;Forming a gate wiring extending beyond one side of the pixel region adjacent to the one direction and a first electrode extending from the gate wiring to the pixel region; 상기 게이트 배선과 수직하게 교차하고, 상기 게이트 배선이 지나는 부분과 평행하지 않은 화소영역의 타측을 지나도록 연장된 데이터 배선을 형성하는 단계에 있어서,Forming a data line that crosses the gate line and extends through the other side of the pixel region that is not parallel to a portion through which the gate line passes; 상기 기판의 일 끝단에서 제 1 라인과 제 2 라인으로 나누어져 평행하게 이웃한 화소영역을 각각 지나도록 수직하게 연장된 데이터 배선을 형성하는 단계와;Forming a data line divided into a first line and a second line at one end of the substrate and vertically extending to pass through adjacent pixel areas in parallel; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; 상기 드레인 전극에서 화소영역을 지나 상기 제 1 전극의 상부로 연장된 제 2 전극을 형성하는 단계와;Forming a second electrode extending from the drain electrode to an upper portion of the first electrode through a pixel region; 상기 제 2 전극과 접촉하면서 화소영역에 구성되고, 화소영역을 지나는 데이터 배선을 모두 덮는 반사전극A reflective electrode formed in the pixel region in contact with the second electrode and covering all of the data lines passing through the pixel region 을 형성하는 단계Forming steps 를 포함하는 반사형 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a reflective liquid crystal display device comprising a. 제 21 항에 있어서,The method of claim 21, 상기 게이트 배선은 게이트 전극과 연결되고, 상기 데이터 배선의 제 2 라인은 상기 소스 전극과 연결되도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the gate line is connected to the gate electrode, and the second line of the data line is connected to the source electrode. 제 21 항에 있어서,The method of claim 21, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나로 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the reflective electrode is formed of one selected from the group of conductive metals including aluminum (Al) and an aluminum alloy. 제 21 항에 있어서,The method of claim 21, 상기 데이터 배선의 제 1 라인과 제 2 라인은 게이트 배선과 교차되는 부분에서, 게이트 배선의 상부에서 서로 연결되도록 형성된 반사형 액정표시장치용 어레이기판 제조방법. And a first line and a second line of the data line are formed to be connected to each other at an upper portion of the gate line at a portion crossing the gate line. 제 21 항에 있어서,The method of claim 21, 상기 데이터 배선의 제 1 라인은 상기 게이트 배선과 제 1 전극의 연장부위를 지나가도록 형성된 반사형 액정표시장치용 어레이기판 제조방법. And a first line of the data line passes through an extension of the gate line and the first electrode. 제 21 항에 있어서,The method of claim 21, 상기 제 1 전극과 제 2 전극은 스토리지 캐패시터를 형성하는 반사형 액정표시자치용 어레이기판 제조방법.And the first electrode and the second electrode form a storage capacitor.
KR1020020045132A 2002-07-31 2002-07-31 Reflective liquid crystal display and fabrication method of the same KR100862240B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020020045132A KR100862240B1 (en) 2002-07-31 2002-07-31 Reflective liquid crystal display and fabrication method of the same
US10/420,786 US7242452B2 (en) 2002-07-31 2003-04-23 Reflective liquid crystal display device and fabricating method thereof
TW092115389A TWI233521B (en) 2002-07-31 2003-06-06 Reflective liquid crystal display device and fabricating method thereof
CNB031429726A CN1268971C (en) 2002-07-31 2003-06-13 Reflective liquid crystal device and manufacture thereof
JP2003179065A JP2004070315A (en) 2002-07-31 2003-06-24 Reflection type liquid crystal display and its manufacturing method
DE10329334A DE10329334B4 (en) 2002-07-31 2003-06-30 Reflective liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020045132A KR100862240B1 (en) 2002-07-31 2002-07-31 Reflective liquid crystal display and fabrication method of the same

Publications (2)

Publication Number Publication Date
KR20040011867A KR20040011867A (en) 2004-02-11
KR100862240B1 true KR100862240B1 (en) 2008-10-09

Family

ID=36501756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020045132A KR100862240B1 (en) 2002-07-31 2002-07-31 Reflective liquid crystal display and fabrication method of the same

Country Status (6)

Country Link
US (1) US7242452B2 (en)
JP (1) JP2004070315A (en)
KR (1) KR100862240B1 (en)
CN (1) CN1268971C (en)
DE (1) DE10329334B4 (en)
TW (1) TWI233521B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107765481A (en) * 2017-07-14 2018-03-06 友达光电股份有限公司 Manufacturing method of panel and array substrate

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870522B1 (en) * 2002-09-17 2008-11-26 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method of Fabricating The same
KR100460979B1 (en) * 2002-12-31 2004-12-09 엘지.필립스 엘시디 주식회사 Substratr for Reflective liquid crystal display and fabrication method of the same
US7072012B2 (en) * 2003-05-12 2006-07-04 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including data line divided into first and second branch lines and method of fabricating the same
JP2006030889A (en) * 2004-07-21 2006-02-02 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
KR20060030577A (en) 2004-10-06 2006-04-11 삼성전자주식회사 Thin film transistor array panel
KR100583138B1 (en) * 2004-10-08 2006-05-23 삼성에스디아이 주식회사 Light Emitting Display
US7830488B2 (en) 2006-06-13 2010-11-09 Samsung Electronics Co., Ltd Liquid crystal display
TWI337671B (en) * 2006-08-31 2011-02-21 Au Optronics Corp Transflective lcd panel, transmission lcd panel, and reflection lcd panel
KR20080053644A (en) * 2006-12-11 2008-06-16 삼성전자주식회사 Liquid crystal display
KR101490477B1 (en) * 2008-03-07 2015-02-05 삼성디스플레이 주식회사 Display device
KR101389923B1 (en) * 2008-04-21 2014-04-29 삼성디스플레이 주식회사 Array substrate having high aperture ratio, liquid crystal display, and method of manufacturing the same
GB0811811D0 (en) * 2008-06-27 2008-07-30 Liquavista Bv Electrowetting display device
CN102422208A (en) 2009-04-30 2012-04-18 凸版印刷株式会社 Liquid crystal display device
US20100328590A1 (en) * 2009-06-29 2010-12-30 Jiangsu Lexvu Electronics Co., Ltd. Back substrate and reflective liquid crystal display
US20120299898A1 (en) * 2009-12-16 2012-11-29 Sharp Kabushiki Kaisha Liquid crystal display device
JP5685923B2 (en) * 2010-12-20 2015-03-18 大日本印刷株式会社 Method for connecting transistor arrays
JP5623982B2 (en) * 2011-06-09 2014-11-12 株式会社ジャパンディスプレイ Transflective display device and electronic device
TWI498220B (en) * 2012-10-31 2015-09-01 Au Optronics Corp Display panel and method for manufacturing the same
CN106647081B (en) * 2017-02-22 2020-03-10 武汉华星光电技术有限公司 Array substrate, liquid crystal display panel and liquid crystal display device
TWI754833B (en) 2019-08-30 2022-02-11 凌巨科技股份有限公司 Pixel structure
CN113805392A (en) * 2020-06-12 2021-12-17 京东方科技集团股份有限公司 Display substrate, display panel and manufacturing method of display substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352513A (en) * 1998-06-05 1999-12-24 Toshiba Corp Liquid crystal display device
JP2001083547A (en) * 1999-07-14 2001-03-30 Sanyo Electric Co Ltd Reflection type liquid crystal display device
JP2002082353A (en) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd Portable information equipment

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585167B1 (en) 1985-07-19 1993-05-07 Gen Electric REDUNDANT CONDUCTIVE STRUCTURES FOR LIQUID CRYSTAL DISPLAYS CONTROLLED BY THIN FILM FIELD EFFECT TRANSISTORS
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
KR920008056B1 (en) * 1988-11-30 1992-09-22 주식회사 금성사 Thin film lcd matrix of thin film lcd color tv
DE69220643T2 (en) * 1991-09-10 1998-01-22 Sharp Kk Reflection type liquid crystal display device and method of manufacturing the same
JPH08122823A (en) 1994-10-28 1996-05-17 Fujitsu Ltd Thin film transistor substrate and its manufacture
JPH0926603A (en) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd Display device
EP0845812B1 (en) * 1996-11-28 2009-10-28 Casio Computer Co., Ltd. Display apparatus
JPH10253988A (en) 1997-03-11 1998-09-25 Toshiba Corp Liquid crystal display device
JP3386701B2 (en) * 1997-10-17 2003-03-17 シャープ株式会社 Reflective liquid crystal display
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
JPH11337961A (en) 1998-05-26 1999-12-10 Sharp Corp Reflective liquid crystal display device and its manufacture
KR100474529B1 (en) * 1998-11-27 2005-07-12 엘지.필립스 엘시디 주식회사 Reflective liquid crystal display device and its manufacturing method
TW526355B (en) 1999-07-14 2003-04-01 Sanyo Electric Co Reflection type liquid crystal display device
US6698681B1 (en) * 2002-10-04 2004-03-02 Kimberly-Clark Worldwide, Inc. Apparatus and method for winding paper
KR100460979B1 (en) * 2002-12-31 2004-12-09 엘지.필립스 엘시디 주식회사 Substratr for Reflective liquid crystal display and fabrication method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352513A (en) * 1998-06-05 1999-12-24 Toshiba Corp Liquid crystal display device
JP2001083547A (en) * 1999-07-14 2001-03-30 Sanyo Electric Co Ltd Reflection type liquid crystal display device
JP2002082353A (en) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd Portable information equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107765481A (en) * 2017-07-14 2018-03-06 友达光电股份有限公司 Manufacturing method of panel and array substrate
CN107765481B (en) * 2017-07-14 2020-07-17 友达光电股份有限公司 Manufacturing method of panel and array substrate

Also Published As

Publication number Publication date
TWI233521B (en) 2005-06-01
CN1268971C (en) 2006-08-09
KR20040011867A (en) 2004-02-11
TW200401932A (en) 2004-02-01
CN1472580A (en) 2004-02-04
US20040021816A1 (en) 2004-02-05
DE10329334B4 (en) 2009-06-18
US7242452B2 (en) 2007-07-10
JP2004070315A (en) 2004-03-04
DE10329334A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100862240B1 (en) Reflective liquid crystal display and fabrication method of the same
KR101269002B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR100594863B1 (en) A substrate for In-Plane switching mode LCD and method for fabricating of the same
KR100930920B1 (en) CIO structure liquid crystal display device and manufacturing method thereof
CN100444013C (en) Liquid crystal display device and fabricating method thereof
JP3868433B2 (en) Array substrate for liquid crystal display
KR101311337B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR100519377B1 (en) An array substrate for transflective LCD and method for fabricating of the same
JP2007079612A (en) Reflective liquid crystal display device and method for manufacturing thereof
KR20060136093A (en) Transflective LCD and method for fabricating of the same
KR101217661B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR20070000123A (en) Transflective lcd and method for fabricating of the same
KR100934710B1 (en) Array Board for Reflective Liquid Crystal Display and Manufacturing Method Thereof
KR100942265B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR100731037B1 (en) Liquid crystal display device and its fabricating method
KR100524620B1 (en) An array substrate for Transeflective liquid crystal display and fabrication method of the same
JP2001021916A (en) Matrix array substrate
KR101012496B1 (en) Array substrate for LCD and method for fabricating of the same
KR20040026039A (en) Method for fabricating a Transflective liquid crystal display device and the same
KR100475837B1 (en) The substrate for LCD with a repair line and method for fabricating the same
KR100924748B1 (en) Reflective liquid crystal display and fabrication method of the same
KR100709502B1 (en) A method for fabricating reflective and transflective liquid crystal display device and the same
KR100906724B1 (en) Transflective liquid crystal display and fabrication method of the same
KR101022807B1 (en) Array Substrate for Use in Reflective LCD and Method of Fabricating the Same
KR20050117367A (en) In-plane switching mode lcd and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 12