KR100861198B1 - 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100861198B1
KR100861198B1 KR1020070076976A KR20070076976A KR100861198B1 KR 100861198 B1 KR100861198 B1 KR 100861198B1 KR 1020070076976 A KR1020070076976 A KR 1020070076976A KR 20070076976 A KR20070076976 A KR 20070076976A KR 100861198 B1 KR100861198 B1 KR 100861198B1
Authority
KR
South Korea
Prior art keywords
pattern
light blocking
exposure mask
blocking pattern
line width
Prior art date
Application number
KR1020070076976A
Other languages
English (en)
Inventor
정주홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070076976A priority Critical patent/KR100861198B1/ko
Application granted granted Critical
Publication of KR100861198B1 publication Critical patent/KR100861198B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 특히 반복되는 선형 패턴 어레이(Array)를 구비한 노광 마스크에서 최외측 선형 패턴에 선폭 크기를 조절하는 슬릿을 구비하도록 노광 마스크의 레이아웃을 설계함으로써, 소자의 신뢰성 및 성능을 향상시킬 수 있는 기술이다.

Description

노광 마스크 및 이를 이용한 반도체 소자의 제조 방법{EXPOSURE MASK AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE BY USING THE SAME}
도 1은 본 발명의 일 실시 예에 따른 노광 마스크의 레이아웃.
도 2는 도 1의 노광 마스크의 레이아웃을 이용한 웨이퍼 노광 공정을 시뮬레이션한 결과도.
도 3a 내지 3c는 본 발명의 일 실시 예에 따른 노광 마스크의 레이아웃들.
도 4a 내지 4c는 도 3a 내지 3c에 도시된 노광 마스크의 레이아웃을 이용한 웨이퍼 노광 공정을 시뮬레이션 결과도들.
도 5는 본 발명의 일 실시 예에 따른 노광 마스크의 단면도.
도 6a 내지 6c는 도 5의 노광 마스크를 이용한 반도체 소자의 패턴 형성 방법을 도시한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
100: 노광 마스크의 레이아웃 110: 투명 기판 영역
120: 제 1 차광 패턴 영역 125: 제 1 스페이스 패턴 영역
130: 제 2 차광 패턴 영역 135: 제 2 스페이스 패턴 영역
140: 제 3 차광 패턴 영역 145: 슬릿
200: 그래프 220: 제 1 골
225: 제 1 마루 230: 제 3 골
240: 제 2 골 301, 302, 303: 노광 마스크의 레이아웃
320: 제 1 차광 패턴 영역 330: 제 2 차광 패턴 영역
341, 342, 343: 제 3 차광 패턴 영역 420: 제 1 차광 패턴
430: 제 2 차광 패턴 441, 442, 443: 제 3 차광 패턴
500: 노광 마스크 510: 투명 기판
520: 제 1 차광 패턴 530: 제 2 차광 패턴
540: 제 3 차광 패턴 610: 반도체 기판
620: 피식각층 622: 피식각층 패턴
630: 감광막 632: 감광막 패턴
본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로서, 특히 선형 패턴 어레이를 구비한 노광 마스크에 관한 것이다.
반도체 소자를 웨이퍼(wafer) 상에 회로 패턴으로 구현하기 위해, 마이크로리소그래피(Microlithograpy) 공정이 수행된다. 마이크로 리소그래피 공정은 웨이퍼 상에 구현하고자하는 마스크 패턴(Mask pattern)을 투명 기판상에 구현한 노광 마스크를 형성하는 과정을 포함한다. 이러한 노광 마스크를 이용한 노광 공정(Exposure process)으로 웨이퍼 상에 도포된 감광막에 마스크 패턴을 전사한다. 이러한 패턴 전사 공정에서, 웨이퍼 상에 형성된 패턴, 즉, 감광막 패턴이 설계된 목표(Target) 선폭(Critical Dimension: CD)에 부합되기 어렵다.
예를 들면, 램(DRAM)이나 낸드(NAND) 플래시(FLASH)와 같은 메모리(Memory) 반도체 소자의 경우, 메모리 셀(Cell)들이 반복 배치되는 셀(Cell) 영역을 포함하여 구성된다. 셀 영역의 트랜지스터의 게이트 패턴(Gate pattern)과 같은 도전 배선층은 일정한 선폭(CD)을 가지는 선형 패턴(Line type pattern)이 일정한 이격 간격(Space)을 가지도록 반복 배치된다. 이러한 셀 영역에서 선형 패턴은 실질적으로 일정한 피치(Pitch)로 반복되고 있어 하나의 선형 패턴 주위에는 대등한 패턴들이 이웃한다.
그러나 기존 셀 어레이의 중간 부분의 크기는 조절되기 쉬우나 패턴의 주위환경이 다른 셀 어레이의 마지막 패턴의 크기는 조절하기 어렵다. 이러한 셀 어레이의 마지막 패턴의 크기를 조절할 수 있는 방법으로 광근접효과교정(Optical proximity correction: OPC), 노광 공정 조건 변경 등이 있다. 광근접효과교정(OPC)의 경우, 크기의 조절이 매우 제한적이다. 즉, 셀 어레이의 CD 변경정도에 비해 마지막 패턴의 변화량이 거의 없거나 미세하다. 특히, 높은 NA 사용시 조절이 더욱 어렵다. 노광 공정 조건 변경의 경우, 셀 어레이의 크기 조절할 수 있으나, 셀 이외 부분에 대한 변화도 함께 일어날 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 반복되는 선형 패턴 어레이(Array) 를 구비한 노광 마스크에서 최외측에 위치한 선형 패턴에 선폭 크기를 조절하는 슬 릿을 구비하도록 노광 마스크의 레이아웃을 설계함으로써, 소자의 신뢰성 및 성능을 향상시킬 수 있는 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시 예에 따른 노광 마스크는,
패턴 형성용 노광 마스크로, 투명 기판과, 투명 기판 상부에 위치하며, 제 1 선폭을 갖고 제 1 방향으로 연장된 복수 개의 제 1 차광 패턴들과, 제 1 방향과 수직한 제 2 방향의 최외측에 위치한 제 1 차광 패턴에 나란하게 인접하며, 제 1 차광 패턴의 선폭보다 넓은 제 2 선폭을 갖는 제 2 차광 패턴과, 제 1 차광 패턴과 제 2 차광 패턴 사이에 위치하며, 투광 광원의 세기를 조절하는 슬릿을 구비한 제 3 차광 패턴을 포함하는 것을 특징으로 한다.
그리고 본 발명의 일 실시 예에 따른 반도체 소자의 패턴 형성 방법은,
상기와 같은 노광 마스크를 준비하는 단계와, 노광 마스크를 이용한 노광 공정을 수행하여 반도체 기판상에 패턴을 전사하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은,
피식각층을 구비한 반도체 기판을 제공하는 단계와, 반도체 기판 상부에 감광막을 형성하는 단계와, 감광막을 상기와 같은 노광 마스크로 노광 공정을 수행하여 감광막 패턴을 형성하는 단계와, 감광막 패턴을 식각 마스크로 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 선형 패턴 어레이를 구비한 노광 마스크의 레이아웃이다. 노광 마스크의 레이아웃(100)은 플레쉬 메모리의 소스 선택 라인(Source select line: SSL) 또는 드레인 선택 라인(Drain select line: DSL)과 같은 셀 어레이의 마지막 부분에 해당한 노광 마스크에 대한 것이다. 이때, 노광 마스크의 레이아웃(100)은 투명 기판 영역(110), 제 1 차광 패턴 영역(120), 제 2 차광 패턴 영역(130) 및 제 3 차광 패턴 영역(140)을 포함한다.
제 1 차광 패턴 영역(120)은 반도체 기판에 형성될 선형 패턴에 대응하도록 다수로 형성되며, 투명 기판 영역(110) 상부에 제 1 선폭 t1를 가지며 일측으로 연장된다. 이때, 노광 마스크의 레이아웃(100)은 제 1 차광 패턴 영역(120)들 사이에 정의된 제 1 스페이스 패턴 영역(125)을 포함한다. 이때, 제 1 스페이스 패턴 영역(125)의 선폭은 t2이다. 제 2 차광 패턴 영역(130)은 국부적 식각 로딩 효과가 유발되는 것을 억제하는 더미(Dummy) 선형 패턴 영역에 대응하며, 제 1 차광 패턴 영역(120)의 최외측에 위치한다. 따라서, 제 2 차광 패턴 영역(130)은 제 1 선폭 t1을 갖는 제 1 차광 패턴 영역(120)의 그것보다 큰 제 2 선폭 t3을 갖는다.
제 3 차광 패턴 영역(140)은 제 1 차광 패턴 영역(120)과 제 2 차광 패턴 영역(130) 사이에 위치하며, 제 2 차광 패턴 영역(130)에 인접한 제 3 차광 패턴 영역(140)의 선폭을 조절하기 위하여 투과 광원의 세기를 조절하는 슬릿(145)을 포함한다. 한편, 노광 마스크의 레이아웃(100)은 제 3 차광 패턴 영역(140)과 제 2 차 광 패턴 영역(130) 사이에 정의된 제 2 스페이스 패턴 영역(135)을 포함한다. 이때, 제 2 스페이스 패턴 영역(135)의 선폭은 t4이다. 본 발명의 일 실시 예에 따르면, 노광 마스크는 하프톤 마스크, 바이너리 마스크 및 위상 반전 마스크로 이루어진 일군으로부터 선택된 어느 하나로 형성할 수 있다.
한편, 본 발명에서 개시한 슬릿(145)은 일반적으로 마진 확보를 위해 사용하는 분산 바(Scattering bar: SB)와 여러 가지 면에서 차이가 있다. 분산 바(SB)는 대체적으로 소한(Isolated) 패턴에 사용하나, 본 발명과 같은 밀한(Dense) 패턴에 사용하기 힘들다. 또한, 분산 바(SB)는 분산 바(SB)가 포함된 패턴에서 브리지(Bridge)를 방지하고 마진을 향상하는 보조적 역할을 수행하나, 슬릿(145)은 슬릿(145)을 포함한 제 3 차광 패턴 영역(140) 자체의 크기를 변화시켜 제 3 차광 패턴 영역(140)의 선폭을 조절한다.
도 2는 도 1의 노광 마스크의 레이아웃을 이용한 웨이퍼 노광 공정을 시뮬레이션한 결과에 대한 노광 세기 분포를 도시한 그래프(200)이다. 도 2는 도 1의 I-I' 단면에 따른 노광 세기 분포를 도시한다. 도 1의 제 1 차광 패턴 영역(120)에 대한 노광 세기는 제 1 골(220)에 해당한다. 도 1의 제 1 스페이스 패턴 영역(125)에 대한 노광 세기는 제 1 마루(225)에 해당한다. 도 1의 제 3 차광 패턴 영역(140)에 대한 노광 세기는 제 2 골(240)에 해당한다. 이때, 제 3 차광 패턴 영역(140)에 대응하는 노광 세기인 제 2 골(240)은 제 1 차광 패턴 영역(120)에 대응하는 노광 세기와 별 차이가 없어 셀 어레이의 중간 부분과 같은 패턴을 형성할 수 있을 것이다. 한편, 제 2 차광 패턴 영역(130)에 대응하는 노광 세기는 제 3 골(230)에 해당한다.
도 3a 내지 3c는 본 발명의 일 실시 예에 따른 노광 마스크의 레이아웃들이다. 도 3a에 도시된 노광 마스크의 레이아웃(301)은 기준으로 설정된 레이아웃으로, 제 1 차광 패턴 영역(320), 제 2 차광 패턴 영역(330) 및 제 3 차광 패턴 영역(341)을 포함한다. 이때, 제 1 차광 패턴 영역(320) 및 제 3 차광 패턴 영역(341)은 실제 웨이퍼 상에 60㎚ 목표 선폭의 패턴을 형성하기 위한 레이아웃이다. 도 3b에 도시된 노광 마스크의 레이아웃(302)은 제 3 차광 패턴 영역(342)의 선폭을 도 3a의 제 3 차광 패턴 영역(341)의 선폭보다 10㎚ 증가시킨 레이아웃이다. 도 3c에 도시된 노광 마스크의 레이아웃(303)은 제 3 차광 패턴 영역(342)의 선폭을 도 3a의 제 3 차광 패턴 영역(341)의 선폭보다 20㎚ 증가시킨 레이아웃이다.
도 4a 내지 4c는 도 3a 내지 3c에 도시된 노광 마스크의 레이아웃을 전사시킨 시뮬레이션 결과도들이다. 도 4a는 도 3a에 도시된 노광 마스크의 레이아웃(301)을 노광 및 현상 공정으로 시뮬레이션한 결과를 도시한다. 도 3a의 제 1 차광 패턴 영역(320)은 제 1 차광 패턴(420)에 대응되고, 제 2 차광 패턴 영역(330)은 제 2 차광 패턴(430)에 대응된다. 한편, 도 3a 내지 3c의 제 3 차광 패턴 영역(341, 342, 343)은 제 3 차광 패턴(441, 442, 443)에 대응된다. 이때, 도 3a 내지 3c의 제 3 차광 패턴 영역(341, 342, 343)에 대응되는 제 3 차광 패턴(441, 442, 443)의 선폭 L1, L2, 및 L3은 73㎚, 83㎚ 및 92㎚이다. 즉, 도 3a 내지 3c에 설정된 제 3 차광 패턴 영역(341, 342, 343)의 선폭 크기가 각각 10㎚씩 증가함에 따라, 제 3 차광 패턴(441, 442, 443)의 선폭 L1, L2 및 L3의 크기가 약 10㎚ 증가된다.
본 발명의 일 실시 예에 따른 제 3 차광 패턴 영역의 선폭 크기와 슬릿의 크기를 변동시킴으로써, 노광에 의해 웨이퍼 상에 형성되는 패턴의 선폭을 변화시킬 수 있다. 따라서, 셀 레이아웃의 선폭을 변화시키거나 노광 공정 조건을 변경하지 않고 셀 패턴의 선폭을 제어할 수 있어, 웨이퍼 상의 다른 패턴이나 다른 공정에 대한 변화 위험을 감소시킬 수 있다.
도 5는 본 발명의 일 실시 예에 따른 노광 마스크의 단면도이다. 도 5는 도 1의 I-I'에 따른 노광 마스크의 단면도이다. 노광 마스크(500)는 투명 기판(510), 제 1 차광 패턴(520), 제 2 차광 패턴(530), 슬릿(545)을 포함한 제 3 차광 패턴(540)을 포함한다. 제 1 차광 패턴(520)은 반도체 기판에 형성될 선형 패턴에 대응한 패턴으로 다수로 형성된다. 제 2 차광 패턴(530)은 국부적 식각 로딩 효과가 유발되는 것을 억제하는 더미(Dummy) 선형 패턴에 대응한다. 제 3패턴(540)은 제 1 차광 패턴(520)과 제 2 차광 패턴(530) 사이에 위치하며, 제 3 차광 패턴(540)의 선폭을 조절하기 위하여 투과 광원의 세기를 조절하는 슬릿(545)을 구비한다. 본 발명의 일 실시 예에 따르면, 노광 마스크(500)는 몰리브데늄(Mo)층 또는 몰리브데늄실리콘질화물(MoSiN)층과 같은 위상반전층(Phase shift layer)을 포함한 위상 반전 마스크로 형성할 수 있다. 또한, 노광 마스크(500)는 하프톤(Halftone)층을 포함하는 하프톤 마스크나 바이너리 마스크로 형성할 수 있다. 한편, 위상 반전 마스크의 노광 마스크(500)는 석영 마스크 기판 표면을 식각하여 위상차를 유도하는 리 세스로 형성할 수 있다.
도 6a 내지 6c는 도 5의 노광 마스크를 이용한 반도체 소자의 패턴 형성 방법을 도시한 단면도들이다. 피식각층(620)을 포함한 반도체 기판(610) 상부에 감광막(630)을 형성한 후, 도 5의 노광 마스크로 감광막(630)을 노광 및 현상하여 감광막 패턴(632)을 형성한다. 다음으로, 감광막 패턴(632)을 식각 마스크로 피식각층(620)을 식각하여 피식각층 패턴(622)을 형성한 후, 감광막 패턴(632)을 제거한다. 본 발명의 일 실시 예에 따르면, 감광막 패턴(632)은 선폭이 균일한 셀 어레이 패턴과 셀 어레이 패턴보다 선폭이 큰 더미 패턴을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법은 실제 마스크 CD 변화량 대비 실제 웨이퍼 CD 변화가 동일하게 이루어져 정확도 측면에서 우수하다. 또한, 노광 공정 조건을 변경하지 않고 셀 어레이의 CD를 제어할 수 있어 웨이퍼 상의 다른 패턴이나 다른 공정에 대한 변화 위험을 감소시킬 수 있는 이점이 있다.
본 발명은 노광 마스크에서 최외측 선형 패턴에 선폭 크기를 조절하는 슬릿을 적용하기 위해 2 개의 폴리곤(Polygon)을 사용하기 때문에, 마스크 설계 단계에서부터 레이아웃 드로잉 시간 및 비용을 절감할 수 있다. 따라서, 이로 인한 OPC 시간과 마스크 제작 시간 및 비용을 감소할 수 있는 이점이 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 패턴 형성용 노광 마스크에 있어서,
    투명 기판;
    상기 투명 기판 상부에 위치하며, 제 1 선폭을 갖고 제 1 방향으로 연장된 복수 개의 제 1 차광 패턴들;
    상기 제 1 방향과 수직한 제 2 방향의 최외측에 위치한 상기 제 1 차광 패턴에 나란하게 인접하며, 상기 제 1 차광 패턴의 선폭보다 넓은 제 2 선폭을 갖는 제 2 차광 패턴; 및
    상기 제 1 차광 패턴과 상기 제 2 차광 패턴 사이에 위치하며, 투광 광원의 세기를 조절하는 슬릿을 구비한 제 3 차광 패턴을 포함하는 것을 특징으로 하는 노광 마스크.
  2. 제 1항에 있어서,
    상기 노광 마스크는 하프톤 마스크, 바이너리 마스크 및 위상 반전 마스크로 이루어진 일군으로부터 선택된 어느 하나인 것을 특징으로 하는 노광 마스크.
  3. 패턴 형성용 노광 마스크에 있어서,
    투명 기판; 상기 투명 기판 상부에 위치하며, 제 1 선폭을 갖고 제 1 방향으로 연장된 복수 개의 제 1 차광 패턴들; 상기 제 1 방향과 수직한 제 2 방향의 최외측에 위치한 상기 제 1 차광 패턴에 나란하게 인접하며, 상기 제 1 차광 패턴의 선폭보다 넓은 제 2 선폭을 갖는 제 2 차광 패턴; 및 상기 제 1 차광 패턴과 상기 제 2 차광 패턴 사이에 위치하며, 투광 광원의 세기를 조절하는 슬릿을 구비한 제 3 차광 패턴을 포함하는 노광 마스크를 준비하는 단계; 및
    상기 노광 마스크를 이용한 노광 공정을 수행하여 반도체 기판상에 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 피식각층을 구비한 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상부에 감광막을 형성하는 단계;
    상기 감광막을 제 1항에 기재된 노광 마스크로 노광 공정을 수행하여 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070076976A 2007-07-31 2007-07-31 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 KR100861198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076976A KR100861198B1 (ko) 2007-07-31 2007-07-31 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076976A KR100861198B1 (ko) 2007-07-31 2007-07-31 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100861198B1 true KR100861198B1 (ko) 2008-09-30

Family

ID=40023979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076976A KR100861198B1 (ko) 2007-07-31 2007-07-31 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100861198B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000724A (ko) * 2004-06-29 2006-01-06 주식회사 하이닉스반도체 노광 마스크
KR20070066804A (ko) * 2005-12-22 2007-06-27 주식회사 하이닉스반도체 하프톤 위상반전마스크 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000724A (ko) * 2004-06-29 2006-01-06 주식회사 하이닉스반도체 노광 마스크
KR20070066804A (ko) * 2005-12-22 2007-06-27 주식회사 하이닉스반도체 하프톤 위상반전마스크 제조방법

Similar Documents

Publication Publication Date Title
CN110221515B (zh) 光学邻近修正方法及掩膜版的制作方法
US7807343B2 (en) EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach
KR20070032852A (ko) 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법
KR100924338B1 (ko) 선형 패턴 어레이 형성 방법, 이에 따른 반도체 소자 및이에 사용되는 포토 마스크
US7648805B2 (en) Masks and methods of manufacture thereof
KR100732749B1 (ko) 미세 패턴 형성용 마스크
KR20090097471A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR100861198B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
TW201944168A (zh) 光罩以及形成圖案的方法
JP2002116529A (ja) 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
US8007985B2 (en) Semiconductor devices and methods of manufacturing thereof
US20030180629A1 (en) Masks and method for contact hole exposure
KR100755074B1 (ko) 포토마스크 및 제조 방법
US6759328B2 (en) Masks and method for contact hole exposure
KR20030097151A (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
KR100959440B1 (ko) 마스크, 마스크의 제조 방법 및 이를 이용하여 제조된 반도체 소자
US8324106B2 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
KR100790572B1 (ko) 더미 패턴을 포함하는 게이트 레이아웃 설계방법 및 이를이용한 게이트 형성방법
KR100896860B1 (ko) 단차 영역의 패턴 균일도 향상을 위한 광학 근접 보상 방법
KR20090052659A (ko) 반도체 소자의 설계 방법
US7476472B2 (en) Method for designing photomask
KR20080059019A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US20030117605A1 (en) Apparatus and method for contact hole exposure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee