KR100861088B1 - ＳｉＣ 에피택셜층 성장방법 - Google Patents

ＳｉＣ 에피택셜층 성장방법 Download PDF

Info

Publication number
KR100861088B1
KR100861088B1 KR1020070002699A KR20070002699A KR100861088B1 KR 100861088 B1 KR100861088 B1 KR 100861088B1 KR 1020070002699 A KR1020070002699 A KR 1020070002699A KR 20070002699 A KR20070002699 A KR 20070002699A KR 100861088 B1 KR100861088 B1 KR 100861088B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
sic
substrate
type
sic powder
Prior art date
Application number
KR1020070002699A
Other languages
English (en)
Other versions
KR20080065715A (ko
Inventor
신병철
이원재
니시노 시게히로
박치권
Original Assignee
동의대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동의대학교 산학협력단 filed Critical 동의대학교 산학협력단
Priority to KR1020070002699A priority Critical patent/KR100861088B1/ko
Publication of KR20080065715A publication Critical patent/KR20080065715A/ko
Application granted granted Critical
Publication of KR100861088B1 publication Critical patent/KR100861088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 SiC 에피택셜층 성장방법은 SiC 에피택셜층 성장방법은 도가니 하부에 SiC 파우더를 넣고 그에 대향하여 기판을 위치하는 단계와, 대기압에서 도가니의 온도를 상승하여 상기 SiC 파우더를 소결하는 단계와, 압력을 낮추어 SiC 파우더를 승화시켜 상기 기판상에 제 1 에피택셜층을 증착시키는 단계를 포함한다.
따라서, 본 발명에 의하면, 고품질의 두꺼운 에피택셜 층을 형성할 수 있다.
SiC 에피택셜 층, MESFET, 어셉터 농도, SiC 파우더, SiC/Al 비율

Description

ＳｉＣ 에피택셜층 성장방법{Method for forming SiC epitaxial layer}
도 1은 본 발명의 일 실시예에 따른 에피택셜 성장장치의 수평반응로의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 에피택셜층의 성장 공정순서의 개략도이다.
도 3(a) 내지 도 3(c)는 본 발명의 일 실시 예에 따른 SiC 에피택셜층 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 4는 본 발명에 의한 25㎛/h 성장비율로 성장된 SiC 에피택셜 층을 광학 현미경의 노말스키 모드에서 관찰한 표면 형상을 나타낸다.
도 5는 본 발명에 의한 54arcsec의 반치폭을 나타내는 성장된 SiC 에피택셜 층 및 X-선 로킹(rocking) 곡선의 XRD 패턴을 나타낸다.
도 6은 본 발명에 의한 P형 SiC 에피택셜 층으로 제조된 PN 다이오드 구조에서 관찰된 블루 라이트 방출의 스펙트럼을 나타낸다.
도 7(a)은 본 발명에 의해 제조된 MESFET 디바이스의 마이크로스코프 이미지이고, 도 7(b)는 MESFET 디바이스의 개략적인 횡단면도 구조를 나타낸다.
도 8은 본 발명에 의한 20㎛ 게이트 길이로 제조된 MESFET 디바이스의 특성을 나타낸다.
본 발명은 SiC 에피택셜 층 성장방법에 관한 것으로, 특히 두꺼운 에피택셜 층을 형성하는 SiC 에피택셜 층 성장방법에 관한 것이다.
금속 반도체 전계 효과 트랜지스터(MESFET)를 기초로 한 실리콘 카바이드(SiC)는 SiC 물질의 높은 밴드 갭 에너지, 높은 브레이크다운 전계 및 높은 열전도성 때문에 고파워, 고온 및 고주파수 적용분야에서 많은 관심을 끌고 있다.
특히, 고품질을 가지는 두껍고 저농도로 도핑된 SiC 에피택셜 층은 고파워 디바이스 적용분야에 필요하다.
지난 몇 년 동안 SiC의 에피택시 성장 기술에서 CVD 방법을 사용하였으나, 이는 두꺼운 SiC 에피택셜 층을 제조하기 어렵고, 유독화학약품 및 가연성의 가스를 사용하는 문제점이 있다.
본 발명의 목적은 고품질을 가지는 두껍고 저농도로 도핑되는 SiC 에피택셜 층 성장방법을 제공하는 것이다.
본 발명의 SiC 에피택셜층 성장방법은 도가니 하부에 SiC 파우더를 넣고 그에 대향하여 기판을 위치하는 단계와, 대기압에서 도가니의 온도를 상승하여 상기 SiC 파우더를 소결하는 단계와, 압력을 낮추어 SiC 파우더를 승화시켜 상기 기판상 에 제 1 에피택셜층을 증착시키는 단계를 포함한다.
상기 SiC 파우더와 기판의 거리는 약 1~2mm이고, 상기 기판은 4H-SiC(0001) 웨이퍼일 수 있다.
상기 제 1 에피택셜 층 상에 제 2 에피택셜 층을 증착시키는 단계를 더 포함한다.
상기 기판, 제 1 에피택셜층 및 제 2 에피택셜층 각각은 n형 또는 p형 도전형이며, 상기 기판 및 상기 제 2 에피택셜층은 동일 도전형이고, 상기 제 1 에피택셜층은 상기 기판 및 제 2 에피택셜층과 다른 도전형일 수 있다.
상기 제 1 또는 상기 제 2 에피택셜층의 p형 소스는 Al이 첨가된 SiC 파우더이며, 상기 SiC 파우더는 아르곤 가스 분위기와 1 대기압의 압력 및 1500도 내지 2000도의 온도에서 10분 내지 50분 동안 소결하여 형성할 수 있다. 또한, 상기 제 1 또는 상기 제 2 에피택셜 층의 n형 소스는 6H-SiC 파우더일 수 있다.
상기 에피택셜 층 성장은 1 내지 10Torr 압력에서 1500도 내지 2000도에서 성장율 10 내지 50㎛/h으로 행한다.
본 발명에서 사용되는 CST(Close space technique) 방법은 종래의 CVD 방법에서 사용되는 인체에 유해한 가스를 사용하지 않고, 원료 물질을 녹여 종자정(기판)에 부착하는 방법으로서, 종자정(기판)과 원료 물질간의 거리가 승화법에서 상용되는 거리보다 더욱 가깝고, 아르곤 가스로써 내부 온도를 제어하여 에피택셜 층을 성장시키는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 에피택셜 성장장치의 수평반응로의 개략도이다. 도 2는 본 발명의 일 실시예에 따른 에피택셜층의 성장 공정 순서의 개략도이다. 도 3(a) 내지 도 3(c)는 본 발명의 일 실시 예에 따른 SiC 에피택셜층 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1 및 도 3(a)를 참조하면, 도가니(1) 하부에 SiC 파우더(2)를 넣고 그에 대향하여 기판(10)을 위치한다. 도가니(1)에 미리 단차를 주어 SiC 파우더(2)와 기판(10) 사이의 거리를 약 1~2mm로 한다. 상기 SiC 파우더는 미리 소결한 파우더여도 좋다. 상기 도가니(1)의 두껑을 닫은 후, 서셉터(3)에 끼워 넣고, 열 실드(4)에 넣어 석영관(5)에 삽입한다. 한편, SiC 기판은 <11-20> 쪽으로 8°오프컷된 n형 4H-SiC (0001) 웨이퍼 또는 p형 4H-SiC (0001) 웨이퍼이다.
도 2 및 도 3(b)를 참조하면, 도가니(1) 내부에 남아 있는 유기물을 태우기 위해, 900도에서 10분간 유지시킨다. 50℃/min로 온도를 상승시켜 내부의 SiC 파우더를 성장 온도 약 1500도 내지 2000도에서 20분 유지시켜 소결한다. 이때 소결이 일어나는 온도는 박막 성장온도와 동일할 수 있다. 이때 압력은 대기압 즉, 760Torr 이고, 이후 아르곤 가스는 10L/min로 주입한다. 이후, 아르곤 가스의 양을 1L/min로 줄이고 성장시 압력을 약 10 Torr 또는 그 이하로 낮추고, 성장온도는 1500도 내지 2000도로 하여 SiC 파우더를 승화시키고, 승화된 SiC 기판쪽으로 이동하여 기판(10)에 에피택셜층을 증착한다.
상술한 바와 같이, SiC 기판(10) 상부에 제 1 에피택셜층(20)을 성장시킨다. 제 1 에피택셜층(20)은 SiC 기판(10)의 도전형에 따라 SiC 기판(10)과 다른 도전형으로 형성된다. 즉, SiC 기판(10)이 n형이면 제 1 에피택셜층(20)은 p형으로 형성하고, SiC 기판(10)이 p형이면 제 1 에피택셜층(20)은 n형으로 형성한다. 여기서, 제 1 에피택셜층(20)은 1 내지 10Torr의 압력과 아르곤 가스 분위기 및 1500 내지 2000℃의 온도에서 성장시키며, 10 내지 50㎛/h의 성장률로 성장되도록 한다. 한편, 제 1 에피택셜층(20)을 p형으로 형성하기 위해서는 알루미늄(Al)이 첨가된 SiC 파우더를 이용한다. 여기서, 알루미늄이 첨가된 SiC 파우더는 아르곤 가스 분위기(가스 유입량 10L/min)와 1 대기압의 압력 및 1900℃의 온도에서 30분 동안 소결하여 만들어진다. 또한, 제 1 에피택셜층(20)을 n형으로 형성하기 위해서는 불순물이 첨가되지 않은 6H-SiC 파우더를 이용한다. 여기서, 6H-SiC 파우더는 아르곤 가스 분위기(가스 유입량 10L/min)와 1 대기압의 압력 및 2000℃의 온도에서 30분 동안 소결하여 만들어진다.
도 3 (c)를 참조하면, 제 1 에피택셜층(20) 상부에 제 2 에피택셜층(30)을 형성한다. 제 2 에피택셜층(30)은 제 1 에피택셜층(20)의 도전형에 따라 제 1 에피택셜층(20)과 다른 도전형으로 형성된다. 즉, 제 1 에피택셜층(20)이 n형이면 제 2 에피택셜층(30)은 p형으로 형성하고, 제 1 에피택셜층(20)이 p형이면 제 2 에피택셜층(30)은 n형으로 형성한다. 여기서, 제 1 에피택셜층(20)은 1 내지 10Torr의 압력과 아르곤 가스 분위기 및 1500 내지 2000℃의 온도에서 성장시키며, 10 내지 50㎛/h의 성장률로 성장되도록 한다. 한편, 제 2 에피택셜층(30)을 n형으로 형성하기 위해서는 불순물이 첨가되지 않은 6H-SiC 파우더를 사용한다. 또한, 제 2 에피택셜층(30)을 p형으로 형성하기 위해서는 알루미늄(Al)이 첨가된 SiC 파우더를 사용한다. 여기서, 알루미늄이 첨가된 SiC 파우더는 아르곤 가스 분위기와 1 대기압의 압력 및 1900℃의 온도에서 30분 동안 소결하여 만들어진다.
p+/n+ SiC 기판에 1.4×1018 /cm3의 농도를 가지는 n 형 에피택셜 층 및 SiC 기판에 다양한 캐리어 농도를 가지는 p형 에피택셜 층을 만들었다. MESFET 구조는 포토리소그래피 공정용 두 개의 마스크를 사용하여, 또한 HCl+HNO3 용액의 습식 식각액에 의해 리프트 오프 공정을 사용하여 제조하였다. 금속화 Ni 층은 e-빔 증발 방법에 의해 증착되고, Ni/SiC 구조는 소스 및 드레인의 오믹 콘택(ohmic contact)을 형성하기 위하여 급속 열처리 로에서 10분 동안 900도에서 열처리된다. Ni 게이트 금속 증착 전에, MESFET 디바이스의 표면은 Ar 이온 스퍼터링에 의해 클리닝된다. MESFET의 디바이스 특성은 Agilent 4155C 반도체 파라미터 분석기를 사용하여 측정되었다.
실험결과
도 4는 25㎛/h의 성장률로 성장된 SiC 에피택셜 층의 표면 형상도를 나타낸다. 즉, 상기 설명한 제조방법으로 SiC/Al 비율을 변화시키며 SiC 에피택셜층을 형성한다. SiC/Al 비율이 20/1을 사용할 때, 도 4(a)에 도시한 바와 같이, 삼각형 모양이 스텝 프론트(step front)에서 나타났고, 이는 에너지 분산 분광(EDS:energy dispersive spectrometry) 분석기에 의해 알루미늄 카바이드인 것이 확인되었다. 도 4(b)에 도시한 바와 같이, SiC/Al 비율이 40/1일 때 표면 형상은 여전히 거칠게 나타나고, SiC/Al 비율이 60/1보다 클 때, 도 4(c) 및 (d)에 도시한 바와 같이, 에피택셜 층의 표면은 매끄럽다. 스텝 번칭(step bunching)이 확대도에 관찰되지 않기 때문에, p형 SiC 에피택셜 층의 형성을 위한 SiC/Al 비율의 최적화된 범위가 존재할 것이다. SiC/Al의 상이한 비율로 성장된 p형 SiC 에피택셜 층의 전기적 특성은 홀 측정에 의해 분석된다. 에피택셜 층의 어셉터 농도(acceptor concentration)는 SiC/Al 비율이 증가함에 따라 연속적으로 감소되는 것을 확인하였다. 30/1의 SiC/Al 비율로 성장된 SiC 에피택셜 층에서 8.6×1018/cm3의 어셉터 농도는 90/1의 SiC/Al 비율로 성장된 SiC 에피택셜 층에서 4.4×1017/cm3로 상당히 감소했다. SiC/Al = 60/1 이상의 비율로 성장된 SiC 에피택셜 층의 이동도 값은 30cm2/Vsec와 거의 같다.
도 5는 성장된 SiC 에피택셜 층의 전형적인 X선 회절(XRD) 패턴 및 진동 곡선을 나타낸다. SiC 기판에서의 25 arcsec의 반치폭 값에 비교하면, 성장된 에피택셜 층에서 반치폭 값은 54 arcsec의 값으로 약간 증가했다.
P-N 다이오드는 n+-SiC 기판에서 성장된 5㎛ p 형 SiC 에피택셜 층을 사용하여 제조되었다. 전극의 Ni 금속 층은 p형 층 및 n형 기판의 이면에 증착된다. p형 층과 기판의 전극 모양은 각각 800㎛ 직경의 점 및 5mm×5mm의 사각모양이다. 도 6은 하마마쓰 포토닉 멀티 채널 스펙트럴 분석기(Hamamatsu Photonic Multi-channel Spectral Analyzer)에 의해 측정된 다이오드로부터 방출된 방출 스펙트럼을 나타낸 다. 10V를 다이오드에 인가할 때, 블루 라이트는 방출 스펙트럼에서 대략 405nm(3.06eV)에서 피크파장이 관찰되었고, 4H-SiC 물질의 밴드 갭에서 도너-어셉터 쌍으로부터 제공된 전이(transition)를 나타낸다.
도 7은 제조된 MESFET 디바이스의 현미경 이미지 및 MESFET 디바이스의 개략적인 횡단면 구조를 나타낸다. CST(closed space technique) 기술에 의해 성장된 n 형 및 p 형 에피택셜 층을 사용하여 MESFET 구조의 두 타입을 제조하였다. 두 개의 디바이스 구조는 n+-SiC 기판상에 형성된 Ni/n--SiC/p--SiC 구조 및 p--SiC 기판상에 형성된 Ni/n--SiC 구조이다. HCl+HNO3 용액의 습식 식각액에 의한 포토리소그래피 공정 및 리프트-오프 공정은 디바이스 구조를 제조하는데 사용된다. 도 8은 p--SiC 기판에서 Ni/n--SiC 구조로 제조된 MESFET 디바이스의 전류-전압(I-V) 특성을 나타낸다. n-SiC 에피택셜 층의 두께는 1㎛이고 제조된 MESFET 디바이스의 게이트 길이는 20㎛이다. 포화시킨 드레인 전류는 5V의 드레인 전압과 0V의 게이트 전압에서 15nA이다. 도 8에 도시한 바와 같이, 게이트에 인가된 네가티브 전압의 증가는 드레인 전류를 감소시켰고, 이는 FET 디바이스의 정상 상태를 나타내는 것을 확인하였다. 이 그래프에서 작은 드레인 전류는 채널 층의 얇은 채널 층 두께 및 낮은 도핑 농도로부터 유도된 높은 채널 저항으로부터 기인한 것이다. 디바이스 표면의 클리닝을 위해 디바이스 제조 공정에서 사용된 스퍼터 에칭뿐만 아니라 금속/n-SiC 쇼트키 콘택 및 n-SiC/p-SiC 콘택에서 형성된 두 개의 소모층은 채널 층 두께를 감 소시킬 수 있다. n+-SiC 기판상에 Ni/n--SiC/p--SiC로 구성된 디바이스가 유사한 트랜지스터 특성(여기에 도시안함)을 나타내는 것을 또한 확인하였다.
본 발명에 의하면, 기판과 SiC 파우더 사이의 거리가 가까워 두꺼운 에피택셜 층을 형성하기가 쉽고, 인체에 유해한 가스를 사용하지 않으므로 유익하다.
또한, 에피택셜 층의 어셉터 농도는 SiC/Al 비율이 증가함에 따라 연속적으로 감소된다.
또한, 마이크로-게이트 길이를 가지는 4H-SiC MESFET를 제조할 수 있다.

Claims (10)

  1. 도가니 하부에 SiC 파우더를 넣고 그에 대향하여 기판을 위치하는 단계;
    대기압에서 도가니의 온도를 상승하여 상기 SiC 파우더를 소결하는 단계;
    압력을 낮추어 SiC 파우더를 승화시켜 상기 기판상에 제 1 에피택셜층을 증착시키는 단계; 및
    상기 제 1 에피택셜층 상에 제 2 에피택셜층을 증착시키는 단계를 포함하는 SiC 에피택셜 층 성장방법.
  2. 제 1 항에 있어서, 상기 SiC 파우더와 기판의 거리는 약 1~2mm인 SiC 에피택셜 층 성장방법.
  3. 제 1 항에 있어서, 상기 기판은 4H-SiC(0001) 웨이퍼인 SiC 에피택셜 층 성장방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 기판, 제 1 에피택셜층 및 제 2 에피택셜층 각각은 n형 또는 p형 도전형인 SiC 에피택셜 층 성장방법.
  6. 제 1 항에 있어서, 상기 기판 및 상기 제 2 에피택셜층은 동일 도전형이고, 상기 제 1 에피택셜층은 상기 기판 및 제 2 에피택셜층과 다른 도전형인 SiC 에피택셜층 성장방법.
  7. 제 5 항에 있어서, 상기 제 1 또는 상기 제 2 에피택셜층의 p형 소스는 Al이 첨가된 SiC 파우더인 SiC 에피택셜층 성장방법.
  8. 제 7 항에 있어서, 상기 SiC 파우더는 아르곤 가스 분위기 및 1500도 내지 2000도의 온도에서 10분 내지 50분 동안 소결한 SiC 에피택셜층 성장방법.
  9. 제 5 항에 있어서, 상기 제 1 또는 상기 제 2 에피택셜 층의 n형 소스는 6H-SiC 파우더인 SiC 에피택셜 층 성장방법.
  10. 제 1 항에 있어서, 상기 에피택셜 층 성장은 1 내지 10Torr 압력에서 1500도 내지 2000도에서 성장율 10 내지 50㎛/h으로 행하는 SiC 에피택셜층 성장방법.
KR1020070002699A 2007-01-10 2007-01-10 ＳｉＣ 에피택셜층 성장방법 KR100861088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070002699A KR100861088B1 (ko) 2007-01-10 2007-01-10 ＳｉＣ 에피택셜층 성장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002699A KR100861088B1 (ko) 2007-01-10 2007-01-10 ＳｉＣ 에피택셜층 성장방법

Publications (2)

Publication Number Publication Date
KR20080065715A KR20080065715A (ko) 2008-07-15
KR100861088B1 true KR100861088B1 (ko) 2008-09-30

Family

ID=39816397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002699A KR100861088B1 (ko) 2007-01-10 2007-01-10 ＳｉＣ 에피택셜층 성장방법

Country Status (1)

Country Link
KR (1) KR100861088B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077082A (ko) * 2003-02-27 2004-09-04 학교법인 동의학원 ＳｉＣ 단결정 성장장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077082A (ko) * 2003-02-27 2004-09-04 학교법인 동의학원 ＳｉＣ 단결정 성장장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
박치권 외 3인, "4H-SiC(0001) Epilayer 성장 및 쇼트키 다이오드의 전기적 특성", 한국전기전자재료학회논문지, 2006년 제19권4호, 페이지344~349, 2006년4월*

Also Published As

Publication number Publication date
KR20080065715A (ko) 2008-07-15

Similar Documents

Publication Publication Date Title
US6600203B2 (en) Semiconductor device with silicon carbide suppression layer for preventing extension of micropipe
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US5170231A (en) Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current
KR100450316B1 (ko) 탄화 규소 및 이의 제조 방법
US5709745A (en) Compound semi-conductors and controlled doping thereof
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
JP3443379B2 (ja) 半導体膜の成長方法及び半導体装置の製造方法
WO2020186699A1 (zh) 场效应晶体管及其制备方法
US20160218183A1 (en) Diamond multilayer structure
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
WO2019147602A1 (en) Amphoteric p-type and n-type doping of group iii-vi semiconductors with group-iv atoms
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
KR102232618B1 (ko) 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자
Yokoyama et al. Growth and characterization of ZnSe on Si by atomic layer epitaxy
KR100861088B1 (ko) ＳｉＣ 에피택셜층 성장방법
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP5747245B2 (ja) 電界効果トランジスタ及びその製造方法
US10573716B2 (en) Method of manufacturing a silicon carbide semiconductor device including depositing a second silicon carbide semiconductor on an etched silicon carbide base region
KR100679870B1 (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
Park et al. SiC epitaxial layers grown by sublimation method and their electrical properties
JP2003264154A (ja) 半導体膜の成長方法及び半導体装置の製造方法
Sugii Crystalline Silicon-Carbide and Its Applications

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140729

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180615

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 12