KR100860445B1 - Semiconductor device and manufacturing method of conductive pad - Google Patents
Semiconductor device and manufacturing method of conductive pad Download PDFInfo
- Publication number
- KR100860445B1 KR100860445B1 KR1020070067478A KR20070067478A KR100860445B1 KR 100860445 B1 KR100860445 B1 KR 100860445B1 KR 1020070067478 A KR1020070067478 A KR 1020070067478A KR 20070067478 A KR20070067478 A KR 20070067478A KR 100860445 B1 KR100860445 B1 KR 100860445B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nickel
- bond pad
- semiconductor device
- aluminum
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 장치 및 본드 패드의 제조 방법에 관한 것으로서, 보다 상세히는 본드 패드에 용착된 솔더의 과도한 재용융에 의한 쇼트 현상 및 금속 필링(peeling)에 의한 누설 전류 현상을 방지할 수 있는 반도체 장치 및 본드 패드의 제조 방법에 관한 것이다.BACKGROUND OF THE
도 1은 종래의 반도체 장치를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor device.
도시된 바와 같이 종래의 반도체 장치(100')는 반도체 기판(111')과 그 위에 형성된 액티브 영역(112')(에피층(112a') 및 도핑 영역(112b')')을 갖는 반도체 다이(110')와, 상기 반도체 다이(110')중 액티브 영역(112')의 소정 부분을 덮는 절연층(120')과, 상기 절연층(120')을 통해 노출된 액티브 영역(112')에 형성된 본드 패드(130')로 이루어져 있다.As shown, a conventional semiconductor device 100 'includes a semiconductor die (not shown) having a semiconductor substrate 111' and an active region 112 'formed thereon (an
여기서, 상기 본드 패드(130')에는 패키징 공정중 도전 연결부재 등이 용이하게 전기 접속될 수 있도록 일정량의 솔더(140')(예를 들면, Pb-Sn-Ag 합금)가 용착될 수 있다. 또한, 상기 반도체 다이(110')의 하면에는 패키징 공정중 리드프레 임(160')에 전기적으로 접속될 수 있도록 도전층(150')이 형성될 수 있다.Here, a certain amount of solder 140 '(for example, Pb-Sn-Ag alloy) may be deposited on the bond pad 130' so that a conductive connection member or the like can be easily electrically connected during the packaging process. In addition, a conductive layer 150 'may be formed on the lower surface of the semiconductor die 110' so as to be electrically connected to the lead frame 160 'during the packaging process.
한편, 상기 본드 패드(130')는 통상 스퍼터링(sputtering), 증착(evaporation) 및 포토(photo) 공정에 의해 형성된 몰리브데늄(Mo)층(131'), 알루미늄(Al)층(132'), 니켈(Ni)층(133') 및 금(Au)층(134')으로 이루어진다. 더불어, 상기 도전층(150')은 바나듐(V)층(151'), 니켈층(152') 및 금층(153')으로 이루어진다.The bond pad 130 'typically includes a molybdenum (Mo) layer 131', an aluminum (Al) layer 132 'formed by sputtering, evaporation and photo processes, , A nickel (Ni) layer 133 'and a gold (Au) layer 134'. In addition, the conductive layer 150 'includes a vanadium (V) layer 151', a nickel layer 152 ', and a gold layer 153'.
그런데, 이러한 종래의 반도체 장치(100')는 제조 공정중 상기 본드 패드(130')에 형성된 솔더(140')가 과도하게 재용융(re-melting)됨으로써, 상기 솔더(140')가 반도체 다이(110')의 측면을 따라 하부로 흘러 내리고 이에 따라 본드 패드(130')와 도전층(150') 또는 리드프레임(160')이 상호간 전기적으로 쇼트되는 현상이 빈번하게 발생하는 문제가 있다.However, in the conventional semiconductor device 100 ', since the solder 140' formed on the bond pad 130 'is excessively re-melted during the manufacturing process, the solder 140' There is a problem that a phenomenon that the bond pad 130 'and the conductive layer 150' or the lead frame 160 'are electrically short-circuited frequently occurs due to the downward flow along the side surface of the lead frame 110'.
즉, 종래의 반도체 장치(100')에서는 본드 패드(130')중 금층(134')에 솔더(140')가 용착됨으로써, 금층(134')과 솔더(140')가 층간 금속 결합을 하게 되는데, 이와 같이 금층(134')과 솔더(140')가 층간 금속 결합을 하게 되면 재용융 온도가 대략 235℃까지 낮아된다. 따라서, 공정 온도가 대략 235℃ 이상인 반도체 제조 공정에서는 상기 솔더(140')가 과도하게 재용융됨으로써, 상기와 같은 쇼트 현상이 발생하게 된다. 예를 들면, 도전 연결 부재를 상기 솔더(140')에 접속시키는 리플로우(reflow) 공정에서, 상기 솔더(140')가 과도하게 재용융됨으로써, 솔더(140')가 반도체 다이(110')의 측면을 따라 하부의 도전층(150') 및 리드프레임(160')에까지 흘러 내려 쇼트 현상을 유발한다.That is, in the conventional semiconductor device 100 ', the solder 140' is welded to the gold layer 134 'of the bond pad 130', so that the gold layer 134 'and the solder 140' If the gold layer 134 'and the solder 140' are subjected to interlayer metal bonding, the re-melting temperature may be lowered to about 235 ° C. Accordingly, in the semiconductor manufacturing process in which the process temperature is approximately 235 ° C or higher, the solder 140 'is excessively re-melted, resulting in a shot phenomenon as described above. For example, in a reflow process in which a conductive connection member is connected to the solder 140 ', the solder 140' is excessively remelted such that the solder 140 'contacts the semiconductor die 110' To the lower conductive layer 150 'and the lead frame 160' along the side surface of the lead frame 160 '.
여기서, 도 1에는 상기와 같이 솔더(140')가 과도하게 재용융되어 반도체 다이(110')의 측면을 따라 하부의 도전층(150') 및 리드프레임(160')에 쇼트된 상태가 도시되어 있다. 또한 도 2a를 참조하면, 종래의 반도체 장치에서 본드 패드에 형성된 솔더(140')가 반도체 다이(110')의 측부로 흘러 내린 것을 촬영한 사진이 도시되어 있다. 더불어, 도 2b를 참조하면, 본드 패드(130')에서 과도하게 용융된 솔더(140')를 촬영한 사진이 도시되어 있다.1 shows a state in which the solder 140 'is excessively remelted and shorted to the lower conductive layer 150' and the lead frame 160 'along the side surface of the semiconductor die 110' . Referring to FIG. 2A, there is shown a photograph of solder 140 'formed on a bond pad in a conventional semiconductor device taken down to the side of semiconductor die 110'. In addition, referring to FIG. 2B, there is shown a photograph of a solder 140 'that is over-melted at the bond pad 130'.
더불어, 종래의 본드 패드(130')는 몰리브데늄층(131') 및 알루미늄층(132')을 스퍼터링 및 포토 공정을 이용하여 형성하고, 또한 니켈층(133') 및 금층(134')을 증착 및 포토 공정을 이용하여 형성한다. 따라서, 도 1a 및 도 2c의 사진에서와 같이 본드 패드(130')의 각층이 측부로 노출된다. 즉, 몰리브데늄층(131'), 알루미늄층(132'), 니켈층(133') 및 금층(134')이 모두 측부를 통하여 외부로 노출된다. 따라서, 상기 몰리브데늄층(131')과 절연층(120') 또는 몰리브데늄층(131')과 액티브 영역(112')의 계면을 통해서 불순물이 침투하기 쉽다. 이에 따라 상기 액티브 영역(112')으로부터 몰리브데늄층(131')이 필링(peeling)되기 쉽고, 더욱이 이러한 금속 필링 현상에 의해 누설 전류가 증가하는 문제가 있다.In addition, the conventional bond pad 130 'is formed by forming a molybdenum layer 131' and an aluminum layer 132 'using a sputtering and photolithography process and further forming a nickel layer 133' and a gold layer 134 ' Is formed by using a deposition and photolithography process. Thus, as shown in the photographs of FIGS. 1A and 2C, each layer of the bond pad 130 'is exposed to the side. That is, the molybdenum layer 131 ', the aluminum layer 132', the nickel layer 133 ', and the gold layer 134' are both exposed to the outside through the side portions. Therefore, impurities easily penetrate through the interface between the molybdenum layer 131 'and the insulating layer 120' or between the molybdenum layer 131 'and the active region 112'. Accordingly, the molybdenum layer 131 'is apt to be peeled from the active region 112'. Further, there is a problem that the leakage current increases due to the metal peeling phenomenon.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 칩의 본드 패드에 용착된 솔더의 과도한 재용융 현상을 방지할 수 있는 반도체 장치 및 본드 패드의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device and a method of manufacturing a bond pad capable of preventing an excessive remelting phenomenon of a solder deposited on a bond pad of a semiconductor chip .
본 발명의 다른 목적은 본드 패드를 이루는 몰리브데늄층과 액티브 영역 사이의 계면이 외부로 노출되지 않도록 하여, 액티브 영역에서 몰리브데늄층이 필링되어 발생하는 누설 전류를 억제할 수 있는 반도체 장치 및 본드 패드의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a semiconductor device capable of suppressing a leak current generated by filling a molybdenum layer in an active region by preventing an interface between a molybdenum layer forming a bond pad and an active region from being exposed to the outside, And a method of manufacturing a bond pad.
본 발명에 의한 반도체 장치는 반도체 기판 위에 액티브 영역이 형성된 반도체 다이와, 상기 반도체 다이중 액티브 영역이 노출되도록 그 외주연을 덮는 절연층과, 상기 절연층을 통하여 노출된 액티브 영역에 형성된 본드 패드를 포함하고, 상기 본드 패드는 몰리브데늄층, 알루미늄층 및 니켈층이 순차적으로 적층되어 있되, 상기 니켈층이 상기 몰리브데늄층 및 알루미늄층의 측면까지 덮도록 형성된다.A semiconductor device according to the present invention includes a semiconductor die having an active region formed on a semiconductor substrate, an insulating layer covering the outer periphery of the semiconductor die to expose an active region of the semiconductor die, and a bond pad formed on the active region exposed through the insulating layer The bond pad is formed such that a molybdenum layer, an aluminum layer, and a nickel layer are sequentially stacked, and the nickel layer covers the molybdenum layer and the aluminum layer.
여기서, 상기 몰리브데늄층 및 알루미늄층은 스퍼터링과 포토 공정에 의해 형성되고, 상기 니켈층은 도금 공정에 의해 형성된다. 또한, 상기 니켈층은 1~3㎛의 두께로 도금되어 형성되며, 상기 본드 패드에는 솔더가 더 형성된다. 또한, 상기 솔더는 300~320℃의 온도에서부터 재용융된다. 더욱이, 상기 반도체 기판은 하면에 도전층이 형성되며, 상기 도전층은 바나듐층, 니켈층 및 금층으로 이루어지거 나 또는 니켈층으로 이루어진다. 또한, 상기 도전층은 니켈층이 1~3㎛의 두께로 도금되어 형성될 수도 있다.Here, the molybdenum layer and the aluminum layer are formed by a sputtering and a photo process, and the nickel layer is formed by a plating process. Also, the nickel layer is formed by plating with a thickness of 1 to 3 탆, and the solder is further formed on the bond pad. In addition, the solder is remelted at a temperature of 300 to 320 ° C. Furthermore, a conductive layer is formed on the lower surface of the semiconductor substrate, and the conductive layer is formed of a vanadium layer, a nickel layer, a gold layer, or a nickel layer. Also, the conductive layer may be formed by plating a nickel layer to a thickness of 1 to 3 탆.
본 발명에 의한 반도체 장치용 본드 패드의 제조 방법은, 반도체 다이의 액티브 영역에 다수의 미세 돌기를 갖는 알루미늄층을 형성하는 알루미늄층 형성 단계와, 상기 알루미늄층에 아연산염 처리를 하여, 상기 미세 돌기에 아연 입자가 부착되도록 하는 제1아연산염 처리 단계와, 상기 알루미늄층으로부터 아연 입자를 부분적으로 스트립핑하는 아연 입자 스트립핑 단계와, 상기 알루미늄층 및 아연 입자의 표면에 아연산염 처리를 하여 상기 알루미늄층에 아연층이 형성되도록 하는 제2아연산염 처리 단계와, 상기 알루미늄층 및 아연층의 표면에 니켈층을 형성하는 니켈층 형성 단계를 포함한다.A method of manufacturing a bond pad for a semiconductor device according to the present invention includes the steps of: forming an aluminum layer having a plurality of microprojections in an active region of a semiconductor die; and performing zincate treatment on the aluminum layer, A step of stripping the zinc particles partially stripping the zinc particles from the aluminum layer, and a step of zincating the surface of the aluminum layer and the zinc particles to form the aluminum And a nickel layer forming step of forming a nickel layer on the surface of the aluminum layer and the zinc layer.
상기 니켈층 형성 단계는 상기 알루미늄층 및 아연층의 표면에 니켈을 무전해 도금하여 이루어진다.The nickel layer forming step is performed by electroless plating nickel on the surfaces of the aluminum layer and the zinc layer.
상기와 같이 하여 본 발명에 의한 반도체 장치 및 본드 패드의 제조 방법은 본드 패드중 최외곽층이 니켈층이 됨으로써, 솔더가 금이 아닌 니켈과 층간 금속 결합을 하게 된다. 이와 같이 솔더가 니켈과 층간 금속 결합을 하게 되면, 상기 솔더의 재용융 온도가 대략 320℃까지 상승하게 된다. 따라서, 이후의 반도체 제조 공정에서는 대략 320℃ 이상의 온도까지 상승하는 공정이 없으므로, 솔더의 과도한 재용융 현상을 방지할 수 있고, 이에 따라 솔더 흘러 내림에 의한 본드 패드와 도전층 또는 리드프레임 사이의 쇼트 현상을 방지할 수 있다.As described above, in the semiconductor device and the method of manufacturing a bond pad according to the present invention, the outermost layer of the bond pads becomes a nickel layer, so that the solder bonds with nickel rather than gold. When the solder is subjected to interlayer metal bonding with nickel, the re-melting temperature of the solder rises to about 320 ° C. Therefore, in the subsequent semiconductor manufacturing process, there is no process of rising to a temperature of about 320 DEG C or more, so that an excessive re-melting phenomenon of the solder can be prevented and, as a result, the short circuit between the bond pad and the conductive layer or the lead frame The phenomenon can be prevented.
또한, 상기와 같이 하여 본 발명에 의한 반도체 장치 및 본드 패드의 제조 방법은 본드 패드를 이루는 몰리브데늄층 및 알루미늄층은 스퍼터링 및 포토 공정을 이용하여 형성하지만, 최외곽에 위치하는 니켈층은 도금 공정을 이용하여 형성함으로써, 상기 니켈층이 상기 몰리브데늄층 및 알루미늄층의 측면도 덮게 된다. 즉, 상기 몰리브데늄층과 액티브 영역의 계면이 니켈층으로 덮여 외부로 노출되지 않게 된다. 따라서, 상기 몰리브데늄층과 액티브 영역의 계면을 통한 불순물 침투를 방지할 수 있고, 이에 따라 금속 필링(peeling) 현상 및 누설 전류 현상을 억제할 수 있게 된다.As described above, in the semiconductor device and the method of manufacturing a bond pad according to the present invention, the molybdenum layer and the aluminum layer constituting the bond pad are formed by sputtering and photolithography, but the outermost nickel layer is plated Process, the nickel layer also covers the side surfaces of the molybdenum layer and the aluminum layer. That is, the interface between the molybdenum layer and the active region is covered with the nickel layer and is not exposed to the outside. Therefore, it is possible to prevent impurities from penetrating through the interface between the molybdenum layer and the active region, thereby suppressing metal peeling and leakage current phenomena.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.
도 3은 본 발명에 따른 반도체 장치를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor device according to the present invention.
도 3에 도시된 바와 같이 본 발명에 따른 반도체 장치(100)는 반도체 다이(110)와, 절연층(120)과, 본드 패드(130)를 포함하고, 상기 본드 패드(130)가 몰리브데늄층(131), 알루미늄층(132) 및 니켈층(133)이 순차적으로 적층되어 있되, 상기 니켈층(133)이 상기 몰리브데늄층(131) 및 알루미늄층(132)의 측면까지 덮도록 형성되어 있다. 더불어, 상기 본드 패드(130)에는 솔더(140)가 형성될 수 있고, 상기 반도체 다이(110)의 하면에는 도전층(150)이 형성될 수 있다. 더욱이, 상기 도전층(150)은 리드프레임(160)에 전기적으로 연결될 수 있다.3, a
상기 반도체 다이(110)는 통상의 반도체 기판(111)과, 그 표면에 형성된 액티브 영역(112)(예를 들면, 에피층(112a) 및 도핑 영역(112b))을 포함한다.The semiconductor die 110 includes a
상기 절연층(120)은 상기 반도체 다이(110)중 액티브 영역(112)이 외부로 노출되도록 그 외주연을 덮는다. 이러한 절연층(120)은 산화막, 질화막 및 그 등가막중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.The
상기 본드 패드(130)는 상기 절연층(120)을 통하여 노출된 액티브 영역(112)에 형성된다. 즉, 상기 본드 패드(130)는 몰리브데늄층(131), 알루미늄층(132) 및 니켈층(133)이 순차 적층되어 형성된다. 여기서, 상기 몰리브데늄층(131) 및 알루미늄층(132)은 스퍼터링 및 포토 공정에 의해 형성되고, 상기 니켈층(133)은 도금 공정에 의해 형성된다. 예를 들면, 상기 니켈층(133)은 무전해 도금 공정에 의해 형성된다. 따라서, 상기 니켈층(133)이 상기 몰리브데늄층(131) 및 알루미늄층(132)의 측면까지 모두 덮는다. 물론, 상기 몰리브데늄층(131)과 액티브 영역(112) 사이의 계면 역시 상기 니켈층(133)으로 완전히 덮인다. 이러한 구조에 의해 상기 몰리브데늄층(131)과 액티브 영역(112)의 계면을 통한 불순물 침투를 원천적으로 방지할 수 있고, 이에 따라 금속 필링 현상 및 누설 전류를 억제할 수 있다.The
여기서, 상기 몰리브데늄층(131)은 종래와 같이 대략 0.5㎛의 두께를 갖고, 상기 알루미늄층(132) 역시 종래와 같이 대략 4㎛의 두께를 갖는다. 그런데, 상기 니켈층(133)은 종래(대략 0.3㎛)와 다르게 대략 1~3㎛의 두께로 도금되어 형성된다. 상기 니켈층(133)의 두께가 1㎛ 이하일 경우에는, 솔더(140)에 의해 형성되는 층간 금속 결합 두께로 인하여 솔더(140)가 알루미늄층(132)에 직접 계면을 형성할 수 있다. 솔더(140)와 알루미늄층(132)은 상호간 결합 특성이 안좋으므로 솔더(140)가 알루미늄층(132)으로부터 쉽게 박리될 위험이 있다. 상기 니켈층(133)의 두께가 3㎛ 이상일 경우에는, 솔더(140)에 의해 형성되는 층간 금속 결합 두께 이상이어서 품질에 문제가 없음에도 불구하고 무전해 도금 공정 시간이 너무 오래 걸리는 단점이 있다.Here, the
상기 솔더(140)는 상기 본드 패드(130)에 용착되어 있다. 즉, 상기 솔더(140)는 니켈층(133)에 용착되어 있다. 따라서, 상기 솔더(140)와 니켈층(133) 사이에 층간 금속 결합이 이루어진다. 이와 같이 솔더(140)와 니켈층(133)이 층간 금속 결합을 하게 되면, 상기 솔더(140)의 재용융 온도가 대략 300~320℃ 이상으로 증가하게 된다. 다르게 표현하면, 상기 솔더(140)와 니켈층(133)의 층간 금속 결합 영역은 대략 320℃ 이상의 온도가 제공되어야 재용융된다. 따라서, 이후의 반도체 제조 공정에서는 대략 320℃ 이상의 온도가 제공되는 공정이 없으므로, 솔더(140)의 과도한 재용융 현상이 방지되고, 이에 따라 솔더(140)에 의한 본드 패드(130)와 도전층(150) 또는 리드프레임(160) 사이의 쇼트 현상을 방지하게 된다.The
상기 도전층(150)은 상기 반도체 다이(110)중 반도체 기판(111)의 하면에 형성되어 있다. 이러한 도전층(150)은 바나듐층, 니켈층 및 금층으로 이루어지거나 또는 니켈층 단독으로 이루어질 수 있다. 여기서, 상기 본드 패드(130)의 최외곽층이 니켈층(133)으로 이루어지므로, 상기 도전층(150) 역시 니켈층 단독으로 형성하면, 공정수를 상당히 줄일 수 있게 된다. 물론, 도전층(150)으로서 단독 형성되는 니켈층의 두께 역시 1~3㎛의 두께를 갖는다.The
상기 리드프레임(160)은 상기 반도체 다이(110)의 하면에 위치하는 동시에, 상기 도전층(150)을 통하여 상기 반도체 다이(110)와 전기적으로 접속된다. 이러한 리드프레임(160)은 통상 구리, 구리-니켈 합금 및 그 등가물로 이루어진다. 이러한 리드프레임(160)은 상기 반도체 다이(110)를 안정적으로 지지하여 외부 회로 보드 위에 위치하도록 하는 동시에, 반도체 다이(110)와 외부 회로 보드를 상호간 전기적으로 연결하는 역할을 한다.The
도 4a는 본 발명에 따른 반도체 장치에서 본드 패드를 촬영한 사진이고, 도 4b는 본드 패드에서 재용융된 솔더를 촬영한 사진이다.FIG. 4A is a photograph of a bond pad taken in a semiconductor device according to the present invention, and FIG. 4B is a photograph of a solder remelted in a bond pad. FIG.
도 4a에 도시된 바와 같이 본드 패드(130)는 종래와 다르게 최외곽이 니켈층(133)으로 덮혀 있다. 즉, 종래에는 몰리브데늄층 및 알루미늄층이 스퍼터링 및 포토 공정에 의해 형성되고, 니켈층 및 금층은 증착 및 포토 공정에 의해 형성됨으로써, 몰리브데늄층 및 알루미늄층의 측면이 외부로 노출되었다. 그러나, 본 발명에서는 니켈층(133)이 도금 공정에 의해 형성됨으로써, 상기 니켈층(133)이 몰리브데늄층 및 알루미늄층의 측면을 모두 덮는다. 이와 같이 하여 몰리브데늄층과 액티브 영역의 계면도 니켈층(133)으로 덮임으로써, 불순물이 상기 계면으로 침투되는 현상 및 금속 필링 현상이 방지된다.As shown in FIG. 4A, the
또한, 도 4b에 도시된 바와 같이 본드 패드(130)에 형성된 솔더(140)의 재용융 직경은 종래에 비해 상당히 작다. 즉, 종래에는 솔더(140)와 금층이 층간 금속 결합을 이루어 용융점이 대략 235℃이고, 이에 따라 솔더 재용융 직경이 1389~1600㎛이었다. 그러나, 본 발명에서는 솔더(140)와 니켈층(133)이 층간 금속 결합을 이루어 용융점이 320℃이고, 이에 따라 솔더 재용융 직경이 432~584㎛이다. 따라서, 솔더(140)가 재용융에 의해 반도체 다이(110)의 측면을 따라 하부로 흘러서 도전층(150) 및 리드프레임(160)에 쇼트되는 현상이 방지된다.In addition, as shown in FIG. 4B, the remelting diameter of the
도 5a 및 도 5b는 본 발명에 따른 반도체 장치가 패키징된 상태를 X-레이로 촬영한 평면 사진 및 측면 사진이다.5A and 5B are a plan and X-ray photographs of a semiconductor device according to the present invention in a packaged state.
도시된 바와 같이 반도체 패키지(1)는 제1리드(2)를 갖는 다이 패들(3)과, 상기 다이 패들(3) 위에 도전층(150)에 의해 전기 접속된 반도체 다이(110)와, 상기 반도체 다이(110)의 상면에 구비된 본드 패드(130)에 위치된 솔더(140)와, 상기 솔더(140)에 접속된 도전 연결 부재(4)와, 상기 도전 연결 부재(4)에 연결된 제2리드(5)와, 상기 다이 패들(3), 반도체 다이(110), 솔더(140) 및 연결 부재(4)를 감싸는 봉지재(6)를 포함한다. 여기서, 상기 솔더(140)는 반도체 다이(110)의 본드 패드(130)와 연결 부재(4)를 상호 연결하는 역할을 하는데, 이러한 솔더(140)는 연결 부재(4)의 접속 공정, 봉지 공정 또는 반도체 패키지의 실장 공정에서 과도하게 재용융되지 않는다. 특히, 상기 연결 부재(4)의 접속 공정에서 솔더(140)가 과용융되지 않음으로써, 종래와 같이 솔더(140)가 반도체 다이(110)의 측면을 따라 하부로 흘러서 다이 패들(3)에 쇼트되는 현상을 발생시키지 않게 된다. 여기서, 제1리드(2), 다이 패들(3), 제2리드(5) 등을 총칭하여 통상 리드프레임이라고 호칭한다.As shown, the
도 6은 본 발명에 따른 본드 패드의 제조 방법을 도시한 순서도이다.6 is a flowchart showing a method of manufacturing a bond pad according to the present invention.
도 6에 도시된 바와 같이, 본 발명에 의한 본드 패드의 제조 방법은 알루미늄층 형성 단계(S1)와, 제1아연산염 처리 단계(S2)와, 아연 입자 스트립핑 단계(S3)와, 제2아연산염 처리 단계(S4)와, 니켈층 형성 단계(S5)를 포함한다.6, a method of manufacturing a bond pad according to the present invention includes forming an aluminum layer (S1), a first zincate treatment step (S2), a zinc particle stripping step (S3) A zincate treatment step S4, and a nickel layer formation step S5.
먼저 알루미늄층 형성 단계(S1)에서는, 반도체 다이의 액티브 영역에 미리 형성된 몰리브데늄층(도면에 도시되지 않음) 위에 통상의 스퍼터링 및 포토 공정을 이용하여 일정 두께의 알루미늄층(132)을 형성한다. 이때, 상기 알루미늄층(132)의 표면에는 미세 돌기(132a)가 자연스럽게 형성된다. 즉, 상기 미세 돌기(132a)는 어떠한 특수 처리에 의해 형성된 것이 아니라, 알루미늄을 스퍼터링하고 또한 포토 공정을 진행하는 동안 자연스럽게 형성된다.First, in the aluminum layer forming step S1, an
이어서 제1아연산염 처리 단계(S2)에서는, 상기 알루미늄층(132)에 아연산염 처리를 하여, 상기 미세 돌기(132a)에 아연 입자(132b)가 부착되도록 한다. 여기서, 상기 미세 돌기(132a)는 상부로 일정 길이 돌출된 형태를 하기 때문에 아연 입자(132b)가 용이하게 부착된다. 그러나, 이러한 아연 입자(132b)가 층을 형성할만큼 충분히 상기 미세 돌기(132a)에 부착되지는 않는다.Subsequently, in the first zincate treatment step (S2), the
이어서 상기 아연 입자 스트립핑 단계(S3)에서는, 상기 알루미늄층(132)으로부터 아연 입자(132b)를 부분적으로 스트립핑한다. 예를 들면, 에칭 공정을 통하여, 상기 알루미늄층(132)의 미세 돌기(132a)에 형성된 아연 입자(132b)를 일부 제거한다. 이러한 공정에 의해 상기 아연 입자(132b)들은 대략 평평해진다.Subsequently, in the zinc particle stripping step (S3), the
이어서 상기 제2아연산염 처리 단계(S4)에서는, 상기 알루미늄층(132) 및 아연 입자(132b)의 표면에 아연산염 처리를 다시 하여 상기 알루미늄층(132)에 아연층(132b)이 형성되도록 한다. 이와 같은 공정에 의해 상기 알루미늄층(132)의 표면에는 ㎚ 단위의 아연층(132b)이 평평하게 형성된다.Subsequently, in the second zincate treatment step (S4), the surfaces of the
마지막으로, 상기 니켈층 형성 단계(S5)에서는, 상기 알루미늄층(132) 및 아연층(132b)의 표면에 니켈층(133)을 형성한다. 즉, 상기 아연층(132b)의 표면에 일정 두께의 니켈을 무전해 도금함으로써, 소정 두께의 니켈층(133)이 형성되도록 한다.Lastly, in the nickel layer forming step S5, a
도 1은 종래의 반도체 장치를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor device.
도 2a는 종래의 반도체 장치에서 본드 패드에 형성된 솔더가 측부로 흘러 내린 것을 촬영한 사진이고, 도 2b는 본드 패드에서 과도하게 용융된 솔더를 촬영한 사진이며, 도 2c는 본드 패드의 측부를 촬영한 사진이다.FIG. 2A is a photograph of a solder formed on a bond pad in a conventional semiconductor device taken on the side, FIG. 2B is a photograph of a solder being melted excessively in a bond pad, FIG. It's a picture.
도 3은 본 발명에 따른 반도체 장치를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor device according to the present invention.
도 4a는 본 발명에 따른 반도체 장치에서 본드 패드를 촬영한 사진이고, 도 4b는 본드 패드에서 용융된 솔더를 촬영한 사진이다.FIG. 4A is a photograph of a bond pad taken in a semiconductor device according to the present invention, and FIG. 4B is a photograph of molten solder taken in a bond pad. FIG.
도 5a 및 도 5b는 본 발명에 따른 반도체 장치가 패키징된 상태를 X-레이로 촬영한 평면 사진 및 측면 사진이다.5A and 5B are a plan and X-ray photographs of a semiconductor device according to the present invention in a packaged state.
도 6은 본 발명에 따른 본드 패드의 제조 방법을 도시한 순서도이다.6 is a flowchart showing a method of manufacturing a bond pad according to the present invention.
도 7a 내지 도 7e는 본 발명에 따른 본드 패드의 제조 방법을 순차적으로 도시한 단면도이다.7A to 7E are sectional views sequentially illustrating a method of manufacturing a bond pad according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art
100; 본 발명에 의한 반도체 장치.100; A semiconductor device according to the present invention.
110; 반도체 다이 111; 반도체 기판110; Semiconductor die 111; Semiconductor substrate
112; 액티브 영역 112a; 에피층112;
112b; 도핑 영역 120; 절연층112b;
130; 본드 패드 131; 몰리브데늄층130;
132; 알루미늄층 133; 니켈층132; An
140; 솔더 150; 도전층140;
160; 리드프레임160; Lead frame
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070067478A KR100860445B1 (en) | 2007-07-05 | 2007-07-05 | Semiconductor device and manufacturing method of conductive pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070067478A KR100860445B1 (en) | 2007-07-05 | 2007-07-05 | Semiconductor device and manufacturing method of conductive pad |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100860445B1 true KR100860445B1 (en) | 2008-09-25 |
Family
ID=40023723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070067478A KR100860445B1 (en) | 2007-07-05 | 2007-07-05 | Semiconductor device and manufacturing method of conductive pad |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100860445B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980027489A (en) * | 1996-10-16 | 1998-07-15 | 김광호 | Lead frame for multi chip package and manufacturing method thereof |
KR20000005426A (en) * | 1996-04-02 | 2000-01-25 | 마이크론 테크놀로지 인코포레이티드 | Standardized bonding location process and apparatus |
JP2002076051A (en) | 2000-09-01 | 2002-03-15 | Nec Corp | Bonding pad structure and bonding method of semiconductor device |
KR20060024448A (en) * | 2003-07-01 | 2006-03-16 | 프리스케일 세미컨덕터, 인크. | Electroless and immersion plating of integrated circuits using an activation plate |
-
2007
- 2007-07-05 KR KR1020070067478A patent/KR100860445B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000005426A (en) * | 1996-04-02 | 2000-01-25 | 마이크론 테크놀로지 인코포레이티드 | Standardized bonding location process and apparatus |
KR19980027489A (en) * | 1996-10-16 | 1998-07-15 | 김광호 | Lead frame for multi chip package and manufacturing method thereof |
JP2002076051A (en) | 2000-09-01 | 2002-03-15 | Nec Corp | Bonding pad structure and bonding method of semiconductor device |
KR20060024448A (en) * | 2003-07-01 | 2006-03-16 | 프리스케일 세미컨덕터, 인크. | Electroless and immersion plating of integrated circuits using an activation plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI376021B (en) | Flip chip semiconductor package and fabrication method thereof | |
TWI582937B (en) | Package structure | |
US20080299757A1 (en) | Wafer structure and method for fabricating the same | |
WO2012137714A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
EP1686622A2 (en) | Semiconductor device and manufacturing method of the same | |
JP4049035B2 (en) | Manufacturing method of semiconductor device | |
US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
US8269347B2 (en) | Semiconductor chip, electrode structure therefor and method for forming same | |
JP2022091907A (en) | Semiconductor device | |
US10026695B2 (en) | Semiconductor device and method for manufacturing the same | |
KR102210802B1 (en) | Semiconductor device and method for manufacturing the same | |
US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
CN111199946A (en) | Copper pillar bump structure and manufacturing method thereof | |
US7202421B2 (en) | Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JP2012190939A (en) | Semiconductor device and manufacturing method of the same | |
WO2015198838A1 (en) | Semiconductor device and manufacturing method therefor | |
KR100860445B1 (en) | Semiconductor device and manufacturing method of conductive pad | |
JP6548187B2 (en) | Semiconductor device | |
JP4619308B2 (en) | Semiconductor device manufacturing method and supporting tape | |
JP7382170B2 (en) | semiconductor equipment | |
JP4238694B2 (en) | Manufacturing method of semiconductor wafer and semiconductor chip | |
JP6418398B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof | |
JP2006210369A (en) | Semiconductor apparatus and manufacturing method thereof | |
US11935824B2 (en) | Integrated circuit package module including a bonding system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160829 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170828 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190812 Year of fee payment: 12 |