KR100860022B1 - 팝 노이즈 발생 방지 장치 - Google Patents

팝 노이즈 발생 방지 장치 Download PDF

Info

Publication number
KR100860022B1
KR100860022B1 KR1020010086100A KR20010086100A KR100860022B1 KR 100860022 B1 KR100860022 B1 KR 100860022B1 KR 1020010086100 A KR1020010086100 A KR 1020010086100A KR 20010086100 A KR20010086100 A KR 20010086100A KR 100860022 B1 KR100860022 B1 KR 100860022B1
Authority
KR
South Korea
Prior art keywords
output
audio
turned
control pulse
pop noise
Prior art date
Application number
KR1020010086100A
Other languages
English (en)
Other versions
KR20030055966A (ko
Inventor
진상언
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020010086100A priority Critical patent/KR100860022B1/ko
Publication of KR20030055966A publication Critical patent/KR20030055966A/ko
Application granted granted Critical
Publication of KR100860022B1 publication Critical patent/KR100860022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers

Abstract

본 발명은 팝 노이즈(POP noise)를 제거하는 장치에 관한 것으로, 시스템 전원 온(on) 시 시스템 클록으로부터 팝 노이즈 발생을 제어하기 위한 제 1 제어 펄스와 제 2 제어 펄스를 생성하는 펄스 생성부; 상기 제 1 제어 펄스에 의해 온/오프(on/off) 되어 오디오 회로에 전원을 공급 또는 차단하는 오디오 전원 공급 제어부; 및 상기 제 2 제어 펄스에 의해 온/오프(on/off) 되어 상기 오디오 회로의 출력을 뮤트(mute)시키도록 제어하는 뮤트부를 포함하여 구성하는 것을 특징으로 한다.
따라서, 본 발명에 따르면, 오디오 시스템의 전원 온(on) 시의 오디오 팝 노이즈를 적은 비용, 적은 부품과 작은 면적으로 간단히 제거할 수 있다.
오디오, 팝 노이즈

Description

팝 노이즈 발생 방지 장치{Apparatus for preventing of POP noise generation}
도 1a는 일반적인 오디오 회로의 단순 개념도
도 1b는 전원 온시 DC 바이어스 전압이 변하는 예를 보인 도면
도 1c는 전원 온시 팝 노이즈가 발생하는 예를 보인 도면
도 2는 본 발명에 따른 팝 노이즈 발생 방지 장치 중 펄스 발생부의 회로도
도 3a, 도 3b는 도 2의 각 부의 동작 타이밍도
도 4는 도 2의 제 1 지연기의 출력에 의해 동작이 제어되는 오디오 전원 공급 제어부의 회로도
도 5는 도 2의 제 2 지연기의 출력에 의해 동작이 제어되는 뮤트부의 회로도
* 도면의 주요 부분에 대한 부호의 설명
201,203 : 버퍼 202 : 적분기
204 : 제 1 지연기 205 : 배타적 오아 게이트
206 : 제 2 지연기 300 : 오디오 회로
본 발명은 팝 노이즈 발생 방지 장치에 관한 것으로, 더욱 상세하게는 오디오 시스템의 전원 온 시에 팝 노이즈(POP noise)의 발생을 방지하기 위한 장치에 관한 것이다.
모든 오디오의 경우 전원을 온(on)할 때 최종 출력단의 DC 바이어스(bias) 전압이 도 1b와 같이 0 V에서 DC 바이어스 전압으로 올라가면서 DC 바이어스 전압의 변동이 생긴다. 이러한 DC 바이어스 전압이 최종단의 버퍼(B)와 DC 커플링 캐패시터(C)를 지나면 상기 DC 바이어스 전압의 변동에 의해 도 1c와 같이 팝 노이즈가 발생한다.
상기 팝 노이즈는 모든 오디오 전원 온/오프(on/off)시에 불가피하게 나타나는 현상이며, 상기 팝 노이즈를 방지하기 위해 릴레이와 같은 기계적 스위치를 사용하는 방법을 이용하고 있다.
그러나 상기와 같이 기계적 스위치를 사용하는 방법에 의할 경우, 상기 릴레이의 가격이 비싸고 많은 면적을 차지하며 또한 많은 주변 부품을 필요로 한다. 또한, 추후 부품의 신뢰성 문제를 야기하고 있다.
이에 따라 상기와 같은 문제점을 해결하기 위하여, 본 발명은 제어 펄스 및 스위칭 소자를 이용하여 전원 온(on) 시 소정 시간 동안 최종 오디오 출력단을 AC적으로 접지시킴으로써, 팝 노이즈가 외부로 전달되지 않도록 하여 팝 노이즈 발생을 방지하고자 한다.
삭제
상기와 같은 목적을 달성하기 위한 본 발명에 따른 팝 노이즈 발생 방지 장치는, 전원 온(on) 시 시스템 클록(system clock)으로부터 팝 노이즈(POP noise) 발생을 제어하기 위한 제 1 제어 펄스와 제 2 제어 펄스를 생성하는 펄스 생성부; 상기 제 1 펄스에 의해 온/오프(on/off)되어 오디오 회로에 전원을 공급 또는 차단하는 오디오 전원 공급 제어부; 및 상기 제 2 펄스에 의해 온/오프되어 상기 오디오 회로의 출력을 뮤트(mute)시키거나 또는 외부로 출력되도록 제어하는 뮤트부를 포함하여 구성하는 것을 특징으로 한다.
이때, 상기 펄스 생성부는 시스템 클록을 입력받아 적분하는 적분기; 상기 적분기의 출력을 일시 저장하는 버퍼(buffer); 상기 버퍼의 출력을 기 설정된 제 1 지연 시간만큼 지연시켜 제 1 제어 펄스로 출력하는 제 1 지연기; 상기 버퍼의 출력과 제 1 지연기의 출력을 입력받고 두 값이 서로 다른 값을 가질 때에만 하이 펄스(hi pulse)를 생성하는 로직부(예, 배타적 오아 게이트(exclusive OR gate)); 및 상기 로직부의 출력을 기 설정된 제 2 지연 시간만큼 지연시켜 제 2 제어 펄스로 출력하는 제 2 지연기를 포함할 수 있다.
그리고 상기 적분기는 상기 시스템 클록이 하이(hi)이면 온(on)되는 다이오드(diode; D); 상기 다이오드(D)가 온(on)되면 상기 다이오드(D)를 통해 전달되는 전압을 캐패시터(capacitor; C)에 충전(charge)하고, 상기 다이오드(D)가 오프(off)되면 상기 충전된 전압을 저항을 통해 그라운드(ground; GND)로 방전(discharge)하는 병렬 구성의 RC 소자를 포함할 수 있으며, 이때 상기 저항과 캐패시터(C)의 값은 빠른 충전과 느린 방전이 되도록 설정할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 2는 본 발명에 따른 팝 노이즈 발생 방지 장치 중 펄스 발생부의 회로도로서, 시스템 클록을 입력받아 일시 저장하는 제 1 버퍼(201), 상기 제 1 버퍼(201)의 출력을 적분하는 적분기(202), 상기 적분기의 출력을 일시 저장하는 제 2 버퍼(203), 상기 제 2 버퍼(203)의 출력을 일정 시간 지연시키는 제 1 지연기(204), 상기 제 2 버퍼(203)의 출력과 제 1 지연기(204)의 출력을 배타적 논리합하는 배타적 오아 게이트(205)와 상기 배타적 오아 게이트의 출력을 일정 시간 지연시키는 제 2 지연기(206)를 구비할 수 있다.
이때, 상기 적분기(202)는 상기 제 1 버퍼(201)에서 출력되는 시스템 클록에 의해 온/오프(on/off) 되는 다이오드(D)와 상기 다이오드(D)의 출력 전압을 충전 및 방전하는 병렬 구성의 RC 소자를 구비할 수 있다.
이와 같이 구성된 도 2에서 시스템에 전원이 인가되면, 도 2의 제 1 버퍼(201)에 시스템 클록이 입력된다.
여기서는 시스템 클록의 로직 하이 전압을 3.3 V(oltage)로 가정한다. 상기 시스템 클록은 제 1 버퍼(201)를 통해 적분기(202)로 입력된다.
적분기(202)는 상기 시스템 클록을 적분하여 DC 전압으로 만들어 제 2 버퍼(203)를 통해 제 1 지연기(204)로 출력한다.
예를 들어, 상기 적분기(202)의 다이오드(D)의 문턱 전압을 Vt, TTL 레벨의 하이 전압을 VOH로 가정하면, 도 3a의 (a)와 같이 시스템 클록이 하이(hi)일 경우 상기 다이오드(D)가 온(on)되어 VOH - Vt의 값이 RC 소자에 전달된다. 그러면, 도 3a의 (b)와 같이 캐패시터(C)에 충전이 일어난다.
만일, 상기 시스템 클록이 로우(low)일 경우 상기 다이오드(D)는 오프(off)되며, 이 경우 캐패시터(C)에 충전된 전압은 저항(R)을 통해 그라운드(GND)로 방전된다.
이때, R과 C의 값을 빠른 충전과 느린 방전이 되도록 정하면, 상기 시스템 클록이 존재할 경우 소정 시간이 지나면 상기 캐패시터(C)에는 항상 일정 전압 이상(VIH)이 충전되어 있게 된다. 또한, R과 C의 값을 결정할 때 적분기(202)의 출력 전압(node 1)이 제 2 버퍼(203)의 입력 하이 전압(VIH)에 이르는 시간이 너무 짧지 않도록 한다.
상기 시스템 클록에 의해 소정 시간이 지나면 적분기(202)의 출력은 도 3a의 (b)와 같이 VIH에 도달한다. 따라서, 이 시간 이후의 제 2 버퍼(203)의 출력(node 2)은 도 3a의 (c)와 같이 하이(hi) 값을 갖게 된다. 여기서는 제 2 버퍼(203) 이후의 로직 하이의 값을 3.3V로 가정한다.
상기 제 2 버퍼(203)의 출력은 제 1 지연기(204)에서 도 3b의 (d)와 같이 일정 시간 지연된 후 배타적 오아 게이트(205)와 도 4의 전원 공급 제어부로 출력된다.
이때, 상기 제 1 지연기(204)의 지연 시간은 도 3b의 (d)와 같이 전원 온 시의 팝 노이즈가 발생하는 시간 이상이 되도록 설정한다. 즉, 전원 온 시의 팝 노이즈가 나타나는 시간의 폭보다 길어야 한다.
상기 배타적 오아 게이트(205)는 상기 제 2 버퍼(203)의 출력과 제 1 지연기(204)의 출력을 배타적 오아링한다. 즉, 상기 두 출력 신호가 모두 하이(hi)이거나 모두 로우(low)이면 로직 로우 신호를 제 2 지연기(206)로 출력하고, 두 출력 신호가 서로 다르면 로직 하이 신호를 제 2 지연기(206)로 출력한다. 그러면, 도 3b의 (e)와 같이 제 1 지연기(204)의 지연 시간만큼의 펄스폭을 가지는 하이 펄스(node 4)를 구할 수 있다.
상기 배타적 오아 게이트(205)의 출력(node 4)은 제 2 지연기(206)로 출력되고, 상기 제 2 지연기(206)는 입력되는 신호를 도 3b의 (f)와 같이 일정시간 지연시킨 후 도 5의 뮤트부로 출력한다.
이때, 상기 제 2 지연기(206)의 지연 시간은 도 3b의 (f)와 같이 제 2 지연기(206)에서 출력되는 하이 펄스가 제 1 지연기(204)에서 출력되는 신호(node 3)의 라이징 에지를 감싸도록 설정한다. 그래야 도 3b의 (g)와 같이 전원 온시 팝 노이즈의 발생을 방지할 수 있다.
도 4는 오디오 회로의 전원 공급을 제어하기 위한 오디오 전원 공급 제어부의 회로도로서, 상기 제 1 지연기(204)의 출력(node 3)을 입력받아 턴온/오프하는 스위칭 소자(Q1)로 구성된다. 상기 스위칭 소자(Q1)는 일 예로, NPN 타입의 트랜지스터로 구성할 수 있다.
즉, 상기 제 1 지연기(204)의 출력이 하이(hi)이면 상기 스위칭 소자(Q1)는 턴온되고, 그러면 오디오 전원이 상기 스위칭 소자(Q1)를 통해 오디오 회로(300)로 공급된다. 반대로, 상기 제 1 지연기(204)의 출력이 로우(low)이면 상기 스위칭 소자(Q1)는 턴오프되고, 그러면 오디오 전원은 오디오 회로(300)로 공급되지 않는다.
한편, 도 5는 뮤트부의 상세 회로도로서, 상기 도 2의 제 2 지연기(206)의 출력(node 5)을 입력받아 턴온/오프하는 스위칭 소자(Q2,Q3)를 구비할 수 있다.
즉, 상기 뮤트부는 제 2 지연기(206)의 출력 전압(node 5)에 의해 턴온/오프되는 PNP 타입의 트랜지스터(Q2)와 상기 PNP 트랜지스터(Q2)가 턴온되면 턴온되는 NPN 타입의 트랜지스터(Q3)를 구비할 수 있다. 여기서, 상기 PNP 트랜지스터(Q2)의 에미터(emitter)단은 제 2 지연기(206)의 출력단에 연결되고, 베이스(base)단은 접지, 그리고 콜렉터(collector)단은 상기 NPN 트랜지스터(Q3)의 베이스단과 연결된다. 상기 NPN 트랜지스터(Q3)의 콜렉터단은 최종 오디오 출력단에 연결되고, 에미터단은 접지된다. 여기서 미설명된 저항(R2~R4)은 바이어스용이고, 캐패시터(C)는 DC 커플링용이다.
상기 제 2 지연기(206)의 출력(node 5)이 하이(hi)이면, PNP 트랜지스터(Q2)가 턴온된다. 상기 PNP 트랜지스터(Q2)가 턴온되면 NPN 트랜지스터(Q3)도 턴온되어 오디오 회로(300)에서 출력되는 오디오 신호가 오디오 최종 출력단으로 출력되지 못하고 NPN 트랜지스터(Q3)를 통해 그라운드(GND)로 출력된다.
한편, 상기 제 2 지연기(206)의 출력(node 5)이 로우(low)이면, PNP 트랜지스터(Q2)는 턴오프된다. 상기 PNP 트랜지스터(Q2)가 턴오프되면 NPN 트랜지스터(Q3)도 턴오프되어 오디오 회로(300)에서 출력되는 오디오 신호가 오디오 최종 출력단을 통해 외부로 출력된다.
즉, 최초에 전원이 온(on)되면, 제 1 지연기(204)의 출력 값인 노드 3과 제 2 지연기(206)의 출력 값인 노드 5는 모두 로우(low) 상태이다. 이후 시간이 지나면 노드 5가 도 3b의 (f)와 같이 하이(hi)가 된다. 그러면 도 5의 뮤트부의 트랜지스터(Q2,Q3)가 모두 턴온되고, 오디오 회로(300)의 출력은 오디오 최종 출력단으로 출력되지 못하고 대신 상기 NPN 트랜지스터(Q3)를 통해 그대로 그라운드(GND)로 출력된다.
이때, 노드 3은 도 3b의 (d)와 같이 로우(low) 상태를 유지하고 있으므로 오디오 회로(300)에는 오디오 전원이 공급되고 있지 않은 상태이며, 상기 노드 5가 하이(hi)로 된 후 일정 시간이 지나면 도 3b의 (d)와 같이 노드 3도 하이(hi)가 된다.
상기 노드 3이 하이(hi)가 되면 트랜지스터(Q1)가 턴온되면서 오디오 전원은 오디오 회로(300)로 공급된다. 이때, 바이어스 전압이 0 V에서 일정 레벨로 올라오면서 팝 노이즈가 발생하나, 노드 5의 하이 펄스로 인해 오디오 회로(300)의 출력단은 그라운드(GND)되어 있으므로 팝 노이즈가 외부로 전달되지 않는다. 이후 노드 5가 도 3b의 (f)와 같이 로우(low)가 되면 오디오 회로(300)의 출력은 정상적으로 오디오 최종 출력단을 통해 외부로 출력된다.
이때, 상기 오디오 회로(300)에서 출력되는 정상 오디오 신호가 오디오 최종 출력단에서 NPN 트랜지스터(Q3)의 임계(threshold) 전압보다 낮은 음 전위를 가져도 PNP 트랜지스터(Q2)가 턴오프되므로 상기 뮤트부는 온(on)되지 않고 플로팅(floating) 상태를 유지하게 된다. 또한, 오디오 최종 출력단이 양 전위를 가질 경우는 NPN 트랜지스터(Q3)가 턴오프되므로, 오디오 회로(300)의 오디오 신호는 정상적으로 오디오 최종 출력단으로 출력된다.
이상에서와 같이 본 발명에 따른 팝 노이즈 발생 방지 장치에 의하면, 전원 온 시 팝 노이즈 발생 구간임을 나타내는 펄스를 자동으로 생성하고, 상기 펄스를 이용하여 오디오 전원 및 오디오 최종 출력단에 연결된 스위칭부를 제어함으로써 전원 온 시의 오디오 팝 노이즈를 간단히 제거할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 상기 팝 노이즈를 제거하기 위해 릴레이와 같은 기계적 스위치를 사용하지 않아도 되므로 저가, 작은 면적, 적은 부품으로 전원 온 시의 팝 노이즈를 제거할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 시스템 전원 온 시 시스템 클록으로부터 팝 노이즈 발생을 제어하기 위한 제 1 제어 펄스와 제 2 제어 펄스를 생성하는 펄스 생성부;
    상기 제 1 제어 펄스에 의해 온/오프되어 오디오 회로에 오디오 전원을 공급 또는 차단하는 오디오 전원 공급 제어부; 및
    상기 제 2 제어 펄스에 의해 온/오프되어 상기 오디오 회로의 출력을 뮤트시키거나 또는 외부로 출력되도록 제어하는 뮤트부
    를 포함하고,
    상기 펄스 생성부는,
    상기 시스템 클록을 입력받아 적분하는 적분기;
    상기 적분기의 출력을 일시 저장하는 버퍼;
    상기 버퍼의 출력을 기 설정된 제 1 지연 시간만큼 지연시켜 상기 제 1 제어 펄스로 출력하는 제 1 지연기;
    상기 버퍼의 출력과 상기 제 1 지연기의 출력을 입력받고 두 값이 서로 다른 값을 가질 때에만 하이 펄스를 생성하는 로직부; 및
    상기 로직부의 출력을 기 설정된 제 2 지연 시간만큼 지연시켜 상기 제 2 제어 펄스로 출력하는 제 2 지연기
    를 포함하는 것을 특징으로 하는 팝 노이즈 발생 방지 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제 1 지연기의 제 1 지연 시간은 전원 온 시 팝 노이즈가 발생하는 시간 이상이 되도록 설정하는 것을 특징으로 하는 팝 노이즈 발생 방지 장치.
  4. 제 1항에 있어서,
    상기 제 2 지연기의 제 2 지연 시간은 상기 제 1 제어 펄스의 라이징 에지가 상기 제 2 지연기에서 출력되는 신호의 하이 구간에 포함되도록 설정하는 것을 특징으로 하는 팝 노이즈 발생 방지 장치.
  5. 제 1항에 있어서,
    상기 오디오 전원 공급 제어부는 상기 제 1 제어 펄스가 로직 하이이면 온되어 오디오 전원을 오디오 회로에 공급하는 스위칭 소자를 구비하는 것을 특징으로 하는 팝 노이즈 발생 방지 장치.
KR1020010086100A 2001-12-27 2001-12-27 팝 노이즈 발생 방지 장치 KR100860022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086100A KR100860022B1 (ko) 2001-12-27 2001-12-27 팝 노이즈 발생 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086100A KR100860022B1 (ko) 2001-12-27 2001-12-27 팝 노이즈 발생 방지 장치

Publications (2)

Publication Number Publication Date
KR20030055966A KR20030055966A (ko) 2003-07-04
KR100860022B1 true KR100860022B1 (ko) 2008-09-25

Family

ID=32214196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086100A KR100860022B1 (ko) 2001-12-27 2001-12-27 팝 노이즈 발생 방지 장치

Country Status (1)

Country Link
KR (1) KR100860022B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018186526A1 (ko) * 2017-04-07 2018-10-11 주식회사 아이리버 오디오 신호 뮤트 장치 및 이를 구비하는 디지털 신호 변환 장치
US10826454B2 (en) 2017-04-07 2020-11-03 Dreamus Company Audio signal muting apparatus, and digital signal conversion apparatus equipped with same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770744B1 (ko) * 2006-08-23 2007-10-26 삼성전자주식회사 팝업 노이즈 방지 방법 및 팝업 노이즈 방지 회로를포함하는 디지털 앰프

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038933U (ko) * 1995-05-16 1996-12-18 팝노이즈 소거회로
KR19990047527A (ko) * 1997-12-04 1999-07-05 전주범 브이시알 시스템의 팝노이즈 저감회로
JP2000341047A (ja) * 1999-05-26 2000-12-08 Hitachi Ltd オーディオパワーアンプ
KR20010001596U (ko) * 1999-06-30 2001-01-15 윤종용 팝노이즈 제거장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038933U (ko) * 1995-05-16 1996-12-18 팝노이즈 소거회로
KR19990047527A (ko) * 1997-12-04 1999-07-05 전주범 브이시알 시스템의 팝노이즈 저감회로
JP2000341047A (ja) * 1999-05-26 2000-12-08 Hitachi Ltd オーディオパワーアンプ
KR20010001596U (ko) * 1999-06-30 2001-01-15 윤종용 팝노이즈 제거장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018186526A1 (ko) * 2017-04-07 2018-10-11 주식회사 아이리버 오디오 신호 뮤트 장치 및 이를 구비하는 디지털 신호 변환 장치
US10826454B2 (en) 2017-04-07 2020-11-03 Dreamus Company Audio signal muting apparatus, and digital signal conversion apparatus equipped with same

Also Published As

Publication number Publication date
KR20030055966A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US5224010A (en) Power supply supervisor with independent power-up delays and a system incorporating the same
JP2541585B2 (ja) リセット信号発生回路
US6094086A (en) High drive CMOS output buffer with fast and slow speed controls
KR100551074B1 (ko) 반도체 메모리 소자의 파워업 회로
EP0665648A1 (en) Circuit for recovering initial condictions when starting-up an integrated circuit device
US6016070A (en) Pulse extending circuit
JP4780840B2 (ja) 過剰電圧除去検知機能を備えた過剰電圧保護回路
US7053704B2 (en) Audio amplifier circuit with suppression of unwanted noise when starting from an off or standby state
US6850108B2 (en) Input buffer
US6281723B1 (en) Device and method for power-on/power-off checking of an integrated circuit
KR100860022B1 (ko) 팝 노이즈 발생 방지 장치
KR100723526B1 (ko) 단락 전류를 제어할 수 있는 출력 드라이버
JP4008612B2 (ja) スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法
KR100323987B1 (ko) 집적회로
US6809572B2 (en) Integrated circuit with automatic polarity detection and configuration
KR100349356B1 (ko) 파워 온 리셋 회로
US20040196099A1 (en) Audio amplifier circuit
KR100228384B1 (ko) 집적회로 내장형 공급전원 지연회로
US5424661A (en) Sensor circuit
US6639870B2 (en) Address transition detecting circuit
JP2002100973A (ja) パワーオンリセット回路
JP4509737B2 (ja) 差動信号生成回路および差動信号送信回路
KR100228284B1 (ko) 타이밍 시퀀스를 이용한 방전회로
KR100331263B1 (ko) 반도체장치의 오실레이터
KR100673730B1 (ko) 낸드 플래시 소자의 파워업 신호 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170814

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 12