KR100854543B1 - 산화막 형성방법 - Google Patents

산화막 형성방법 Download PDF

Info

Publication number
KR100854543B1
KR100854543B1 KR1020037011210A KR20037011210A KR100854543B1 KR 100854543 B1 KR100854543 B1 KR 100854543B1 KR 1020037011210 A KR1020037011210 A KR 1020037011210A KR 20037011210 A KR20037011210 A KR 20037011210A KR 100854543 B1 KR100854543 B1 KR 100854543B1
Authority
KR
South Korea
Prior art keywords
oxide film
wafer
temperature
film forming
pretreatment step
Prior art date
Application number
KR1020037011210A
Other languages
English (en)
Other versions
KR20030080230A (ko
Inventor
히시야신고
아키야마고지
후루사와요시카즈
아오키기미야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20030080230A publication Critical patent/KR20030080230A/ko
Application granted granted Critical
Publication of KR100854543B1 publication Critical patent/KR100854543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

웨이퍼의 전체에 걸쳐 막두께 및 막질에 있어서 균일성이 높은 양질의 산화막을 유리하게 형성할 수 있는 산화막 형성방법을 제공하는 것. 산화막 형성방법은, 반응용기내에 배치된 웨이퍼에 대해서, 감압조건하에서, 활성산화종 또는 활성산화종을 포함하는 분위기에 의한 산화처리를 하는 것에 의해, 웨이퍼의 표면에 보호산화막을 형성하는 전처리공정과, 이 웨이퍼에 대해서, 감압조건하에서 소정의 온도로 산화처리하는 것에 의해, 산화막을 형성하는 산화막 형성공정을 갖는다. 산화막 형성공정은, 전처리공정이 행하여진 반응용기에 있어서 전처리공정에 연속하여 행하여지는 것이 바람직하다. 전처리공정은, 산화막 형성공정보다 낮은 온도로 행하여지는 것이 바람직하고, 또한, 산화막 형성공정보다 감압의 정도가 높은 감압조건하에서 행하여지는 것이 바람직하다. 이 산화막 형성방법에 의하면, 양호한 트랜지스터소자의 게이트절연막이 형성된다.

Description

산화막 형성방법{OXIDE FILM FORMING METHOD}
본 발명은, 예를 들면 실리콘 등으로 이루어지는 웨이퍼의 표면에 산화막을 형성하는 산화막 형성방법에 관한 것이다.
반도체장치의 제조에 있어서는, 실리콘 등으로 이루어지는 반도체웨이퍼에 대하여 여러 가지의 처리가 행하여지는데, 그 한 가지로서, 웨이퍼의 표면에 산화막을 형성하는 산화처리가 있고, 예를 들면 트랜지스터 소자에 있어서의 게이트 절연막으로서 기능하는 산화막의 형성에 이용된다. 이 게이트 절연막으로서는, 근년, 막두께가 얇고 더군나 장기간에 걸쳐 양호한 신뢰성을 갖는 것이 요구되고 있다.
웨이퍼에 대한 산화막 형성처리는, 통상, 반응용기내에 배치된 웨이퍼를, 상압 또는 감압조건하의 산소분위기에 있어서, 예를 들면 750∼1100℃와 같은 고온으로 가열처리하는 것에 의해 행하여진다. 그리고, 특히 감압조건하에서의 산화막 형성방법에 의하면, 산소농도가 낮기 때문에 산화막의 생성속도가 낮고, 따라서, 형성되는 산화막의 막두께가 얇은 것이더라도 비교적 큰 자유도로 제어하는 것이 용이하다는 이점이 있다.
그러나, 이러한 고온 저산소분위기에 의한 산화막의 형성공정에서는, 웨이퍼 가 반응용기내에 도입되고 나서 산화막의 형성이 실제로 시작되기까지의 사이, 즉, 반응용기내 또는 웨이퍼표면의 온도가 소정의 산화처리온도에 도달하기까지의 승온과정의 사이에, 웨이퍼가 에칭되는 것에 의해 표면에 거침이 생기는 것이나, 저산소농도분위기를 형성하기 위한 질소가스에 의해서 웨이퍼에 질화가 생기는 것 등의 원인이 되어, 실제의 산화막 형성공정에서 얻어지는 산화막은 신뢰성이 낮아지는 문제점이 있다.
구체적으로는, 웨이퍼로서 큰 지름의 것이 사용되는 현재에서, 그 전체에 걸쳐 막두께 및 막질에 있어서의 균일성이 높은 양질의 산화막을 형성하는 것이 곤란하다.
그래서, 종래, 산화막 형성공정을 고온 저산소분위기하에서 하는 것이 원인이 되어 발생하는 문제점을 회피하여 양질의 산화막을 형성하기 위해서, 다음과 같은 방법이 행하여지고 있다.
(1)상압하에서 산화막 형성공정을 수행하는 경우에, 승온과정에서도 반응용기내를 산화분위기로서 두는 것에 의해, 웨이퍼의 표면에 초기 산화막을 형성시켜, 이것을 보호산화막으로서 사용하는 방법.
이 방법에서는, 승온과정에서, 웨이퍼에 어느 정도 제어된 조건으로 보호산화막을 형성함에 의해, 산화막 형성공정에서, 균일성이 향상된 산화막을 얻는 것이 가능하다.
(2)상압하에서 산화막 형성공정을 수행하는 경우에, 고온 저산소분위기에 의해서 산화막이 신뢰성이 낮아지는 것을 방지하기 위해서, 미리, 과산화수소수 등을 이용한 습식 세정처리 등의 화학적인 처리에 의해, 웨이퍼의 표면에 보호산화막을 형성해 두는 방법.
이 방법에서는, 보호산화막이 제어된 조건으로 형성되기 때문에, 산화막 형성공정으로 형성되는 산화막은 신뢰성의 저하가 억제되게 된다. 이 방법은, 승온과정에서, 보호산화막의 막두께가 두꺼워지지 않도록 저산소분위기하에서 승온을 하는 경우에 유리하다.
(3)감압조건하에서 산화막 형성공정을 수행하는 경우에, 승온과정에서의 반응용기내의 산소분압을 제어함에 의해, 제어된 막두께의 보호산화막을 형성하는 방법.
(4)상압하에서 산화막 형성공정을 수행하는 경우에, 승온과정에서 질소가스 등의 불활성가스에 의한 희석을 하는 것에 의해 산소분압을 제어하여, 이에 따라, 제어된 막두께의 보호산화막을 형성하는 방법.
그러나, 상기의 방법에서는, 아래와 같은 문제점이 있다.
(1)승온과정을 산화분위기하에서 행하여 적극적으로 보호산화막을 형성하는 방법에 있어서는, 승온과정에서 형성되는 보호산화막에 의한 막두께분을 예상하고 산화막 형성공정을 수행하는 것이 필요하게 되지만, 이것은 보호산화막의 막두께 제어가 곤란하기 때문에 상당히 곤란하다. 예를 들면, 특히 최종 막두께가 2nm 이하인 것과 같은 극히 얇은 산화막을 형성해야 할 경우에는, 산화막 형성공정에서의 조작조건의 자유도가 대폭 감소하게 된다.
또한, 이와 같이 하여 형성된 보호산화막두께는 일반적으로 막질이 낮은 것 으로 되어 있지만, 산화막 형성공정에 있어서 개질되는 경우도 많다. 그러나, 특히 최종막두께가 2nm 이하인 것과 같은 산화막을 형성하는 경우에는, 최종적으로 얻어지는 산화막에 있어서 보호산화막이 차지하는 부분의 비율이 크기 때문에, 산화막 형성공정에서, 해당 보호산화막이 충분히 개질되는 것은 곤란하여, 결국, 양질의 산화막을 형성하는 것이 곤란하다.
또한, 보호산화막의 형성은 통상 반응용기내 또는 웨이퍼의 표면의 온도의 분포가 균일하지 않은 상태로 행하여지는 곳, 웨이퍼의 면내에 형성되는 보호산화막의 막두께분포는, 웨이퍼의 표면온도의 불균일성에 기인하여 불균일성이 높게 되어, 결국, 최종적으로 형성되는 산화막은 막두께 균일성이 현저히 낮아진다.
(2)습식 세정처리에 의해 화학적인 수단으로 보호산화막을 형성하는 방법으로는, 습식 세정과정에서, 화학적으로 형성된 보호산화막 중에 불가피하게 미량의 금속원소가 넣어져 버려, 최종적으로 형성되는 산화막이 신뢰성이 낮아지는 원인이 된다.
또한, 이 방법으로는, 웨이퍼는, 습식세정으로 보호산화막이 형성된 후, 반응용기에 도입될 때까지, 일단, 대기분위기에 노출되기 때문에, 유기계오염물질이 웨이퍼의 표면에 부착하기 쉽다고 하는 문제가 있다. 이 웨이퍼의 표면에 부착한 유기물은, 승온과정을 산화분위기하에서 하는 것에 의해, 연소제거하는 것이 가능한 경우도 있지만, 최종적으로 형성되는 산화막의 균일성 및 막두께 제어성이 현저히 저하하기 때문에, 바람직한 방법이라고는 할 수 없다.
또한, 습식 세정처리에 의한 화학적인 방법으로 형성된 보호산화막은, 웨이 퍼의 면내에서의 막두께의 균일성, 막두께 제어성 및 막질이 신뢰성이 낮은 것으로, 결국, 최종적으로 형성되는 산화막은 신뢰성이 낮아진다.
(3)감압하에서 승온할 때에 보호막을 형성하는 방법에는, 산소분압을 저감하면서 실시하는 것으로, 상압하에서 하는 것에 비교해서, 보다 보호막자체를 박막화 할 수 있다. 그러나, 최종적인 막두께를 제어하는 데 자유도가 증가하지만, 역시 승온시의 산화막을 이용하기 위한 보호막으로서의 막두께 분포는 웨이퍼의 표면온도의 불균일성에 기인하여 전체 막두께도 불균일하게 되는 문제가 발생한다.
(4)승온과정에서 질소가스에 의해 산소분압을 제어함에 의해, 제어된 막두께의 보호산화막을 형성하는 방법으로는, 웨이퍼의 질화가 불가피히하게 생기기 때문에, 이미 서술한 바와 같이, 양질의 산화막을 형성하는 것이 곤란하다.
이상과 같이, 종래의 산화막 형성방법에 있어서는, 웨이퍼에 양질의 산화막을 유리하게 형성할 수 없다는 문제가 있다.
본 발명은, 이상과 같은 문제를 해결하는 것으로, 그 목적은, 웨이퍼의 전체에 걸쳐 막두께 및 막질에 있어서 균일성이 높은 양질의 산화막을 유리하게 형성할 수 있는 산화막 형성방법을 제공하는 것에 있다.
본 발명은, 종래의 산화막 형성방법에 있어서는, 산화막 형성공정이 개시되기 전에 이루어지는 웨이퍼의 보호산화막의 형성이 충분히 제어된 조건하에서 행하여지고 있지 않았기 때문에, 안정한 보호산화막을 형성할 수 없고, 이것이, 산화막 형성공정에서 형성되는 산화막이 신뢰성이 낮아지는 진짜 원인인 것을 구명하여, 이 지견에 의해서 본 발명이 완성된 것이다.
본 발명의 산화막 형성방법은, 반응용기내에 배치된 웨이퍼에 대해서, 감압조건하에서, 활성 산화종에 의한 산화처리 또는 활성 산화종을 포함하는 분위기에 의한 산화처리를 하는 것에 의해, 해당 웨이퍼의 표면에 보호산화막을 형성하는 전처리공정과, 이 전처리공정에서 얻어지는 보호산화막을 갖는 웨이퍼에 대해서, 감압조건하에서 소정의 온도로 산화처리함에 의해, 해당 웨이퍼의 표면에 산화막을 형성하는 산화막 형성공정을 갖는 것을 특징으로 한다.
상기 산화막 형성방법에 있어서, 산화막 형성공정은, 전처리공정이 행하여진 해당 반응용기내에서 해당 전처리공정에 연속하여 행하여지는 것이 바람직하다.
전처리공정은, 산화막 형성공정보다 낮은 온도로 행하여지는 것이 바람직하고, 또한 산화막 형성공정보다 감압의 정도가 높은 감압조건하에서 행하여지는 것이 바람직하다.
전처리공정에서의 산화처리는, 13.3∼101080 Pa(0.1∼760 Torr)의 감압조건하에서, 25∼600℃의 온도로 행하여지는 것이 바람직하다.
전처리공정에서의 산화처리에 사용되는 활성산화종은, 오존에서 생성되는 것, 또는, O* (산소활성종) 및 OH* (수산기활성종)로 이루어지는 것이 바람직하다.
또한, 전처리공정에서, 산화막 형성공정에 이르기까지의 웨이퍼 승온조작은, 산소분압 1000 Pa 이하의 분위기에 있어서, 750∼1100℃의 온도에서 행하여지는 것이 바람직하다.
또한, 전처리공정은, 압력이 13.3∼101080 Pa(0.1∼760 Torr)로 제어됨과 동시에, 산소분압이 1000Pa 이하로 제어되는 것이 바람직하다.
또한, 산화막 형성공정에서의 산화처리는, 압력 133∼101080 Pa(1∼760 Torr), 온도 750∼1100℃의 조건하에서, 습식산화법, 건식산화법, 내부연소산화법, 활성산화종을 포함하는 분위기에 의한 산화법 및 염화수소를 포함하는 분위기에 의한 산화법으로부터 선택된 수단에 의해 할 수 있다.
본 발명의 트랜지스터소자의 게이트 절연막은, 상기의 산화막 형성방법에 의해 형성된 것을 특징으로 한다.
또한, 본 발명의 트랜지스터소자의 게이트 절연막의 형성방법은, 상기의 산화막 형성방법이 행하여지는 것을 특징으로 한다.
본 발명의 산화막 형성방법에 의하면, 반응용기내에 배치된 웨이퍼에 대해서, 감압조건하에서, 활성산화종에 의한 산화처리(활성산화종을 포함하는 분위기에 의한 산화처리를 포함한다.)를 하는 것에 따라 표면에 보호산화막을 형성하기 때문에, 산화막 형성공정에서, 웨이퍼전체에 걸쳐 막두께 및 막질이 높은 균일성을 갖는 양질인 산화막을 형성할 수 있다.
그 이유는, 보호산화막으로 형성되는 것이, 충분히 균일한 막두께와 양호한 막질을 갖는 산화막으로서, 산화막 형성공정이 시작되기까지의 사이, 비제어상태에서 말하자면 자발적으로 진행하는 웨이퍼의 산화가 효율적으로 억제되는 효과가 확실히 발휘되기 때문이라고 생각되어, 그 결과, 산화막전체의 막두께가 얇은 것이더라도, 전체로서 대단히 양질이고 높은 균일성의 산화막을, 확실히 또한 유리하게 형성할 수 있다.
그리고, 산화막 형성공정이, 전처리공정이 행하여진 반응용기에 있어서 해당 전처리공정에 연속하여 행하여지는 것에 의해, 소정의 처리를 극히 높은 효율로 실행할 수 있다.
또한, 전처리공정은, 산화막 형성공정보다 낮은 온도로 행하여지는 것에 의해, 혹은 산화막 형성공정보다 감압의 정도가 높은 감압조건하에서 행하여지는 것에 의해, 상술의 효과를 확실히 얻을 수 있다.
전처리공정에서는, 산화처리가, 13.3∼101080 Pa(0.1∼760 Torr)의 감압조건하에서, 25∼600℃의 온도조건으로 행하여지는 것에 의해, 또한, 특히 전처리공정에서의 산화처리에 사용되는 활성산화종이 오존으로부터 생성되는 것에 의해, 또는, O*(산소활성종)및 OH*(수산기활성종)로 이루어지는 것에 의해, 상기의 효과를 확실히 얻을 수 있다.
또한, 전처리공정에서, 산화막 형성공정에 이르기까지의 웨이퍼 승온조작은, 산소분압 1000Pa 이하의 분위기에 있어서, 750∼1100℃의 온도조건에서 행하여지는 것에 의해, 상술의 효과를 확실히 얻을 수 있다.
또한, 전처리공정에서, 압력이 13.3∼101080 Pa(0.1∼760 Torr)로 제어됨과 동시에, 산소분압이 1000Pa 이하로 제어되는 것에 의해, 상술의 효과를 확실히 얻을 수 있다.
산화막 형성공정에서의 산화처리는, 압력 133∼101080 Pa(1∼760Torr),온도 750∼1100℃의 조건하에서, 습식산화법, 건식산화법, 내부연소산화법, 활성산화종을 포함하는 분위기에 의한 산화법 및 염화수소를 포함하는 분위기에 의한 산화법 중 어느 하나에서도 소기의 효과를 얻을 수 있다.
그리고, 특히 트랜지스터소자의 게이트 절연막을 상기의 산화막 형성방법에 의해서 형성함에 의해, 양호한 특성을 갖는 동시에, 긴 수명을 갖는 게이트 절연막을 얻을 수 있다.
도 1은, 본 발명의 산화막 형성방법에 사용되는 배치식 세로형 산화처리장치의 일례에 있어서의 구성을 나타내는 설명도이다.
도 2는, 본 발명의 산화막 형성방법의 구체적인 프로세스를 개략적으로 나타내는 시퀀스도이다.
도 3은, 본 발명의 산화막 형성방법의 하나의 실시예에 있어서의 프로세스를 나타내는 시퀀스도이다.
도 4는, 본 발명의 실시예에 있어서의 산화막의 리크전류(Leakage current)의 불균형의 결과를, 대조시료에 의한 결과와 함께 나타내는 그래프이다.
도 5는, 본 발명의 실시예에 관해서의 정전압 TDDB 와이블플롯(Weibull plot)을 대조시료에 의한 결과와 함께 나타내는 그래프이다.
이하, 도면을 참조하여, 본 발명에 대해서 상세히 설명한다.
도 1은, 본 발명의 산화막 형성방법에 사용되는 배치식 세로형 산화처리장치 의 일례에 있어서의 구성을 나타내는 설명도이다.
이 산화처리장치(10)는, 상하방향으로 늘어나는 원통형으로서 상부가 폐색된 단관구조를 갖는, 예를 들면 석영으로 이루어지는 반응용기(12)를 구비하고 있다.
반응용기(12)의 아래쪽에는, 원통형의 스테인리스강으로 이루어지는 매니폴드(13)가 해당 반응용기(12)의 하단과 기밀하게 접속된 상태로 배치되어 있다. 이 매니폴드(13)의 아래쪽에는 덮개(14)가 배치되어 있고, 이 덮개(14)는, 보트엘리베이터(도시하지 않음)에 의해 상하방향으로 이동 가능하게 되어 있다.
그리고, 덮개(14)가 상승하여 매니폴드(13)의 하단의 개구가 폐색되는 것에 의해, 반응용기(12)의 내부에 밀폐된 반응처리실(PC)이 형성된다.
덮개(14)위에는, 예를 들면 석영으로 이루어지는 웨이퍼보트(15)가 얹혀 놓여진다. 산화막을 형성하기 위해 예를 들면 실리콘으로 이루어지는 반도체웨이퍼 (16)는, 그 여러 장이 웨이퍼보트(15)에 상하방향에 소정의 간격을 두고 유지된다. 그리고, 보트엘리베이터에 의해서 덮개(14)가 상승되어 웨이퍼보트(15)가 반응용기 (12)내에 삽입되는 것에 의해, 해당 웨이퍼보트(15)에 유지된 웨이퍼(16)는, 반응용기(12)내에서의 처리영역(PA)에 배치된다.
반응용기(12)는 내부에 웨이퍼보트(15)가 삽입된 상태에서, 반응용기(12)의 안쪽면과 웨이퍼보트(15) 또는 웨이퍼(16)의 바깥 둘레와의 사이에 원통형상빈틈 (D)이 형성되는 크기로 되어 있다. 이 원통형상빈틈(D)은, 해당 반응용기(12)내에서 소기의 배기컨덕턴스를 얻을 수 있도록, 후술하는 가스의 유량이나 반응용기 (12)내의 압력 등을 고려하여, 예를 들면 20∼50mm 정도의 크기로 설정되어 있다.
반응용기(12)의 주위에는, 해당 반응용기(12)를 둘러싸도록, 예를 들면 저항발열체로 이루어지는 승온용 히터(17)가 설치되어 있고, 이 승온용 히터(17)에 의해, 반응용기(12)의 내부온도 또는 배치된 웨이퍼(16)의 온도가 소정의 설정온도로 되도록 가열된다.
한편, 매니폴드(13)에는, 그 둘레벽을 관통하여 처리가스공급관(18)이 설치되어 있다. 이 처리가스공급관(18)의 관재로서는, 내부식성을 갖는 테프론제인 것이 사용된다. 이 처리가스공급관(18)의 매니폴드(13)내에 위치된 앞끝부분(18a)은, 구부러져 위쪽으로 늘어나는 처리가스도입부(18b)를 갖고, 그 끝단의 개구는 반응용기(12)에 있어서의 원통형상빈틈(D)의 하단에서, 윗쪽을 향하도록 배치되어 있다.
따라서, 이 처리가스도입부(18b)에 의해, 처리가스는 기본적으로 원통형상빈틈(D)을 향해서 위쪽에 공급되고, 예를 들면, 반응용기(12)의 상단(천장)에 도달한 후에 아래쪽으로 확산함에 의해, 웨이퍼(16)가 배치되어 있는 처리영역(PA)에 공급되는 것이 된다.
처리가스공급관(18)에는 오존발생기(19)가 접속되어 있다. 이 예에 있어서의 오존발생기(19)는 예를 들면 플라즈마발생기에 의해 구성되어 있어, 산소로부터 오존을 생성하는 것이다. 이 예의 오존발생기(19)에는 정화기(20)가 접속되어 있고, 이 정화기(20)에는, 산소가스공급관(21)과 첨가가스공급관(22)이 접속되어 있다.
그리고, 산소가스공급관(21)에서의 산소가스 및, 첨가가스공급관(22)에서의 질소가스 또는 이산화탄소가스로 이루어지는 첨가가스는, 정화기(20)에 의해, 순도 의 점에서 오존의 생성에 알맞은 상태가 된다. 구체적으로는 불순물, 특히 수분에 의한 부식성가스의 발생이 억제되는 조건이 채워진 상태에서, 오존발생기(19)에 공급된다.
또한, 매니폴드(13)에는, 처리가스공급관(18)이 관통하는 위치와는 반대쪽의 위치에 배기구(23)가 설치되어 있고, 이것에는 배기관(24)이 접속되고, 이 배기관 (24)에는 콤비네이션밸브(25)가 끼워지는 동시에, 진공펌프(26)가 접속되어 있다.
이 진공펌프(26)는, 배기관(24)을 통해 반응용기(12)내의 가스를 배기하는 동시에 반응용기(12)내를 감압상태로 하는 것으로, 콤비네이션밸브(25)는, 그 개방도가 조정되는 것에 의해, 반응용기(12)내의 압력을 제어하는 기능을 갖는 것이다.
매니폴드(13)의 배기구(23)의 아래쪽에는, 예를 들면 질소가스를 공급하는 질소가스공급관(27)이 접속되어 있다.
또한, 매니폴드(13)에는 제 2 처리가스공급관(32)이 설치되어 있다. 이 제 2 처리가스공급관(32)은, 처리가스공급관(18)과 같이, 위쪽으로 구부려지는 앞끝부분 (32a)를 갖게 되어 있고, 그 끝단의 개구는, 처리가스도입부(18b)와 나란히, 반응용기(12)에 있어서의 원통형상빈틈(D)의 하단에서, 위쪽을 향하도록 배치되어 있다.
이 제 2 처리가스공급관(32)은, 필요에 따라서, 각종의 처리에 사용되는 처리가스를 공급하는 것이고, 예를 들면 산소가스공급관으로서 사용된다.
그리고, 상기 오존발생기(19), 정화기(20), 산소가스공급관(21), 첨가가스공급관(22), 콤비네이션밸브(25), 진공펌프(26), 질소가스공급관(27) 및 제 2 처리가 스공급관(32) 등에 있어서의 각 부분의 동작상태를 제어하는 제어기구(도시하지 않음)가 설치되어 있다. 이 제어기구는, 구체적으로는, 마이크로프로세서, 프로세스 컨트롤러 등으로 이루어지고, 산화처리장치(10)의 각 부분의 온도, 압력 등의 처리환경인자를 측정하여, 이 측정데이터에 따라서, 적당한 제어신호를 각 부분에 공급하는 기능을 갖는다.
본 발명에 있어서는, 예를 들면 상기와 것 같은 구성을 갖는 산화처리장치 (10)를 사용하여, 아래와 같이 하여 웨이퍼를 처리함에 의해, 그 표면에 산화막을 형성한다.
도 2는, 본 발명의 산화막 형성방법의 구체적인 프로세스를 개략적으로 나타내는 시퀀스도이다. 이 도면에 나타나 있는 바와 같이, 본 발명에 의한 산화막 형성방법은, 제 1 단계인 전세정공정, 제 2 단계인 로딩으로부터 다음 제 3 단계에 이르기까지의 전처리공정, 및, 제 3 단계인 산화막 형성공정(이하 '성막공정'이라고 한다.)의 3가지의 단계로 나뉘어진다.
〔전세정공정〕
이 전세정공정은, 산화막이 형성될 웨이퍼의 표면을 세정하는 공정으로서, 구체적으로는, 웨이퍼는, 예를 들면 저농도의 불화수소산수용액에 침지되는 것에 의해, 주로 웨이퍼의 표면에 형성되어 있던 산화물이 제거되어, 그 표면이 청정화된다.
이 전세정공정에서의 구체적인 조건은, 특별히 한정되는 것은 아니지만, 예를 들면, 온도 23℃, 약액농도 1vol%로 행하여진다.
이 전세정공정은, 다른 세정수단에 의해 할 수도 있고, 혹은 적당한 세정수단을 조합하여 할 수도 있다.
〔전처리공정〕
이 전처리공정에서는, (1)산화처리장치의 반응용기내로 웨이퍼를 도입배치하는 로딩조작, (2)반응용기내를 소정의 압력 및 온도조건으로 하기 위한 처리조건 조정조작, (3)보호산화막 형성조작, 및 (4)반응용기내의 승온조작, 의 4단계의 조작이 행하여진다.
(1)로딩조작
이 로딩조작에 있어서, 대상웨이퍼는, 산화처리장치의 반응용기내에 도입되는 처리영역(PA)에 배치된다.
도 1의 산화처리장치(10)를 참조하여 구체적으로 설명하면, 전세정공정에서 세정된 웨이퍼(16)를 유지한 상태의 웨이퍼보트(15)가, 강하되어 있는 덮개(14)위에 얹혀 놓여진다.
한편, 반응처리실(PC) 내의 온도는, 필요에 따라서 승온용 히터(17)에 의해 가열이 행하여지는 것에 의해, 설정된 소정의 로딩온도 t1으로 제어된다. 이 로딩온도 t1은, 예를 들면 25℃(실온)∼600℃의 범위에서의 온도이다.
로딩온도 t1은, 실제로 사용되는 보호산화막 형성수단의 종류나 조건에 따라서 다르지만, 50∼550℃의 범위인 것이 바람직하고, 특히 200∼400℃의 범위인 것이 바람직하다.
이 상태에서, 도시되어 있지 않은 보트엘리베이터에 의해 덮개(14)를 상승시 켜, 웨이퍼보트(15)를 반응용기(12)내에 삽입하여, 이에 따라, 웨이퍼(16)를, 반응용기(12)내의 처리영역(PA)에 배치하고(로딩), 동시에, 덮개(14)에 의해 매니폴드 (13)의 하단의 개구를 폐색함에 의해, 반응처리실(PC)을 밀폐된 상태로 한다.
(2)처리조건 조정조작
이 처리조건 조정조작은, 상기의 로딩조작에 계속해서, 반응처리실(PC) 내를 보호산화막 형성조작에 알맞은 조건으로 하기 위해서 행하여진다.
구체적으로는, 반응처리실(PC) 내를 감압분위기로 하기 위한 조작이 행하여진다.
반응처리실(PC)내의 가스의 배기는, 반응용기(12)내의 압력이 상압의 101080 Pa(760Torr)부터 소정의 감압상태의 압력, 예를 들면 13.3∼26600 Pa(0.1∼200Torr )가 될 때까지 한다.
상기의 감압화 조작과 병행하여, 반응처리실(PC) 내의 온도를, 필요에 따라서 승온용 히터(17)에 의해 가열함에 의해, 설정된 소정의 보호산화막 형성온도 t2가 되도록 제어하는 조작이 행하여진다. 이 조작에 있어서의 반응처리실(PC) 내의 온도의 목표치는, 다음의 보호산화막 형성조작에 있어서의 보호산화막 형성온도 t2이다.
그리고, 이상의 감압화조작 및 가열조작은, 반응처리실(PC) 내에서의 소정의 압력 및 온도의 상태가 안정하게 될 때까지 필요한 시간, 예를 들면 약 10∼20분간, 계속하여 행하여지고, 이에 따라, 반응처리실(PC) 내의 상태가 안정화된 것으로 된다.
(3)보호산화막 형성조작
이 조작은, 이상과 같이 반응처리실(PC) 내의 압력 및 온도가 안정한 상태에 있어서, 웨이퍼의 표면에 보호산화막을 형성하는 조작이다.
구체적으로는, 질소가스공급관(27)으로부터의 질소가스의 공급을 정지하여, 정화기(20)에, 산소가스공급관(21)으로부터 산소가스를 소정의 양으로, 예를 들면 1∼10slm의 비율로 공급하는 동시에, 첨가가스공급관(22)으로부터 질소가스를 소정의 양으로, 예를 들면 0.008∼0.08 slm의 비율로 공급한다. 공급된 산소가스 및 질소가스는 정화기(20)에 의해, 오존의 생성에 알맞은 조건이 되어 오존발생기(19)에 공급된다.
오존발생기(19)에 있어서는, 공급된 산소가스에, 예를 들면 플라즈마 발생기에 의해 플라즈마가 작용되어 오존이 생성된다. 그리고, 예를 들면 2∼18 vo1%의 오존을 포함한 처리가스가 오존발생기(19)로부터 처리가스공급관(18)을 통해 공급되어, 처리가스도입부(18b)로부터 반응용기(12)내의 원통형상빈틈(D)에서 위쪽으로 토출된다.
이 오존을 함유하는 처리가스의 공급유량은, 처리영역(PA)에 배치된 웨이퍼에 대하여 소기의 보호산화막이 형성되기 위해서 필요한 비율이 되어, 실제로는, 각종의 조건에 따라서 설정하면 좋지만, 예를 들면, 약 1∼10 slm의 범위가 된다.
또한, 활성산화종의 생성를 위해, 감압하에서, 수소가스(H2) 및 산소가스 (O2)를 직접 반응처리실(PC)에 공급하는 방법을 사용할 수 있다. 이 방법에 있어서 는, 예를 들면, 13.3∼133 Pa의 압력으로, 수소가스 및 산소가스를 0.1 : 99.9 내지 99.9 : 0.1의 비율로 공급하면 좋다.
이상의 처리가스의 공급은, 반응처리실(PC) 내의 온도가 보호산화막 형성온도 t2로 유지되는 동시에 압력이 제어된 상태로 수행된다.
보호산화막 형성온도 t2는, 예를 들면 25℃(실온)∼600℃의 범위에서의 온도이지만, 통상, 후속의 산화막 형성공정에서의 성막온도 t3보다도 낮은 온도가 되어, 실제로 사용되는 보호산화막 형성수단의 종류나 조건에 따라서도 다르지만, 50∼550℃의 범위인 것이 바람직하고, 특히 200∼400℃의 범위인 것이 바람직하다.
이 보호산화막 형성온도 t2는, 상기 로딩온도 t1과 동일한 온도이더라도, 혹은 다른 온도이더라도 좋지만, 실제로는, 보호산화막 형성온도 t2가 로딩온도 t1과 동일한 것이 바람직하고, 그 경우에는, 반응처리실(PC) 내의 설정온도가 변화되지 않기 때문에 온도조건의 변화에 따라 생기는 폐해, 예를 들면 형성되는 보호산화막에 있어서의 결함의 발생 등을 회피할 수 있는 동시에, 높은 시간효율로 이 보호산화막 형성조작을 개시할 수가 있다.
이 보호산화막 형성조작의 사이, 반응처리실(PC) 내의 압력은, 예를 들면 13.3∼101080 Pa (0.1∼760Torr)의 감압조건하에 유지된다.
또한, 이 보호산화막 형성조작은, 제어된 시간으로 행하여진다. 구체적으로는, 반응처리실(PC)내로의 처리가스의 공급이 제어된 시간만 실행된다. 이 보호산화막 형성조작시간은, 예를 들면 1∼130분간이 된다.
이상의 보호산화막 형성조작에 있어서는, 오존을 함유하는 처리가스가 공급 되어 있기 때문에, 반응처리실(PC) 내에서 오존이 활성화되어 활성산화종인 산소원자 래디컬이 생성되어, 이것이, 처리영역(PA)에 배치되어 있는 웨이퍼(16)에 접촉하는 것에 의해, 해당 웨이퍼(16)의 표면의 유기물이 제거됨과 동시에, 해당 웨이퍼(16)의 표면에, 보호산화막이 형성된다.
그런데, 이 보호산화막 형성조작에 있어서는, 반응처리실(PC)내의 온도가 소정의 보호산화막 형성온도 t2로 유지되는 동시에, 압력이 소정의 감압조건에 유지되어 있는 것에 의해, 형성되는 보호산화막은, 극히 막두께가 작고 조직이 치밀하고, 더구나 균일한 막두께를 갖게 된다.
형성되는 보호산화막의 막두께는, 예를 들면 0.1∼5nm이고, 특히 0.5∼2nm 인 것이 바람직하다.
도시하는 산화처리장치(10)에 있어서는, 반응용기(12)가 단관구조로서 반응용기(12)의 안둘레벽과 웨이퍼(16)의 바깥 둘레와의 사이에 원통형상빈틈(D)이 형성된 상태가 되어 있기 때문에, 바람직한 배기 컨덕턴스를 얻을 수 있고, 오존의 활성화상태를 안정하게 유지하는 것이 가능한 동시에, 해당 반응처리실(PC)내를 소정의 감압조건하에 유지하는 것이 용이하다. 또한, 처리가스공급관(18)은, 그 앞끝부분(18a)에 위쪽으로 구부러진 처리가스도입부(18b)를 갖는 것, 및, 처리가스공급관(18)과 대향하는 위치에 배기구(23)가 배치되어 있는 것도, 반응처리실(PC) 내의 컨덕턴스를 향상시키는 점에서, 바람직하다.
또한, 웨이퍼(16)가 배치된 처리영역(PA)의 바깥둘레를 둘러싸는 원통형상빈틈(D)에 위쪽을 향하여 처리가스가 공급되는 것에 의해, 처리영역(PA)에서의 웨이 퍼(16)에 대하여 처리가스를 균일하게 공급할 수 있다. 이것은, 처리영역(PA)에서 처리가스의 유속이 작아지고 있고, 반응처리실(PC) 내에 토출될 때의 유속분포에 의한 영향이 거의 없어지고 있기 때문이다.
상기의 오존발생기(19)에 있어서는, 산소가스와 함께 질소가스가 공급되어 있기 때문에, 높은 오존의 발생효율를 얻을 수 있다. 또한, 질소가스를 공급하기 위해서 처리가스 중에는 질소산화물(NOx)이 포함하게 되지만, 처리가스공급관(18)으로서 테프론제의 관재를 사용하는 것에 의해, 함유되는 질소산화물에 대하여 높은 내부식성을 얻을 수 있어, 반응처리실(PC)내에 처리가스공급관(18)의 부식에 의한 오염물질이 혼입될 우려가 없어진다.
(4)반응용기내의 승온조작
이 승온조작은, 이상의 보호산화막 형성조작에 의해서 보호산화막이 형성된 웨이퍼(16)에 대하여, 원래의 목적인 성막공정으로 이행하기 위해서 행하여지는 조작이다.
이 승온조작은, 목적으로 하는 성막공정을 개시할 수가 있는 조건이 될 때까지 계속하여 하면 좋다.
이 승온조작에 있어서는, 기본적으로, 성막공정에서 필요하게 되는 반응처리실(PC)내의 분위기조건에 도달할 때까지, 즉, 성막공정에서의 설정온도에 도달할 때까지 해당 반응처리실(PC)내의 온도가 상승하도록 가열하는 조작이 행하여진다. 반응처리실(PC)내 온도의 승온속도는, 특별히 한정되는 것은 아니지만, 예를 들면 20∼200℃/min, 바람직하게는 50∼150℃/ min의 범위가 되는 것이 바람직하다.
반응처리실(PC)내의 압력은, 성막공정에서의 설정압력에 따라서 제어된다. 구체적으로는, 오존을 함유하는 처리가스의 공급을 정지하여, 제 2처리가스공급관 (32)에 의해, 제어된 유량으로 산소가스 또는 산소가스와 질소가스가 공급된 상태에서, 예를 들면 13.3∼101080 Pa(0.1∼760Torr)의 압력으로 제어되는 동시에, 산소분압은 1000 Pa 이하로 제어된다.
이 승온조작에 있어서는, 반응처리실(PC)내의 웨이퍼의 온도가 점차로 상승하게 되지만, 각 웨이퍼의 표면에 형성되어 있는 보호산화막에 의해서 웨이퍼의 내부가 보호되는 것이 되어, 웨이퍼의 산화가 제어되지 않은 상태에서 진행하는 것이 효율적으로 방지된다.
이상의 (1)로딩조작, (2)처리조건 조정조작, (3)보호산화막 형성조작 및 (4)승온조작의 4단계의 조작이 행하여지는 것에 의해, 반응처리실(PC) 내에서의 웨이퍼는, 그 표면에 제어된 상태에서 보호산화막이 형성된 것이 되어, 더구나 그대로 성막공정을 개시할 수가 있는 상태가 실현된다.
〔성막공정〕
이 성막공정은, 상기의 웨이퍼에 대하여, 목적으로 하는 산화막을 형성하는 주된 공정이다.
본 발명에 있어서, 이 성막공정은, 반응처리실(PC)내에 산소가 존재하는 분위기에 있어서, 적당한 감압조건하에서 웨이퍼를 알맞은 온도로 가열하여 산화처리함에 의해 행하여진다.
이용할 수 있는 산화처리의 수단은, 특별히 한정되는 것이 아니라, 종래 알 려져 있는 산화막형성수단을 그대로 이용할 수 있다. 예를 들면, 수증기를 사용하는 습식산화법, 오존 그 밖의 산소함유가스를 사용하는 건식산화법, 반응처리실내에서 알맞은 가스를 연소시켜 얻어지는 산화성가스를 사용하는 내부연소산화법, 활성산화종에 의한 산화법, 및 염화수소를 포함하는 분위기에 의한 산화법으로부터 선택된 수단을 이용할 수 있고, 이들을 조합하여 이용하는 것도 가능하다.
이 성막공정에서는, 반응처리실(PC)내의 압력은, 이용하는 산화처리수단에 따라서도 다르지만, 예를 들면 133∼101080 Pa(1∼760Torr)이면 좋고, 온도는, 통상 750∼1100℃의 범위가 된다.
이 성막공정에 의해, 웨이퍼의 표면(엄밀하게는, 보호산화막에 계속되는 영역)에 산화막이 형성되지만, 이 산화막은, 상기의 특정한 조건에 의해서 형성된 보호산화막을 갖는 웨이퍼에 대한 성막공정에서 형성되는 것에 의해, 극히 양질의 것이 되고, 더구나 웨이퍼의 전체에 걸쳐, 막두께가 예를 들면 5nm와 같은 얇은 경우에도, 막두께 및 막질에 있어서 높은 균일성을 갖는 것이 된다.
이와 같이, 상기의 방법에 의하면, 막두께가 얇은 데도 불구하고, 조직이 치밀하고 더구나 웨이퍼전체에 걸쳐 높은 균일성을 갖는 산화막을 형성할 수 있기 때문에, 해당 산화막 형성방법은, 트랜지스터소자를 구성하는 게이트절연막의 형성방법으로서 극히 유용하고, 해당 게이트절연막은, 양호한 특성과, 긴 수명을 갖는 것이 된다.
또한, 전처리공정에서는, 그 최후의 조작으로서 승온조작이 행하여지는 것에 의해, 성막공정은, 전처리공정이 완료한 반응처리실(PC)내에 웨이퍼를 배치한 채로 의 상태에서, 즉 웨이퍼를 외부로 집어내는 일없이 실행할 수 있다. 따라서, 성막공정을 중심으로 보면, 보호산화막 형성조작은 소위 인사이츄(in-situ; 동일장치에 있어서의 연속처리)로 행하여지게 된다. 그리고, 이와 같이, 동일한 반응처리실 (PC)에서 전처리공정과 연속하여 성막공정을 하는 것은, 산화막형성의 효율을 극히 높게 할 수 있는 동시에, 웨이퍼가 오염되지 않는 점에서, 극히 유리하다.
보호산화막 형성조작이 오존을 함유하는 처리가스를 사용하여 행하여지기 때문에, 성막공정은 건식산화법으로 행하여지는 것이 바람직하다. 이 경우에는, 보호산화막 형성조작과 성막공정을 실행하기 위해서 많은 설비를 공용할 수 있기 때문이다.
건식산화법에 의해서 성막공정을 하는 경우의 조건은, 특별히 한정되는 것은 아니지만, 예를 들면, 온도 750∼1100℃, 압력 133∼101080 Pa(1∼760 Torr)의 조건하에서, 1∼300분간의 처리를 하면 좋다.
성막공정이 완료되었을 때는, 질소가스공급관(27)으로부터 질소가스를 소정량, 예를 들면 20slm의 비율로 약 15분간 공급함에 의해 반응처리실(PC)내를 상압으로 되돌리는 동시에, 온도를 25∼600℃로 강온시킨다. 그 후 보트엘리베이터를 구동하여 덮개(14)를 강하시켜, 웨이퍼보트(15)를 반응처리실(PC)에서 배출하는 언로드가 행하여진다.
이상, 본 발명의 산화막 형성방법에 관해서 구체적으로 설명하였지만, 본 발명의 방법을 실시하기 위해서 사용되는 산화처리장치는, 특별히 한정되는 것이 아니다.
예를 들면, 상기에 있어서는, 도 1에 나타나 있는 구성에 의한 배치식 세로형 산화처리장치를 사용한 경우를 설명하였지만, 예를 들면 매엽식의 산화처리장치이더라도, 본 발명의 방법을 실시할 수 있다. 또한, 반응처리실을 구성하기 위한 반응용기 등의 구성도 자유이고, 예를 들면 내관과 외관으로 이루어지는 2중관구조인 것이라도 좋다.
실시예 1
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명이 이것에 의해서 한정되는 것이 아니다.
기본적으로 도 1에 나타나 있는 구성을 갖는 산화처리장치를 사용하여, 도 3에 나타내는 시퀀스에 따라서, 이하의 각 공정을 실행하였다.
〔전세정공정〕
지름이 8인치의 실리콘웨이퍼를, 농도 1vol%의 불화수소산수용액에 온도 23℃에서 희생산화막의 막두께에 대하여 30%의 오버에칭처리함에 의해, 전세정공정을 하였다.
〔전처리공정〕
(1)로딩조작
전세정공정에서 얻어진 웨이퍼 100장을 석영제 웨이퍼보트(15)에 유지하여, 이것을 덮개(14)에 얹어 놓고, 반응처리실(PC)에 질소가스를 19.8slm, 산소가스를 0.2slm의 비율로 공급하고, 반응처리실(PC)내를 온도 300℃, 압력 101080 Pa(760 Torr)에 제어하면서, 실온에서 반응용기(12)내에 삽입하여, 웨이퍼(16)를 처리영역 (PA)에 배치하였다.
(2)처리조건 조정조작
감압화조작에 의해, 반응처리실(PC) 내의 압력을 13.3 Pa 이하로 함과 함께, 승온용 히터(17)를 제어함에 의해, 반응처리실(PC) 내의 온도를 300℃의 설정보호산화막 형성온도 t2에 유지하였다.
(3)보호산화막 형성조작
그리고, 질소가스공급관(27)부터의 질소가스의 공급을 정지하는 한편, 정화기에, 산소가스공급관(21)으로부터 산소가스를 1slm의 비율로 공급하는 동시에, 첨가가스공급관(22)으로부터 질소가스를 0.008slm의 비율로 공급함에 의해, 오존발생기(19)로부터, 오존을 14부피%의 농도로 함유하는 처리가스를 얻고, 이 오존함유 처리가스를, 온도 300℃, 압력 26.6Pa(0.2Torr)로 유지된 반응처리실(PC)내에, 1slm의 비율로 공급하였다. 이 조작을 9분간 계속하였다.
이 보호산화막 형성조작에 의해, 각 웨이퍼(16)에는, 막두께가 약 1nm의 보호산화막이 형성되어 있던 것이, 나중의 분석에 의해서 확인되었다.
(4)반응용기내의 승온조작
이상의 처리조건조정조작에 계속, 반응용기(12)내의 웨이퍼(16)는 그 대로의 상태로, 승온조작을 하였다.
구체적으로는, 오존함유 처리가스의 공급을 정지하는 동시에, 제 2 처리가스공급관(32)으로부터 산소가스를 0.5slm의 비율로 공급하면서, 승온용 히터(17)를 구동하여 반응처리실(PC)내의 온도를 승온속도 100℃/min에서 온도 850℃로까지 상 승시키었다.
〔성막공정〕
그리고, 제 2 처리가스공급관(32)에 의한 산소가스의 공급량을 0.5 slm로 유지한 채로, 온도 850℃, 산소분압 2660Pa(압력 20Torr)의 조건에 의한 성막공정을 20분간 행하였다.
그 후, 질소가스공급관(27)으로부터 질소가스를 20slm의 비율로 약 15분간 공급함에 의해 반응처리실(PC)내를 상압으로 되돌리는 동시에, 온도를 300℃까지 강온시킨 후, 보트엘리베이터를 구동하여 덮개(14)를 강하시켜 웨이퍼보트(15)를 반응처리실(PC)에서 배출시키었다. 이에 따라, 합계의 막두께가 2.7nm의 산화막이 형성된 웨이퍼를 제조하였다.
이상과 같이 하여 얻어진 산화막에 대해서, 그 특성을, NMOS 캐패시터를 제작하여 조사하였다. 즉, 1장의 웨이퍼에 형성된 합계 112개의 칩영역의 각각의 산화막에 대해서, 웨이퍼의 면내에서의 전계강도 -3MV/cm 에서의 리크전류의 불균형의 범위를 조사했더니, 도 4에 나타낸 바와 같이, 평균치를 기준으로 하여 8%의 범위이었다.
한편, 동일 로트(Lot)의 실리콘웨이퍼를 사용하고, H2O2 : HCl : H2O의 비율이 1 : 1 : 5인 염산과수용액에 온도 60℃에서 10분간 침지함에 의해, 평균막두께가 0.8nm의 보호산화막을 형성하여, 이 웨이퍼에 대하여, 보호산화막형성조작을 제외하여, 상기의 실시예와 완전히 같은 조건에 의한 드라이산화법에 의해 산화막 형 성공정(성막공정)을 실행하여 산화막을 형성함에 의해 대조용 시료를 제작하여, 이에 대해서 같은 리크전류의 불균형을 조사했더니, 도 4에 나타내는 바와 같이 23%이었다.
이상의 결과에서, 상기 실시예의 산화막 형성방법에 의하면, 웨이퍼의 전체에 걸쳐 막두께 및 막질에 대해서 균일성이 높은 산화막이 형성되는 것이 분명하다.
또한, 상기 실시예에서 얻어진 웨이퍼 및 대조용 시료에 대해서, 형성된 산화막의 신뢰성을, 정전압 TDDB법에 의해, 평가하였다. 결과는 도 5에 나타내는 바와 같았다.
도 5는, 절연파괴에 이른 시간을 와이블플롯(Weibull plot)한 것이고, 플롯군(A)은 상기 실시예에 의한 결과를 나타내고, 플롯군(B)은 상기 대조시료에 의한 결과를 나타낸다. L은, 양 플롯군(A)과 (B)를 구획하는 경계라인이다.
여기에, TDDB법은, 스트레스를 -12.5 MV/cm의 일정하게 하여, 척(Chuck) 온도를 120℃의 일정하게 한 조건하에서 하여, 캐패시터면적은 1 x 10-4 ㎠로 하였다.
도 5의 결과로부터, 상기의 실시예에서 얻어진 웨이퍼의 산화막에 의하면, 대조시료에 의한 것에 비하여, 절연막으로서의 수명이 대폭 긴 것이 분명하다.
따라서, 본 발명의 산화막 형성방법에 의해서 형성된 산화막을, 예를 들면 게이트절연막으로서 제작된 트랜지스터소자에 있어서는, 장기간에 걸쳐 그 성능이 유지되어, 높은 신뢰성이 얻어지는 것이 이해된다.
이상과 같이, 본 발명의 산화막 형성방법에 의하면, 웨이퍼의 표면에, 그 전체에 걸쳐 막두께 및 막질에 있어서 균일성이 높은 양질의 산화막을 유리하게 형성할 수가 있다.

Claims (12)

  1. 웨이퍼의 표면에 산화막을 형성하는 산화막 형성방법에 있어서,
    반응용기내에 배치된 웨이퍼에 대해서, 제 1 온도에서의 감압조건하에서 활성산화종에 의한 산화처리 또는 제 1 온도에서의 감압조건하에서 활성산화종을 포함하는 분위기에 의한 산화처리를 하는 것에 의해, 상기 웨이퍼의 표면에 보호산화막을 형성하는 전처리공정과,
    상기 전처리공정에서 얻어지는 보호산화막을 갖는 웨이퍼에 대해서, 감압조건하에서 상기 제 1 온도보다 높은 제 2 온도에서 산화처리함에 의해, 상기 웨이퍼의 표면에 산화막을 형성하는 산화막 형성공정을 포함하여 구성되며,
    상기 전처리공정은 감압조건하에서 수행되며, 상기 전처리공정 동안의 감압수준은 상기 산화막 형성공정의 감압수준보다 높은 것을 특징으로 하는 산화막형성방법.
  2. 제 1항에 있어서, 상기 활성산화종은 O*(산소활성종) 및 OH*(수산기활성종)로 이루어지는 것을 특징으로 하는 산화막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 산화막 형성공정은, 상기 전처리공정이 행하여지는 상기 반응용기내에서 상기 전처리공정에 연속하여 행하여지는 것을 특징으로 하는 산화막 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 전처리공정에서, 산화막 형성공정에 이르기까지의 웨이퍼승온조작은, 산소분압 1000Pa 이하의 분위기에 있어서, 750∼1100℃의 온도에서 행하여지는 것을 특징으로 하는 산화막 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 전처리공정은, 압력이 13.3∼101080 Pa(0.1∼760Torr)로 제어되는 동시에, 산소분압이 1000Pa 이하로 제어되는 것을 특징으로 하는 산화막 형성방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 산화막 형성공정에서의 산화처리는, 압력 133∼101080 Pa(1∼760Torr), 온도 750∼1100℃의 조건하에서, 습식산화법, 건식산화법, 내부연소산화법, 활성산화종에 의한 산화법 및 염화수소를 포함하는 분위기에 의한 산화법 중 하나에 의해 행하여지는 것을 특징으로 하는 산화막 형성방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020037011210A 2001-02-28 2002-02-28 산화막 형성방법 KR100854543B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001055281A JP4914536B2 (ja) 2001-02-28 2001-02-28 酸化膜形成方法
JPJP-P-2001-00055281 2001-02-28
PCT/JP2002/001869 WO2002075802A1 (fr) 2001-02-28 2002-02-28 Procede de formation d'un film d'oxyde

Publications (2)

Publication Number Publication Date
KR20030080230A KR20030080230A (ko) 2003-10-11
KR100854543B1 true KR100854543B1 (ko) 2008-08-26

Family

ID=18915484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037011210A KR100854543B1 (ko) 2001-02-28 2002-02-28 산화막 형성방법

Country Status (7)

Country Link
US (1) US7064084B2 (ko)
EP (1) EP1372189A4 (ko)
JP (1) JP4914536B2 (ko)
KR (1) KR100854543B1 (ko)
CN (1) CN1270358C (ko)
TW (1) TW563181B (ko)
WO (1) WO2002075802A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101851275B1 (ko) * 2008-11-28 2018-04-24 주식회사 원익아이피에스 다원계 금속 산화물 박막 증착 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1408534B1 (en) * 2002-10-11 2007-02-07 S.O.I. Tec Silicon on Insulator Technologies S.A. A method and a device for producing an adhesive surface of a substrate
US7160740B2 (en) * 2003-07-07 2007-01-09 Advanced Micro Devices, Inc. Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
JP4329655B2 (ja) * 2004-09-10 2009-09-09 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置。
US20080038486A1 (en) * 2006-08-03 2008-02-14 Helmuth Treichel Radical Assisted Batch Film Deposition
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP2010087475A (ja) * 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
JP5479304B2 (ja) 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
CN116110775A (zh) * 2019-05-21 2023-05-12 玛特森技术公司 提高远程等离子体产生的氧化膜的质量的表面预处理工艺
CN111057993B (zh) * 2019-12-31 2022-03-18 中国科学院上海应用物理研究所 熔盐堆用合金材料抗碲腐蚀性能提升方法及一种合金件
TWI810561B (zh) 2020-05-14 2023-08-01 南韓商Ｌｇ電子股份有限公司 送風機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227128A (ja) 1983-06-08 1984-12-20 Hitachi Ltd 半導体基体の酸化法
JP2688653B2 (ja) 1988-05-06 1997-12-10 東京エレクトロン株式会社 半導体加圧酸化方法
JPH07118522B2 (ja) 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JP3210370B2 (ja) 1991-08-20 2001-09-17 忠弘 大見 酸化膜の形成方法
JPH05275419A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 半導体基板の酸化装置及びその方法
JPH06333917A (ja) 1993-05-20 1994-12-02 Fujitsu Ltd 半導体ウエーハの酸化前処理方法
JPH0786271A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6607946B1 (en) * 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US6599847B1 (en) * 1996-08-27 2003-07-29 Taiwan Semiconductor Manufacturing Company Sandwich composite dielectric layer yielding improved integrated circuit device reliability
JPH10178009A (ja) 1996-12-19 1998-06-30 Sony Corp 半導体装置の製造方法
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
US6511921B1 (en) * 1999-01-12 2003-01-28 Sumco Phoenix Corporation Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate
US20020127883A1 (en) * 2001-01-09 2002-09-12 Conti Richard A. Bis (tertiarybutylamino) silane and ozone based doped and undoped oxides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101851275B1 (ko) * 2008-11-28 2018-04-24 주식회사 원익아이피에스 다원계 금속 산화물 박막 증착 방법

Also Published As

Publication number Publication date
TW563181B (en) 2003-11-21
EP1372189A1 (en) 2003-12-17
CN1270358C (zh) 2006-08-16
US20040087180A1 (en) 2004-05-06
US7064084B2 (en) 2006-06-20
EP1372189A4 (en) 2005-12-28
KR20030080230A (ko) 2003-10-11
JP2002261094A (ja) 2002-09-13
CN1518760A (zh) 2004-08-04
WO2002075802A1 (fr) 2002-09-26
JP4914536B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
US7208428B2 (en) Method and apparatus for treating article to be treated
JP4285184B2 (ja) 成膜方法及び成膜装置
US20010004898A1 (en) Substrate processing apparatus and substrate processing method
KR100854543B1 (ko) 산화막 형성방법
JPH0786271A (ja) シリコン酸化膜の作製方法
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP3965167B2 (ja) 熱処理方法及び熱処理装置
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP4238812B2 (ja) 被処理体の酸化装置
KR100570250B1 (ko) 기판 처리 장치의 클리닝 방법
KR20060046489A (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
KR101066137B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR100233190B1 (ko) 반도체 장치의 제조방법
JP4361179B2 (ja) オゾン処理装置及びオゾン処理方法
JP4607347B2 (ja) 被処理体の処理方法及び処理装置
KR101614422B1 (ko) 웨이퍼의 처리 방법 및 장치
US20210398817A1 (en) Method of removing phosphorus-doped silicon film and system therefor
JP2005079280A (ja) 酸化方法
JP4626912B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法及び薄膜形成装置
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
KR20000018719A (ko) 반도체장치 제조용 확산공정설비
JP2000091332A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 12