KR100852610B1

KR100852610B1 - 필터 장치들 및 방법들

Info

Publication number: KR100852610B1
Application number: KR1020027010108A
Authority: KR
Inventors: 알폰스 에이. 엠. 엘. 브루이컬스; 아드리아안 제이. 리전베르그
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2000-12-06
Filing date: 2001-11-22
Publication date: 2008-08-18
Also published as: JP4343529B2; US20020118740A1; CN1270291C; WO2002047262A2; US6792444B2; EP1423914A2; AU2002233199A1; JP2004515955A; WO2002047262A3; CN1516877A; KR20020074498A

Abstract

제1 몇개의 필터링 단계(Ⅰ-Ⅲ, Ⅳ-Ⅵ)가 행해지는 필터링 방법이 제안되고 있다. 각각의 단계(Ⅰ-Ⅲ, Ⅳ-Ⅵ)는, 필터링된 신호를 발생하는 단계(Ⅰ,Ⅳ)와, 상기 필터링된 신호를 특정한 정밀도로 라운딩하는 단계(Ⅱ, Ⅴ)와, 입력 신호와 라운딩된 신호를 결합하는 단계(Ⅲ, Ⅵ)를 포함하며, 이로써 필터 에러가 얻어진다. 필터링된 신호들은, 라운딩되고(Ⅷ) 입력 신호와 결합되는(Ⅸ) 제1 필터링된 신호에 결합되며(Ⅶ), 이것에 의해 코딩 신호가 얻어진다. 이것에 의해 각각의 필터링 단계에서 라운딩 단계(Ⅱ, Ⅴ) 및 결합 단계(Ⅲ, Ⅵ)가 특정 필터 구성에 적합하게 될 수 있다. 이것에 의해 리미트 사이클이 감소되며, 제1 필터링된 신호는 다른 처리에 이용 가능하며, 라운딩은 역 처리로 반전될 수 있다. 또한, 역 처리를 위한 필터 방법에서, 필터 장치들(1, 10)은 이러한 방법들을 실행할 수 있고, 이러한 장치들을 포함하는 장치들(20, 30, 40, 50, 60)이 제공된다.

필터, 라운딩, 필터 에러, 결합 단계, 역 처리

Description

필터 장치들 및 방법들{Filter devices and methods}

본 발명은 입력 신호의 일차 필터링된 신호를 발생하는 단계와; 그 일차 필터링된 신호를 일차 라운딩된 신호로 라운딩(rounding)하는 단계와; 일차 필터 에러 또는 코딩 신호를 계산하기 위해 상기 입력 신호와 상기 일차 라운딩된 신호를 결합하는 단계를 포함하는 필터링 방법에 관한 것이다.

통상적인 필터 이론으로부터, 일차 필터를 일차 필터 함수의 일부를 수행하는 이차 필터의 캐스케이드(cascade)로 교환하는 것이 바람직하다는 것을 알고 있다. 그러나, 이 캐스케이드로의 교환이 반드시 바람직한 것만은 아니다.

예를 들면, 예측 필터링에는 몇 가지 문제점이 있다. 이러한 예측 필터링 방법은, A.A.M.L. Bruekers, A.W.J. Oomen, R.J. v.d. Vleuten and L.M. van de Kerkhof의 "DVD 오디오의 무손실 코딩(Lossless coding for DVD audio)", AES 101^st convention, Los Angeles(Preprint 4358 November 1996)와, A.A.M.L. Bruekers, A.W.J. Oomen, R.J. v.d. Vleuten and L.M. van de Kerkhof의 "개량된 1 비트 오디오 신호의 무손실 코딩(Improved Lossless coding of 1-bit audio signal)", AES 103^rd convention, New York(Preprint 4563 September 1997)로부터 알려져 있다.

첫 번째 "Bruekers"의 논문에 기술된 방법에서, 신호는 예측 필터링에 의해 인코딩된다. 종래의 예측 필터링은, 선행 입력 신호에 기초하여 입력 신호의 일차 예측 신호를 발생하는 단계와; 일차 라운딩된 신호로 상기 일차 예측 신호를 라운딩하는 단계와; 일차 필터 에러 또는 코딩된 신호를 계산하기 위하여 상기 입력 신호에서 상기 일차 라운딩된 신호를 빼는 단계를 포함한다. 두 번째 "Bruekers"의 논문에 기술된 방법에서, 입력 신호는 1비트 신호이다. 이 방법에서 단지 이차 필터의 캐스케이드를 부가하는데 있어서 몇 가지 문제점이 있다. 첫째로, 예측 에러 또는 코딩 신호의 최하위 디지트(1sd)는 코딩된 신호가 최하위 1sd를 가지는 것을 방지하기 위하여 적어도 입력 신호의 1sd만큼 현저해야 한다. 따라서, 이차 예측 신호는 일정한 1sd로 라운딩되어야 한다. 그러나, 이러한 라운딩에 의해 예측 에러 또는 코딩 신호가 왜곡되어, 왜곡된 예측 에러 또는 코딩 신호의 다음 이차 필터에 의한 차후 예측이 교란된다.

두 번째로, 예측 신호 자체는 슈퍼 오디오 CD(SACD) 표준에서 사용되는 것과 동일한 직접 스트림 트랜스퍼(DST)를 추가 코딩 처리하는데 요구된다. 세 번째로, 통상적으로 공지된 바와 같이 필터링에 순환적 필터 구조 또는 무한 임펄스 응답(IIR) 필터가 사용되는 경우, 라운딩 단계는 리미트 사이클을 초래하게 된다. 즉, 입력 신호가 전혀 없는 경우, 예측 신호는 없지만 라운딩 단계에서 0이 아닌 라운딩된 신호를 발생하여 예측 에러를 발생하게 된다. 디코더의 동일한 리미트 사이클이 출력 신호 또는 디코딩 신호가 없음을 보증하지만, 코딩 효율이 부정적인 영향을 받는다. 인코딩 측에 전혀 입력 신호가 없지만, 디코딩 측에서는 디코딩된 신호가 발생된다.

본 발명은 이러한 문제점을 해결하기 위한 것이다. 따라서, 전술된 바와 같이 본 발명에 따른 필터링 방법은, 일차 필터링된 신호를 발생하는 단계를 포함하며, 상기 단계는 적어도 하나의 이차 필터링 단계를 포함하고, 이 이차 필터링 단계는 소스 신호의 이차 필터링된 신호를 발생하는 단계와, 이차 라운딩된 신호로 이차 필터링된 신호를 라운딩하는 단계와, 이차 필터 에러를 계산하기 위해 상기 소스 신호와 상기 이차 라운딩된 신호를 결합하는 단계를 포함하는 것에 특징이 있다.

이러한 방법에 의해 그 방법의 특정 어플리케이션에 의해 요구되는 임의 비트 크기로 각각의 이차 필터링된 신호를 라운딩하는 것이 가능하게 한다. 왜냐하면, 일차 필터링된 신호만이 필터 에러 또는 코딩된 신호를 계산하는데 사용되는 신호인 요구되는 1sd로 라운딩되기 때문이다. 이차 필터링된 신호를 라운딩하는 단계는, 신호의 다른 어플리케이션에 의해 한정되는 요구되는 라운딩만이 일차 필터링된 신호의 라운딩이기 때문에 가역(可逆) 단계이며, 디코딩 처리에서 상기 일차 라운딩을 재구성하는 것이 가능하다. 또한, 일차 필터링된 신호가 획득되어, 다른 필터링 처리에 사용될 수 있다. 이차 필터링된 신호의 라운딩이 임의 해상도가 되도록 선택되기 때문에, 라운딩 단계는 리미트 사이클을 감소시키도록 인가될 수 있다.

또한, 본 발명은 청구항 제11항에서 청구되는 바와 같이 반전 필터링 방법을 제공한다. 이러한 방법은 일차 필터링된 신호의 역 필터링 또는 디코딩을 허용한다.

또한, 본 발명은 청구항 제12항에서 청구되는 바와 같이 본 발명에 따른 방법을 실행하기 위한 필터 장치를 제공한다. 또한, 본 발명은 청구항 22항에서 청구되는 바와 같이 필터 장치를 제공하기도 한다.

본 발명의 특히 바람직한 실시예는 종속항에 설명된다. 더 상세하게는, 본 발명의 양상 및 실시예는 첨부된 도면을 참조하여 기술되게 된다.

도 1은 본 발명에 따른 양호한 필터링 방법의 실시예를 기술하는 플로우 챠트를 도시하고 있다.

도 2는 본 발명에 따른 양호한 필터링 방법의 실시예를 기술하는 플로우 챠트를 도시하고 있다.

도 3은 본 발명에 따른 1비트 신호의 필터 장치의 실시예를 개략적으로 도시하고 있다.

도 4는 이차 필터 장치가 유한 임펄스 응답(FIR) 필터인 본 발명에 따른 1 비트 신호의 필터 장치의 실시예를 개략적으로 도시하고 있다.

도 5는 이차 필터 장치가 무한 임펄스 응답(IIR) 필터인 본 발명에 따른 1 비트 신호의 필터 장치의 실시예를 개략적으로 도시하고 있다.

도 6은 본 발명에 따른 1 비트 신호의 필터 장치의 실시예의 구성을 개략적으로 도시하고 있다.

도 7은 이차 필터 장치가 유한 임펄스 응답(FIR) 필터인 본 발명에 따른 1 비트 신호의 필터 장치의 실시예를 개략적으로 도시하고 있다.

도 8은 이차 필터 장치가 무한 임펄스 응답(IIR) 필터인 본 발명에 따른 1 비트 신호의 필터 장치의 실시예를 개략적으로 도시하고 있다.

도 9는 본 발명에 따른 예측 코더를 구비하는 데이터 전송 장치를 개략적으로 도시하고 있다.

도 10은 본 발명에 따른 예측 코더를 구비하는 데이터 저장 장치를 개략적으로 도시하고 있다.

도 11은 본 발명에 따른 예측 디코더를 구비하는 데이터 처리 장치를 개략적으로 도시하고 있다.

도 12는 본 발명에 따른 예측 디코더를 구비하는 오디오-영상 장치를 개략적으로 도시하고 있다.

도 13은 본 발명에 따른 예측 디코더를 구비하는 오디오-영상 레코더를 개략적으로 도시하고 있다.

도 14는 본 발명에 따른 예측 코딩 방법을 구비하는 데이터 콘테이너 장치를 개략적으로 도시하고 있다.

이하의 기술에서, 본 발명에 따른 예측 필터링 또는 코딩 방법 및 예측 필터 또는 코더 장치는 본 발명에 따른 필터링 방법 및 장치의 실시예로서 기술되게 된다. 그러나, 본 발명은 임의의 필터링 방법 또는 필터링 장치에 적용 가능하며, 예측 코딩 방법 또는 예측 코더 장치에 한정되지 않음이 명백하다. 이하에서, x는 양의 정수이다. 도 1에서 알 수 있듯이, 본 발명에 따른 x-비트 신호를 예측 인코딩하는 방법은, 디지털 입력 신호 X(t)를 수신함으로써 개시된다. 저장된 n개의 선행 입력 신호 X(t-1), X(t-2), X(t-3),...,X(t-n)에 기초하여, 일차 필터링된 신호는 입력 신호의 일차 예측 신호 Y(t)이며, 블록(Ⅰ-Ⅶ)에서 형성된다. 이 일차 예측 신호가 n개의 선행 신호에 기초하기 때문에, n번째 일차 예측 신호로 칭해진다. 알기 쉽게 하기 위하여, 본 출원에서 순서 n의 필터링 단계는 반드시 순서 n의 다항식을 갖는 선형 필터링을 의미하지는 않는다.

n번째 일차 예측 신호를 형성한 후에, n번째 일차 예측 신호 Y(t)는 임의 개수의 비트로 단계 Ⅷ에서 라운딩된다. 라운딩 단계 Ⅷ에서 발생되는 n번째 일차 라운딩된 신호

로 본 명세서에서 칭해지는 일차 라운딩된 신호의 1sd는 코딩된 신호가 최하위 1sd를 가지는 것을 방지하기 위하여 적어도 입력 신호 X(t)의 1sd만큼 현저하게 된다. 따라서, 이차 예측 신호는 임의 1sd로 라운딩되어야 한다. 그러나, 이 라운딩에 의해 예측 에러 또는 코딩 신호의 왜곡이 초래되어, 왜곡된 예측 에러 또는 코딩된 신호의 다음 이차 필터에 의한 차후 예측이 교란된다.

라운딩 단계 Ⅷ 후에, n번째 일차 예측 에러 또는 코딩된 신호 E(t)는 단계 Ⅸ에서 계산된다. 이 n번째 일차 예측 에러 또는 코딩된 신호는 입력 신호 X(t)로부터 n번째 일차 라운딩된 신호

를 결합함으로써 얻어진다.

도 1에 도시된 실시예에서, 입력 신호는 1 비트 신호이기 때문에, x는 1이다. 싱글 비트 신호는 슈퍼 오디오 콤팩트 디스크(SACD)에 저장되는 뮤직과 같은 오디오 신호에 종종 사용된다. 1 비트 입력 신호의 경우, 라운딩 단계 Ⅷ는 후술되는 바와 같이 SIGN 연산일 수 있으며, 빼기 연산 Ⅸ은 Exclusive OR(XOR) 연산일 수 있다.

그러나, 본 발명은 임의 크기의 입력 신호에 한정되지 않고 임의 크기의 라운딩된 신호에 한정되지 않음이 명백하다.

본 발명에 따른 방법에 관한 상기 실시예에서, n번째 일차 예측 단계 Ⅰ-Ⅵ는 2개의 이차 필터링 단계, 즉 단계 Ⅰ-Ⅲ, 단계 Ⅳ-Ⅵ으로 각각 나누어진다. 이 필터링 단계는 보다 낮은 차수 예측 단계이다. 도시된 실시예에서, n번째 예측 단계 Ⅰ-Ⅵ는 제1의 m₁번째 이차 예측 단계Ⅰ-Ⅲ와 제2의 m₂번째 이차 예측 단계Ⅳ-Ⅵ으로 나누어지며, 이차 예측 단계는 조건 n=m₁+m₂을 충족시킨다.

제1의 이차 필터링 단계, 즉 m₁ 단계의 소스 신호로서 입력 신호 X(t)가 취해진다. 최근 m₁개의 선행 신호 X(t-1),...,X(t-m₁)에 기초하여, 입력 신호 X(t)의 m₁번째 예측 신호 Y(t)인 제1의 이차 필터링된 신호는 제1의 이차 예측 단계 Ⅰ에서 계산된다. m₁번째 예측 신호 Y(t)는 일반식 Y₁=f₁(X(t-1),...,.,(X(t-m₁))을 이용하여 계산된다. 이 식에서, f₁은 X(t),...,X(t-m₁)에 기초해서만 X(t)가 예측되는 한 임의 예측 식이다. 다양한 예측 식이 공지되어 있지만, 본 발명은 특정 예측 식에 한정되지 않고, 통상적으로 예측 코딩 원리에 적용할 수 있음을 알 수 있다. 예를 들면, 소위 말하는 인터-채널 예측 필터를 적용할 수 있으며, 이것에 의해 입력 신호 X(t)의 예측은 제2 입력 신호와 같은 상이한 신호의 선행 값에 기초하여 행해진다.

제1 이차 예측 단계 Ⅰ이후에, m₁ 번째 예측 신호 Y₁(t)는 라운딩 단계 Ⅱ에서 제1의 이차 m_i번째 라운딩된 신호

로 라운딩된다. 이 라운딩된 신호는 임의 1sd를 가지며, 특정 구성에 의해 요구되는 임의 1sd일 수 있다. 그러나, 제1의 이차 라운딩된 신호

의 최하위 디지트의 유효 값이 입력 신호 X(t)의 최하위 디지트 보다 작은 것이 바람직하다.

라운딩 단계 Ⅱ이후에, 제1의 m₁번째 이차 예측 에러 E₁(t)는 단계 Ⅲ에서 계산된다. 이 결합 또는 계산 단계 Ⅲ는 입력 신호 X(t)에서 제1의 m₁번째 이차 라운딩된 신호

를 뺌으로써 실행된다. 그러나, 예측 에러를 획득하는 다른 방법을 실행할 수도 있다.

제1의 m₁번째 이차 예측 단계 Ⅰ-Ⅲ이후에, 제2의 m₂번째 이차 예측은 단계 Ⅳ-Ⅵ에서 실행된다. 소스 신호로서 제1의 m₁번째 이차 예측 에러 E₁(t)가 사용된다. 최근 선행 제1의 m₂번째 예측 에러 E₁(t-1,...,t-m₂)에 기초하여, 제2의 m₂번째 이차 예측 신호 Y₂(t)는 제2의 이차 예측 식 f₂(E₁(t-1),...,E₁(t-m₂))를 이용하여 단계 Ⅳ에서 계산된다.

다시 말하면, 전술된 바와 같이 다양한 예측 식이 공지되어 있으며, 본 발명 은 특정 예측 식에 한정되지 않고, 통상적으로 (예측) 필터링에 적용할 수 있다. 또한, 상기 제2의 이차 예측 식은 제1의 이차 예측 식과 동일한 식일 필요는 없다.

상기 제1의 m₁번째 이차 예측 에러 E₁(t)가 m₁ 개의 최근 선행 입력 신호 X(t-1),...,X(t-m₁)에 기초하기 때문에, 제1의 m₁번째 이차 예측 에러 E₁(t)의 m₂번째 예측은 X(t)의 m₁+m₂번째 예측이 되거나 또는 이하의 수학적 식을 이루게 된다.

n번째 예측 단계 Ⅰ-Ⅶ는 m₁+m₂ 번째 예측이다. 따라서, 제2의 m₂번째 이차 라운딩된 신호

또는 제2의 m_i번째 이차 예측 에러 E₂(t)를 계산하는 것이 반드시 필요한 것은 아니다. 그러나, n번째 예측이 m₁+m₂(n>m₁+m₂) 보다 순서가 더 높게 되거나 또는 제2의 m₂번째 이차 예측 에러 E₂(t)가 다른 처리에 의해 요구되는 경우, 제2의 m₂번째 이차 라운딩된 신호

또는 제2의 m₂번째 이차 예측 에러 E₂(t)는 점선으로 표시된 단계 Ⅴ-Ⅵ로 표시된 바와 같이 계산될 수 있다. 제2의 m₂번째 이차 예측 신호 Y₂(t)는 제2의 이차 라운딩 단계 Ⅴ에서 임의 비트 크기의 제2의 m₂번째 이차 라운딩된 신호

로 라운딩된다. 제1의 m₂번째 이차 라운딩된 신호

의 비트 크기처럼, 상기 비트 크기는 특정 어플리케이션에 의해 요구되는 임의 크기일 수 있지만, 제2의 m₂번째 이차 라운딩된 신호

의 1sd가 입력 신호 X(t)의 1sd보다 유효값이 작은 것이 바람직하다. 전술되고 있지만, 제2의 m₂번째 이차 예측 신호를 제1의 m₁번째 라운딩된 신호

의 크기로 라운딩할 필요는 없다.

라운딩 단계 Ⅴ이후, 제2의 m₂번째 이차 에러는 단계 Ⅵ에서 제1의 m₁번째 이차 에러 E₁(t)에서 제2의 m₂번째 이차 라운딩된 신호

를 뺌으로써 계산된다.

이차 예측 신호 Y₁(t) 및 Y₂(t) 모두는 더하기 단계 Ⅶ에서 더해지고, 그 결과 생성된 신호는 n번째 일차 예측 신호 Y(t)이다. 이 n번째 일차 예측 신호 Y(t)는 입력 신호 X(t) 자체와 비교된다. 그러나, n번째 일차 예측 신호 Y(t)는 반드시 동일 비트 크기 x일 필요는 없다. 따라서, n번째 일차 예측 신호 Y(t)는 n번째 일차 라운딩된 신호

로 첫 번째로 라운딩된다. 이 실시예에서, X(t)는 1비트 신호이기 때문에, 일차 라운딩 Ⅷ는 SIGN 연산일 수 있다. 이러한 SIGN 연산은, n번째 일차 예측 신호 Y(t)가 양인 경우 1을 리턴하고 n번째 일차 예측 신호 Y(t)가 음인 경우 0을 리턴한다. 알기 쉽게 하기 위하여, 1비트 오디오 신호의 비트는 실제로 0 또는 1도 아니지만 사실상 1(양) 또는 -1(음)을 나타내도록 한다.

일차 라운딩 단계 Ⅷ이후, n번째 예측 에러는 입력 신호 X(t)에서 n번째 일차 라운딩된 신호

를 뺌으로써 계산된다. 입력 신호가 1비트 신호이기 때문에, 빼기 연산(Ⅸ)으로서 간단한 XOR 연산이 사용된다.

전술된 바와 같이, m번째 예측 f(X(t-1),...,X(t-m))는 임의 종류일 수 있다. m번째는 유한 임펄스 응답(FIR) 방법이다. 이러한 FIR 방법에서, 각각의 계수 a_i가 곱해진 입력 신호의 지연 샘플을 더한 후에 입력 신호 X(t)에서 빼며, 이 경우에 제1의 m₁번째 이차 예측 에러는 다음과 같다.

이 경우에, 본 발명은 n번째 필터의 순서 n은 1보다 큰 경우에 이점을 제공하게 된다. 순환적 또는 무한 임펄스 응답(IIR) 방법을 사용하는 경우, 또한 출력 신호, 즉 예측 에러의 지연 및 가중된 샘플을 입력 신호 X(t)에서 빼면, 제1의 이차 예측 에러는 다음과 같이 구해진다:

상기 식에서는 상한치 m₁이 동일하지만, 양쪽의 상한치를 상이하게 선택하는 것이 또한 가능하다. 무한 임펄스 응답(IIR) 방법을 사용하는 경우, 본 발명은 바람직하게는 싱글 이차 필터링 단계를 갖는 필터 구조에 기꺼이 적용될 수 있다. 왜냐하면, 상기 식을 포함하는 처리에 임의 라운딩 처리를 사용할 수 있고, 코딩된 신호로 사용되는 일차 필터 에러를 계산하기 위해 제1의 이차 필터링된 신호를 추출할 수 있기 때문이다. 도 2는 도 1에 도시된 필터링 방법의 역인 필터링 방법의 실시예의 플로우 챠트를 도시하고 있다. 도 2의 필터링 방법은 n=m₁+m₂인 n번째 예측 코딩 신호를 디코딩하는 방법이다. 도 2에 도시된 실시예에서, 도 1의 코딩 신호 E(t)는 입력 신호로서 사용된다. 입력 신호의 디코딩은, 단계 ⅩⅨ에서 n번째 일차 라운딩된 신호

를 x-비트 입력 신호 E(t)에 더함으로써 이루어진다. 이 결과는 디코딩 신호 X(t)가 된다. 입력 신호가 1비트 신호이기 때문에, 더하기 단계 ⅩⅨ는 간단한 XOR 연산에 의해 실행될 수 있다. n번째 일차 라운딩된 신호

는 단계 ⅩⅠ-ⅩⅦ에서 최근 선행 디코딩 신호 X(t-1), X(t-2),X(t-3),...,X(t-n)에 기초하는 디코딩 신호 X(t)의 n번째 일차 예측 신호 Y(t)를 예측하고, 단계 ⅩⅧ에서 n번째 일차 라운딩된 신호

로 n번째 일차 예측 신호 Y(t)를 일차 라운딩함으로써 얻어진다.

도시된 실시예에서, n번째 일차 예측 신호를 계산하는 단계는 몇 개의 단계 ⅩⅠ-ⅩⅦ를 포함한다. 우선, 제1의 m₁번째 이차 예측 신호 Y₁(t)는 최근 선행 소스 신호 X(t-1),...,X(t-m₁)에 기초하여 제1의 이차 예측 단계 ⅩⅠ에서 형성된다. 상기 예측을 행하는데 사용되는 식 f₁는 도 1에 사용되는 식 f₁과 동일하다.

이후, 이차 라운딩 단계 ⅩⅡ에서 제1의 m₁번째 이차 예측 신호의 라운딩이 실행된다. 이 이차 라운딩 단계 ⅩⅡ의 결과는 제1의 m₁번째 이차 라운딩 신호

가 된다. 상기 이차 라운딩 신호

의 최하위 디지트는, 제1의 m₁번째 이차 라운딩 단계 Ⅱ에 관하여 전술된 바와 같이, 대부분 입력 신호의 최하위 디지트 만큼 유효해야 한다. 또한, 상기 라운딩 단계가 라운딩 단계 Ⅱ와 실질적으로 동일한 경우가 바람직하다. 왜냐하면, 상기 라운딩 단계는 무손실 코딩 처리를 가능하게 하기 때문이다.

제1의 이차 라운딩 이후에, 제1의 이차 빼기 단계 ⅩⅢ을 실행한다. 이 이차 빼기 단계 ⅩⅢ에서, 디코딩된 신호 X(t)를 제1의 m₁번째 이차 라운딩된 신호

에서 빼면, 제1의 m₁번째 이차 예측 신호 E₁(t)가 계산된다. 이 제1의 m₁번째 이차 예측 에러는 제2의 m₂번째 이차 예측 단계 ⅩⅣ-ⅩⅥ동안에 소스 신호로서 사용된다.

최근 선행 제1의 m₂번째 제1 이차 예측 에러 신호 E₁(t-1,...,t-m₁)에 기초하여, 제1의 m₂번째 이차 예측 에러 E₁(t)의 제2의 m₂번째 이차 예측 신호 Y₂(t)는 단계 ⅩⅣ에서 처리된다. 이 예측을 위해 사용된 식 f₂는 도 1에서 사용되는 것과 동일한 식 f₂이다.

n번째 일차 예측 단계 Ⅰ-Ⅶ가 m₁+m₂번째 예측이기 때문에, 제2의 m₂번째 이차 라운딩 신호

또는 제2의 m₂번째 이차 예측 에러 E₂(t)를 계산하는 것이 필요하지 않다. 그러나, n번째 일차 예측 순서가 m₁+m₂(n>m₁+m₂) 또는 다른 처리에 의해 요구되는 제2 m₂번째 이차 예측 에러 E₂(t)보다 높은 경우, 제2의 m₂번째 이차 라운딩된 신호

또는 제2의 m₂번째 이차 예측 에러 E₂(t)는 점선으로 표시된 단계 ⅩⅤ-ⅩⅥ으로 표시되는 바와 같이 계산될 수 있다.

n번째 일차 예측이 m₁+m₂의 차수보다 큰 경우에, 제2의 m₂번째 이차 예측 신호 Y₂(t)는 제2의 m₂번째 라운딩된 이차 예측 신호

로 단계 ⅩⅤ에서 라운딩된다. 이 제2의 m₂번째 이차 라운딩 신호의 1sd는 대부분 입력 신호 X의 1sd만큼 유효하며, 그렇지 않은 경우 본 발명은 코딩 방법에 대하여 전술되는 종래기술과 비교하여 바람직하지 못하다.

이차 라운딩 단계 ⅩⅤ이후, 제2의 m₂번째 이차 라운딩된 예측 신호

를 제1의 이차 예측 에러에서 빼면, 제2의 m₂번째 이차 예측 에러 E₂(t)가 계산된다.

이차 예측 신호 Y₁(t) 및 Y₂(t) 모두는 단계 ⅩⅦ에서 가산되어, n번째 일차 예측 신호 Y(t)가 얻어진다.

이 n번째 일차 예측 신호 Y(t)는 1sd의 유의값이 적어도 신호 X(t)의 1sd의 유의값이 되도록 단계 ⅩⅧ에서 라운딩된다. 이 경우에 x=1이므로, 간단한 SIGN 연산이 전술된 바와 같이 n번째 일차 예측 신호에 적용될 수 있다. 이 SIGN 연산 결과는 n번째 일차 라운딩된 신호

가 된다.

현행 실시예에서 소스 신호인 코딩 신호 E(t)를 단계 ⅩⅨ에서 n번째 일차 라운딩 신호에 더하면, 도 1의 입력 신호 X(t)와 동일한 디코딩 신호가 얻어진다. 이 실시예에서 더하기 단계 동안 간단한 XOR 연산이 사용될 수 있다. 왜냐하면, 전술된 바와 같이 신호가 1비트 신호이기 때문이다.

도 2에 도시된 실시예에서, 입력 신호는 1-비트 신호이고, n번째 일차 예측 신호를 일차 라운딩하는 단계는 SIGN 연산이고, n번째 일차 예측 에러를 계산하는 단계는 XOR 연산이지만, 본 발명은 물론 기술된 실시예의 신호의 크기에 한정되지 않으며, 상기 타입의 라운딩 단계 및 계산 단계는 단지 가능한 실시예로서 제공된다.

도 3에서 본 발명에 따른 필터 장치의 실시예로서 예측 코더 장치가 도시된다. 이 예측 코더 장치(1)는 입력 신호 X(t) 수신용 입력 포트(2)와 일차 예측 에러 또는 코딩 신호 E(t) 송신용 출력 포트(3)를 포함한다. 입력 포트(2)와 출력 포트(3) 사이에, 일차 필터 구조 또는 일차 예측 구조(4-8)가 제공되며, 이 구조는, n번째 일차 예측 장치(4-6)인 일차 필터 장치와, 일차 라운더 장치(7)와, 빼기 연산 장치(8)인 일차 결합 장치를 포함한다.

도 3에 도시된 일차 필터 장치 예는 1비트 신호를 코딩하는 일차 예측 코더 장치(1)이므로, 일차 라운더 장치(7)는 전술된 SIGN 연산을 실행하는 SIGN 장치이며, 일차 빼기 연산 장치(8)는 통상 사용되는 XOR 게이트이다.

n번째 일차 예측 장치는 제1의 m₁번째 이차 예측 장치(4) 및 제2의 m₂번째 이차 예측 장치(5)를 구비한다. 상기 2개 장치는, 최근 선행 소스 신호 X(t-1,...,t-m₁), E₁(t-1,...,t-m₂)에 기초하여 이차 예측 신호 Y₁(t), Y₂(t)를 계산하고, 각각의 소스 신호 X(t), E₁(t)에서 제1의 예측 신호 Y₁(t), Y₂(t)를 뺌으로써 이차 예측 에러 E₁(t), E₂(t)를 각각 계산한다.

제2 이차 m₂번째 이차 예측 에러 E₂(t)가 임의 다른 처리에서 사용되지 않기 때문에, 제2 m₂번째 이차 예측 장치는 이차 빼기 연산 장치도 또는 이차 라운더 장치도 포함할 필요가 없다. 그러나, 제2의 m₂번째 이차 예측 에러 E₂(t)가 다른 처리에서 요구되거나 또는 n번째 예측 필터가 m₁+m₂보다 순서가 높은 경우에는, 제2의 m₂번째 이차 예측 장치는 점선으로 표시되는 도 3 내지 도 5에 도시되는 빼기 연산 장치 및 라운더 장치를 구비할 수 있다.

이차 예측 신호 Y₁(t), Y₂(t)는 n번째 일차 예측 신호 Y(t)를 구하기 위해 가산기(6)에 의해 가산된다. 이 일차 예측 신호 Y(t)는 일차 라운더 장치(7)에 의해 입력 신호 X(t)의 비트 크기로 라운딩된다. 도 3에 도시된 실시예에서, 입력 신호 X(t)는 싱글 비트 신호이며, 따라서 일차 라운더 장치(7)는 전술된 SIGN 연산을 실행하는 간단한 SIGN 장치일 수 있다. 일차 라운더 장치의 출력 신호는 n번째 일차 라운딩 신호

이다. 이 n번째 일차 라운딩 신호

는 일차 빼기 연산 장치(8)에 전송되며, 빼기 연산 장치는 입력 신호 X(t)에서 n번째 일차 라운딩 신호

를 뺀다. 이것에 의해 n번째 일차 예측 에러 E(t)가 구해진다. n번째 일차 라운딩 신호

및 입력 신호 X(t) 모두가 싱글 비트 신호이기 때문에, 도시된 일차 빼기 연산 장치는 디지털 전자 기술에서 통상 사용되는 XOR 게이트이다.

이차 필터 장치(4)는 임의 형태의 예측 수단일 수 있다. 그러나, FIR 예측 장치가 이차 필터 장치(4, 5)로 사용되는 경우, 도 3에 도시된 예측 코더 장치(1)는 도 4에 도시되는 예측 코더 장치(1)와 같다.

도 4에서, FIR 예측 장치(41, 51)는 m₁, m₁번째 예측 신호 Y₁(t), Y₂(t)를 예측하는 m₁, m₂번째 예측 수단(41, 51)을 포함한다. 이러한 예측 신호를 예측하기 위하여, m₁, m₂ 최근 선행 예측 소스 신호 X(t-1), X(t-2), X(t-3),...,X(t-m₁,₂)에 기초하여 예측을 행하는 임의 수학식이 사용될 수 있다. m₁, m₁번째 이차 예측 장치의 경우에, m₁, m₂번째 최근 선행 소스 신호 X(t-1,..., t-m_{1, 2}), E₁(t-1,...,t-m_1,2)에 기초하여 예측되게 된다. m_i번째 이차 예측 장치(41, 51)에는 이차 라운더 장치(42, 52)가 접속된다. 이 라운더 장치(42, 52)는 임의 최하위 디지트(1sd)의 m_i번째 이차 라운딩된 신호

,

로 m_i번째 이차 예측 신호 Y₁(t), Y₂(t)를 라운딩한다. 일차 라운더 장치(7)의 라운딩과는 반대로, 상기 1sdt는 예측 코더 장치 구성에 적절한 임의 유의값이 되지만, 전술된 문제점을 해결하기 위해서는 대부분 입력 신호 X(t)의 1sd의 유의값이 되어야 한다.

명료하게 하기 위해, 제2의 m_i번째 이차 예측 장치는 도 3 내지 도 5의 점선으로 표시된 장치를 포함할 필요가 없음을 알 수 있다.

본 발명을 구체화하는 예측 코딩 장치(1)의 특정 실시예는 도 5에 도시된다. 이 실시예에서, IIR 이차 예측 필터 장치(4)는 이차 필터 장치(1)에 적용된다. IIR 예측 장치(4)는 선행 입력 신호 X(t-1,...,t-n)에 기초하여 포워드 예측 신호를 예측하는 예측 수단(41)과 선행 예측 에러 E₁(t, ...,t-n)에 기초하여 순환적 예측 신호를 예측하는 순환적 예측 수단(44)을 구비한다.

포워드 및 순환적 예측 신호는 가산기(45)를 통해 이차 예측 신호 Y(t)에 가산된다. 이 가산기(45)는 예측 신호 Y(t)를 도 4에 도시된 라운더 장치(42)와 유사한 이차 라운더 장치(42)에 전송하고, 가산기는 또한 도 4에 도시된 일차 라운더 장치(7)와 유사한 SIGN 장치인 일차 라운더 장치(7)에 이차 예측 신호 Y(t)를 전송한다.

SIGN 연산으로부터 초래되는 제1의 일차 라운딩된 신호

는, 입력 신호 X(t)에서 상기 라운딩된 신호

를 빼는 연산을 하는 XOR 게이트(8)에 전송되며, 이로써 일차 예측 에러 E(t)가 얻어진다.

도 6은 본 발명에 따른 필터 장치로서 인코딩 신호의 디코딩용 디코더 장치(10)를 개략적으로 도시하고 있다. 디코더 장치(10)는, x-비트 입력 신호 E(t) 수신용 입력 포트(11)와, 상기 입력 포트(11)에 접속되어, n번째 일차 라운딩된 신호

를 상기 입력 신호 E(t)에 가산함으로써 디코딩 신호를 계산하는 일차 가산기 장치(17)와, 상기 일차 가산기 장치에 접속되어, n개의 최근 선행 디코딩 신호 X(t-1), X(t-2), X(t-3),...,X(t-n)에 기초하여 디코딩 신호 X(t)의 n번째 일차 예측 신호 Y(t)를 계산하는 n번째 일차 예측 장치(13-15)와, 상기 n번째 예측 장치(13-15) 및 가산기 장치(17)에 접속되어, n번째 일차 예측 신호 Y(t)를 n번째 일차 라운딩된 신호

로 라운딩하는 일차 라운더 장치(16)를 포함하며, 이로써 n번째 일차 라운딩된 신호는 입력 신호 E(t)의 1sd의 최소 유의값의 1sd를 가지게 된다.

디코더 장치는 일차 가산기 장치(17)에 접속되어 디코딩 신호 X(t)를 전송하는 출력 포트(12)를 더 포함한다. n번째 일차 예측 장치(13-15)는 관계식 Σm_i=n를 충족시키는 2개의 m_i번째 이차 예측 장치(13, 14)를 포함한다.

도시된 실시예에서, m번째 이차 예측 장치(13, 14) 모두에 대하여 m은 1이다. m번째 이차 예측 장치(13, 14) 각각은 m개의 최근 선행 소스 신호 X(t-1), X(t-2), X(t-3),...,X(t-m); E₁(t-1), E₁(t-2), E₁(t-3),...,E₁(t-m)에 기초하여 m번째 이차 예측 신호 Y₁(t), Y₂(t)를 예측한다. m번째 이차 예측 장치(13, 14)는 또한 다음의 m번째 이차 예측 장치에 대하여 소스 신호로서 제공되는 m번째 이차 예측 에러 E₁(t), E₂(t)를 계산한다. 제2의 m번째 이차 예측 장치가 다음의 m번째 이차 예측 장치를 구비하고 있지 않기 때문에, 이차 예측 에러 E₂(t)가 도 6에서 점선 화살표로 도시되는 다른 처리에서 요구되지 않는 경우 제2의 m번째 이차 예측 에러 E₂(t)를 계산할 필요가 없다.

m번째 이차 예측 신호 Y₁(t), Y₂(t)는 모든 m번째 이차 예측 장치(13, 14)에 접속되는 일차 가산기 장치(15)에 의해 가산된다. 이 가산 연산에 의해 일차 라운더 장치(16)에 의해 라운딩되는 n번째 일차 예측 신호 Y(t)가 얻어진다.

도 7은 디코더 장치의 실시예를 도시하고 있으며, m번째 이차 예측 장치는 FIR 예측 장치(13, 14)이다. 이 이차 장치는, m_1,2 개의 최근 선행 소스 신호에 기초하여 m_1,2 번째 예측 신호 Y₁(t), Y₂(t)를 예측하는 포워드 이차 예측 수단(131, 141)을 포함한다. m_1,2 번째 이차 예측 신호 Y₁(t), Y₂(t)는 임의 1sd에 관하여 m번째 이차 라운딩된 신호

,

로 m번째 이차 라운더 장치(132, 142)에 의해 라운딩된다. n번째 일차 라운더 장치(16)의 라운딩과는 반대로, 상기 1sd는 장치 구성에 적절한 임의 유의값으로 될 수 있지만, 전술된 단점을 극복하기 위해서 대부분 입력 신호 X(t)의 유의값으로 되는 것이 바람직하다.

m번째 이차 라운딩 신호

,

을 이차 빼기 연산 장치(133, 143)에 의해 소스 신호 X(t), E₁(t)에서 뺀다. 이러한 빼기 단계를 통해서, 이차 예측 에러 신호 E₁(t), E₂(t)가 얻어지며, 다음의 m번째 이차 예측 장치에 대하여 소스 신호로서 사용될 수 있다.

명료하게 하기 위하여, 도 6 및 도 7에 점선으로 도시되는 바와 같이, 제2의 m번째 예측 장치는 이차 빼기 연산 장치(143) 및 이차 라운더 장치(142)를 포함할 필요가 없음을 알 수 있다.

도 8은 본 발명에 따른 1비트 신호에 대한 필터 장치의 실시예를 개략적으로 도시하고 있으며, 이차 필터 장치는 무한 임펄스 응답(IIR) 필터이다. 이차 장치는 FIR 장치와 유사하지만, 최근 이차 선행 예측 에러 E₁(t-1, ...,t-m)에 기초하여 순환적인 이차 예측 신호를 예측하는 순환적 이차 예측 수단(134)를 더 구비한다. 포워드 m번째 이차 예측 신호는 이차 가산기 장치(135)에 의해 상기 이차 순환적 예측 신호에 더해지며, 이로써 m번째 이차 예측 신호 Y₁(t)이 얻어진다. 이 m번째 이차 예측 신호는 이차 라운더 장치(132)에 전송되며, 이 장치는 도 7의 이차 라운더 장치(132)와 유사하며, 이차 예측 신호는 또한 SIGN 장치(16)에 전송되기도 하며, n번째 일차 디코딩 장치 이후는 도 7에 도시되는 디코딩 장치와 동일하다.

본 발명은 바람직하게는 다양한 장치, 예를 들면 입력 신호 수신기 수단(21)과 송신기 수단(22)(예를 들면, 코딩된 신호를 전송하는 안테나)을 포함하는 라디오 송신기 또는 컴퓨터 네트워크 라우터 등의 데이터 전송 장치(20)에 적용될 수 있으며, 도 9에 도시되는 바와 같이 입력 신호 수신기 수단(21)과 송신기 수단(22)에 접속되는 본 발명에 따른 예측 코더 장치(1)를 구비할 수 있다. 이러한 장치는 데이터가 코딩 처리에 의해 압축되기 때문에 작은 대역폭을 사용하여 대량의 데이터를 전송하는 것이 가능하다. 본 발명에 따른 예측 코딩 장치(1)를, SACD, DVD, 콤팩트 디스크 또는 컴퓨터 하드 디스크와 같은 데이터 콘테이너에 데이터를 저장하는 SACD 버너, DVD 버너 또는 미니 디스크 레코더 등 데이터 저장 장치(30)에 적용하는 것이 또한 가능하다. 이러한 장치(30)는, 도 10에 도시된 바와 같이, 데이터 콘테이너 장치(31)의 홀더 수단(32)과, 데이터 콘테이너 장치(31)에 데이터를 기록하는 기록 수단(33)과, 입력 신호 수신기 수단(34)(예를 들면, 마이크로폰), 및 입력 신호 수신기 수단(34) 및 기록 수단(33)에 접속되는 본 발명에 따른 예측 코더 장치(1)를 포함한다. 상기 데이터 저장 장치(30)는 데이터 콘테이너 장치(31)에 더 많은 데이터를 저장할 수 있지만, 공지된 데이터 저장 장치의 단점은 회피된다.

도 11에 도시된 바와 같이, 본 발명에 따른 예측 인코딩된 신호의 디코더 장치(11)와 함께 DVD-rom 플레이어와 같은 입력 신호 수신기 수단(41)과 데이터 처리 수단(42)을 포함하는 데이터 처리 장치(40)를 제공하는 것이 또한 가능하다. 이러한 데이털 처리 장치(40)는 텔레비전 셋톱 박스 또는 컴퓨터일 수 있다.

또한, 바람직하게는, 도 12에 도시된 바와 같이 본 발명에 따른 예측 인코딩 신호의 디코더 장치(11)와 함께 데이터 입력 수단(예를 들면, CD 플레이어), 오디오 출력 수단(52)(예를 들면, 확성기)을 포함하는 홈 스테레오 또는 멀티채널 플레이어와 같은 오디오 장치(50)를 제공한다. 이것은 특히 오디오 장치(50)가 SACD 플레이어 수단(511)을 구비하기 때문에 SACD를 플레이할 수 있을 경우에 바람직하다. 왜냐하면, 전술된 방법은 슈퍼 오디오 CD 표준에 준하고 SACD가 통상적으로 이용 가능한 디스크 보다 더 많은 오디오 데이터를 가질 수 있어, 출력의 품질을 향상시키기 때문이다. 유사하게는, 오디오 레코더 장치(60)는, 도 13에 도시된 바와 같이, 마이크로폰과 같은 오디오 입력 수단(61)과, 데이터 출력 수단(62)과, 예측 코더 장치(11)를 구비하며, 이것에 의해 동일 양의 데이터 저장 스페이스를 이용하여 보다 많은 데이터를 기록할 수 있다.

또한, 본 발명은 도 14에 도시되는 플로피 디스크(70)와 같은 데이터 콘테이너 장치에 저장되는 데이터에 적용될 수 있다. 이러한 데이터 콘테이너 장치는, 예를 들면 디지털 범용 디스크 또는 슈퍼 오디오 CD 자체, 또는 이러한 DVD 또는 SACD를 제조하는 마스터 또는 스탬퍼 일 수 있다.

전술된 실시예는 본 발명을 한정하지 않고 실례가 되며, 당업자는 첨부된 청구항의 범위를 벗어나지 않고도 많은 대안적인 실시예를 구성하는 것이 가능하다. 청구항에서, 괄호안의 임의 참조 부호는 청구 범위를 한정하는 것으로 해석되지 않는다. 단어 "포함(comprising)"은 청구항에 기록된 것 이외에 다른 소자 또는 다른 단계의 존재를 배제하지 않는다. 본 발명은 몇 개의 상이한 엘리먼트 및 적절하게 프로그래밍되는 컴퓨터에 의해 실행될 수 있다. 몇 개의 수단을 열거하는 장치의 청구항에서, 이 수단들 중 몇 개는 하드웨어의 동일 아이템에 의해 구체화될 수 있다. 단지 어떤 측정이 상이한 종속항에 상호 인용된다는 사실은, 이 측정의 결합이 유리하게 사용될 수 없음을 나타내지는 않는다.

요약하자면, 제1의 몇 개의 필터링 단계가 행해지는 필터링 방법이 제공된다. 각각의 단계는, 필터링 신호를 발생하는 단계와, 상기 필터링된 신호를 일정한 정밀도로 라운딩하는 단계와, 상기 입력 신호와 상기 라운딩된 신호를 결합하는 단계를 포함하며, 이로써 필터 에러가 얻어진다. 필터링된 신호는 라운딩되는 제1의 필터링 신호와 결합되고, 입력 신호와 결합되며, 이로써 코딩된 신호가 얻어진다. 이것에 의해 각각의 필터링 단계의 라운딩 단계 및 결합 단계는 특정한 필터 구성에 적합하게 될 수 있다. 이것에 의해 리미트 사이클은 감소되고, 제1의 필터링된 신호는 다른 처리에 이용 가능하게 되며, 라운딩은 역 처리로 반전될 수 있다. 또한, 역 처리의 필터 방법, 이 방법을 실행할 수 있는 필터 장치, 및 이러한 장치를 포함하는 장치가 제공된다.

Claims

필터링 방법으로서,

입력 신호의 제1 필터링된 신호를 발생하는 단계(Ⅰ-Ⅶ)와,

상기 제1 필터링된 신호를 제1 라운딩된 신호로 라운딩(rounding)하는 단계(Ⅷ)와,

제1 필터 에러 또는 코딩된 신호를 계산하기 위해 상기 입력 신호와 상기 제1 라운딩된 신호를 결합하는 단계(Ⅸ)를 포함하는, 상기 필터링 방법에 있어서,

상기 제1 필터링된 신호를 발생하는 단계(Ⅰ-Ⅶ)는 적어도 하나의 필터링 단계(Ⅰ-Ⅲ, Ⅳ-Ⅵ)를 포함하며, 상기 단계(Ⅰ-Ⅲ, Ⅳ-Ⅵ)는:

소스 신호의 제2 필터링된 신호를 발생하는 단계(Ⅰ, Ⅳ)와;

상기 제2 필터링된 신호를 제2 라운딩된 신호로 라운딩하는 단계(Ⅱ, Ⅴ)와;

제2 필터 에러를 계산하기 위하여 상기 소스 신호와 상기 제2 라운딩된 신호를 결합하는 단계(Ⅲ,Ⅵ)를 포함하는, 필터링 방법.
제1항에 있어서, 상기 제1 필터링된 신호를 발생하는 단계(Ⅰ-Ⅶ)는 최종 필터링 단계(Ⅳ)를 더 포함하며, 상기 최종 필터링 단계(Ⅳ)는 최종 제2 소스 신호의 최종 제2 필터링된 신호를 발생하는 단계(Ⅳ)만을 포함하는, 필터링 방법.
제1항 또는 제2항에 있어서, 상기 제1 필터링된 신호를 발생하는 상기 단계(Ⅰ-Ⅶ)는 적어도 2개의 필터링 단계들을 포함하고, 상기 제1 필터링된 신호를 발생하는 단계(Ⅰ-Ⅶ)는 상기 제1 필터링된 신호를 얻기 위해 제2 필터링된 신호들을 결합하는 단계(Ⅶ)를 더 포함하는, 필터링 방법.
제1항 또는 제2항에 있어서, 상기 방법은 예측 필터링 방법이며, 제1 필터링된 신호를 발생하는 상기 단계(Ⅰ-Ⅶ)는, 상기 입력 신호의 제1 예측 신호를 발생하는 예측 필터 단계이며, 제2 필터링된 신호를 발생하는 단계(Ⅰ-Ⅲ, Ⅳ-Ⅵ)들은 선행 소스 신호들에 기초하여 상기 소스 신호의 제2 예측 신호를 발생하는 예측 필터링 단계들인, 필터링 방법.
제1항 또는 제2항에 있어서, 상기 제2 필터링된 신호는 적어도 상기 제1 라운딩된 신호의 최하위 디지트(digit)의 정밀도를 갖는 제2 라운딩된 신호로 라운딩되는, 필터링 방법.
제5항에 있어서, 상기 제1 필터링된 신호를 라운딩하는 상기 단계에서, 상기 제1 필터링된 신호는 기껏해야 상기 입력 신호의 최하위 디지트의 정밀도로 제1 라운딩된 신호로 라운딩되는, 필터링 방법.
제1항 또는 제2항에 있어서, 제2 예측 신호를 예측하는 상기 단계(Ⅰ, Ⅳ)는 유한 임펄스 응답 방법으로 실행되는, 필터링 방법.
제1항 또는 제2항에 있어서, 제2 예측 신호를 예측하는 상기 단계(Ⅰ, Ⅳ)는 무한 임펄스 응답 방법으로 실행되는, 필터링 방법.
제1항 또는 제2항에 있어서, 상기 필터링 단계들(Ⅰ-Ⅲ, Ⅳ-Ⅵ)에서, 선행 반복(Ⅰ-Ⅲ)의 상기 제2 필터 에러는 다음 필터링 단계(Ⅳ-Ⅵ)의 소스 신호로서 사용되고, 상기 입력 신호는 제2 필터링된 신호를 발생하는 제1 필터링 단계(Ⅰ-Ⅲ)의 소스 신호로서 사용되는, 필터링 방법.
제1항 또는 제2항에 있어서, 상기 입력 신호는 1-비트 신호이며, 상기 제1 예측 신호를 라운딩하는 상기 단계(Ⅷ)는 SIGN 연산이며, 상기 제1 예측 에러 또는 코딩된 신호를 계산하는 상기 단계(Ⅸ)는 Exclusive OR 연산인, 필터링 방법.
필터링 방법으로서,

출력 신호를 계산하기 위해 입력 신호와 제1 라운딩된 신호를 결합하는 단계(ⅩⅨ)와,

상기 출력 신호의 제1 필터 신호를 발생하는 단계(ⅩⅠ-ⅩⅦ)와,

상기 제1 라운딩된 신호로 상기 제1 필터 신호를 라운딩하는 단계(ⅩⅧ)를 포함하는, 상기 필터링 방법에 있어서,

상기 제1 필터 신호를 발생하는 상기 단계는 적어도 하나의 필터링 단계(ⅩⅠ-ⅩⅢ, ⅩⅣ-ⅩⅥ)를 포함하며, 상기 필터링 단계는:

소스 신호의 제2 필터 신호를 발생하는 단계(ⅩⅠ, ⅩⅣ)와;

제2 라운딩된 신호로 상기 제2 필터 신호를 라운딩하는 단계(ⅩⅡ, ⅩⅤ)와;

제2 필터 에러를 계산하기 위해 상기 소스 신호와 상기 제2 라운딩된 신호를 결합하는 단계(ⅩⅢ, ⅩⅥ)를 포함하는 것을 특징으로 하는, 필터링 방법.
입력 신호를 수신하는 입력 포트(11)와,

상기 입력 신호와 제1 라운딩된 신호를 결합함으로써 출력 신호를 계산하기 위한, 상기 입력 포트(11)에 접속된 제1 결합 장치(17)와,

필터 구조(13-16)를 포함하는 필터 장치(10)로서,

상기 필터 구조는:

상기 제1 결합 장치(17)에 접속되어 제1 필터링된 신호를 발생하기 위한 제1 필터 장치(13-15)와;

상기 제1 필터 장치(13-15) 및 상기 제1 결합 장치(17)에 접속되어, 상기 제1 라운딩된 신호로 상기 제1 필터링된 신호를 라운딩하기 위한 제1 라운더 장치(16)를 포함하고,

상기 필터 장치(10)는 상기 제1 결합 장치(17)에 접속되는 출력 포트(12)를 더 포함하는, 상기 필터 장치(10)에 있어서,

상기 제1 필터 장치(13-15)는 적어도 하나의 제2 필터 장치(13, 14)를 포함하며, 상기 적어도 하나의 제2 필터 장치(13, 14)는:

소스 신호의 제2 필터링된 신호를 발생하기 위한 제2 필터 수단(131, 141)과;

상기 제2 필터 수단(131, 141)에 접속되어, 상기 제2 필터링된 신호를 제 2 라운딩된 신호로 라운딩하기 위한 제2 라운더 장치(132, 142)와;

상기 제2 라운더 장치(132, 142)에 접속되어, 상기 제2 라운딩된 신호와 상기 소스 신호를 결합함으로써 제2 필터 에러를 계산하기 위한 제2 결합 장치(133, 143)를 포함하는 것을 특징으로 하는, 필터 장치.
제12항에 있어서, 상기 제1 필터 장치는, 소스 신호의 최종 제2 필터링된 신호를 발생하기 위한 최종 제2 필터 수단(141)만을 포함하는 최종 제2 필터 장치(14)를 더 포함하는, 필터 장치.
제12항 또는 제13항에 있어서, 상기 필터 장치(13-15)는 적어도 2개의 제2 필터 장치들(13, 14)을 포함하고, 상기 제 1 필터 장치(13-15)는 상기 제2 필터 장치들(13, 14)의 상기 제2 필터 수단(131, 141)에 접속되어, 상기 제2 필터링된 신호들을 결합함으로써 제1 필터링된 신호를 획득하기 위한 제3 결합 장치(15)를 포함하며, 상기 제3 결합 장치(15)는 상기 제1 라운더 장치(16)에 접속되는, 필터 장치.
제12항 또는 제13항에 있어서, 상기 필터 장치는 예측 필터 장치이며, 상기 필터 구조는 예측 필터 구조이며, 상기 제 1 및 제 2 필터 장치들은 예측 필터링 장치들이며, 상기 제 2 필터 수단은 예측 필터링 수단이며, 상기 입력 신호는 예측 필터링된 신호인, 필터 장치.
제12항 또는 제13항에 있어서, 상기 제2 라운더 장치는 적어도 상기 제1 라운딩된 신호의 최하위 디지트의 라운딩 정밀도를 갖는, 필터 장치.
제16항에 있어서, 상기 제1 라운더 장치는 기껏해야 상기 입력 신호의 최하위 디지트의 라운딩 정밀도를 갖는, 필터 장치.
제12항 또는 제13항에 있어서, 상기 제2 필터 수단은 유한 임펄스 응답 필터 수단인, 필터 장치.
제12항 또는 제13항에 있어서, 상기 제2 필터 수단은 무한 임펄스 응답 필터 수단인, 필터 장치.
제13항에 있어서, 제2 예측 장치의 제2 예측 수단은 선행 제2 예측 장치의 제2 결합 장치에 접속되고, 제1의 제2 예측 장치의 제2 예측 수단은 상기 입력 포트에 접속되는, 필터 장치.
제12항, 제13항 또는 제20항 중 어느 한 항에 있어서, 상기 입력 신호는 1비트 신호이며, 상기 제1 라운더 장치는 SIGN 장치이고, 상기 결합 장치는 Exclusive OR 장치인, 필터 장치.
입력 신호를 수신하기 위한 입력 포트(2)와,

상기 입력 포트(2)에 접속되는 필터 구조(4-8)를 포함하는 필터 장치(1)로서,

상기 필터 구조는:

상기 입력 신호의 제1 필터 신호를 발생하기 위한 제1 필터 장치(4-6)와;

상기 제1 필터 장치에 접속되어, 제1 라운딩된 신호로 제1 필터 신호를 라운딩하기 위한 제1 라운더 장치(7)와;

상기 라운더 장치 및 상기 입력 포트에 접속되어, 상기 입력 신호에서 상기 제1 라운딩된 신호를 뺌으로써 제1 필터 에러 또는 코딩된 신호를 계산하기 위한 제1 결합 장치(8)를 포함하고,

상기 필터 장치(1)는 상기 제1 결합 장치(8)에 접속되는 출력 포트(3)를 또한 포함하는, 상기 필터 장치(1)에 있어서,

상기 제1 필터 장치(4-6)는 적어도 하나의 제2 필터 장치(4, 5)를 포함하며, 상기 적어도 하나의 제2 필터 장치(4, 5)는:

최근 선행 소스 신호에 기초하여 소스 신호의 제2 필터 신호를 발생하기 위한 제2 필터 수단(41, 51)과;

상기 제2 필터 수단(41, 51)에 접속되어, 상기 제2 필터 신호를 제2 라운딩된 신호로 라운딩하기 위한 제2 라운더 장치(42, 52)와;

상기 제2 라운더 장치(42, 52)에 접속되어, 상기 제2 라운딩된 신호와 상기 소스 신호를 결합함으로써 제2 필터 에러를 계산하기 위한 제2 결합 장치(43, 53)를 포함하는 것을 특징으로 하는, 필터 장치.
삭제
입력 신호 수신기 수단(22), 코딩된 신호를 전송하기 위한 송신기 수단(23), 및 상기 입력 신호 수신기 수단과 상기 송신기 수단에 접속되는 청구항 제22항에 기재된 바와 같은 필터 장치(1)를 포함하는, 데이터 전송 장치(20).
데이터 콘테이너 장치(31)에 데이터를 저장하기 위한 데이터 저장 장치(30)로서,

데이터 콘테이너 장치를 위한 홀더 수단(32 ; holder means), 상기 데이터 콘테이너 장치에 데이터를 기록하기 위한 기록 수단(33), 입력 신호 수신기 수단(34), 및 상기 입력 신호 수신기 수단(34)과 상기 기록 수단(33)에 접속되는 청구항 제22항에 기재된 바와 같은 필터 장치(1)를 포함하는, 데이터 저장 장치(30).
입력 신호 수신기 수단(41), 데이터 처리 수단(42), 및 상기 입력 신호 수신기 수단(41)과 상기 데이터 처리 수단(42)에 접속되는 청구항 제12항, 제13항 또는 제20항 중 어느 한 항에 기재된 바와 같은 필터 장치(10)를 포함하는, 데이터 처리 장치(40).
데이터 입력 수단(51), 오디오-영상 출력 수단(52 ; audio-visual output means), 및 청구항 제12항, 제13항 또는 제20항 중 어느 한 항에 기재된 바와 같은 필터 장치(11)를 포함하는, 오디오-영상 장치(50).
오디오-영상 입력 수단(61), 데이터 출력 수단(62), 및 청구항 제22항에 기재된 바와 같은 필터 장치(1)를 포함하는, 오디오-영상 레코더 장치(60).
청구항 제1항 또는 제2항에 기재된 바와 같은 방법으로 필터링되는 데이터 표시 신호들을 포함하는, 데이터 콘테이너 장치(70).