KR100850760B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100850760B1
KR100850760B1 KR1020070052576A KR20070052576A KR100850760B1 KR 100850760 B1 KR100850760 B1 KR 100850760B1 KR 1020070052576 A KR1020070052576 A KR 1020070052576A KR 20070052576 A KR20070052576 A KR 20070052576A KR 100850760 B1 KR100850760 B1 KR 100850760B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
substrate
circuit board
printed circuit
core substrate
Prior art date
Application number
KR1020070052576A
Other languages
English (en)
Inventor
이상엽
손경진
신준식
박정환
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070052576A priority Critical patent/KR100850760B1/ko
Application granted granted Critical
Publication of KR100850760B1 publication Critical patent/KR100850760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 기판의 일면에 양각의 내층회로패턴을 형성하는 단계, 열가소성 수지의 코어기판에 열을 가하는 단계 및 내층회로패턴이 코어기판에 매립되도록 기판을 코어기판에 적층하여 압착하는 단계를 포함하는 인쇄회로기판의 제조방법은, 기판의 자재가 유전율(Dk) 및 손실값(Df)이 낮은 우수한 전기적 특성과 낮은 수분 흡습성을 바탕으로 우수한 치수안정성을 가지고 있기 때문에 절연거리 감소 및 배선회로의 미세화에 따른 간섭효과의 손실을 최소화할 수 있으며, 향후 전자기기의 소형화, 복합화, 박형화, 고밀도화 등의 요구에 만족할 수 있는 패키지용 기판의 박판화(Thin), 평탄화(Flatness), 휨특성(Warpage) 및 저열팽창(Low CTE)의 특성을 향상시킬 수 있다.
열가소성 수지, 보강재, 액정 폴리머, 패키지

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 내층회로패턴
20 : 코어기판 22 : 보강재
30 : 도금층 34 : 시드층
36 : BVH(Blind via hole) 38 : PTH(Plated through hole)
40 : 도금 레지스트 42 : 외층회로패턴
43 : 비아 44 : 솔더 레지스트
46 : 표면처리막
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
패키지(PKG) 기판은 와이어 본딩(Wire Bonding) 기술로 반도체 칩(Chip)을 실장 후, 솔더볼(Solder Ball)을 사용하여 주기판(Main Board)과 연결해주는 역할을 하는 기판으로서 그 용도에 따라서 BOC, CSP(Chip scale package)(UT-CSP), SiP, PBGA, FC-CSP 등으로 다양하게 분류할 수 있다.
18개월마다 처리할 수 있는 메모리의 용량이 2배씩 증가한다는 무어의 법칙(Moore's law)에 따라, 메모리의 용량 증대를 위해서는 메모리 배선밀도의 향상을 통한 용량증대와 더불어 동일면적에서의 칩의 실장 및 다층화(3D Stack) 기술이 확보되어야 하는데 이의 실현을 위해서는 저열팽창 및 박판화 등의 특성을 갖춘 패키지 기판이 필수적이다.
또한 고주파 대역에서의 신호전달 및 이에 따른 손실특성이 낮은 재료에 대한 요구도 지속적으로 증대되고 있다. 결국 이러한 전자기기의 복합화, 소형화, 박형화, 고밀도화 등의 트렌드에 따라서 주기판과 실장 효율성 측면을 고려할 때 향후 박판화, 평탄화, 휨특성 및 저열팽창 특성을 갖춘 SiP와 CSP(or UT-CSP)관련 패키지 기판 시장의 극대화가 예상되고 있다.
종래 패키지용 기판에 주로 사용되고 있는 대표적인 기판 원자재는 BT(Bismaleimide Triazine)레진으로 제조한 동박적층판 (CCL:Copper Clad Laminate) 및 프리프레그(Prepreg) 형태이다.
그러나 현재의 제조공법으로 박판화를 구현하기 위해서는 현재 사용하고 있는 자재보다 더욱 얇은 프리프레그 및 동박적층판의 개발이 이루어져야 하나, 수지에 함침 시 사용되고 있는 보강재의 두께감소 및 수지 내 함침 기술 그리고 균일한 두께로 제조할 수 있는 제조 기술 등의 원자재 개발과, 박판의 원자재를 기판 제조공정에서 문제없이 제작할 수 있는 공정기술이 동시에 개발되어야 한다.
본 발명은 박판화, 평탄화, 휨특성 및 저열팽창의 특성이 우수한 원자재를 이용하여 신뢰성이 확보된 패키지용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 기판의 일면에 양각의 내층회로패턴을 형성하는 단계, 열가소성 수지의 코어기판에 열을 가하는 단계 및 내층회로패턴이 코어기판에 매립되도록 기판을 코어기판에 적층하여 압착하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
코어기판은 보강재가 함침된 액정폴리머 수지로 이루어질 수 있으며, 보강재는, 유리직조섬유, 액정 폴리머 섬유, 액정 폴리머 부직포, 하이브리드 섬유(Hybrid fiber) 및 아라미드 보강재(Non Woven or Fabric)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
또한, 보강재는, 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필러(inorganic filler)로 이루어질 수 있다.
액정 폴리머 수지는, 액정 폴리머를 용매에 녹여 용해성 타입으로 형성될 수 있으며, 용매는, NMP(N-Methyl pyrrolidone), PCP(p-Chloro phenol), DMF(Dimethyl formamide) 및 DMAc(Dimethylacetamide)로 이루어진 군에서 선택될 수 있다.
내층회로패턴 형성단계는, 롤 투 롤 방식에 의하여 상기 기판에 전사될 수 있고, 기판의 일면에 금속층이 형성되며, 금속층을 선택적으로 식각하여 내층회로패턴을 형성할 수 있다.
열을 가하는 단계는, 250 내지 350℃의 온도로 가열할 수 있다.
내층회로패턴을 형성하는 단계는, 두 개의 기판 각각에 양각의 내층회로패턴을 형성하는 단계를 포함하고, 코어기판에 적층하여 압착하는 단계는, 내층회로패턴이 서로 대향하도록 코어기판의 양면에 두 개의 기판을 각각 적층하여 가압하는데, 1 내지 5Mpa의 압력으로 0.5 내지 2시간 동안 250 내지 350℃의 온도에서 압착할 수 있다.
압착하는 단계는, 내층회로패턴을 코어기판에 리벳(rivet) 방식 또는 핀(fin) 방식 중 어느 하나의 방식을 이용하여 매립되도록 수행 할 수 있으며, 압착하는 단계 이후에, 기판의 타면에 도금층을 형성한 후 하프에칭(Half etching)하여 시드층을 형성하고, 코어기판을 관통하는 비아홀을 형성할 수 있다.
비아홀 형성단계 이후에, 시드층에 외층회로패턴과 상응하여 선택적으로 도 금 레지스트를 형성하는 단계, 시드층을 도금하는 단계 및 도금 레지스트를 박리하는 단계를 더 포함할 수 있다.
도금하는 단계는, 내층회로패턴과 외층회로패턴 간의 전기적 도통을 위한 비아를 형성하는 단계를 포함할 수 있다.
비아형성 단계 이후에, 외층회로패턴을 커버하도록 기판의 표면에 솔더 레지스트를 도포할 수 있다.
본 발명의 다른 측면에 따르면, 코어기판, 코어기판에 매립되는 내층회로패턴,코어기판에 적층되는 시드층 및 시드층에 형성되는 외층회로패턴을 포함하는 인쇄회로기판이 제공된다.
코어기판은 보강재가 함침된 액정 폴리머 수지가 바람직하며, 액정 폴리머 수지는, 액정 폴리머를 용매에 녹여 형성되는 용해성 타입인 것이 바람직하고, 용매는, NMP(N-Methyl pyrrolidone), PCP(p-Chloro phenol), DMF(Dimethyl formamide) 및 DMAc(Dimethylacetamide) 로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
보강재는, 유리직조섬유, 액정 폴리머 섬유, 액정 폴리머 부직포, 하이브리드 섬유(hybrid fiber) 및 아라미드 보강재(Non Woven or Fabric) 로 이루어진 군에서 선택될 수 있으며, 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필러(inorganic filler)일 수 있다.
내층회로패턴은 코어기판의 양면에 매립될 수 있고, 코어기판을 관통하여 내 층회로패턴과 외층회로패턴 간의 전기적 도통을 위한 비아를 더 포함할 수 있다.
또한, 외층회로패턴을 커버하도록 코어기판의 표면에 도포된 솔더 레지스트를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 잇점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 2를 참조하면, 기판(10), 내층회로패턴(12), 코어기판(20), 보강재(22), 도금층(30), 시드층(34), BVH(Blind via hole)(36), PTH(Plated through hole)(38), 도금 레지트스(40), 외층회로패턴(42), 비아(43), 솔더 레지스트(44), 표면처리막(46)이 도시되어 있다.
본 실시예는 기존의 BT 레진 혹은 에폭시계 레진 등의 열경화성 고분자가 아닌 열가소성 고분자인 액정 폴리머 원자재를 프리프레그 및 연성 동박적층판에 적용하고, 코어기판에 내층회로패턴을 매립함으로써 기존 대비 약 25% 정도 두께가 감소한 패키지용 초박판 전층 액정 폴리머 기판을 제공하는 것을 특징으로 한다.
이를 위해 먼저, 도 2의 (a)에 도시된 바와 같이, 기판(10), 보강재(22)가 함침된 코어기판(20)을 제공한다.
여기서, 코어기판(20)은 보강재(22)가 함침된 액정 폴리머 수지로 이루어져 있는데, 액정 폴리머는 액정 폴리에스테르(LCP;Liquid Crystalline Polyester)이며 에스테르(Ester) 결합을 비롯하여 용해성 향상을 위하여 아마이드(Amide) 결합 등을 복수개 포함 할 수 있고, 용매에 녹여서 사용할 수 있는 용해성 타입의 레진이다.
이때 사용할 수 있는 용매는 NMP(N-Methyl pyrrolidone), PCP(p-Chloro phenol), DMF(Dimethyl formamide) 및 DMAc(Dimethylacetamide) 등이 있으며 NMP로 사용하는 것이 바람직하다. 용매에 녹여서 수지(Varnish)로 만든 후 일정한 점도를 유지한 상태에서 보강재(22)를 함침하여 프리프레그를 제조하거나 동박에 코팅 혹은 캐스팅하여 연성 동박적층판 등으로 다양한 두께를 가질 수 있도록 제조할 수 있다.
또한, 코어기판(20)에 단단함 및 저열팽창 등의 특성을 부여하기 위해서 보강재(22)를 수지에 함침할 수 있는데, 유리직조섬유가 바람직하며 그 외 동일한 액정 폴리머로 제조한 액정 폴리머 섬유(LCP Woven Fabric) 및 액정 폴리머 부직포(LCP Non-Woven Fabric), 하이브리드 섬유(Hybrid Fiber) 및 아라미드 보강재(Non Woven or Fabric) 등을 이용할 수 있다.
또한 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필러(Inorganic filler)를 약 0∼60vol%까지 수지에 혼입함으로써 코어기판(20)의 단단함 및 저 열 팽창성의 특징을 구현할 수 있다.
액정 폴리머의 경우 기존의 BT 레진 혹은 에폭시계 레진 원자재 대비 열적 특성인 높은 내열성을 가지며, 전기적 특성인 낮은 유전율과 손실값을 가지고 기계적 특성인 낮은 열팽창 계수 등을 가진 우수한 재료로서 차세대 기판 재료로 검토될 수 있다.
표 1은 기존 원자재와 액정 폴리머의 물성을 비교한 것이다.
[표 1]
BT 레진 에폭시 레진 액정 폴리머
열적 특성 (Tg By TMA) 185℃ 160∼170℃ 150∼160℃
전기적 특성 (Dk/Df @1GHz) 4.8 0.013 4.6∼4.8 0.01∼0.012 3.46 0.0029
기계적 특성 (X,Y CTE,<Tg) 14ppm/℃ 12∼14ppm/℃ 8∼10ppm/℃
Cu Peel Strength 0.8kN/m (12um Cu) 1.1∼1.2kN/m (18um Cu) 1.0kN/m (12um Cu)
다음으로, 도 2의 (b)에 도시된 바와 같이, 기판(10)의 일면에 양각의 내층회로패턴(12)을 형성한다(100). 이때, 내층회로패턴(12)은, 롤투롤(Roll to Roll, 이하 RtoR) 방식에 의하여 기판(10)에 전사될 수 있다. 또한, 기판(10)의 일면에 금속층이 형성되며, 금속층을 선택적으로 식각하여 내층회로패턴(12)을 형성할 수 있다(102).
보다 구체적으로 롤투롤 설비를 이용하여 기판 즉, 연성 동박적층판에 회로를 구현할 수 있는데 롤투롤 설비를 이용할 경우 일반적인 시트 형태의 동박적층판을 사용할 경우에 비하여 생산성 측면에서 높은 향상을 가져올 수 있으며 특히 액 정 폴리머가, 낮은 수분흡습성을 가지고 있기 때문에 기판(10)의 필수공정인 웨트 라인(Wet Line) 진행 시 기존 자재대비 높은 치수안정성을 기대할 수 있다.
더욱이, 두 개의 기판(10) 각각에 양각의 내층회로패턴(12)을 형성할 수 있으며, 내층회로패턴(12)은 도 2의 (b)에 도시된 바와 같이 보강재(22)가 함침된 액정폴리머 섬유인 코어기판(20)의 일면과 타면에 각각 위치할 수 있다.
본 실시예는 인쇄회로기판의 박판화를 실현하기 위하여 내층회로를 코어기판(20)에 매립시키는 것을 특징으로 한다. 이를 위해 먼저, 열가소성 수지의 코어기판(20)에 열을 가한다(110). 이때, 250 내지 350℃의 온도로 가열하여 코어기판(20)을 가열할 수 있다(112). 온도가 250℃ 미만이면 유동이 가능하지 않아 내층회로를 완전하게 매립시킬 수 없는 문제점이 발생하며, 350℃를 초과하면, 고열이 가해짐에 따라 액정 폴리머의 용융온도(Tm)보다 높아 코어기판(20)이 변형되는 문제점을 발생시킬 수 있다.
그 다음으로, 도 2의 (c)에 도시된 바와 같이, 내층회로패턴(12)이 코어기판(20)에 매립되도록 기판(10)을 코어기판(20)에 적층하여 압착한다(120). 이때, 내층회로패턴(12)이 서로 대향하도록 코어기판(20)의 양면에 두 개의 기판(10)을 각각 적층하여 가압할 수 있다.
기판(10)은 1 내지 5 Mpa의 압력으로 0.5 내지 2시간 동안 250 내지 350℃의 온도로 압착하여 내층회로패턴(12)을 코어기판(20)에 매립시킬 수 있다. 또한, 기판(10)을 코어기판(20)에 압착할 때, 코어기판(20)의 상하면에 매립되는 내층회로패턴(12)의 층간 정합도를 향상시키기 위하여 리벳(rivet) 방식 또는 핀(fin) 방식 중 어느 하나의 방식을 이용할 수 있다(122).
압착한 후에, 도 2의 (d)에 도시된 바와 같이, 기판(10)의 타면에 도금층(30)을 형성한다(130). 보다 구체적으로 기판(10)의 내층회로패턴(12)이 매립된 코어기판(20)의 양면에 도금층(30)이 형성될 수 있다. 또한, 코어기판(20)에서 절연층과 도금층(30)과의 접착강도(Cu Peel Strength)는 신뢰성 확보를 위하여 0.7kN/m 이상이 되어야 하며 동시에 평탄화가 이루어져야 한다.
본 실시예에서는 MSAP(Modified Semi Additive Plating) 공법을 적용하기 위하여 도금층(30)을 하프에칭(Half Etching)하여 두께를 약3∼5um으로 낮추고 진행할 수 있다.
더욱 미세한 회로를 형성하기 위해서 압착할 때 도금층(30)을 사용하지 않거나 도금층(30)을 모두 에칭하여 절연층위에 직접 회로를 구현하는 SAP(Semi Additive Plating) 공법을 이용할 수도 있다. 이 때 사용할 수 있는 방법은 플라즈마(Plasma) 및 IAR(Ion Active Reaction)으로 절연층에 표면처리 후 Cu 스퍼터(Sputter)의 방법을 이용하여 절연층위에 두께 약1um 이내의 시드층(Seed Layer)(34)을 형성할 수 있다.
따라서, 얇은 두께의 평탄한 시드층(34)을 형성하고 더욱 미세한 외층회로를 형성함에 따라 인쇄회로기판의 고밀도화를 구현할 수 있다.
본 실시예에서는 도 2의 (e)에 도시된 바와 같이, MSAP공법을 적용하기 위해 도금층(30)을 하프에칭(Half Etching)하여 두께가 약3∼5um인 시드층(34)을 구현할 수 있다(140). 이때, 회로의 불량을 최소화하기 위하여 에칭 후 부위 별 두께편차 를 최소화 시켜야 한다. 따라서, 기판의 평탄화를 구현할 수 있다.
다음으로, 도 2의 (f)에 도시된 바와 같이, 코어기판(20)을 관통하는 비아홀을 형성한다(150). 이때, PTH(38) 및 BVH(36)를 형성할 수 있으며, PTH(38)의 경우 CNC 드릴(Drill)을 이용하는 것이 가장 대표적이며, BVH(36)의 경우 레이져(Laser)로 가공할 수 있는데 UV-YAG 및 탄산가스(CO2 Drill) 그리고 엑시머(Excimer Laser) 등을 사용할 수 있고 드라이 공법 적용 시 플라즈마를 이용하여 가공할 수 있다.
드릴 가공 후, 발생하는 잔사(Residue)인 스미어(Smear)를 제거하기 위해 화학 동도금을 통하여 디스미어 공정 및 도금공정을 위한 시드층(34)을 형성할 수 있다.
다음으로, 코어기판(20)의 양면에 외층회로패턴(42)을 형성하기 위하여 도 2의 (g)에 도시된 바와 같이, 시드층(34)에 외층회로패턴(42)과 상응하여 선택적으로 도금 레지스트(40)를 형성한다(160). 그 다음으로 도 2의 (h)에 도시된 바와 같이, 시드층(34)을 도금하여 15∼20um 두께의 외층회로패턴(42)을 형성하고(170), 도금함으로써 내층회로패턴과 외층회로패턴 간의 전기적 도통을 위한 비아(43)를 형성(172)할 수 있다.
다음으로, 도 2의 (i)에 도시된 바와 같이, 도금 레지스트(40)를 박리한다(180).
마지막으로, 도 2의 (j)에 도시된 바와 같이, 실장부위인 패드(Pad) 부위를 제외한 나머지 회로부분을 보호해주기 위하여 외층회로패턴(42)을 커버하도록 기 판(10)의 표면에 솔더 레지스트(44)를 도포한다(190).
이때 솔더 레지스트(44)는 필름형태 혹은 잉크형태 두가지 모두 적용가능 할 수 있다. 그리고 실장부위의 부식 및 변색 등을 방지하기 위하여 도 2의 (k)에 도시된 바와 같이, 외층회로패턴(42)에 표면처리막(46)을 형성할 수 있는데, 표면처리는 전해 Ni/Au 가 바람직하다.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 3을 참조하면, 내층회로패턴(12), 코어기판(20), 보강재(22), 시드층(34), PTH(Plated through hole)(38), 외층회로패턴(42), 비아(43), 솔더 레지스트(44), 표면처리막(46)이 도시되어 있다.
본 실시예의 인쇄회로기판(100)은 코어기판(20)과 코어기판(20)에 매립되는 내층회로패턴(12)과, 코어기판(20)에 적층되는 시드층(34) 및 시드층(34)에 형성되는 외층회로패턴(42)으로 형성될 수 있다.
코어기판(20)은 보강재(22)가 함침된 액정 폴리머 수지이며, 여기서 액정 폴리머 수지는, 액정 폴리머를 용매에 녹여 형성되는 용해성 타입으로, 용매는 NMP, PCP, DMF 및 DMAc 로 이루어진 군에서 선택될 수 있다.
또한, 보강재는, 유리직조섬유, 액정 폴리머 섬유, 액정 폴리머 부직포, 하이브리드 섬유(hybrid fiber) 및 아라미드 보강재(Non Woven or Fabric) 로 이루어진 군에서 선택될 수 있으며, 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필러일 수 있다.
또한, 코어기판(20)의 열가소성 수지에 열을 가하여 연화시킨 후, 내층회로패턴(12)을 코어기판(20)의 양면에 매립될 수 시킬 수 있다. 이때, 250 내지 350℃의 온도로 가열하여 코어기판(20)을 가열할 수 있고, 1 내지 5 Mpa의 압력으로 0.5 내지 2시간 동안 압착하여 내층회로패턴(12)을 코어기판(20)에 매립시킬 수 있다.
또한, 기판(10)을 코어기판(20)에 압착할 때, 코어기판(20)의 상하면에 매립되는 내층회로패턴(12)의 층간 정합도를 향상시키기 위하여 리벳(rivet) 방식 또는 핀(fin) 방식 중 어느 하나의 방식을 이용하여 압착시킬 수 있다.
따라서, 도 3에 도시된 바와 같이, 외층회로패턴(42)이 형성된 기판(10)을 복수 개 형성하는 패키지용 액정 폴리머 기판을 형성할 수 있으며, 회로의 층간 정합도를 향상 시킬 수 있다.
또한, 시드층(34)을 형성한 후, 외층회로패턴(42)을 구현함으로써 미세회로형성을 통한 인쇄회로기판의 고밀도화를 구현할 수 있다.
또한, 실장부위인 패드(Pad) 부위를 제외한 나머지 회로부분을 보호해주기 위하여 외층회로패턴(42)을 커버하도록 기판(10)의 표면에 솔더 레지스트(44)를 도포할 수 있고, 실장부위의 부식 및 변색 등을 방지하기 위하여 외층회로패턴(42)에 표면처리막(46)을 형성할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 열가소성 고분자인 액정 폴리머 수지를 원자재로 함으로써, 기존 BT 레진 혹은 에폭시계 레진에 비하여 유전율(Dk) 및 손실값(Df)이 낮은 우수한 전기적 특성과 낮은 수분 흡습성을 바탕으로 우수한 치수안정성을 가지고 있기 때문에 절연거리 감소 및 배선회로의 미세화에 따른 간섭효과의 손실을 최소화 할 수 있다.
또한, 액정 폴리머 수지에 보강재를 함침시킴으로써 코어기판의 단단함 및 저 열팽창의 특성을 부여할 수 있다.
또한, 내층회로패턴을 매립함으로써 1차적으로 두께를 감소시킬 수 있으며, 외층회로패턴을 위하여 사용되는 프리프레그 대신 두께가 얇은 필름타입을 사용함으로써 2차적으로 두께를 감소시킬 수 있다.
또한, 액정 폴리머의 경우 기존보다 더 얇은 미세회로 구현이 가능하기 때문에 이를 통하여 본 발명과 같은 패키지용 초박판 기판으로의 적용이 가능할 수 있다.

Claims (25)

  1. 기판의 일면에 양각의 내층회로패턴을 형성하는 단계;
    열가소성 수지의 코어기판에 열을 가하는 단계;
    상기 내층회로패턴의 표면이 노출되지 않게 상기 코어기판에 매립되도록 상기 기판을 상기 코어기판에 적층하여 압착하는 단계;
    상기 기판의 타면에 외층회로패턴을 형성하는 단계; 및
    상기 내층회로패턴과 상기 외층회로패턴 간의 전기적 도통을 위한 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 코어기판은 보강재가 함침된 액정 폴리머 수지로 이루어진 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 보강재는, 유리직조섬유, 액정 폴리머 섬유, 액정 폴리머 부직포, 하이브리드 섬유(Hybrid fiber) 및 아라미드 보강재(Non Woven or Fabric)로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제2항에 있어서,
    상기 보강재는, 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필러(Inorganic filler)로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제2항에 있어서,
    상기 액정 폴리머 수지는,
    액정 폴리머를 용매에 녹여 용해성 타입으로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 용매는, NMP(N-Methyl pyrrolidone), PCP(p-Chloro phenol), DMF(Dimethyl formamide) 및 DMAc(Dimethylacetamide)로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 내층회로패턴 형성단계는,
    롤 투 롤 방식에 의하여 상기 기판에 전사되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 기판의 일면에 금속층이 형성되며,
    상기 내층회로패턴 형성단계는,
    상기 금속층을 선택적으로 식각하여 상기 내층회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 열을 가하는 단계는,
    250 내지 350℃의 온도로 가열하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제1항에 있어서,
    상기 내층회로패턴을 형성하는 단계는,
    두 개의 기판 각각에 양각의 내층회로패턴을 형성하는 단계를 포함하고,
    상기 코어기판에 적층하여 압착하는 단계는,
    상기 내층회로패턴이 서로 대향하도록 상기 코어기판의 양면에 상기 두 개의 기판을 각각 적층하여 가압하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 제1항에 있어서,
    상기 압착하는 단계는
    1 내지 5Mpa의 압력으로 0.5 내지 2시간 동안 압착하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제1항에 있어서,
    상기 압착하는 단계는,
    상기 내층회로패턴을 상기 코어기판에 리벳(rivet) 방식 또는 핀(fin) 방식 중 어느 하나의 방식을 이용하여 매립되도록 수행하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제1항에 있어서,
    상기 외층회로패턴 형성단계는,
    상기 기판의 타면에 도금층을 형성하는 단계;
    상기 도금층을 하프에칭(Half etching)하여 시드층을 형성하는 단계;
    상기 시드층에 상기 외층회로패턴과 상응하여 선택적으로 도금 레지스트를 형성하는 단계;
    상기 시드층을 도금하는 단계; 및
    상기 도금 레지스트를 박리하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 삭제
  15. 삭제
  16. 제1항에 있어서,
    상기 비아형성 단계 이후에,
    상기 외층회로패턴을 커버하도록 상기 기판의 표면에 솔더 레지스트를 도포하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 코어기판;
    상기 코어기판에 표면이 노출되지 않도록 매립되는 내층회로패턴;
    상기 코어기판에 적층되는 시드층; 및
    상기 시드층에 형성되는 외층회로패턴을 포함하는 인쇄회로기판.
  18. 제17항에 있어서,
    상기 코어기판은 보강재가 함침된 액정 폴리머 수지인 것을 특징으로 하는 인쇄회로기판.
  19. 제18항에 있어서,
    상기 액정 폴리머 수지는,
    액정 폴리머를 용매에 녹여 형성되는 용해성 타입인 것을 특징으로 하는 인쇄회로기판.
  20. 제19항에 있어서,
    상기 용매는, NMP(N-Methyl pyrrolidone), PCP(p-Chloro phenol), DMF(Dimethyl formamide) 및 DMAc(Dimethylacetamide) 로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  21. 제18항에 있어서,
    상기 보강재는, 유리직조섬유, 액정 폴리머 섬유, 액정 폴리머 부직포, 하이브리드 섬유(hybrid fiber) 및 아라미드 보강재(Non Woven or Fabric) 로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  22. 제18항에 있어서,
    상기 보강재는, 실리카(SiO2) 및 알루미나(Al2O3)를 포함하는 무기 필 러(inorganic filler)인 것을 특징으로 하는 인쇄회로기판.
  23. 제17항에 있어서,
    상기 내층회로패턴은 상기 코어기판의 양면에 매립되는 것을 특징으로 하는 인쇄회로기판.
  24. 제23항에 있어서,
    상기 코어기판을 관통하여 상기 내층회로패턴과 상기 외층회로패턴 간의 전기적 도통을 위한 비아를 더 포함하는 인쇄회로기판.
  25. 제24항에 있어서,
    상기 외층회로패턴을 커버하도록 상기 기판의 표면에 도포된 솔더 레지스트를 더 포함하는 인쇄회로기판.
KR1020070052576A 2007-05-30 2007-05-30 인쇄회로기판 및 그 제조방법 KR100850760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070052576A KR100850760B1 (ko) 2007-05-30 2007-05-30 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052576A KR100850760B1 (ko) 2007-05-30 2007-05-30 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100850760B1 true KR100850760B1 (ko) 2008-08-06

Family

ID=39881294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052576A KR100850760B1 (ko) 2007-05-30 2007-05-30 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100850760B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095075A1 (ko) * 2011-12-23 2013-06-27 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
CN104041197A (zh) * 2011-12-23 2014-09-10 印可得株式会社 金属印刷电路基板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349437A (ja) * 1999-03-30 2000-12-15 Kyocera Corp 多層配線基板とその製造方法
KR20020077917A (ko) * 2000-02-22 2002-10-14 피피지 인더스트리즈 오하이오, 인코포레이티드 전자 지지물 및 그 내부에 구멍을 형성하기 위한 방법 및장치
KR20050030106A (ko) * 2003-09-24 2005-03-29 미쓰이 긴조꾸 고교 가부시키가이샤 프린트 배선판의 제조방법 및 그 제조방법으로 얻어진프린트 배선판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349437A (ja) * 1999-03-30 2000-12-15 Kyocera Corp 多層配線基板とその製造方法
KR20020077917A (ko) * 2000-02-22 2002-10-14 피피지 인더스트리즈 오하이오, 인코포레이티드 전자 지지물 및 그 내부에 구멍을 형성하기 위한 방법 및장치
KR20050030106A (ko) * 2003-09-24 2005-03-29 미쓰이 긴조꾸 고교 가부시키가이샤 프린트 배선판의 제조방법 및 그 제조방법으로 얻어진프린트 배선판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095075A1 (ko) * 2011-12-23 2013-06-27 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
CN104041197A (zh) * 2011-12-23 2014-09-10 印可得株式会社 金属印刷电路基板的制造方法
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US10178773B2 (en) 2011-12-23 2019-01-08 Inktec Co., Ltd. Method for manufacturing a metal printed circuit board

Similar Documents

Publication Publication Date Title
JP4159578B2 (ja) 接着強度が改善した銅張積層板の製造装置およびその方法
KR100722626B1 (ko) 인쇄회로기판용 수지적층판 및 그 제조방법
US9060456B2 (en) Production method of multilayer printed wiring board and multilayer printed wiring board
KR101045554B1 (ko) 배선판용 시트재 및 그 제조 방법과 다층판 및 그 제조방법
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
TWI228387B (en) Multilayer wiring board
US8065798B2 (en) Method of manufacturing printed circuit board
US8209862B2 (en) Insulating material and printed circuit board having the same
KR20090108834A (ko) 절연시트, 동박적층판 및 인쇄회로기판의 제조방법과 이를이용한 인쇄회로기판
KR20070029052A (ko) 절연 수지층 상의 배선 형성 방법
JP2011504523A (ja) 均一な誘電率を持つプリプレグ、及びこのプリプレグを使用した金属箔積層板とプリント配線板
US20110030207A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP2006286724A (ja) 配線基板及びその製造方法
KR100850760B1 (ko) 인쇄회로기판 및 그 제조방법
KR20170078406A (ko) 방열특성 내열 인쇄회로기판 제조방법
JP2011099072A (ja) 樹脂組成物、絶縁層、プリプレグ、積層板、プリント配線板および半導体装置
TWI419636B (zh) 多層電路基板及半導體裝置
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP4632514B2 (ja) 配線基板およびその製造方法
JP2003086941A (ja) プリント配線板
JP5055668B2 (ja) プリント配線板用熱硬化性樹脂組成物
JP2002338661A (ja) プリント配線板用樹脂組成物及びそれを用いたプリプレグ、金属箔張積層板、樹脂付金属箔並びにプリント配線板
JPH1174641A (ja) 多層配線基板
JP3227874B2 (ja) 積層板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee