KR100847173B1 - 안테나 배열을 사용하는 ｄｓ-ｃｄｍａ 시스템에서의 의사잡음 시퀀스 포착 장치 - Google Patents

Abstract

본 발명은 이동통신 시스템에 관한 것으로, 안테나 배열를 이용하는 직접 대역 확산 코드분할 다중통신 (DS-CDMA) 시스템에서의 의사잡음 (PN) 시퀀스 포착 장치에 관한 것이다. 본 발명에서 제안한 복수의 안테나를 사용하는 DS-CDMA 시스템에서의 PN 시퀀스 포착 방법은 수신 신호를 정합 필터 블록과 탐색블록, 확인블록의 3단계 블록을 거치게 하여 의사 잡음 시퀀스를 포착한다. 각 처리 블록의 기능은 다음과 같다. 정합 필터 블록은 상기 안테나 수에 대응되게 구비되며 PN 시퀀스의 상관 값들을 출력한다. 탐색블록은 상기 상관 값들 중 가장 큰 값과 제1 임계치를 비교하여 임시 위상 값을 추출한다. 확인블록은 상기 탐색 블록에서 임시 위상값이 추출되어 확인 모드로 전환되는 경우, 상기 위상 값을 정합 필터 블록에 셋팅하고, 이 셋팅된 위상 값이 적용되어 출력된 상관 값들 중 소정 개수가 제2 임계치를 초과하는 경우 탐색블록의 임시 위상값을 최종적인 PN 위상값으로 결정하고 포착 과정을 완료한다.

PN 시퀀스

Description

안테나 배열을 사용하는 ＤＳ-ＣＤＭＡ 시스템에서의 의사 잡음 시퀀스 포착 장치{Apparatus for acquiring pseudo noise sequence in direct spread-code division multiple access systems with antenna arrays}

도 1은 종래 기술에 따른 직렬 방식의 PN 시퀀스 포착을 위한 블록 다이어그램.

도 2는 종래 기술에 따른 병렬 방식의 PN 시퀀스 포착을 위한 블록 다이어그램.

도 3은 본 발명에 따른 PN 시퀀스 포착을 위한 블록 다이어그램.

도 4는 도 3에 도시된 I-Q 정합 필터의 상세 구성을 나타낸 블록 다이어그램.

*도면의 주요 부분에 대한 부호의 설명*

301 : I-Q 정합 필터들

302 : 탐색 블록

303 : 확인 블록

본 발명은 이동통신 시스템에 관한 것으로, 특히 안테나 배열를 이용하는 DS-CDMA 시스템에서의 PN 시퀀스 포착 장치에 관한 것이다.

도 1은 종래 기술에 따른 직렬 방식의 PN 시퀀스 포착을 위한 블록 다이어그램이다.

도 2는 종래 기술에 따른 병렬 방식의 PN 시퀀스 포착을 위한 블록 다이어그램이다.

도 1 내지 도 2를 참조하면, 일반적으로 DS-CDMA에서 사용되는 PN 시퀀스 포착 방법은 탐색 모드와, 확인 모드 두 단계에 걸쳐서 수행된다.

상기 탐색 모드에서, 탐색 블록(102 또는 202)은 L 칩 구간 동안의 불확정 영역에서 연속적인 탐색 과정들을 통하여 출력된 L 개의 샘플 값들에 근거한 임시의 위상 값을 결정한다. 이 결정 이후, 해당 시스템은 확인 모드로 동작한다. 해당 시스템은 상기 임시 위상 값에 상응하는 샘플 값들이 모아지고, 이 중 소정 개수 이상의 샘플 값들이 임계치를 초과하면 PN 시퀀스의 포착 과정을 종료한다.

도 1에서 I-Q 정합 필터(101)는 PN 시퀀스 전체 주기(L chips)를 불확정영역으로 보고, 이 전체 주기에 대해서 PN 시퀀스 탐색을 직렬적으로 시작하며, 탐색을 위하여 L 칩의 시간이 걸린다.

마찬가지로, 도 2에서 I-Q 정합 필터(201)는 PN 시퀀스 전체 주기에 대해서 PN 시퀀스 탐색을 병렬적으로 시작하며, 탐색 시간은 L/N (여기서, N=L/M 는 병렬로 배치된 I-Q 정합 필터의 개수) 칩이 걸릴 수 있어 탐색 시간은 짧아질 수 있으나, 다수의 I-Q 정합 필터에서 형성된 상관값 중에서 1개의 상관값 만을 의사 잡음 시퀀스 포착을 위한 임계치와 비교되는 샘플값으로 이용하므로 샘플값의 SNR이 낮을 경우 임계치와 비교가 어려워진다.

따라서, 본 발명은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 안테나 배열을 사용하는 DS-CDMA 시스템에서의 포착 가능한 SNR의 범위를 크게 낮추어 의사 잡음 초기 포착 시간을 단축시킬 수 있는 의사 잡음 시퀀스 포착 방법을 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 복수의 안테나가 구비된 DS-CDMA 시스템에서의 의사 잡음 시퀀스 포착 장치는 상기 안테나 수에 대응되게 구비되고, 의사 잡음(PN) 시퀀스의 상관 값들을 출력하는 정합 필터; 상기 상관 값들 중 가장 큰 값과, 제1 임계치를 비교하여 확인 모드로의 동작 여부를 판단하고, 상기 비교 결과에 따라 임시 위상 값을 결정하는 탐색 블록; 상기 탐색 블록의 판단 결과에 따라 확인 모드로 동작하는 경우, 상기 임시 위상 값을 상기 정합 필터에 셋팅하고, 이 셋팅된 위상 값이 적용되어 출력된 상관 값들을 합산하여 합산값을 형성하는 합산기와, 일정 시간 동안 상기 합산기에서 형성된 합산값의 소정 개수가 제2 임계치를 초과하는 경우 임시 위상값을 최종적인 PN 위상값으로 결정하고, 포착 과정을 종료하는 확인 블록을 포함하여 구성된다.

이하 본 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

본 발명은 안테나 배열을 사용하는 DS-CDMA 시스템에 적용할 수 있는 의사잡음 시퀀스(Pseudo Noise sequence) 포착 기법에 관한 것으로, 도 3에 따른 구성을 갖는다.

도 3은 본 발명에 따른 PN 시퀀스 포착을 위한 블록 다이어그램이다.

도 4는 도 3에 도시된 I-Q 정합 필터의 상세 구성을 나타낸 블록 다이어그램이다.

도 3을 참조하면, PN 시퀀스의 상관값들의 획득을 위한 안테나 개수 단위의 I-Q 정합 필터(301)와, 상기 상관 값들 중 가장 큰 값과, 제1 임계치를 비교하여 확인 모드로의 동작 여부를 판단하고, 상기 비교 결과에 따른 위상 값을 출력하는 탐색 블록(302)과, 상기 탐색 블록(302)의 판단 결과에 따라 확인 모드로 동작하는 경우, 상기 위상 값을 상기 I-Q 정합 필터(301)에 셋팅하고, 이 셋팅된 위상 값이 적용되어 다수의 정합 필터에서 출력된 상관 값들을 합산하여 합산값을 형성하는 합성기(304)와, 상기 합성기에서 형성된 합산값들 중 제2 임계치보다 큰 합산값들의 수가 소정 개수 이상이면 PN 시퀀스 포착 과정을 종료하는 확인 블록(303)으로 구성된다.

각 안테나로부터 출력된 신호(ra(t))는 M 칩의 길이를 갖는 I-Q 정합 필터들(301)에 각각 입력된다.

A 개의 I-Q 정합 필터들(301)은 La(=L/A) 칩 동안에 PN 시퀀스의 총 주기 L 샘플들의 상관 값들을 산출한다. 이 상관 값들이 상기 도 4의 출력이다.

도 4를 참조하면, I-Q 정합 필터들(301)은, I 채널 및 Q 채널에서, 안테나에 수신된 고주파 신호(ra(t))를 기저대역 신호로 변환하는 주파수 하향 변환기(401a,401b)들과, 이 기저대역 신호의 자기 상관 값을 추정하는 상관기(402a,402b)들과, 이 자기 상관 값의 위상 오프셋을 보상하는 위상 보상기(403a,403b)들과, 이 위상이 보상된 I 채널 및 Q 채널 자기 상관 값을 합성하는 합성기(404)를 포함한다. 이 합성기(404)의 출력 신호를 Ra로 지칭한다.

상기 탐색 블록(302)은 상기 L 샘플들의 상관 값들 중 가장 큰 값과, 미리 결정된 제1 임계치를 비교한다. 상기 가장 큰 값이 제1 임계치보다 크면, 가장 큰 상관값을 추출해낸 PN 위상을 임시 위상값으로 결정하고 확인 블록(303)이 동작을 시작한다.

이때, 상기 탐색 블록(302)에서 병렬 방식의 탐색 과정을 통해 탐색 시간은 La =L/A (A: 안테나 수)칩만큼의 탐색 시간이 소요된다.

상기 확인 블록(303)은 탐색 블록(302)에서 검출된 PN 시퀀스의 임시 위상을 각 I-Q 정합 필터(301)에 셋팅시킨다.

이에, 합성기(304)는 각 I-Q 정합 필터(301)에서 출력되는 자기상관값들(R1,R2,..,RA)을 합산하여 합산값(R)을 형성한다. 이때, 합산값(R)은 각각의 자기상과값들(R1,R2,..,RA)에 비해 신호값이 커지고 노이즈는 상쇄될 수 있다. 이는 원하는 신호 성분은 안테나에 대해 높은 상관값을 유지하는 대신 잡음(AWGN)은 각 안테나에 서로 독립적이라는 성질과, 안테나 개수가 두 배가 되어갈수록 3dB의 SNR 향상 효과의 이득을 취할 수 있다는 성질을 이용한 것이다.

확인 블록(303)은 소정 시간(예를 들어, C×M칩) 동안 형성되는 복수의 합산값(R)에 대응되는 샘플들(예를 들어, C개) 중 제2 임계치보다 큰 합산값에 대응되는 샘플의 수가 소정 개수 이상이면 PN 시퀀스 포착 과정을 종료한다.

확인 블록(303)이 합산값을 이용하여 형성한 샘플들을 제2 임계치와 비교시 판단과정이 신속해지므로, 의사 잡음 초기 포착 시간을 단축시킬 수 있다.

즉, 본 발명은 각 안테나에 수신된 신호의 상관 값을 이용하여 PN 시퀀스의 위상 획득을 하기 위하여, 탐색 블록(302)과, 확인 블록(303)에 의한 두 단계의 동작을 수행한다.

이상의 설명에서와 같이 본 발명은 다음과 같은 효과들을 갖는다.

첫째, 탐색 과정이 감소된다.

둘째, 높은 확인 안정도를 보증한다.

셋째, 본 발명은 안테나 배열을 사용하는 DS-CDMA 시스템에서 포착 가능한 SNR의 범위를 크게 낮추어 CDMA 시스템에서 가장 중요한 요소인 초기 포착 시간을 크게 단축시킨다.

넷째, 앞으로 구현될 3세대 통신 시스템인 IMT2000은 물론 현재 표준화 작업이 진행되고 있는 4세대 이동통신 시스템에는 수신 안테나 배열이 사용되는 수신 다이버시티의 작용이 필수적으로 보이며, 따라서 제안된 안테나 배열을 이용한 직병렬 하이브리드 포착 방법을 초기 코드 포착에 이용하여 시스템 전체적인 성능 향상에 크게 일조할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (2)

1. 복수의 안테나가 구비된 DS-CDMA 시스템에서의 의사 잡음(Pseudo Noise:PN) 시퀀스 포착 장치에 있어서,

   상기 안테나 수에 대응되게 구비되고, 의사 잡음 시퀀스의 상관 값들을 출력하는 다수의 정합 필터;

   상기 상관 값들 중 가장 큰 값과, 제1 임계치를 비교하여 확인 모드로의 동작 여부를 판단하고, 상기 비교 결과에 따른 위상 값을 출력하는 탐색 블록;

   상기 탐색 블록의 판단 결과에 따라 상기 확인 모드로 동작하는 경우, 상기 위상 값을 상기 정합 필터에 셋팅하고, 상기 셋팅된 위상 값이 적용되어 상기 다수의 정합 필터에서 출력된 상관 값들을 합산하여 합산값을 형성하는 합성기; 및

   상기 합성기에서 형성된 합산값 중 제2 임계치 이상인 합산값들의 수가 소정 개수를 초과하면 의사 잡음 시퀀스 포착 과정을 종료하는 확인 블록을 포함하는 안테나 배열을 사용하는 DS-CDMA 시스템에서의 의사 잡음 시퀀스 포착 장치.
2. 제1항에 있어서, 상기 시스템은 셋팅된 위상 값이 적용된 PN 시퀀스를 획득하는 것을 특징으로 하는 안테나 배열을 사용하는 DS-CDMA 시스템에서의 의사 잡음 시퀀스 포착 장치.

Images