KR100843795B1 - 인서트 몰딩 전자 장치 - Google Patents

인서트 몰딩 전자 장치 Download PDF

Info

Publication number
KR100843795B1
KR100843795B1 KR1020067017413A KR20067017413A KR100843795B1 KR 100843795 B1 KR100843795 B1 KR 100843795B1 KR 1020067017413 A KR1020067017413 A KR 1020067017413A KR 20067017413 A KR20067017413 A KR 20067017413A KR 100843795 B1 KR100843795 B1 KR 100843795B1
Authority
KR
South Korea
Prior art keywords
electronic device
base
lid
interface
region
Prior art date
Application number
KR1020067017413A
Other languages
English (en)
Other versions
KR20060114025A (ko
Inventor
찰스 에이. 센토판테
Original Assignee
피라나 플라스틱스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피라나 플라스틱스, 엘엘씨 filed Critical 피라나 플라스틱스, 엘엘씨
Publication of KR20060114025A publication Critical patent/KR20060114025A/ko
Application granted granted Critical
Publication of KR100843795B1 publication Critical patent/KR100843795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H05K5/0282—Adapters for connecting cards having a first standard in receptacles having a second standard
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

전자 장치를 수납하기 위한 장치 및 방법이 제공된다. 일 실시예에서, 하우징 베이스 및 하우징 리드에 위치된 전자 장치는 베이스 및 전자 장치의 적어도 일 부분에 오버 몰드된다. 전자 장치의 인터페이스는 제2 전자 장치에 결합되기 위해 노출되어 있고, 하우징 베이스 및 하우징 리드는 전자 장치를 부분적으로 케이스화하는 하우징을 형성한다. 다른 실시예에서, 삽입 패널을 실질적으로 노출되어 있도록 유지시키고, 삽입 패널은 예를 들어, 하우징 베이스 내부에 패널 및 전자 장치를 위치시키고, 하우징 리드를 오버몰딩함으로서 하우징 리드 또는 베이스 내부에 형성될 수 있다. 삽입 패널은 예를 들어 수납된 전자 장치의 레이블 구역을 제공하도록 대조적인 색으로 형성될 수 있다.
PC 카드, 삽입 패널, 전자 장치, 하우징, 오버몰딩, 인터페이스, 리드, 개구, 베이스

Description

인서트 몰딩 전자 장치{INSERT MOLDING ELECTRONIC DEVICES}
다음의 설명은 전자 장치의 하우징에 관한 것이다.
컴퓨터 메모리 및 다른 주변 장치는 컴퓨터에 내장되거나 외부 인터페이스를 통해 컴퓨터에 선택적으로 부착가능한 외부 장치일 수 있다. 특정 주변 장치는 예를 들어 휴대용 퍼스널 컴퓨터 또는 디지털 카메라에 통상적으로 있는 특별히 디자인된 리셉터클에 삽입되도록 의도된 작고, 얇은 카드형 패키지에 수납될 만큼 작다. 컴퓨터와 이들 장치 사이에 인터페이스를 구성하는 많은 가능한 방법 때문에, 퍼스널 컴퓨터 규격 협회("PCMCIA"), 일본 EDI 협의회(Japan Electronic Data Interchange Council)("JEDIC"), 국제 표준화 기구("ISO"), 컴팩트 플래쉬 협회(Compact Flash Association)("CFA")등에 의해 표준들이 개발되어 왔다. 표준은 커넥터/컴퓨터 인터페이스의 디자인뿐만 아니라 수납하는 장치의 형상 및 크기도 특정한다. 산업 표준에 부합하거나 또는 부합하지 않는 그런 주변 장치는 일반적으로 PC 카드로 언급된다.
PC 카드용 플라스틱 하우징을 제공하기 위한 하나의 방법은 사출 성형된 두 개의 외형을 만들고, 그 두 외형 사이에 전자 장치를 배치한 후, 예를 들어 소닉 용접하거나 접착제를 사용하여 두 외형을 함께 정합시키는 것이다. 다른 방법은 PC 카드 하우징의 상부 및 하부 양쪽 모두를 동시에 사출 성형함으로써 전자 장치를 캡슐화하는 것이다. 캡슐화하는 동안 전자 장치를 제자리에 보유하기 위해서, 몰드 내부의 제자리에 전자 장치를 정지시키도록 위치핀은 사출 성형 공정 동안에 전자 장치를 통하여 위치된다. 얻어진 PC 카드는 위치핀(완성된 PC 카드의 일 부분을 형성하지 않음)으로부터 하우징과 전자 장치 양쪽 모두에 구멍을 포함한다.
본 명세서는 전자 장치를 수납하기 위한 방법 및 장치를 설명한다. 일반적으로, 일 태양에서 본 발명은 베이스에 전자 장치를 위치시키는 단계와, 베이스의 적어도 일 부분과 전자 장치의 일 부분에 리드를 오버몰딩하는 단계를 포함한다. 리드 및 베이스는 전자 장치용 하우징을 함께 제공한다.
실시 방법은 다음의 특징 중 하나 이상을 포함할 수 있다. 전자 장치는 얇은 벽의 반도체, 인쇄 회로 기판 또는 플래쉬 메모리 모듈일 수 있다. 전자 장치는 리드를 오버몰딩하기 전에 베이스에 부착될 수 있다. 베이스는 전자 장치를 위한 리세스를 포함할 수 있다. 베이스는 하나 이상의 상승 부재를 포함할 수 있고, 전자 장치는 하나 이상의 대응 리세스를 포함할 수 있다. 전자 장치는 하나 이상의 상승 부재를 하나 이상의 리세스와 결합함으로써 베이스에 위치될 수 있다. 리드 및/또는 베이스는 전자 장치의 인터베이스로의 접근을 제공하는 개구를 포함할 수 있다. 베이스는 플라스틱일 수 있고, 리드는 아크릴로니트릴 부타디엔 스티렌(acrylonitrile butadiene styrene, ABS) 또는 다른 적당한 재료와 같은 열가소성 재료일 수 있다.
일반적으로, 다른 태양에서 본 발명은 베이스에 전자 장치를 위치시키는 단계와, 베이스와 전자 장치 중 적어도 하나에 베이스의 표면 영역보다 작은 표면 영역을 가지는 패널을 위치시키는 단계와, 패널의 상부면이 실질적으로 노출되어 있는 베이스 및 전자 장치의 적어도 일 부분에 리드를 오버몰딩하는 단계를 포함한다.
실시예는 다음의 특징 중 하나 이상을 포함할 수 있다. 패널은 플라스틱일 수 있고, 사출 성형 및/또는 다이컷으로 형성될 수 있다. 패널은 베이스 및/또는 전자 장치에 부착될 수 있다.
다음 장점들의 일부, 전부 또는 하나를 실현하도록 실시될 수 있다. 외형들 사이에 공간을 가진 두 개의 외형을 정합함으로써 형성된 하우징보다 강하고, 내구성이 있고, 전자 장치를 제자리에 더 견고히 보유할 수 있는 전자 장치용 고체 하우징이 형성된다. 하우징은 소닉 용접을 통해 전자 장치를 수납하는 두 개의 외형을 정합할 때 발생할 수 있는 전자 장치의 오정렬 또는 손상의 위험이 감소되도록 만들어질 수 있다. 단일 사출 성형 공정으로 전자 장치를 캡슐화할 때 요구될 수 있는 전자 장치에 형성된 위치핀 및 대응 구멍이 필요없이 고체 하우징이 전자 장치를 위해 제공될 수 있다. 사출 성형 동안에 전자 장치 손상의 위험은 성형중에 장치의 압력을 한 방향으로 한정함으로써 또한 감소될 수 있다. 또한, 미리 제작된 외형에 오버몰딩하는 것은 적어도 하나의 제작 단계 즉, 예를 들어 소닉 용접이나 또는 접착제를 발라서 두 개의 외형을 정합시키는 단계를 생략할 수 있다. 예를 들어, 전자 장치의 컨텐츠를 레이블링하기 위한 구역을 제공하도록 대조적인 색의 패널이 하우징에 삽입되어, 수납된 전자 장치가 전자 장치에 잠재적으로 손상을 줄 수 있는 후속 인쇄 공정의 대상이 되는 것을 피하도록 한다(예를 들어, 하우징 위에 라벨 구역의 패드 인쇄).
본 발명의 하나 이상의 설명은 첨부한 도면 및 아래의 상세한 설명으로 설명된다. 본 발명의 다른 특징 및 장점은 상세한 설명, 도면 및 청구 범위로부터 명백해질 것이다.
다른 태양들은 다음의 도면을 참조로 이제 자세히 설명될 것이다.
도1a는 PC 카드를 도시하는 도면이다.
도1b는 도1a에 도시된 PC 카드의 선 A-A를 따라서 취한 단면도이다.
도2는 전자 장치 및 하우징 베이스의 분해도이다.
도3은 전자 장치를 인서트 몰딩하기 위한 공정을 도시하는 흐름도이다.
도4a는 사출 성형 장치의 분해도이다.
도4b는 도4a의 사출 성형 장치의 일 부분의 사시도이다.
도5는 하우징 베이스를 도시하는 도면이다.
도6은 하우징 베이스를 도시하는 도면이다.
도7a는 삽입 패널을 포함하는 PC 카드를 도시하는 도면이다.
도7b는 도7a의 PC 카드의 선 B-B를 따라 취한 단면도이다.
도8은 전자 장치, 삽입 패널 및 하우징 베이스의 분해도이다.
도면들의 동일한 참조 번호는 동일한 요소를 나타낸다.
도1a는 베이스(5), 리드(60) 및 베이스(5)와 리드(60)에 의해 부분적으로 둘러싸인 전자 장치(40)로부터 형성된 PC 카드(100)를 도시한다. 베이스(5)는 예를 들어, 사출 성형 또는 다이 커팅으로 제조된다. 오버 몰드 공정 동안에 위치기로서 역할을 하는 전자 장치(40)는 베이스에 위치되고, 리드(60)는 그 후 베이스(5)와 전자 장치(40)의 적어도 일 부분위에 성형되어, 전자 장치(40)를 위한 고형의 내구성이 있는 하우징을 만든다. 베이스(5)에 성형됨으로서, 리드(60)는 인터페이스(50)를 포함하는 전자 장치(40)의 일 부분을 노출시키는 개구(70)를 이탈한다. 도1b는 도1a의 선 A-A를 따라 취한 PC 카드(100)의 단면도를 도시한다. 리드(60) 및 베이스(5)는 예를 들어, 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리 탄산 에스테르(polycarbonate), ABS-폴리 탄산 에스테르, 스티렌, 폴리 스티렌(polystyrene), 아크릴(acrylic), 나일론(nylon), 폴리에스테르(polyester)등과 같은 열가소성 재료를 포함하는 적당한 재료로 형성될 수 있다. 상기 리스트가 전부가 아니고 리드(60) 및 베이스(5)를 형성하기 위한 다른 적당한 재료가 사용될 수 있고, 다른 재료는 리드(60) 및 베이스(5) 각각에 사용될 수 있다.
베이스(5)의 실시예가 도2에 도시되고, 평면 세그먼트(10) 및 측부(20)를 포함한다. 사출 성형된 베이스 외형의 예는 본 명세서 전체에 참조로서 병합된 발명이 명칭이 "작은 포멧 전기 장치의 수납"이고, 1998년 11월 10일 센토판테(Centofante)에게 허여된 미국 특허 제5,833,785호에 개시된다. 베이스(5) 위에 리드(60)를 오버몰딩하기 전에 예를 들어, 패드 인쇄 또는 잉크젯 인쇄를 통해 베 이스(5)의 평면 세그먼트(10)의 외부면에 이미지, 텍스트등이 인쇄될 수 있다. 인쇄된 이미지의 프린트 품질은 상업 규격과의 부합을 위해 확인될 수 있다. 인쇄가 부합되지 않으면, 베이스(5)는 전자 장치가 수납된 후 하우징에 이미지를 인쇄할 때 발생될 수 있는 전자 장치(40)의 손실 또는 손상이 없도록 폐기된다.
예를 들어, 전자 장치(40)는 도시된 바와 같이 인쇄 회로 기판(PCB)과 같은 얇은 벽의 반도체 장치일 수 있다. 전자 장치(40)는 다른 전자 장치와의 인터페이싱을 위해 예를 들어, 금 트레이스(gold trace)와 같은 도체 접촉을 포함할 수 있는 인터페이스(50)를 가진다. 인터페이스(50)는 종래 기술을 사용하여 전자 장치(40)에 구성 및 부착될 수 있고, 선택적으로 인터페이스는 CFA, PCMCIA, JEDIC, ISO등에 의해 설정된 표준에 따라 구성될 수 있다. 조립될 때, 하우징은 하우징 및 얕은 측벽의 평면을 형성하는 리드(60) 및 베이스(5)를 가지고 인터페이스(50)로 접근부를 갖춘 전자 장치(40)용 강성 하우징을 제공하는 얇은 직선으로 이루어진 고형물을 형성한다. 일 실시예에서, PC 카드는 디지털 카메라 또는 핸드폰과 같은 전자 장치로의 삽입을 위한 플래쉬 메모리 모듈을 형성하도록 구성된 PCB를 포함할 수 있다. 예를 들어, 기술은 산디스크(SanDisk)에서 제조된 미니에스디(miniSD) 메모리 모듈과 같이 대략 21.5cm×20.0cm×1.4mm의 완성 치수를 가지는 메모리 모듈을 형성하는데 사용될 수 있다.
도3은 베이스(5) 및 리드(60)로부터 형성된 하우징의 전자 장치(40)를 적어도 부분적으로 수납하기 위한 공정(300)을 도시한다. 전자 장치(40)는 산업 표준 또는 다른 방식(단계305)으로 제조된다. 베이스(5)는 예를 들어 상술된 기술을 사 용하여 제조된다(단계310). 단계(305) 및 단계(310)의 순서는 중요하지 않고, 전자 장치(40) 또는 베이스(5) 중 하나가 먼저 제조될 수 있다.
전자 장치(40)는 베이스(5)에 위치된다(단계315). 도2를 참조하면, 일 실시예에서 전자 장치(40)는 리드(60)를 오버몰딩하는 동안에 제자리에 전자 장치(40)를 보유하도록 마찰 끼움(friction fit)을 제공하는 리세스(30) 내부에 장착될 수 있다. 전자 장치(40)를 리세스(30)에 위치시키는 것은 더 얇은 PC 카드(100)를 제공할 수 있다. 도6을 참조하면, 다른 실시예에서, 상승 부재(610)가 베이스[600, 예를 들어, 베이스(600) 또는 베이스(600)의 리세스(620) 내부]에 포함된다. 상승 부재(610)는 대응 리세스와 결합하도록 베이스(600) 또는 리세스(620)의 표면으로부터 충분히 돌출하거나 전자 장치(40)에 형성되어, 리드(60)를 오버몰딩하는 동안 제자리에 전자 장치(40)를 보유한다. 두 개의 상승 부재(610)가 도6에 도시되지만, 많은 갯수의 상승 부재가 사용될 수 있다. 상승 부재(610)의 형상은 중요하지 않고, 예를 들어 원뿔형, 반구형, 육면체형, 원통형, 직선형, 피라미드형 또는 다른 구성일 수 있다. 이와 달리, 전자 장치(40)는 베이스(5)의 임의의 위치에 위치될 수 있고, 접착제, 진공 시스템 또는 다른 편리한 수단을 사용하여 제자리에 보유될 수 있다.
도3을 참조하면, 그 위에 위치된 전자 장치(40)를 가진 베이스(5)는 리드(60)를 오버몰딩하는데(단계320) 사용될 수 있는 사출 성형 캐비티 내부에 위치된다. 베이스(5)가 사출 성형으로 형성되고, 전자 장치(40)가 몰드로부터 베이스(5)를 제거하지 않고 베이스(5)에 위치된다면 이 단계는 생략될 수 있고, 동일한 몰드가 리드(60)를 형성하는데 사용될 수 있다. 리드(60)는 베이스(5) 및 전자 장치(40) 위에 성형된다(단계325). 차단 메카니즘은 전자 장치(40)의 적어도 일 부분, 특히 인터페이스(50)의 오버몰딩을 방지하는데 사용된다. 차단 메카니즘은 몰드가 폐쇄된 후에 전자 장치의 일 부분에 대해 잘 맞는 사출 성형 캐비티의 내부면의 상승부일 수 있고, 임의의 성형재가 차단 메카니즘으로 커버된 전자 장치의 영역을 커버하는 것을 방지한다. 베이스(5)는 오버 몰드 공정 동안에 전자 장치(40)를 위한 위치기로서 역할을 하여, 전자 장치(40)에 대응 구멍 및 위치핀의 필요를 없애고, 전자 장치의 이동을 방지한다. 사출이 완료된 후에, 성형재는 경화되고, 사출 몰드(400)는 개방되고, 얻어진 PC 카드(100)는 제거될 수 있다(단계330).
사출 성형을 위한 예시적인 방법 및 장치의 상세한 설명은 본 명세서 전체에 참조로서 병합된 발명의 명칭이 "전자 장치용 기판에 직접 사출 성형 캡슐화"이고, 1998년 11월 10일 센토팬트(Centofante)에 허여된 미국 특허 제5,833,903호에 제공된다.
일 실시예에서, 도4a 및 도4b에 도시된 예시적인 사출 성형 장치는 리드(60)를 오버 몰드하는데 사용될 수 있다. 예시를 목적으로, 도4a 및 4b를 참조로 아래에 설명된 기술이 도5 또는 도6(아래에 설명됨)에 도시된 베이스를 가진 PC 카드처럼 다른 구성의 PC 카드를 형성하는데 사용될 수 있지만, 상기 기술은 도1a 및 도1b에 도시된 바와 같이 PC 카드(100)를 만들도록 설명될 수 있다. 도4a를 참조하면, 사출 몰드(400)는 상부판(410) 및 베이스판(420)을 포함한다. 상부판은 열가소성재와 같은 성형재를 사출 몰드(400)로 사출하기 위한 통로를 제공하는 입 구(415)를 포함한다. 도4b는 분배 러너(distribution runner, 425) 및 게이트(422)를 포함하는 상부판(410)의 내부면(412)을 도시한다. 게이트(422)는 분배 러너(425)를 통해 입구(415)와 연통한다. 변경예에서, 게이트(422)는 입구(415)와 직접 연통할 수 있다. 게이트(422)는 오버 몰드된 리드(60)의 형상을 형성하는 상부 몰드 캐비티(424)로 열가소성 재료가 유입되게 한다. 상부 몰드 캐비티(424)는 열가소성 재료가 전자 장치(40)의 일 부분을 커버하는 것을 방지하는 차단 메카니즘(423)을 포함한다. 차단 메카니즘(423)은 몰드가 폐쇄될 때 전자 장치(40)의 일 부분에 접촉하는 상부 몰드 캐비티(424)의 상승 영역일 수 있고, 성형재를 수용하는 이 영역에 캐비티가 형성되는 것을 방지한다.
상부판(410)은 베이스판(420)에 형성된 대응 구멍(435)을 결합하고 상부 및 베이스판과 결합하도록 구성된 핀(428)을 포함한다. 베이스판(420)은 리드(60)를 오버몰딩하는 동안에 몰드(400) 내부에 미리 제작된 베이스(5)를 장착하기 위한 리세스(430)를 포함한다. 전자 장치(40)는 오버몰딩 공정 동안에 베이스(5)에 위치되고 선택적으로 부착된다. 베이스(5) 및 전자 장치(40)가 베이스판(420)의 리세스(430) 내부에 위치된 후에, 상부판(410)은 대응 구멍(435)에 결합된 핀(428)을 가진 베이스판(420)에 고정된다. 열가소성 재료는 베이스(5)의 평면(10)뿐만 아니라 전자 장치(40)의 일 부분을 커버하기 위해 입구(415)를 통해 몰드 캐비티(424)로 사출되어, 리드(60)를 형성한다. 리드(60)의 두께는 베이스(5)의 표면 위상에 따라 변한다. 예를 들어, 베이스(5)는 다양한 높이의 측벽 및 표면 특징부를 포함할 수 있다. 일 실시예에서, 오버몰드가 베이스(5)의 현 측벽을 약 0.2mm 만큼 넘 도록 베이스(5)로부터 완성된 PC 카드의 높이를 증가시키도록 리드(60)는 오버몰드 된다.
오버몰딩 재료는 예를 들어, ABS와 같은 열가소성 재료일 수 있고, 베이스(5)와 동일한 색 또는 다른 색일 수 있다. 사출 성형 공정 동안에, 열가소성 재료는 베이스(5) 및 전자 장치(40)의 적어도 일부분에 접착된다. 사출 성형 공정으로부터의 열 및 압력은 성형재와 접촉하는 베이스(5)의 표면을 녹이고, 베이스(5)와 리드(60) 사이의 화학 결합을 야기한다. 추가적으로, 플라스틱은 리드(60)가 냉각됨에 따라 베이스(5)와 리드(60) 사이에 기계적 결합을 형성하면서 그것이 냉각됨에 따라 수축한다. 베이스(5)를 형성하는데 사용되는 재료와 유사한 플라스틱류의 열가소성 재료로 오버 몰딩하는 것은 리드(60)와 베이스(5) 사이의 결합을 향상시킬 수 있다.
일 실시예에서, 고압 오버 몰드의 결과에 따른 전자 장치(40)에 대한 손상의 위험은 전자 장치(40) 위에 보호 외형을 형성하기 위해 저압에서 플라스틱의 제1층을 사출함으로써 감소될 수 있다. 플라스틱은 빠르게 경화되는 화학적으로 활성된 써멀셋(thermalset)재료일 수 있다. 그 후 고압에서의 플라스틱 제2 층은 오버 몰드된 리드의 형성을 완료하기 위해 사출된다. 제1 및 제2 층은 단일 몰드 공정[즉, 몰드 캐비티로부터 베이스(5) 및 전자 장치(40)를 제거하지 않음] 또는 두 단계 성형 공정으로서 형성될 수 있다.
도2는 평면 세그먼트(10)에 대해 감소된 두께의 영역을 포함하고 전자 장치(40)를 수용하기 위한 리세스(30)를 형성하는 베이스(5)의 일 실시예를 도시한 다. 도5에 도시된 다른 실시예에서, 베이스(500)는 개구(527)를 제외하고 베이스(500)의 전체 경계선을 연장하는 측부(530)를 포함한다. 리세스의 에지가 베이스(500) 측부(530)의 개구(527)와 일치하도록 전자 장치를 수납하기 위한 리세스(520)는 베이스(500)에 형성될 수 있다. 전자 장치의 인터페이스가 다른 전자 장치와 인터페이싱 하는 것을 허용하기 위해 개구(527)를 통해 접근 가능하도록, 전자 장치(40)는 리세스(520) 내부에 위치될 수 있다. 리세스(520)는 베이스(500) 내부에 전자 장치의 측면 이동을 한정시켜서, 오버몰딩 공정동안에 전자 장치(40)를 고정 보유한다. 전자 장치(40)는 개구(527)의 경계부를 제공하고 리세스(520)로의 부분적인 네번째 측부를 형성하는 부분 측부(525)에 의해 개구(527)를 향하여 이동하는 것이 방지된다.
도6은 베이스(600)의 다른 실시예를 도시한다. 베이스(600)는 리세스(620)의 에지에 인접한 노치부(640)와 리세스 구역(620)을 포함하는 평면 세그먼트(605)를 포함한다. 전자 장치는 리드를 오버몰딩하는 동안 베이스(600)의 내부에 전자 장치의 측면 이동을 한정하는 리세스(620) 내에 위치될 수 있다. 상술된 바와 같이, 또한 전자 장치는 전자 장치의 대응 리세스를 결합하도록 상승 부재를 사용함으로써 제자리에 보유될 수 있다. 인터페이스가 노치부(640)를 통해 접근 가능하고, 따라서 다른 전자 장치와 전기적 연결을 형성하는 것이 가능하도록, 전자 장치는 베이스(600)를 향해 대면하는 인터페이스를 갖고 위치될 수 있다. 이와 달리, 전자 장치가 전자 장치의 양쪽 및/또는 일 단부에 인터페이스를 가지면, 인터페이스는 노치부(640)를 통하여 베이스측으로부터 접근 가능하고, 상술된 바와 같이 인 터페이스가 노출되어 있도록 리드를 형성함으로써 리드측으로부터 접근할 수 있다.
도7a는 삽입 패널(710)을 포함하는 PC 카드(700)의 변경예를 도시한다. PC 카드(700)는 베이스(720), 리드(730), 삽입 패널(710) 및 베이스(720)와 리드(730)에 의해 부분적으로 수납된 전자 장치(740)로부터 형성된다. 리드(730)는 전자 장치(740)의 인터페이스(750)를 노출시키기 위한 개구와 삽입 패널(710)을 위한 개구를 포함한다. 도7b는 선B-B를 따라서 취한 PC 카드(700)의 단면도를 도시한다.
삽입 패널(710)은 레이블링 또는 인쇄에 적당한 하우징[또는 적어도 리드(730)와 대조적인]의 균형에 대조적인 색을 가진 하우징 구역을 제공할 수 있다. 예를 들어, PC 카드(700)는 검은색 열가소성 베이스(720), 리드(730) 및 대조적인 색 위에 인쇄되거나 손으로 씌여질 수 있는 흰색 삽입 패널(710)을 포함할 수 있다. 통상적으로, 대조적인 색 배경(예를 들어, 흰색 배경에 검은색의 레이블)을 가진 레이블을 만드는 것은 리드 위에 바로 흰색 필드를 인쇄하는 것과 흰색 필드의 상부에 텍스트를 인쇄하는 것을 요구한다. 검은 리드 위에 흰색 필드를 인쇄하는 것은 약간의 인쇄 공정이 들고, 추가적인 시간 및 비용이 요구될 수 있다. 복수의 공정 후에, 흰색 필드는 완전히 불투명하지 않거나 상업 규격을 맞추지 못할 수 있다. 또한, 다중 인쇄 공정은 PC 카드 내부에 수납된 약한 전자 장치에 손상을 줄 수 있다.
도8을 참조하면, 베이스(720)의 분해도와 부착된 삽입 패널(710)을 가진 전자 장치(740)가 도시된다. 도2, 도5 및 도6에 참조로 상술된 바와 같이 베이스(720)는 예를 들어 전자 장치를 수용하도록 구성된다. 예시의 목적으로, 도시된 베이스(720)는 도2의 베이스(5)와 유사하다. 전자 장치(740)의 상부면의 표면보다 적은 표면 영역(830)을 가진 삽입 패널(710)은 예를 들어 접착제를 사용하여 전자 장치(740)에 부착될 수 있다. 이와 달리, 삽입 패널(710)의 일부 또는 전부가 베이스(720)의 상부면에 접촉하도록 삽입 플라스틱 패널(710)이 위치될 수 있다.
일 실시예에서, 삽입 패널(710)은 베이스(720)에 형성된 리세스 내에 위치된다. 삽입 패널(710)이 삽입 패널(710)과 베이스(720) 사이의 마찰 끼움을 형성하는 리세스 내에 위치될 수 있도록 리세스가 디자인될 수 있다. 마찰 끼움은 베이스(720)에 대해 위치될 때 삽입 패널(710)의 측면 이동을 제한하고, 삽입 패널(710)은 오버몰딩 공정 동안에 고정 보유된다. 삽입 패널은 예를 들어, 사출 성형 또는 다이 커팅에 의한 종래 기술을 사용하여 미리 제작될 수 있고, 예를 들어, 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리 탄산 에스테르, ABS-폴리 탄산 에스테르, 스티렌, 폴리 스티렌, 아크릴, 나일론, 폴리에스테르등과 같은 열가소성 재료를 포함하는 적당한 재료로부터 형성될 수 있다. 상기 리스트가 전부가 아니고 다른 적당한 재료가 사용될 수 있다. 일 실시예에서 삽입 패널(710)은 대략 21.5cm×20.0cm×1.4mm의 치수를 가진 PC 카드와 사용되기 위해 대략 8mm×12mm×0.1 내지 0.3mm의 치수를 가진다.
오버몰딩 공정 동안에, 차단 메카니즘이 삽입 패널(710)의 상부면(또는 적어도 일 부분)을 넘어 성형되는 것을 방지하는데 사용된다. 일 실시예에서, 리드(730)는 삽입 패널(710)과 동일 평면이다. 오버몰딩 재료는 예를 들어, 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리 탄산 에스테르, ABS-폴리 탄산 에스테르, 스 티렌, 폴리 스티렌, 아크릴, 나일론, 폴리에스테르등과 같은 열가소성 재료를 포함하는 임의의 적당한 재료일 수 있다. 상기 리스트가 전부가 아니고, 다른 적당한 재료가 사용될 수 있다. 베이스(720) 및 삽입 패널(710)에 사용된 재료와 유사한 플라스틱류의 성형 재료로 오버몰딩하는 것은 리드(730) 베이스(720)와 삽입 패널(710) 사이의 향상된 결합을 제공한다. 사출 성형 공정 동안에, 성형 재료는 삽입 패널(710)의 측부(또는 적어도 일부분)뿐만 아니라 베이스(720), 전자 장치(740)의 일부분에 결합한다.
또 다른 실시예에서, 삽입 패널(710)은 리드(730)를 오버몰딩한 후에 PC 카드(700)에 추가된다. 전자 장치(740)를 포함하는 베이스(720)는 오버 몰딩하는 동안에 사출 몰드(400) 내에 위치된다. 차단 메카니즘은 전자 장치(740)의 적어도 일 부분 위로 성형 재료가 축적되는 것을 방지하는데 사용되고, 리세스는 삽입 패널(710)을 수용하도록 구성된 리드에 형성된다. 삽입 패널(710)은 리세스에 삽입되고, 예를 들어, 접착제 또는 마찰 끼움을 사용하여 베이스(720) 또는 전자 장치(740)의 밑에 부착된다.
또 다른 실시예에서, 리드 또는 베이스는 리드 또는 베이스가 삽입 패널을 포함하도록 만들어 질 수 있다. 예를 들어, 삽입 패널은 미리 성형되거나 또는 다이 컷 될 수 있다. 그 후 삽입 패널은 사출 몰드와 삽입 패널을 둘러싸도록 성형된 리드 또는 베이스 내에 배치될 수 있다. 상술된 바와 같이 전자 장치는 리드 또는 베이스 및 오버 몰드된 대응 베이스 또는 리드에 위치될 수 있다. 이와 달리, 그 후 삽입 패널을 포함하는 완성된 리드 또는 베이스는 소닉 용접과 같은 종 래 기술을 사용하여 미리 성형된 대응 베이스 또는 리드에 정합될 수 있다.
로봇식 또는 컴퓨터로 제어된 장치가 베이스에 전자 장치를 위치시키거나, 오버몰딩하기 위해 사출 주형에 베이스를 전달하거나 및/또는 사출 주형으로부터 PC 카드를 제거하는 것과 같은 본 명세서에 상술된 일부의 단계를 수행하는데 사용될 수 있다.
일부의 실시예가 상술되었지만, 다른 수정이 가능하다. 예를 들어, 상술된 기술은 하우징의 하나 이상의 전자 장치를 적어도 부분적으로 수납하는데 사용될 수 있다. 하우징은 직선으로 이루어진 고형물로 구성될 수 있다. 본 명세서에 상술된 기술은 "PC 카드"를 형성하는데 한정되지 않고, 다른 전자 장치를 수납하는데 사용될 수 있다. 본 명세서에 개시된 단계는 다른 순서로 수행될 수 있고, 여전히 바람직한 결과를 달성할 수 있다. 다른 실시예가 다음의 청구 범위의 범주 내에 있을 수 있다.

Claims (51)

  1. 전자 장치를 수납하는 방법이며,
    베이스에 인터페이스를 포함하는 전자 장치를 위치시키는 단계와,
    적어도 상기 베이스의 일부 및 상기 전자 장치의 일부 위로 리드를 오버몰딩하는 단계를 포함하고,
    상기 리드 및 상기 베이스는 전자 장치용 평면 하우징을 포함하고,
    상기 오버몰딩 단계는
    몰드 캐비티 내에 상기 베이스 및 전자 장치를 위치시키는 단계와,
    상기 베이스에 접착하는 열가소성 재료를 사출 성형하는 단계를 포함하며,
    상기 하우징은 상기 전자 장치의 인터페이스에 접근을 제공하는 개구를 포함하며, 상기 인터페이스는 상기 하우징의 상부 또는 하부 표면 중 적어도 하나로부터 리세스된 전자 장치 수납 방법.
  2. 제1항에 있어서, 전자 장치는 얇은 벽의 반도체 장치인 방법.
  3. 삭제
  4. 제1항에 있어서, 전자 장치는 플래쉬 메모리 모듈인 방법.
  5. 제1항에 있어서, 리드를 오버몰딩하기 전에 전자 장치를 베이스에 부착하는 단계를 더 포함하는 방법.
  6. 제1항에 있어서, 베이스에 전자 장치를 위치시키는 단계는 베이스에 형성된 리세스 내에 전자 장치를 위치시키는 단계를 포함하는 방법.
  7. 제1항에 있어서, 베이스는 하나 이상의 상승 부재를 포함하고, 전자 장치는 하나 이상의 대응 리세스를 포함하고, 베이스에 전자 장치를 위치시키는 단계는 하나 이상의 리세스 내에 하나 이상의 상승 부재를 결합하는 단계를 포함하는 방법.
  8. 제1항에 있어서, 리드를 오버몰딩하는 단계는 전자 장치의 인터페이스로의 접근을 제공하도록 리드의 개구를 포함하는 단계를 포함하는 방법.
  9. 제1항에 있어서, 베이스는 전자 장치의 인터페이스로의 접근을 제공하도록 개구를 포함하는 방법.
  10. 제9항에 있어서, 리드를 오버몰딩하는 단계는 전자 장치의 인터페이스로의 제2 접근을 제공하도록 개구를 포함하는 단계를 포함하는 방법.
  11. 제1항에 있어서, 베이스는 소성재료로 형성되는 방법.
  12. 제1항에 있어서, 사출 성형된 열가소성 재료 및 베이스는 냉각 시에 강성의 하우징을 형성하는 방법.
  13. 삭제
  14. 소정 폭 만큼 베이스의 외주로부터 내향으로 걸쳐 있는 에지 부분과,
    상기 에지 부분에 대해 내측인 내측 부분으로 구성되며,
    상기 내측 부분은 겹치지 않는 제1 영역 및 제2 영역을 갖는 베이스와,
    상기 내측 부분의 제1 영역과 접촉하는 전자 장치와,
    적어도 전자 장치 및 베이스의 일부를 덮도록 오버 몰딩된 리드를 포함하며,
    상기 리드는 상기 내측 부분의 제2 영역 및 상기 에지 부분의 표면에 접착되고 에지 부분의 표면은 내측 부분에 실질적으로 평행인 장치.
  15. 제14항에 있어서, 전자 장치는 얇은 벽의 반도체 장치인 장치.
  16. 삭제
  17. 제14항에 있어서, 전자 장치는 플래쉬 메모리 모듈인 장치.
  18. 제14항에 있어서, 전자 장치는 리드를 오버몰딩하기 전에 베이스에 부착되는 장치.
  19. 제14항에 있어서, 베이스는 전자 장치를 수용하도록 구성되는 리세스를 포함하는 장치.
  20. 제14항에 있어서, 베이스는 하나 이상의 상승 부재를 포함하고, 전자 장치는 하나 이상의 대응 리세스를 포함하고, 하나 이상의 상승 부재는 하나 이상의 리세스와 결합하도록 구성되는 장치.
  21. 제14항에 있어서, 리드는 개구를 포함하고,
    전자 장치는 인터페이스를 포함하고,
    인터페이스는 리드의 개구를 통해 접근가능한 장치.
  22. 제14항에 있어서, 베이스는 개구를 포함하고,
    전자 장치는 인터페이스를 포함하고,
    인터페이스는 베이스의 개구를 통해 접근가능한 장치.
  23. 제14항에 있어서, 리드는 개구를 포함하고,
    베이스는 개구를 포함하고,
    전자 장치는 하나 이상의 인터페이스를 포함하고,
    하나 이상의 인터페이스는 베이스의 개구와 리드의 개구를 통해 접근가능한 장치.
  24. 제14항에 있어서, 베이스는 소성재료로 형성되는 장치.
  25. 제14항에 있어서, 리드는 열가소성 재료로 형성되는 장치.
  26. 제25항에 있어서, 열가소성 재료는 아크릴로니트릴 부타디엔 스티렌(ABS)인 장치.
  27. 전자 장치를 수납하는 방법이며,
    베이스에 인터페이스를 갖는 전자 장치를 위치시키는 단계와,
    베이스 및 전자 장치 중 적어도 하나에 패널을 위치시키는 단계와,
    베이스 및 전자 장치의 적어도 일 부분 위로 리드를 오버몰딩하는 단계를 포함하고,
    패널은 베이스의 표면 영역보다 작은 표면 영역을 가지고, 리드 및 베이스는 전자 장치용 하우징을 포함하고, 패널의 상부면은 실질적으로 노출되며,
    상기 오버몰딩 단계는 몰드 캐비티 내에 상기 베이스 및 전자 장치를 위치시키는 단계와,
    베이스에 접착하는 열가소성 재료를 사출 성형하는 단계를 포함하는 전자 장치 수납 방법.
  28. 제27항에 있어서, 패널은 사출 성형으로 형성되는 방법.
  29. 제27항에 있어서, 패널은 소성재료로 형성되는 방법.
  30. 삭제
  31. 제27항에 있어서, 패널을 베이스에 부착하는 단계를 더 포함하는 방법.
  32. 제27항에 있어서, 패널을 전자 장치에 부착하는 단계를 더 포함하는 방법.
  33. 소정 폭 만큼 베이스의 외주로부터 내향으로 걸쳐 있는 에지 부분과,
    상기 에지 부분에 대해 내측인 내측 부분으로 구성되며,
    상기 내측 부분은 겹치지 않는 제1 영역 및 제2 영역을 갖는 베이스와,
    상기 내측 부분의 제1 영역과 접촉하는 전자 장치와,
    베이스 및 전자 장치 중 적어도 하나 위에 위치되며, 베이스의 표면 영역보다 더 작은 표면 영역을 갖는 패널과,
    적어도 전자 장치 및 베이스의 일부를 덮도록 오버 몰드된 리드를 포함하며,
    상기 리드는 상기 내측 부분의 제2 영역 및 상기 에지 부분의 표면에 접착되고 에지 부분의 표면은 내측 부분에 실질적으로 평행이며, 패널의 상부 표면은 실질적으로 노출되어 있는 장치.
  34. 제33항에 있어서, 패널은 사출 성형으로 형성되는 장치.
  35. 제33항에 있어서, 패널은 소성재료로 형성되는 장치.
  36. 삭제
  37. 제33항에 있어서, 패널은 베이스에 부착되는 장치.
  38. 제33항에 있어서, 패널은 전자 장치에 부착되는 장치.
  39. 베이스의 외주의 적어도 일부를 따라 연장하는 상승된 에지 부분과,
    상기 에지 부분에 대해 내측인 내측 부분으로 구성되며,
    상기 내측 부분은 겹치지 않는 제1 영역 및 제2 영역을 갖는 베이스와,
    상기 내측 부분의 제1 영역과 접촉하는 전자 장치와,
    적어도 전자 장치 및 베이스의 일부를 덮도록 오버 몰드된 리드를 포함하며,
    상기 리드는 상기 내측 부분의 제2 영역 및 상기 에지 부분의 표면에 접착되고 에지 부분의 표면은 내측 부분에 실질적으로 평행이며, 상기 리드 및 베이스는 전자 장치를 수납하는 장치.
  40. 제1 표면을 갖는 제1 측면과 제2 표면을 갖는 제2 측면을 가지며, 상기 제1 표면은 상기 제2 표면에 실질적으로 평행이고, 상기 제2 표면은 소정 폭만큼 베이스의 외주로부터 내향으로 걸쳐 있는 에지 부분과 에지부분에 대해 내측인 내측 부분을 포함하며,내측 부분은 겹치지 않는 제1 영역 및 제2 영역을 갖는 평탄한 베이스와,
    상기 내측 부분의 제1 영역과 접촉하는 전자 장치와,
    적어도 전자 장치 및 베이스의 일부를 덮도록 오버 몰딩된 평탄한 리드를 포함하며,
    상기 리드는 외부 측면과 내부 측면을 가지며, 상기 외부 측면은 베이스의 제1 측면에 실질적으로 평행인 외부 표면을 가지며, 상기 내부 측면은 상기 내측 부분의 제2 영역 및 상기 에지 부분의 표면에 접착되고 에지 부분의 표면은 내측 부분에 실질적으로 평행인 장치.
  41. 제40항에 있어서, 상기 베이스의 제1 영역은 전자 장치를 수용하도록 구성된 리세스를 포함하는 장치.
  42. 제41항에 있어서, 상기 리세스는 리드의 오버몰딩 동안에 전자 장치를 제 위치에서 보유하도록 구성된 장치.
  43. 제40항에 있어서, 상기 리드는 개구를 포함하고, 상기 전자 장치는 인터페이스를 포함하고, 상기 인터페이스는 리드의 개구를 통해 접근 가능한 장치.
  44. 전자 장치를 수납하는 방법이며,
    상기 방법은,
    소정 폭 만큼 베이스의 외주로부터 내향으로 걸쳐 있는 에지 부분과 상기 에지 부분에 대해 내측인 내측 부분으로 구성되며, 상기 내측 부분은 겹치지 않는 제1 영역 및 제2 영역을 갖는 베이스를 수용하는 단계와,
    베이스에 상기 내측 부분의 제1 영역과 접촉하는 전자 장치를 위치시키는 단계와,
    적어도 상기 전자 장치 및 베이스의 일부를 덮도록 리드를 오버몰딩하는 단계를 포함하고,
    상기 리드 및 상기 베이스는 전자 장치용 하우징을 포함하고, 상기 리드는 상기 내측 부분의 제2 영역 및 상기 에지 부분의 표면에 접착되고 에지 부분의 표면은 내측 부분에 실질적으로 평행이며,
    상기 오버몰딩 단계는
    몰드 캐비티 내에 상기 베이스 및 전자 장치를 위치시키는 단계와,
    상기 베이스에 접착하는 열가소성 재료를 사출 성형하는 단계를 포함하며,
    상기 하우징은 상기 전자 장치의 인터페이스에 접근을 제공하는 개구를 포함하며, 상기 인터페이스는 상기 하우징의 상부 또는 하부 표면 중 적어도 하나로부터 리세스된 전자 장치 수납 방법.
  45. 제1항에 있어서, 상기 오버몰딩 단계는 상기 전자 장치에 대하여 차단 메카니즘을 위치시키는 단계를 더 포함하며, 상기 차단 메카니즘은 상기 전자 장치를 제 위치에 보유하며 열가소성 재료가 전자 장치의 인터페이스의 일부와 접촉하는 것을 방지하는 전자 장치 수납 방법.
  46. 제1항에 있어서, 사출 성형된 열가소성 재료는 열가소성 재료에 노출된 베이스의 표면층이 녹아서 베이스 및 열가소성 재료가 접착하게 야기시키는 전자 장치 수납 방법.
  47. 제1항에 있어서, 상기 베이스에 전자 장치를 위치시키는 단계는 실질적으로 평면인 상부 및 하부 표면을 갖는 전자 장치를 위치시키는 단계를 포함하며, 상기 전자 장치의 상부 및 하부 표면 중 하나 이상은 인터페이스를 포함하는 전자 장치 수납 방법.
  48. 제1항에 있어서, 상기 오버 몰딩 단계는 전자 장치의 일부를 리드의 표면에서 개구 아래에 노출된 상태로 남기는 전자 장치 수납 방법.
  49. 제1항에 있어서, 상기 오버 몰딩 단계는 상기 리드를 형성하는 열가소성 재료를 사출 성형하기 전에 전자 장치 위에 보호 외형을 형성하도록 저압에서 제1 플라스틱을 사출 성형하는 것을 더 포함하는 전자 장치 수납 방법.
  50. 제27항에 있어서, 상기 패널은 상기 리드에 대하여 대조적인 색의 영역을 갖는 하우징을 제공하는 전자 장치 수납 방법.
  51. 전자 장치를 수납하는 방법이며,
    전자 장치의 인터페이스에 접근을 제공하는 개구를 포함하는 베이스를 형성하는 단계와,
    베이스에 상기 전자 장치를 위치시키는 단계와,
    적어도 상기 베이스의 일부 및 상기 전자 장치의 일부 위로 리드를 오버몰딩하는 단계를 포함하고,
    상기 리드 및 상기 베이스는 전자 장치용 평면 하우징을 포함하고,
    상기 오버몰딩 단계는
    몰드 캐비티 내에 상기 베이스 및 전자 장치를 위치시키는 단계와,
    상기 베이스에 접착하는 열가소성 재료를 사출 성형하는 단계를 포함하며,
    상기 하우징은 상기 전자 장치의 인터페이스에 접근을 제공하는 개구를 포함하며, 상기 인터페이스는 상기 하우징의 상부 또는 하부 표면 중 적어도 하나로부터 리세스된 전자 장치 수납 방법.
KR1020067017413A 2004-01-30 2005-01-27 인서트 몰딩 전자 장치 KR100843795B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/769,738 US7030316B2 (en) 2004-01-30 2004-01-30 Insert molding electronic devices
US10/769,738 2004-01-30

Publications (2)

Publication Number Publication Date
KR20060114025A KR20060114025A (ko) 2006-11-03
KR100843795B1 true KR100843795B1 (ko) 2008-07-03

Family

ID=34808204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017413A KR100843795B1 (ko) 2004-01-30 2005-01-27 인서트 몰딩 전자 장치

Country Status (7)

Country Link
US (2) US7030316B2 (ko)
EP (1) EP1714318A4 (ko)
JP (1) JP2007525834A (ko)
KR (1) KR100843795B1 (ko)
CN (1) CN1914724A (ko)
TW (1) TW200525717A (ko)
WO (1) WO2005074652A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254036B2 (en) * 2004-04-09 2007-08-07 Netlist, Inc. High density memory module using stacked printed circuit boards
US7607221B2 (en) * 2004-11-04 2009-10-27 Piranha Plastics Method of making an electronic device housing
CN1864979A (zh) * 2005-05-10 2006-11-22 刘钦栋 记忆卡封装方法
US7109427B1 (en) * 2005-11-14 2006-09-19 Chor-Ming Ng Two stage molded memory cards
JP2007156738A (ja) * 2005-12-02 2007-06-21 Sony Corp メモリカード
US8690283B2 (en) 2009-10-20 2014-04-08 Sandisk Il Ltd. Method and system for printing graphical content onto a plurality of memory devices and for providing a visually distinguishable memory device
USD628202S1 (en) 2009-10-20 2010-11-30 Sandisk Corporation MicroSD memory card with different color surfaces
USD638431S1 (en) 2009-10-20 2011-05-24 Sandisk Corporation MicroSD memory card with a semi-transparent color surface
CN102104013B (zh) * 2010-11-10 2013-06-12 华为终端有限公司 数据卡的组装方法及数据卡
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
KR101910839B1 (ko) 2011-11-07 2018-10-24 삼성전자주식회사 음향출력부를 구비하는 전자기기
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9099454B2 (en) * 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
EP3805300B1 (en) * 2019-10-11 2022-12-21 SHPP Global Technologies B.V. Polymer-ceramic composite housings and housing components for portable electronic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
JP2907914B2 (ja) * 1989-01-16 1999-06-21 シーメンス、アクチエンゲゼルシヤフト 電気又は電子デバイス又はモジユールの封止方法とパツケージ
JPH0648774Y2 (ja) * 1989-09-21 1994-12-12 沖電気工業株式会社 カード型集積回路、並びにコネクタの端子構造
US5350713A (en) * 1990-12-19 1994-09-27 Vlsi Technology, Inc. Design and sealing method for semiconductor packages
US6665190B2 (en) * 1992-09-16 2003-12-16 James E. Clayton Modular PC card which receives add-in PC card modules
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US5833785A (en) * 1996-08-12 1998-11-10 Great American Gumball Corporation Enclosing a small-format electrical device
US5833903A (en) * 1996-12-10 1998-11-10 Great American Gumball Corporation Injection molding encapsulation for an electronic device directly onto a substrate
DE29708687U1 (de) * 1997-05-15 1997-07-24 Siemens Ag Klebeverbindung
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
JP2000048162A (ja) * 1998-03-17 2000-02-18 Sanyo Electric Co Ltd Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
EP0966184A1 (en) * 1998-06-08 1999-12-22 Molex Incorporated IC card housing and method of manufacture
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
JP3469804B2 (ja) * 1999-02-22 2003-11-25 株式会社コージン Ｉｃのパッケージ成形方法
US6295207B1 (en) * 1999-10-12 2001-09-25 3Com Corporation Retractable and removable extensions with edge plated PCB's in thin-profile electronic devices
JP2001175834A (ja) * 1999-12-17 2001-06-29 Toshiba Corp カード型電子機器およびその製造方法
US6539623B1 (en) * 2000-04-19 2003-04-01 Jerry Chen Multimediacard fabrication method
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
GB0024070D0 (en) * 2000-10-02 2000-11-15 Innavisions Ltd Mpulding apparatus and method
US6632997B2 (en) * 2001-06-13 2003-10-14 Amkor Technology, Inc. Personalized circuit module package and method for packaging circuit modules
JP3665596B2 (ja) * 2001-09-25 2005-06-29 旭電器工業株式会社 メモリーカードの製造方法
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US20050030723A1 (en) * 2003-02-19 2005-02-10 Miks Jeffrey Alan Fully-molded or lidded circuit module assembly having edge-stiffening interlock features
US6779260B1 (en) * 2003-03-28 2004-08-24 Delphi Technologies, Inc. Overmolded electronic package including circuit-carrying substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board

Also Published As

Publication number Publication date
EP1714318A2 (en) 2006-10-25
US7030316B2 (en) 2006-04-18
KR20060114025A (ko) 2006-11-03
WO2005074652A2 (en) 2005-08-18
TW200525717A (en) 2005-08-01
US20050170562A1 (en) 2005-08-04
CN1914724A (zh) 2007-02-14
EP1714318A4 (en) 2008-09-03
JP2007525834A (ja) 2007-09-06
US20050167136A1 (en) 2005-08-04
WO2005074652A3 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100843795B1 (ko) 인서트 몰딩 전자 장치
US8254134B2 (en) Molded memory card with write protection switch assembly
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
US7447037B2 (en) Single chip USB packages by various assembly methods
US7237724B2 (en) Smart card and method for manufacturing a smart card
EP2695715B1 (en) Device module and method of manufacturing the same
US7240847B2 (en) Chip card
US20080173995A1 (en) Memory card and manufacturing method of the same
KR960705474A (ko) 고체의 원-피스(one-piece) 하우징을 지니는 착탈 가능한 컴퓨터 주변 카드 및 그 제조방법(REMOVABLE COMPUTER PERIPHERAL CARDS HAVING A SOLID ONE-PIECE HOUSING AND METHOD OF MANUFCTURING THE SAME)
CA2681665A1 (en) A step card and method for making a step card
US20060255160A1 (en) Memory card, the fabrication thereof and a mobile phone apparatus having a memory card
WO2006052783A2 (en) Electronic device housing
US7440285B2 (en) Electronic device housing
CN100532059C (zh) 用于形成模块化电子器件的方法和装置以及模块化电子器件
US7235423B1 (en) Molded memory card production using carrier strip
JPH09286187A (ja) Ｉｃカード、ｉｃカード製造用中間体およびｉｃカードの製造方法
US10916878B2 (en) Unitary molded USB device
CN1244831A (zh) 转移模塑标准电子插件的方法及其装置
KR20000025755A (ko) 칩 카드
JPH0750719B2 (ja) 薄型製品の樹脂封止方法
JP2002140677A (ja) Ｉｃキャリアとその製造方法
EP0954425A1 (en) Method for transfer molding standard electronic packages and apparatus formed thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee