KR100843405B1 - 디지털 방송 수신기 및 수신 방법 - Google Patents

디지털 방송 수신기 및 수신 방법 Download PDF

Info

Publication number
KR100843405B1
KR100843405B1 KR1020070087556A KR20070087556A KR100843405B1 KR 100843405 B1 KR100843405 B1 KR 100843405B1 KR 1020070087556 A KR1020070087556 A KR 1020070087556A KR 20070087556 A KR20070087556 A KR 20070087556A KR 100843405 B1 KR100843405 B1 KR 100843405B1
Authority
KR
South Korea
Prior art keywords
transport stream
mpeg2
stored
format data
memory unit
Prior art date
Application number
KR1020070087556A
Other languages
English (en)
Inventor
김민규
류제혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070087556A priority Critical patent/KR100843405B1/ko
Application granted granted Critical
Publication of KR100843405B1 publication Critical patent/KR100843405B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S116/00—Signals and indicators
    • Y10S116/29—TV tuner

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

안테나에서 수신된 디지털 방송 신호로부터 디지털 형태의 엠펙2 - 트랜스포트 스트림을 생성하는 복조부; 상기 복조부에서 생성된 엠펙2 - 트랜스포트 스트림을 순차적으로 저장하며, 상기 저장된 엠펙2 - 트랜스포트 스트림의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제1 메모리부; 상기 제1 메모리부에서 출력되는 엠펙2 - 트랜스포트 스트림을 역다중화하는 역다중화부; 상기 역다중화된 엠펙2 - 트랜스포트 스트림을 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제2 메모리부; 및 상기 제2 메모리부에서 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림을 외부 재생장치로 출력하는 출력 인터페이스부를 포함하는 디지털 방송 수신기가 개시된다.
엠펙2(MPEG2), 트랜스포트 스트림(Transport Stream: TS), 역다중화(DEMUX)

Description

디지털 방송 수신기 및 수신 방법{RECEIVER AND RECEIVING METHOD FOR DIGITAL BROADCASTING}
본 발명은 디지털 방송을 수신하기 위한 수신기 및 수신 방법에 관한 것으로, 더욱 상세하게는 엠펙2(MPEG 2) - 트랜스포트 스트림(Transport Stream: TS) 형식 데이터를 역 다중화하기 위한 역다중화기(DEMUX)를 내장하는 디지털 방송을 수신하기 위한 수신기 및 그에 의한 수신 방법에 관한 것이다.
일반적으로, 디지털 방송은 트랜스포트 스트림(이하, "TS"라고도 함) 방식을 이용하여 구현된다. 이 TS 방식은 오류 정정 부호를 사용하여 오디오/비디오 흐름을 패킷 단위로 다중화하여 전송할 수 있는 방법으로서, 엠펙2(MPEG 2) 표준 규격을 통한 데이터의 전송에 사용된다. 즉, TS 방식은 전송 오류나 데이터 손실 등이 일어날 수 있는 방송 채널인 디지털 지상파 방송이나 위성을 통한 디지털 텔레비전 방송에 유용하게 적용될 수 있다. 통상, 비디오 및 오디오 데이터의 패킷화 기본 스트림(PES)은 트랜스포트 스트림으로 다중화되기 전에 각 정보열의 고유 번호와 복호 시 동기를 위한 시간 정보들을 가지고 있으며 다중화 시 공통의 기준 시간으 로 보정되어 트랜스포트 스트림을 생성하게 된다. 이 트랜스포트 스트림의 구조는 188바이트의 고정길이를 가지며, 헤더와 가변 길이 헤더, 유효 데이터들로 구성되어 있는데 더욱 상세한 구문은 ITU-T Rec. H. 220.0, ISO/IEC JTC1 13818-1에서 정의하고 있다.
종래의 TS 방식을 이용한 디지털 방송 수신기는 도 1에 도시된 것과 같이, 디지털 방송 신호를 수신하는 안테나(11)와, 안테나(11)로부터 수신된 디지털 방송 신호를 다운컨버팅하는 RF 처리를 수행하는 RF 처리부(12)와, RF 처리된 디지털 방송 신호를 복조하여 디지털 형태의 엠펙2-트랜스포트 스트림을 생성하는 복조부(13)와, 상기 엠펙2-트랜스포트 스트림을 입력받는 인터페이스부(141), 입력된 엠펙2-트랜스포트 스트림을 저장하였다가 저장된 순서대로 출력하는 FIFO(First Input First Output) 버퍼(142), FIFO 버퍼(142)에서 출력되는 엠펙2-트랜스포트 스트림을 외부로 출력하기 위한 USB 제어부(143)와 USB 포트(144)를 포함하는 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array: FPGA)로 이루어진다.
이러한 종래의 디지털 방송 수신기는 역다중화기(Demux)를 포함하고 있지 않으므로, 방송 데이터를 검증하기 위해서는 엠펙2-트랜스포트 스트림을 역다중화할 수 있는 역다중화기(151)을 포함하는 PC와 같은 외부 장치(15)에 전달되어, 역다중화기(151)를 통해 엠펙2-트랜스포트 스트림을 IP 디캡슐레이션(Decapsulation)한 후 H.264 디코더가 내장된 플레이어를 통해 재생되어야 하였다.
따라서, 종래의 디지털 방송 수신기를 사용하는 경우 반드시 역다중화기를 구비한 외부기기에서만 디지털 방송의 시청이 가능한 단점이 있으며, 역다중화기를 내장할 수 있는 구성 및 알고리즘이 개발되지 못하고 있는 실정이다.
본 발명은 디코더를 내장한 방송 재생 프로그램에 의해 디지털 방송이 직접 재생될 수 있도록 디지털 방송에 사용되는 엠펙2-트랜스포트 스트림을 역 다중화할 수 있는 역다중화기를 내장한 디지털 방송을 수신하기 위한 수신기 및 그에 의한 수신 방법을 제공하고자 한다.
상기 과제를 달성하기 위한 기술적 구성으로서 본 발명은,
안테나에서 수신된 디지털 방송 신호로부터 디지털 형태의 엠펙2 - 트랜스포트 스트림 형식 데이터를 생성하는 복조부;
상기 복조부에서 생성된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제1 메모리부;
상기 제1 메모리부에서 출력되는 엠펙2 - 트랜스포트 스트림 형식 데이터를 역다중화하는 역다중화부;
상기 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제2 메모리부; 및
상기 제2 메모리부에서 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림 형 식 데이터를 외부 재생장치로 출력하는 출력 인터페이스부
를 포함하는 디지털 방송 수신기를 제공한다.
바람직하게, 상기 역다중화부는 상기 디지털 방송 수신기가 적용되는 장치의 중앙 프로세서 유닛에 포함될 수 있다.
이 경우, 상기 중앙 프로세서 유닛은, 상기 역다중화부로부터 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 상기 제2 메모리부로 출력하는 내장 버퍼를 더 포함하는 것이 바람직하다.
바람직하게, 상기 출력 인터페이스부는, USB(Universal Serial Bus), SPI(Serial Peripheral Interface) 및 SDIO(Secure Digital Input Output)으로 구성된 그룹으로부터 선택된 하나로 구현될 수 있다.
상기 과제를 달성하기 위한 다른 기술적 구성으로서 본 발명은,
안테나에서 수신된 디지털 방송 신호를 복조하여 디지털 형태의 엠펙2 - 트랜스포트 스트림 형식 데이터를 생성하는 단계;
상기 생성된 엠펙2 - 트랜스포트 스트림 형식 데이터를 제1 메모리부에 순차적으로 저장하며, 상기 제1 메모리부에 저장된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 단계;
상기 제1 메모리부에서 출력되는 엠펙2 - 트랜스포트 스트림 형식 데이터를 역다중화하는 단계;
상기 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 제2 메모리부에 순차적으로 저장하며, 상기 제2 메모리부에 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 외부 재생장치로 출력하는 단계
를 포함하는 디지털 방송 수신방법을 제공한다.
본 발명에 따르면, 본 발명은 디코더를 내장한 방송 재생 프로그램에 의해 디지털 방송이 직접 재생될 수 있도록 디지털 방송에 사용되는 엠펙2 - 트랜스포트 스트림 형식 데이터를 역다중화할 수 있는 역다중화기를 내장한 디지털 방송을 수신하기 위한 수신기 및 그에 의한 수신 방법을 제공하고자 한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소 들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 2는 본 발명의 일실시형태에 따른 디지털 방송 수신기의 블록구성도이다. 도 2를 참조하면, 본 발명의 일실시형태에 따른 디지털 방송 수신기는, 안테나(21)에서 수신된 디지털 방송 신호로부터 디지털 형태의 엠펙2 - 트랜스포트 스트림 형식 데이터를 생성하는 복조부(23)와, 상기 복조부(23)에서 생성된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제1 메모리부(243)와, 상기 제1 메모리부(243)에서 출력되는 엠펙2 - 트랜스포트 스트림 형식 데이터를 역다중화(demux)하는 역다중화부(251)와, 상기 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제2 메모리부(245) 및 상기 제2 메모리부(245)에서 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 외부 재생장치로 출력하는 출력 인터페이스부(246)을 포함하여 구성된다.
상기 제1, 2 메모리부(243, 245)와, 상기 출력 인터페이스부(246)는 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array: FPGA, 이하, 'FPGA'라고도 함)(24)에 포함될 수 있다. 상기 FPGA(24)는 상기 제1, 2 메모리부(243, 245)와 상기 출력 인터페이스부(246) 이외에도 복조부(23)로부터 TS 형식 데이터를 입 력하기 위한 입력 인터페이스부(241)와, 상기 제1, 2 메모리부(243, 245)의 데이터 입출력을 제어하기 위한 메모리 제어부와, 상기 역다중화부(251)와의 데이터 교환을 제어하기 위한 호스트 포트 인터페이스(Host Port Interface: HPI) 제어부(244)를 더 포함할 수 있다.
본 발명의 일실시형태에 따른 디지털 방송 수신기는, 안테나로부터 수신된 디지털 방송 신호를 RF 처리하여 기저대역으로 다운컨버팅하는 RF 처리부(22)를 더 포함할 수 있다.
본 발명의 일실시형태에서, 상기 복조부(23)는 안테나로부터 수신된 디지털 방송 신호(또는 RF 처리부(22)에서 다운컨버팅된 디지털 방송 신호)를 복조하여, 디지털 방송에 적용된 엠펙2 - 트랜스포트 스트림(TS) 형식 데이터를 추출해낸다.
상기 제1 메모리부(243)는 상기 복조부(23)에서 추출된 엠펙2 - TS 형식 데이터를 순차적으로 저장한다. 상기 복조부(23)에서 추출된 엠펙2 - TS 형식 데이터는 FPGA를 구성하는 입력 인터페이스부(241) 및 메모리 제어부(242)를 통해 제1 메모리부(243)에 저장될 수 있다. 상기 제1 메모리부(243)는 엠펙2 - TS 형식 데이터를 입력되는 순서대로 순차 저장하며, 상기 저장된 데이터의 크기가 사전 설정된 임계치보다 커지면 저장된 순서대로 엠펙2 - TS 형식 데이터를 출력한다. 상기 제1 메모리부(243)의 입출력 제어는 메모리 제어부(242)에 의해 수행될 수 있다.
상기 역다중화부(251)는 상기 제1 메모리부(243)에서 출력되는 엠펙2 - TS 형식 데이터를 역다중화하여 IP 디캡슐레이션(Decapsulation)한다. 상기 제1 메모리부(243)에서 출력되는 엠펙2 - TS 형식 데이터는 메모리 제어부(242) 및 HPI 제어부(244)를 통해 상기 역다중화부(251)에 전달된다. 상기 역다중퐈부(251)에 의해 역다중화된 엠펙2 - TS 형식 데이터는 H.264 디코더가 내장된 재생 프로그램에 의해 재생될 수 있는 데이터이다.
상기 역다중화부(251)는 본 발명의 디지털 방송 수신기가 적용되는 장치의 중앙 프로세서 유닛(CPU)(25)에 포함되는 것이 바람직하다. 예를 들어, 상기 디지털 방송 수신기가 적용되는 장치로는 노트북 PC, 휴대 전화기, 휴대용 멀티미디어 재생장치(Portable Multimedia Player: PMP) 등일 수 있으며, 상기 역다중화부(251)는 이 노트북 PC, 휴대 전화기, PMP에 사용되는 CPU의 일부영역에 이식된 형태로 구현될 수 있다. 상기 CPU(25)는 통상적으로 데이터의 입출력에 사용되는 내장 버퍼(미도시)를 포함할 수 있으며, 상기 역다중화부(251)로부터 출력되는 역다중화된 엠펙2 - TS 형식 데이터는 상기 내장버퍼에 순차적으로 저장된 후 상기 내장버퍼에 저장된 엠펙2 - TS 형식 데이터의 용량이 사전 설정된 임계값 이상되는 경우, 상기 내장버퍼에서 상기 제2 메모리부(245)로 출력될 수 있다.
상기 제2 메모리부(245)는 상기 역다중화부(251)에 의해 역다중화된 엠펙2 - TS 형식 데이터를 입력되는 순서대로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상이 되면 저장된 순서대로 출력한다. 상기 역다중화된 엠펙2 - TS 형식 데이터는 상기 역다중화부(251)에서 HPI 제어부(244) 및 메모리 제어부(242)를 통해 제2 메모리부(245)에 전달된다. 또한, 제2 메모리부(245)에 저장된 역다중화된 엠펙2- TS 형식 데이터는 메모리 제어부(242)를 통해 출력되며, 출력 인터페이스부(246)로 전달된다.
상기 출력 인터페이스부(246)은 제2 메모리부(245)에 저장된 역다중화된 엠펙2 - TS 형식 데이터를 입력받아 이를 외부의 재생장치(26)로 전달한다. 도 2에 도시된 실시형태에서, 상기 출력 인터페이스부(246)은 상기 역다중화된 엠펙2 - TS 형식 데이터를 PC에 전달하기에 적절한 USB(Universal Serial Bus)의 예를 설명하고 있으나, PC 이외의 재생장치가 내장된 단말기(예를 들어, PMP 또는 휴대 전화기)에는 SPI(Serial Peripheral Interface) 또는 SDIO(Secure Digital Input Output) 등이 적용될 수 있다.
상기 USB로 구현된 출력 인터페이스부(246)는 USB 제어부(2461)와 USB 포트(2462)로 이루어질 수 있으며, USB 제어부(2461)는 USB 포트(2462)를 통한 데이터의 입출력(본 발명에서는 출력)을 제어한다. USB 포트(246)와 연결된 재생장치(26), 예를 들어 PC는 USB 포트에서 출력되는 데이터를 파일 형식으로 저장하고, H.264 디코더가 내장된 재생 프로그램을 통해 이 저장된 파일을 재생할 수 있다.
이하, 본 발명의 작용에 대해 첨부도면을 참조하여 더욱 상세하게 설명한다.
도 3은 본 발명의 일실시형태에 따른 디지털 방송 수신기의 동작을 구성요소별로 도시한 플로우차트이다. 도 3은 각 구성요소를 점선으로 구분하고 있으며, 이 구분에 의해 좌측에 도시된 플로우차트는 FPGA 내의 제1, 2 메모리의 동작을 도시하고 있으며, 가운데 도시된 플로우차트는 역다중화기를 포함하는 중앙 처리 유닛(CPU)의 동작을 도시하고 있으며, 우측에 도시된 플로우차트는 출력 인터페이스부(예를 들어, USB) 및 재생장치의 동작을 도시하고 있다.
도 2 및 도 3을 참조하면, 먼저 안테나(21)로부터 디지털 방송 신호가 수신되면 RF 처리부(22)는 이 디지털 방송 신호를 다운컨버팅하여 기저대역으로 변환하고, 이어 복조부(23)에서 RF 처리된 디지털 방송 신호로부터 엠펙2 - 트랜스포트 스트림(TS) 형식의 데이터를 생성한 후 FPGA(24)의 입력 인터페이스부(241)로 전달하면, 메모리 제어부(242)는 제1 메모리부(243)를 활성화하여 제1 메모리부(242)에 엠펙2 - TS 형식의 데이터를 저장한다(S11).
이어, 제1 메모리부(242)에 저장되는 엠펙2 - TS 형식 데이터의 용량이 사전 설정된 임계치와 같은지 판단하고(S12), 상기 제1 메모리부(242)에 저장된 엠펙2 - TS 형식 데이터의 용량이 사전 설정된 임계치 이상이 되면, FPGA(24)는 CPU(25)에 연결된 인터럽트를 하이(High)로 만든다(S13). 인터럽트 대기 상태(S31)에 있던 CPU(25)는, 인터럽트가 하이가 되면(S33), 인터럽트 클리어(Clear) 신호를 생성하여 FPGA(24)로 전달하고(S33), 인터럽트 클러어 신호를 CPU(25)부터 수신한 FPGA(24)는 인터럽트를 로우(Low)로 만들고, 제1 메모리부를 엑세스 가능 상태로 설정하여 CPU(25)가 제1 메모리부(243)를 읽어들일 수 있는 상태로 만든다. 이어, CPU(25)는 제1 메모리(243)에 저장되어 있는 엠펙2 - TS 형식 데이터를 저장된 순서대로 읽어들인다.
이어, CPU(25)의 역다중화부(251)에서는 제1 메모리(243)로부터 읽어들인 엠펙2 - TS 형식 데이터에 대한 역다중화를 수행하고(S35), 역다중화된 엠펙2 - TS 형식 데이터를 내장버퍼(미도시)에 순차적으로 저장한다(S36). 내장버퍼에 저장된 역다중화된 엠펙2 - TS 형식 데이터의 크기가 사전 설정된 임계치보다 커진 것으로 판단되면(S37), 제2 메모리부(245)에 내장버퍼에 저장된 역다중화된 엠펙2 - TS 형식 데이터를 저장된 순서대로 기록한다.
이어, CPU(25)에 의한 기록이 시작되면, 수신 대기 상태(S21)에 있던 제2 메모리부(245)에는 내장버퍼에 저장되었던 역다중화된 엠펙2 - TS 형식 데이터가 저장되고, 저장되는 역다중화된 엠펙2 - TS 형식 데이터의 용량을 판단하여(S22), 저장된 용량이 사전 설정된 임계치 이상이 되면 FPGA(24)는 USB Ack를 1로 설정한다(S23).
USB Ack를 대기하고 있던 USB 제어부(2461)는 상기 FPGA(24)에 의한 USB Ack를 수신하면(S42), 제2 메모리부(245)에 저장된 역다중화된 엠펙2 - TS 형식 데이터를 저장된 순서대로 읽어들이고, 이를 USB 포트(2462)를 통해 외부 재생 장치(26)로 전달한다. 이 때, 제2 메모리부(245)는 USB 제어부(2461)에 의해 저장된 역다중화된 엠펙2 - TS 형식 데이터를 모두 읽어들여졌는지를 판단하고(S24) USB 제어부(2461)에 의해 저장된 전체 데이터가 읽어들여진 경우 USB Ack를 0으로 다시 설정한다(S25).
한편, 재생장치(26)는 읽어들인 역다중화된 엠펙2 - TS 형식 데이터를 파일 형태로 저장하고(S44), 이 저장된 파일을 H.264 디코더가 내장된 재생 프로그램을 통해 재생함(S45)으로써 디지털 방송 수신 및 검증이 이루어질 수 있다.
이상과 같이, 본 발명에 의한 디지털 방송 수신기는 엠펙2 - TS 형식 데이터를 역다중화하기 위한 역다중화기를 포함함으로써, 역다중화기를 포함하지 않는 외부 재생장치를 통해서도 직접 디지털 방송 수신이 가능하게 한다. 또한, 엠펙2 - TS 형식 데이터를 수신하고 이를 역다중화하여 인터페이스를 통해 출력하는 과정에서 버퍼 역할을 하는 충분한 메모리부를 구비함으로써 방송 데이터의 손실을 최소화할 수 있다. 또한, 복조부로부터 입력되는 엠펙2 - TS 형식 데이터와 역다중화기에 의해 역다중화된 엠펙2 - TS 형식 데이터를 저장하는 메모리부를 각각 별도로 구비함으로써 데이터들이 서로 겹쳐쓰기(overwrite) 되는 것을 방지할 수 있다.
도 1은 종래의 디지털 방송 수신기를 도시한 블록 구성도이다.
도 2는 본 발명의 일실시형태에 따른 디지털 방송 수신기를 도시한 블록 구성도이다.
도 3은 본 발명의 일실시형태에 따른 디지털 방송 수신기의 동작을 구성요소별로 도시한 플로우차트이다.
*도면의 주요부분에 대한 부호의 설명*
21: 안테나 22: RF 처리부
23: 복조부 24: FPGA
241: 입력 인터페이스부 242: 메모리 제어부
243: 제1 메모리부 244: HPI 제어부
245: 제2 메모리부 246: 출력 인터페이스부
2461: USB 제어부 2462: USB 포트
25: 중앙 처리 유닛 251: 역다중화부
26: 외부 재생장치

Claims (5)

  1. 안테나에서 수신된 디지털 방송 신호로부터 디지털 형태의 엠펙2 - 트랜스포트 스트림 형식 데이터를 생성하는 복조부;
    상기 복조부에서 생성된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제1 메모리부;
    상기 제1 메모리부에서 출력되는 엠펙2 - 트랜스포트 스트림 형식 데이터를 역다중화하는 역다중화부;
    상기 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 제2 메모리부; 및
    상기 제2 메모리부에서 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 외부 재생장치로 출력하는 출력 인터페이스부
    를 포함하는 디지털 방송 수신기.
  2. 제1항에 있어서, 상기 역다중화부는,
    상기 디지털 방송 수신기가 적용되는 장치의 중앙 프로세서 유닛에 포함되는 것을 특징으로 하는 디지털 방송 수신기.
  3. 제2항에 있어서, 상기 중앙 프로세서 유닛은,
    상기 역다중화부로부터 출력되는 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터를 순차적으로 저장하며, 상기 저장된 역다중화된 엠펙2 - 트랜스포트 스트림 형식 데이터의 용량이 사전 설정된 임계값 이상인 경우 상기 제2 메모리부로 출력하는 내장 버퍼를 더 포함하는 것을 특징으로 하는 디지털 방송 수신기.
  4. 제1항에 있어서, 상기 출력 인터페이스부는,
    USB(Universal Serial Bus), SPI(Serial Peripheral Interface) 및 SDIO(Secure Digital Input Output) 중 하나인 것을 특징으로 하는 디지털 방송 수신기.
  5. 안테나에서 수신된 디지털 방송 신호를 복조하여 디지털 형태의 엠펙2 - 트랜스포트 스트림을 생성하는 단계;
    상기 생성된 엠펙2 - 트랜스포트 스트림을 제1 메모리부에 순차적으로 저장하며, 상기 제1 메모리부에 저장된 엠펙2 - 트랜스포트 스트림의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 출력하는 단계;
    상기 제1 메모리부에서 출력되는 엠펙2 - 트랜스포트 스트림을 역다중화하는 단계;
    상기 역다중화된 엠펙2 - 트랜스포트 스트림을 제2 메모리부에 순차적으로 저장하며, 상기 제2 메모리부에 저장된 역다중화된 엠펙2 - 트랜스포트 스트림의 용량이 사전 설정된 임계값 이상인 경우 저장된 순서대로 외부 재생장치로 출력하는 단계
    를 포함하는 디지털 방송 수신방법.
KR1020070087556A 2007-08-30 2007-08-30 디지털 방송 수신기 및 수신 방법 KR100843405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087556A KR100843405B1 (ko) 2007-08-30 2007-08-30 디지털 방송 수신기 및 수신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087556A KR100843405B1 (ko) 2007-08-30 2007-08-30 디지털 방송 수신기 및 수신 방법

Publications (1)

Publication Number Publication Date
KR100843405B1 true KR100843405B1 (ko) 2008-07-03

Family

ID=39823591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087556A KR100843405B1 (ko) 2007-08-30 2007-08-30 디지털 방송 수신기 및 수신 방법

Country Status (1)

Country Link
KR (1) KR100843405B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033450A (ko) * 1997-10-24 1999-05-15 전주범 디지탈방송 수신기에 있어서 방송신호 저장 및 재생장치와 그방법
KR20000033737A (ko) * 1998-11-25 2000-06-15 전주범 디지탈 위성 방송 수신기의 인터페이스 장치
KR20070027142A (ko) * 2005-08-29 2007-03-09 엘지전자 주식회사 다른 형식의 복수개의 압축 포맷 데이터를 저장하는영상기기 및 그 제어방법
KR20070037230A (ko) * 2005-09-30 2007-04-04 엘지전자 주식회사 피브이알로부터 외부 멀티미디어 장치로의 실시간 방송신호저장방법 및 그 방법을 이용한 피브알

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990033450A (ko) * 1997-10-24 1999-05-15 전주범 디지탈방송 수신기에 있어서 방송신호 저장 및 재생장치와 그방법
KR20000033737A (ko) * 1998-11-25 2000-06-15 전주범 디지탈 위성 방송 수신기의 인터페이스 장치
KR20070027142A (ko) * 2005-08-29 2007-03-09 엘지전자 주식회사 다른 형식의 복수개의 압축 포맷 데이터를 저장하는영상기기 및 그 제어방법
KR20070037230A (ko) * 2005-09-30 2007-04-04 엘지전자 주식회사 피브이알로부터 외부 멀티미디어 장치로의 실시간 방송신호저장방법 및 그 방법을 이용한 피브알

Similar Documents

Publication Publication Date Title
US6970482B2 (en) Apparatus and method for demultiplexing of transport stream
JP3305183B2 (ja) ディジタル放送受信端末装置
KR101204513B1 (ko) 디지털 멀티미디어 재생 장치 및 디지털 멀티미디어 재생장치에서 디지털 멀티미디어 방송을 제공하는 방법
US20060230322A1 (en) Content processing device
WO2013061525A1 (ja) 放送受信装置、再生装置、放送通信システム、放送受信方法、再生方法およびプログラム
WO2010116588A1 (ja) デジタルテレビ放送再生装置およびその再生方法
US7969972B2 (en) System for receiving packet stream
JP2010109529A (ja) 多重化制御装置
US8861519B2 (en) Data filtering apparatus and data filtering method
US8032910B2 (en) System for receiving transport streams
US20080225942A1 (en) Contents reproducing apparatus
JP4002002B2 (ja) デマルチプレクサ装置及びデマルチプレクス方法
JP2009182426A (ja) 表示制御装置及び表示制御方法
JP4477056B2 (ja) 受信装置および受信方法
KR100843405B1 (ko) 디지털 방송 수신기 및 수신 방법
JP3769477B2 (ja) 多重分離回路
JP2002325230A (ja) データ記録装置及び方法、データ再生装置及び方法
JP4604395B2 (ja) データ処理装置
EP1175086A1 (en) Network storage device including a demultiplexer
US8290335B2 (en) Method and apparatus for recording transport stream
US20090123132A1 (en) Apparatus and method for recording broadcasting data
JP2006352721A (ja) 受信装置
US20120106916A1 (en) Device and method for receiving video data packets
JP3716836B2 (ja) 電子機器及び信号処理方法
JP2003037794A (ja) デジタル放送受信再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110414

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee