KR100840006B1 - 유기 ｔｆｔ를 위한 정렬 폴리머 - Google Patents

유기 ｔｆｔ를 위한 정렬 폴리머 Download PDF

Info

Publication number
KR100840006B1
KR100840006B1 KR1020017016467A KR20017016467A KR100840006B1 KR 100840006 B1 KR100840006 B1 KR 100840006B1 KR 1020017016467 A KR1020017016467 A KR 1020017016467A KR 20017016467 A KR20017016467 A KR 20017016467A KR 100840006 B1 KR100840006 B1 KR 100840006B1
Authority
KR
South Korea
Prior art keywords
polymer
layer
alignment
electrode
transistor
Prior art date
Application number
KR1020017016467A
Other languages
English (en)
Other versions
KR20020066370A (ko
Inventor
시링하우스헤닝
프렌드리차드헨리
윌슨리차드존
Original Assignee
캠브리지 엔터프라이즈 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 엔터프라이즈 리미티드 filed Critical 캠브리지 엔터프라이즈 리미티드
Publication of KR20020066370A publication Critical patent/KR20020066370A/ko
Application granted granted Critical
Publication of KR100840006B1 publication Critical patent/KR100840006B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K19/00—Liquid crystal materials
    • C09K19/04—Liquid crystal materials characterised by the chemical structure of the liquid crystal components, e.g. by a specific unit
    • C09K19/38—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/624—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing six or more rings

Abstract

폴리머를 포함하는 반도체 활성층을 가지는 전자 디바이스를 형성하는 방법이 개시되며, 이 방법은 폴리머를 액정 상태가 되게 함으로써 폴리머의 체인들을 서로 평행하게 정렬하는 단계를 포함한다.
폴리머, 반도체 활성층, 액정 상태, 정렬층, 폴리머 체인, 탑-게이트

Description

유기 ＴＦＴ를 위한 정렬 폴리머{ALIGNED POLYMERS FOR AN ORGANIC TFT}
본 발명은 정렬 폴리머들에 관한 것으로서, 특히 폴리머 박막 트랜지스터들과 같은 디바이스들에서 이용하기에 적합한 정렬 폴리머 및 이러한 폴리머를 정렬하는 방법에 관한 것이다. 상기 정렬 폴리머들은 바람직하게는 실질적으로 평행 정렬된 액정 공액 폴리머이다.
반도체 결합 폴리머 전계 효과 트랜지스터(FET)들은 유동적 플라스틱 기판상에서의 용액 처리를 기반으로 한 집적 논리 회로(씨.드러리 등, APL 73, 108(1998))와 광전자 디바이스(에이치.시링하우스 등, 사이언스(Science) 280, 1741 (1998))의 주요 구성소자들로서의 가능한 어플리케이션들을 구비한다.
일부 폴리머들에서, 랑무이르 블로제(langmuir-Blodgett: LB) 적층 (알. 실러로바, 화학 석사, 10, 2284(1998)), 신장(stretch) 정렬(디.브래들리, 제이. 물리, 디(D) 20, 1389(1987)), 또는 결합 폴리머 필름의 연마(엠.하마구치, 등 응용 물리 레터 67,3381 (1995))와 같은 처리 기술들을 사용하여 박막에 상기 폴리머 체인들의 단축 정렬을 유도하는 것이 가능한 것으로 알려져 있다. 폴리머 FET 디바이스는 신장 정렬(피.디렉레프, 등, 고체 통신 82, 317(1992)) 및 LB 적층(제이.팔로하니모 등, 얇은 고체막 210/211, 283(1992))에 의해 제조된 단축 정렬 폴리머 필름으로 제조되어 왔다. 그러나, 이러한 연구에서 전계 효과 이동도는 매우 낮다(<10-5 ㎠/Vs).
얇은 폴리머 필름에서 국부적인 질서는 자기-조직에 대한 일부 폴리머들의 경향성을 이용함으로써 성취될 수 있다. 라멜라-형 질서 구조가 굳은 주요 체인과 유동면 체인의 위상적 분리에 의해 형성되는 폴리-3-헥실시오펜(poly-3-hexylthiophene:P3HT)가 그 예이다. 적절한 적층 기술과 상기 기판의 화학적 변형을 사용함으로써, 기판 표면에 관하여 상기 폴리머의 바람직한 방향성을 지닌 질서영역의 폴리머를 유도하는 것이 가능하다. 현재, P3HT는 폴리머 FET에 대하여 0.05-0.1㎠/Vs의 가장 빠른 것으로 알려진 전계 효과 이동도를 야기한다(에이치.시링하우스 등, 사이언스 280, 1741(1998)). 이러한 알려진 디바이스에서 상기 필름의 평면에서의 상기 폴리머 체인의 바람직한 단축 정렬은 없다.
일부 결합 폴리머들과 작은 분자들은 액정(liquid-crystalline: LC) 상태를 나타낸다. 정의에 의하면, 액정 상태는 분자들이 공간적으로 바람직한 방위를 갖는 물질의 상태이다. 이러한 정렬은 일반적으로 디렉터(director)라 불리는 벡터에 관한 정렬인 것으로 간주된다. 고체 결정 상태와 달리, LC 상태에서의 분자의 위치는 적어도 한 방향으로 임의적으로 분포된다. 방향성 및 잔류 위치 질서의 형태에 의존하여 네마틱(nematic) 상태, 콜레스테릭 상태 및 스메틱(smetic) LC 상태 간을 구별한다. 상기 네마틱 상태는 장거리 방향 질서(orientational order)를 구비하고 위치 질서(positional order)를 구비하지 않는다. 스메틱 상태는 2-차원(2D) 층상 구조를 특징으로 하고, 상기 구조에서 상기 분자들이 정규 층들에 관하여, 상기 2D 층들에서의 위치 질서가 아니거나 위치 질서의 감소된 각도에 관하여 상기 분자의 일정한 방향성을 구비한 층들의 스택으로 자기-조합한다. LC 상태는 현저한 비등방성 형태를 구비한 폴리머/분자들에서 주로 발생한다. 결합 LC 폴리머들의 예들은 경질-막대(rigid-rod) 결합 백본 및 짧은 유연성 측면 체인(short flexible side chains), 일명 모상-막대 또는 경질-막대 폴리머들을 구비한 주요-체인 폴리머이다. 폴리-알킬-플루오렌(poly-aklyl-fluorenes)(엠.그렐, 등. 응용 수학, 9, 798(1998)) 또는 사다리형 폴리-파라페닐렌(poly-paraphenylenes)(유.셔프 등, 마크로몰, 화학, 래피드, 통신 12.489(1991))이 그 예들이다. LC 폴리머의 다른 형태는 상기 측면 체인 내에 유동 비-결합 백본 및 경질 결합 유닛들을 구비한 측면-체인 폴리머들이다.
특수 분류의 액정 유기 분자들은 헥사벤조코로네네즈 (hexabenzocoronenes) (HBC)(피.허위그 등, 향상된 물질, 8, 510(1996)) 또는 트라이페닐렌(triphenylenes) (디.아담 등, 네이처 371, 141 (1994))와 같은 경질 2D 결합 코어 및 유동 측면 체인들을 구비한 디스크-형태 분자들이다. 이러한 분자들은 소위 디스크형 준결정상을 형성하는 경향이 있고, 상기 준결정상에서 1-차원 컬럼은 디스크-형태 결합 코어들의 π-π 스택킹에 의해 형성된다(도 8).
LC 상태는 비희석 유기 물질(굴열성 상태)로 증가된 온도에서 또는 만약 상기 유기 물질이 용액에서 충분히 높은 농도(액방성 상태)로 용해되면 야기된다(예를 들면 에이.엠 도날드, 에이.에이치.윈들, 액정 폴리머, 캠브리지 고체 과학 시 리즈, 에드.알.더블유.칸, 이.에이.다비즈, 이.엠.와드, 캠브리지 대학 출판부, 캠브리지, 영국(1992)).
LC 폴리머들은 적절한 처리 기술에 의해 단축으로 정렬될 수 있다. 정렬 샘플에서 상기 디렉터의 방향성은 예를 들면, 주요-체인 LC 폴리머에서의 상기 폴리머 체인들의 바람직한 방향성은 극미세 거리 >㎛-㎜에 대해 균일하다. 이러한 방향성은 FET 디바이스에서의 실제적인 채널 길이의 규모이다. 정렬은 전단력 또는 전단 흐름에 의해, 또는 상기 기판의 평면에서 단축 비등방성을 나타내는 정렬층을 사용하여 상기 LC 폴리머를 기판상에 적층함으로써 유도된다. 상기 정렬층은 폴리이미드와 같은 기계적인 연마 유기층(엠.그렐 등, 진보 수학 9, 798 (1998)), 상기 기판상으로의 경사 각도로 증착된 층 또는 휘어진 표면을 구비한 층일 것이다. LC 분자들을 정렬하는데 사용될 수 있는 다양한 기술들에 대해서는, 제이.코나드, 제이.모렉, 결정 액체, 결정 공급, 시리즈 1,1(1982)을 참조하라.
특정한 유효한 기술은 연마보다 기계적 손상에 덜 민감한 광정렬이다. 광민감 폴리머는 선형 극성 광으로의 노출에 의해 폴리머화된다. 상기 광의 극성 평면은 광민감 폴리머의 체인의 바람직한 방향성을 정의한다. 이러한 층들은 넓은 범위의 폴리머와 소량의 분자 액체 결정들의 정렬층으로서 사용될 수 있다(엠.샤트 등, 네이처 381, 212 (1996)).
단축 정렬 액정 폴리머들은 활성 광-방출층으로서 선형 극성 광을 생성하는 폴리머 광 방출 다이오드로 집적된다(엠.그렐 등, 진보 수학 9, 798(1998)); 지.루셈 등, 액체 결정 21, 903(1996)).
EP 0786 820 A2는 유기 박막 트랜지스터의 디바이스 구조를 개시하며, 상기 트랜지스터에서 상기 유기 반도체 층은 연마 폴리머층과 같은 방향성 필름과 접촉한다. 상기 방향성 필름은 상기 유기 반도체층이 상기 유기 필름의 최상부 상에 적층되는 때, 상기 유기 반도체층의 정렬을 유도하는 경향이 있다. 그러나, 대부분의 유기 반도체 물질들에 있어서, 특히 용액으로부터 처리된 결합 폴리머들에 있어서, 방향성 필름으로의 단순한 적층은 상기 유기 반도체에서의 정렬을 유도하는 데 있어서 충분하지 않다.
WO99/10929 및 WO99/10939는 교차-연결층 구조를 형성하는 단계를 포함하는 폴리머 전계-효과 트랜지스터를 형성하는 방법과 이러한 구조와 상호 연결을 형성하는 방법을 개시한다. 각 층은 차기 층의 용액 적층 이전에 불용성 형태로 전환된다.
본 발명의 일 특징에 따르면, 폴리머로 이루어진 반도체 활성층을 구비하는 전자 디바이스 형성 방법이 제공되는 바, 이 방법은 상기 폴리머를 액정 상태로 변화시킴으로써 상기 폴리머의 체인들이 서로 평행하도록 정렬하는 단계를 포함한다. 본 발명의 이러한 특징은 상기 방법에 의해 형성된 전자 디바이스를 또한 제공한다.
본 발명의 제 2 특징에 따르면, 반도체 활성층을 구비한 전자 디바이스가 제공되며, 상기 활성층에서 상기 폴리머 체인들이 상기 폴리머를 액정 상태로 변화시킴으로써 서로 평행하게 정렬된다. 바람직하게는 상기 체인들은 서로 평행하게 정 렬된다.
상기 체인들의 정렬은 단축 정렬로서 언급되어지고, 이것은 적어도 방향성의 국부적 영역 내에서, 보다 바람직하게는 더 넓은 범위에 대하여 상기 폴리머 체인들의 평행 정렬은 단축 정렬을 나타내기 때문이다.
상기 전자 디바이스는 스위칭 디바이스이다. 상기 전자 디바이스는 바람직하게는 트랜지스터이고, 보다 바람직하게는 박막 트랜지스터이다. 상기 디바이스는 따라서 폴리머 트랜지스터이다.
상기 액정 상태는 네메틱 상태 또는 스메틱 상태일 것이다.
상기 폴리머를 상기 액정 상태로 변화시키는 단계는 상기 폴리머를 가열하는 단계를 포함한다. 구조를 고정시키기 위해 상기 폴리머를 냉각시키는 하부 단계가 있다. 이러한 냉각은 상기 폴리머가 상기 냉각 후에 바람직한 단축 방향(uniaxial direction)으로 상기 정렬을 유지할 수 있도록 충분히 신속하게 수행되는 것이 바람직하다. 상기 냉각은 충분히 신속하게 수행되어 상기 폴리머는 상기 냉각 후에 무정형, 유리 상태가 된다. 상기 냉각은 상기 폴리머를 퀀칭(quenching)하는 단계를 포함할 것이다. 상기 냉각은 상기 폴리머의 유리 변환 온도 이상으로부터 수행된다. 상기 냉각은 예를 들면 실내 온도(20℃)인 주변 온도인 것이 일반적이다.
상기 방법은 상기 활성층의 상대적인 위치에 상기 트랜지스터의 소스와 드레인 전극들을 형성하는 단계를 포함하여, 상기 트랜지스터의 채널이 상기 폴리머 체인들의 정렬 방향에 평행하게 방향지워지도록 한다. 따라서 상기 디바이스는 상기 폴리머 체인들의 정렬 방향에 평행하게 방향지워진 채널을 구비할 것이다.
상기 방법은 상기 폴리머의 상기 정렬을 유도할 수 있는 정렬층의 최상부 상에 상기 폴리머를 적층하는 단계를 포함한다. 상기 방법은 예를 들면 기판의 기계적인 연마에 의해 상기 정렬층을 형성하는 단계를 포함하는 것이 바람직하다.
상기 폴리머 체인들의 평행 정렬은 적어도 100nm, 보다 바람직하게는 적어도 1㎛, 가장 바람직하게는 적어도 10㎛의 거리/영역 크기에 걸쳐서 확장된다.
상기 폴리머 체인들이 상기 전자 디바이스의 부분에 걸친 모노도메인, 단축 정렬을 구비하는 것이 바람직하다. 그러나, 성능 향상은 만약 상기 정렬이 국부적으로만 야기되면, 즉, 만약 상기 폴리머가 상기 디바이스의 활성 부분 내에 위치된 임의 방향 디렉터들을 구비한 여러 영역들을 지닌 멀티도메인 구성이면, 획득될 수 있다. 각 영역에서, 상기 폴리머 체인들이 상기 LC 상태로 변화되는 때, 상기 폴리머 체인들이 상기 디렉터와 단축으로 평행하게 정렬될 것이다. 다중층 구성에서 필름을 생성하기 위해서는 정렬층이 요구되지 않는다.
상기 폴리머는 반도체 폴리머이다. 상기 폴리머는 경질-막대 액정 폴리머이다. 상기 폴리머는 결합 폴리머이다. 상기 폴리머는 예를 들면 폴리플루오렌 호모폴리머 또는 블럭 코폴리머에 근거한 폴리플루오렌과 같은 폴리플루오렌 폴리머일 것이다. 상기 폴리머는 예를 들면 F8 또는 F8T2이다.
상기 반도체 폴리머는 용액으로부터 적층될 것이다. 비극성 유기 용제에 용해되지만, 극성 용제에는 용해되지 않는 것이 바람직하다.
상기 방법은 제 2 폴리머 층의 용액 적층에 의해 상기 트랜지스터의 활성 인터페이스를 형성하는 단계를 포함한다. 상기 제 2 폴리머층은 상기 제 2 폴리머층의 적층 이전에 불용성 형태로 변환되지 않는 용액 처리된 폴리머층의 최상부 상에 적층될 것이다. 상기 용액 처리층은 상기 정렬층 그리고/또는 반도체 활성층일 것이다.
상기 제 2 층은 상기 트랜지스터의 게이트 절연체를 제공한다. 상기 제 2 층은 극성 유기 용제로부터 적층되고, 상기 용액 처리 폴리머는 용해되지 않는다. 상기 제 2 폴리머층의 용액 적층은 상기 정렬 단계 이후에 수행되는 것이 바람직하다. 상기 제 2 층은 이소프로페닐 또는 부탄올(butanol)과 같은 알콜 용체에서 용해될 것이다. 상기 제 2 층은 폴리비닐페놀(polyvinylphenol: PVP)을 포함한다.
본 발명의 특징은 상술된 트랜지스터를 구비한 논리 회로를 제공하는 것이다. 이러한 논리 회로는 적어도 하나의 광학 디바이스를 구비할 것이다. 본 발명의 특징은 예를 들면 디스플레이의 픽셀의 전압 홀드 회로의 부분과 같은 트랜지스터를 구비한 활성 매트릭스 디스플레이를 제공하는 것이다.
본 발명의 또 다른 특징에 따르면 상기 제 2 폴리머층의 적층이전에 불용성 형태로 변환되지 않은 용액 처리 폴리머층의 최상부 상에 직접적으로 폴리머층의 용액 적층에 의해 상기 디바이스의 활성 인터페이스를 형성하는 단계를 포함하는 전자 디바이스(예를 들어, 트랜지스터)를 형성하는 방법이 제공된다.
본 발명의 또 다른 특징에 따르면, 폴리머를 포함한 반도체 활성층을 구비하는 전자 디바이스를 형성하는 방법이 제공되고, 상기 방법은 상기 폴리머를 액정 상태로 변화시킴으로써 상기 폴리머 체인들에서의 평행 정렬을 유도하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 폴리머를 포함한 반도체 활성층을 구비하 는 전자 디바이스를 형성하는 방법이 제공되고, 상기 방법은 상기 폴리머를 액정 상태로 변화시키는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 폴리머를 포함한 반도체 활성층을 구비한 전자 디바이스를 형성하는 방법이 제공되고, 상기 방법은 상기 폴리머를 액정 상태로 변화시킴으로써 영역들 내의 상기 폴리머의 체인들을 정렬하는 단계를 포함한다.
상기 방법은 폴리머를 포함한 반도체 활성층을 구비하는 전자 디바이스를 형성하는 단계를 포함하고, 또한 상기 방법은 상기 폴리머들의 체인들을 액정 상태로 변화시킴으로써 상기 전자 디바이스의 층 내에 바람직한 단축 방향으로 방향지어진 단일 영역으로서 상기 폴리머의 체인들을 정렬하는 단계를 포함한다.
본 발명의 추가적인 특징들 중의 바람직한 특징은 본 발명의 다른 특징들과 관련하여 상술된 특징들을 포함한다.
이제, 첨부 도면들을 참조하여 본 발명을 예시적으로 설명한다.
도 1은 LC 폴리머 TFT들을 위한 탑-게이트 디바이스 구성 및 연마 방향에 대한 기판 상의 디바이스들의 방위를 나타낸 개략도이다.
도 2는 연마 방향에 평행하고 수직인 광의 편광에 의해 금속이 없는 영역들에서 측정된 단축으로 정렬된 T2/PVP TFT의 편광된 광흡수 스펙트럼들을 도시한다.
도 3은 교차된 편광자들의 아래에서 본, 정렬된 T2/PVP TFT의 광학 현미경 사진이며, 여기서 소스 및 드레인 전극들은 포토리소그래피에 의해 규정되었다(채 널 길이 L=20㎛).
도 4는 TFT 구성의 (a) 하부 및 (b) 탑-게이트를 개략적으로 도시한다.
도 5는 유리 기판 상에서의 탑-게이트 P3HT/PVP TFT의 출력 특성을 도시한다.
도 6은 정렬된 탑-게이트 T2/PVP TFT(L=210㎛, 채널 폭 W=1.5mm)의 (a) 출력 특성 및 (b) 전달 특성을 도시한다.
도 7은 연마 방향에 대하여 평행 및 수직으로 방향지어진 채널들을 갖는 T2/PVP TFT(L=210㎛, 채널 폭 W=1.5mm)s의 (a) 포화 전달 특성 및 (b) 선형 전달 특성을 도시한다.
도 8은 디스코틱(discotic) 액정 분자 및 헥사벤조코로넨(HBC)의 구조, 및 인플레인(in-plane) FET 전하 전송에 대한 정렬층 상의 디스코틱 칼럼들의 바람직한 방위를 도시한다.
도 9는 정렬된 폴리머 TFT들에 대한 변형적인 구성을 도시한다.
본 발명의 방법은, 예를 들어 트랜지스터, 특히 폴리머 박막 트랜지스터(TFT)와 같은 전자 디바이스 내에서 활성 반도체층으로 이용하기에 적절한 단방향으로 정렬된 폴리머들의 형성 방법을 제공한다. 이 방법은 액정 상태에 의한 폴리머의 정렬을 포함한다.
이러한 폴리머를 활성층으로 이용하여 형성된 TFT와 같은 디바이스에서, 전류의 흐름은 적절하게는 폴리머 체인들을 따라 우선적으로, 또는 폴리머 체인들에 우선적으로 수직으로 발생한다(도 1). 이는 적절한 방향에서의 전하 전송 특성들의 유용한 균일성을 가능하게 한다.
본 발명의 방법은 폴리-9,9-디옥틸플루오린(poly-9,9dioctylfluorene)(F8)과 같은 폴리플루오렌-기반 호모폴리머들 및 폴리-9,9-디옥틸플루오린-코-디티오펜(poly-9,9-dioctylfluorene-co-dithiophene)(F8T2)과 같은 블록-코폴리머들을 특정하게 참조하여 하기에서 설명된다. 이러한 주요-체인 LC 폴리머들은 각각 160℃(F8) 및 265℃(F8T2) 이상의 네마틱 LC 위상들을 나타낸다. 그러나, 이 방법은 이러한 물질들 또는 이러한 타입의 물질들에 한정되지 않으며, 넓은 범위의 경질-막대 또는 LC 폴리머들에 적용할 수 있다.
본 발명에 따른 방법의 하나의 중요하고 바람직한 단계에서는, 폴리머 게이트 절연물이 정렬된 반도체 폴리머의 상부에 용액-증착에 의해 증착되어, 반도체와 절연물 간의 가파른 활성 인터페이스를 형성할 수 있다.
이제, 탑-게이트 박막 트랜지스터(TFT) 구성을 갖는 정렬된 폴리머 TFT의 제조에 대해 설명한다. (도 1을 참조하라.) 다른 구성을 갖는 디바이스들이 변형적으로 제조될 수 있다. 제 1 단계에서, 얇은(500Å) 폴리머 전구체 필름(메르크 ZLI 2630 폴리이미드 키트)이 유리 기판(7059 유리, 코닝) 상에 스핀-코팅되며, 65℃에서 15분 동안, 그리고 300℃에서 1시간 동안 가열함으로써 폴리이미드로 변환된다. 이 폴리이미드 전구체는 그의 높은 열적 안정성 및 높은 온도에서 우수한 정렬 성능을 제공하는 유리 변환 온도에 대해 선택된 것이다. 다른 물질들이 이용될 수 있다. 이후, 폴리이미드 필름은 기계적인 드럼 상에 장착된 나일론 헝겊으로 기계적으로 연마됨으로써 정렬층의 역할을 할 수 있게 되는데, 이에 대해서는 하기에서 설명한다. 이러한 정렬층을 형성하기 위한 적절한 절차는 엠 그렐(M. Grell) 등의 Adv. Mat. 9. 798(1998)에 개시된다. 바람직하게는, 입자들이 디바이스 고장 및 완성된 디바이스들에서의 게이트 누설에 주요 책임이 있다고 여겨지기 때문에, 연마 공정 동안 입자 오염을 최소화고자 주의한다.
상기 기술 대신에 정렬층을 제조하는 다른 기술들이 이용될 수 있다. 특히 매력적인 기술은 광정렬(photoalignment)인데, 이는 필름에 기계적인 손상을 야기시키며 디바이스들의 수율을 감소시킬 수 있다(엠. 샤트 등의 네이처 381, 212(1996)).
이후, 금 소스-드레인 전극들이 쉐도우 마스크를 통한 증착 또는 일반적인 포토리소그래피에 의해 폴리이미드/유리 기판 상에 정의된다. 금 전극들의 포토리소그래피적인 패터닝에는 리프트 오프 기술들이 바람직하다. 금 필름의 직접적인 식각은 식각액(aqua regia)에 노출될 때 폴리이미드 표면의 변형에 의해 아래에 있는 폴리이미드의 정렬 성능에 악영향을 미치는 것으로 발견되었다. 폴리이미드의 표면이 포토레지스트 및 금 필름을 리프트 오프시키는 아세톤 용제에만 노출되는 리프트 오프 기술을 이용하여, 소스와 드레인 전극들 간의 LC 폴리머들의 정렬은 소스-드레인 전극들이 없는 평평한 기판들 상에서 만큼 높게 된다(도 3).
폴리스티렌 설포네이트(PEDOT/PSS)로 도핑된 폴리에틸렌디옥시티오펜과 같은 전도성 폴리머의 직접적인 잉크젯 프린팅과 같은, 전극들의 다른 증착 및 패터닝이 이용될 수 있다. 동일한 기판들 상에, TFT 채널이 연마 방향에 평행 또는 수직인 디바이스들이 정의된다.
다음 단계로서, LC 반도체 플루오린 폴리머가 혼합 크실렌 내의 1중량%의 용액으로부터 스핀 코팅에 의해 증착된다. 폴리머 필름의 두께는 150-1000Å 정도이다. 소스-드레인 컨택들로부터 활성 인터페이스로의 반도체 필름의 벌크를 통한 전하 캐리어들의 이송에 의해 야기되는 컨택 저항의 영향을 최소화할 수 있도록 얇은 폴리머 필름들이 바람직하다. 이후, 폴리머 필름은 각각 200℃에서 24-48 시간 동안(F8), 그리고 280℃에서 1-15분 동안(F8T2) 자신의 LC 상태로 가열된다. 어닐링하는 동안, 폴리머는 연마된 폴리이미드의 표면 상에 정렬된다. 이후, 필름들은 실온으로의 급속한 퀀칭에 의해 유리 상태로 된다. 퀀칭은 기판들을 핫 스테이지에서 실온의 기계적인 표면으로 금속히 이동시킴으로써 수행된다. 이 퀀칭 단계는 LC 상태의 단축 정렬을 유지하고, 필름들이 LC와 결정 상태 사이의 상태 천이를 통하여 천천히 냉각되는 경우 형성되는 그레인 바운더리들의 결정화 및 형성을 억제하는 것으로 여겨진다. 결정 상태의 그레인 바운더리들은 전하 캐리어 트랩들의 역할을 하며, 트랜지스터의 성능에 악영향을 미친다. 어닐링 단계 동안, 이 단계를 진공 또는 비활성 환경에서 수행함으로써 폴리머 필름의 표면을 오염시키지 않도록 주의한다.
폴리머 필름 내에서의 구조적인 정렬 및 단축 정렬의 정도를 더 개선하기 위하여, 저온에서의 부가적인 어닐링 단계들이 수행될 수 있다. 샘플은 또한 정렬된 후 높은 온도에서 포화된 용제 환경 내에 유지될 수 있다.
도 2는 완전한 TFT 기판의 금속이 없는 영역들에서 측정된 광흡수 스펙트럼 을 도시한다. 2.5-3eV 사이의 흡수는 T2 폴리머에 속한다. 흡수는 연마 방향에 수직으로 편광된 광 보다는 연마 방향에 평행하게 편광된 광에 대하여 더 강하다. 이러한 광 변환은 폴리머의 체인을 따라 편광되기 때문에, 폴리머 체인들이 연마 방향에 평행하게 정렬된 것으로 결론지을 수 있다. 흡수 스펙트럼들로부터 추정되는 이색성비(dichroic ratio)는
Figure 112001034099459-pct00001
9.6인데, 이는 폴리머 필름의 단축의 높은 각도의 측정치이다.
도 3은 단축으로 정렬된 T2층을 갖는 완전한 TFT 디바이스의 채널 영역의 광학적인 현미경 사진을 도시한다. 이 이미지는 유리 기판을 통해 반사 모드에서 본 것이다. 교차된 편광자들의 아래에서, 서로 맞물린 금 소스-드레인 전극들은 어둡게 나타난다. 편광자들이 (채널 길이 L에 평행한) 연마 방향(s)과 45도를 이루고 있다면, 입사광의 편광 평면은 단축으로 정렬된 폴리머 필름을 통과할 때 회전되며, 반사광중 일부는 제 2 편광자를 통과할 수 있다. 결과적으로, 어두운 소스 드레인 전극들 간의 필름은 밝게 나타난다(도 3a). 그러나, 교차된 편광자들중 하나가 연마 방향을 따라 방향이 지어진다면, 입사광 편광의 어떠한 회전도 일어나지 않을 수 있으며 채널 영역 또한 어둡게 나타난다(도 3b). 도 3b에서, 입사광의 강도는 Au 핑거들과 가시적인 채널 영역 간에 콘트라스트를 이루도록 도 3a와 비교하여 향상되었다. 이러한 관찰들은 폴리머 체인들이 TFT들의 채널 내에서 단축으로 정렬된다는 것을 명백하게 보여준다.
활성 반도체 폴리머 정렬의 처리 및 어닐링 단계들 이후, 게이트 절연층 및 그 위에 금속 게이트 전극을 용액 증착(solution-deposition)함으로써 TFT 디바이스들이 완료된다. 정렬된 LC 폴리머 필름의 상부 표면 상에 트랜지스터 채널을 제조하기 위해서는, 몇 가지의 중요한 문제점들이 해결되어야 한다. 최적의 전기적인 특성들을 갖는 디바이스를 형성하기 위해서는, (a) 아래의 층들이 게이트 절연물의 증착에 이용되는 용제들에 용해되거나 부풀어오르지 않으며, 동시에 (b) 아래에 있는 층들에 대한 용액의 습윤 특성이 매끄럽고 연속적인 절연물들의 증착을 가능하게 하는 것이 바람직하다.
상기의 바람직한 특성 (a)는 TFT 내에서의 전류 흐름이, 누적층이 형성되는 활성 반도체와 게이트 절연물 간의 인터페이스에서 전형적으로 10nm의 두꺼운 계면층으로 한정되기 때문에 특히 중요하다는 것이 강조되어야 한다. TFT의 성능은 이 계면층의 구조적이고 전자적인 특성들에 의해 결정되는 반면, 반도체 층의 벌크의 특성들은 단지 부차적으로 중요할 뿐이다. TFT의 성능은 활성 인터페이스의 구조적인 특성들 및 가파름(abruptness)에 매우 민감하다. 용액 증착 동안 반도체와 절연물 간의 모든 혼합은 누적층의 전자적인 특성들의 높은 계면의 거침 및 저하를 야기시킬 것이다.
바람직한 특성 (b)는, 게이트 절연층이 핀홀들 없이 매끄럽고 연속적일 필요가 있으며, 누적층을 형성하기 위하여 높은 전기장을 적용할 수 있도록 높은 유전 세기를 갖는 다는 것을 암시한다.
상기 언급된 바람직한 특성들 (a) 및 (b)는 본원에서 설명되는 바와 같이 액정 폴리머 TFT들을 제조하는 데에 적절할 뿐 아니라, 일반적으로 탑-게이트 구조를 갖는 용액 처리된 모든-폴리머 TFT들(도 4b) 및 이와 유사한 종래의 하부-게이트 구조를 갖는 디바이스들(도 4a)에 적용된다.
모든-폴리머 TFT들을 제조하기 위한 이전의 시도들은 전구체 루트(precursor route)들을 이용하였다. 용해가능한 전구체 물질이 제 1 층으로서 용액-증착된 다음, 공통의 유기 용제들에 녹지 않는 궁극적인 폴리머로 변환된다. 이러한 변환은 상기 그룹들의 용해 제거, 더 단단한 폴리머 백본을 제조하기 위한 체인내(intrachain) 화학 반응 또는 교차 결합 반응을 포함할 수 있다. 이러한 변환은 대개 열 처리 그리고/또는 화학 반응물에의 노출을 포함한다. 하부-게이트 TFT들의 전구체 루트를 제조하기 위해서는, 폴리이미드(지. 바오 등의 Chem. Mat. 9, 1299(1997))와 같은 절연층들이 이용된다. 탑-게이트 디바이스들에 대하여, 활성 반도체로서 전구체-루트 폴리-씨에닐렌-비닐(poly-thienylene-vinylene)(PTV)가 이용된다(씨. 드러리 등의 APL 73, 108(1998)). 그러나, 전구체 루트들의 이용은 반도체 및 절연 폴리머들의 선택에 상당히 제한한다. 높은 이동도의 폴리-3-헥실티오펜(poly-3-hexylthiophenes)(P3HT)과 같은 많은 폴리머들에 대하여, 어떠한 적절한 전구체 루트들도 알려져 있지 않다. 우리가 아는 바로는, 활성 반도체로서 용해가능한 폴리머를 갖는 모든-폴리머 탑-게이트 FET는 제조되지 않는다. 이는 명백하지 않으며, 충분히 가파른 인터페이스가 용액 증착 기술들에 의해 형성될 수 있음은 아직 증명되지 않았다.
본원에서, 본 발명의 출원인은 극성 및 비극성 용제들 내에서 반도체 및 절연 폴리머들의 다른 용해도를 이용함으로써 용액 처리가능한 폴리머들을 갖는 높은 이동도의 모든-폴리머탑-게이트 TFT들이 제조되는 방법을 설명한다. 본 발명의 출원인은, 디메틸포름아미드(dimethylformamide, DMF), 프로필렌-글리콜-메틸-에테르-에세테이트(피그미(pygmea)), 물 또는 알콜과 같은 극성 용제들에서 낮은 용해도를 갖는 P3HT, F8, F8T2 또는 폴리(9,9'-디옥틸-플루오린-코-N-(4-부틸페닐) 디페닐아민)(TFB)와 같은 비극성 반도체 공액 폴리머들을 이용한다. 본 발명의 출원인은 극성 용제들에 용해될 수 있는, 폴리-하이드록시스티렌(폴리-비닐페놀(PVP)로도 일컬어짐), 폴리-비닐-알콜(PVA), 폴리메틸메타크리에이트(PMMA) 또는 폴리-이소부틸-메틸-메타크리에이트(PiBuMA)와 같은 절연 폴리머들을 이용한다. PVP는 이전에, 전구체 루트에 의해 제조된 불용성 폴리머(PTV)와 함께 모든-폴리머 탑-게이트 TFT들을 제조하는 데에 이용되었다(씨. 드러리 등의 APL 73, 108 (1998)).
용제의 극성, 및 아래에 있는 반도체 폴리머의 표면 상에서의 용액의 습윤 특성들에 따라, 특정한 용제/절연 폴리머의 결합이 선택된다. 메타놀, 에타놀, 부타놀, 또는 이소프로판올과 같은 알콜들이 특히 적절한 것으로 발견되었다. 대부분의 비극성 반도체 폴리머들은 알콜들 내에서 예외적으로 낮은 용해도를 갖는다. 이는 부분적으로는 알콜의 하이드록실 그룹의 높은 극성 특성때문이며, 부분적으로는 용액 내에서의 알콜 분자들 사이에서의 수소 결합때문이다. 이는 수소 결합에 참가하지 못하는 소수성 폴리머들의 용해도를 더 낮게 한다. 알콜 내의 PVP와 같은 절연 폴리머들의 용해 또한 상대적으로 높은 점성을 나타내는 경향이 있다. 이는 용액 내에서 알콜 용제 분자들과 PVP 폴리머의 하이드록실 그룹들 간의 수소 결합에 부분적으로 기인하는 것으로 여겨진다. 적당히 높은 점성은 매끄러운 필름들을 연속적으로 증착하는 것을 용이하게 함으로써, 비극성 기판 상에서 극성 용액의 습윤 문제들을 극복하는 것을 돕는다. 다른 비등점들을 갖는 알콜들이 이용될 수 있다. 부탄올과 같은 높은 비등점 알콜들로부터 제조된 필름들은, 이소프로판올 또는 메타놀과 같은 낮은 비등점 알콜들로부터 제조된 것들 보다 더 매끄러운 필름 구조를 갖는 경향이 있다. 그러나, 다른 알콜 용제들로부터 증착된 동일한 게이트 절연 폴리머에 의해 제조된 디바이스들에 대하여 TFT 이동도의 어떠한 큰 차이점도 발견되지 않았다. 이는 활성 인터페이스의 완전함 및 가파름이 알콜 용제들에 대하여 잘 보존됨을 나타낸다.
폴리-프로필렌-글리콜-에테르-아세테이트(피그미)와 같은 다른 극성 용제들 또한 성공적으로 이용되었다. 디바이스들이 합리적으로 기능을 잘 수행함에도 불구하고, TFT의 이동도는 전형적으로 알콜 용제에 의한 것과 비교하여 2 낮은 계수이다. 이는 극성 피그미 용제 내에서의 폴리플루오렌 폴리머의 어떠한 작은 잔여 용해도에 기인한다. 이러한 추측을 시험하기 위하여, F8T2 필름들을 수분 동안 피그미 내에 담궈두었다. 이후에 필름의 광흡수 스펙트럼에 작은 변화들이 발견되었는데, 이는 용제가 (용해 또는 팽창에 의해) F8T2 필름의 표면과 상호작용을 했음을 의미한다. 알콜 용제들 내에서는 어떠한 변화도 발견되지 않았다.
알콜 용액들로부터 증착된 PVP 게이트 절연물들을 이용하여, TFT들이 표준 SiO2/Si FET 기판 상에 제조되는 제어 디바이스들의 것과 비교되는 성능을 가지며 제조된다. PVP를 증착하기 전에, 기판은 PVP 용액에 이용되는 동일한 알콜 용제로 코팅된 다음, 스핀-건조된다. 이 단계는 폴리머 필름의 모든 알콜-용해가능한 잔여 성분들을 씻어내기 위한 것이다. 이후, PVP 게이트 절연물이, 바람직하게는 이소프로판올 또는 부탄올과 같은 알콜 내에서 5-10 중량%의 용액으로부터 스핀-코팅된다. 1.2㎛ 두께의 PVP 필름들의 캐패시턴스는 금속-절연물-반도체(MIS) 다이오드 및 평평한 캐패시터 구조에 대한 임피던스 분광학에 의해 측정되는 3-5nF/cm2 정도이다. 200-500nm의 두께를 갖는 더 얇은 PVP 게이트 절연물들이 바람직하며 제조되었다. 이 디바이스들은 쉐도우 마스크를 통한 금 탑-게이트 전극의 증착에 의해 완료된다.
TFT의 소스-드레인 전극 및 게이트 전극 역시 잉크젯 프린팅, 소프트-리소그래피 패터닝 또는 스크린 프린팅과 같은 적절한 기술에 의해 패터닝되는 전도성 폴리머로부터 제조된다.
도 5는 (폴리이미드 정렬층이 없는) 표준 유리 기판 상에 제조되는 탑-게이트 P3HT/PVP TFT의 출력 특성들을 보여준다. 디바이스 특성들은 하부-게이트 SiO2 절연물을 갖는 종래의 TFT 기판들 상에 동일한 증착 런 내에서 제조되는 디바이스들의 것과 비교된다. 포화 영역 내에서의 전송 특성들로부터 추출된 이동도는 0.01-0.02cm2V/s 정도이다. 디바이스의 OFF-전도성은 잔여 산소에 의한 P3HT 표면의 도핑에 기인하는 것으로 믿어지는 해당 하부-게이트 디바이스들의 것보다 약간 더 높다. 이는 특정한 디바이스 구조에 관련된 것이 아니며, PVP를 증착하기 전에 P3HT를 히드라진(hydrazine) 내에서의 환원 디도핑(dedoping) 처리에 노출시킴으로써 해결될 수 있다(에이치. 시링하우스 등의 사이언스 280, 1741(1998)).
또한, 반도체 폴리머로서 F8T2를 갖는 디바이스들이 제조되었다. 정렬층이 없는 평평한 유리 기판 상에서의 0.003-0.005cm2/Vs의 이동도 및 ON-OFF 전류비는 SiO2 상에 제조되는 하부-게이트 트랜지스터들의 것들과 비교된다.
이러한 결과들은 두 개의 용액 처리되는 폴리머층들 간에 가파른 인터페이스를 제조하고, TFT의 누적층 내에서 >10-3-10-2cm2/Vs의 높은 전하 캐리어 이동도를 얻는 데에 필요한 높은 정도의 계면 질서를 유지하는 것이 가능하다는 것을 명백하게 설명한다.
극성 용제로부터 폴리머 게이트 절연물을 증착하기 위한 절차가 단축으로 정렬된 LC 폴리머 필름들의 상부에 탑-게이트 TFT 디바이스들을 제조하는 데에 적용된다. 도 6은 연마 방향에 대해 평행하게 방향지어진 채널을 갖는 정렬된 T2/PVP TFT의 (a) 출력 특성, 및 (b) 전달 특성을 도시한다. 디바이스 특성들은 우수한 전류 포화 및 >104-105의 ON-OFF 전류비를 보여준다. 도 7은 연마 방향(s)에 대하여 평행하고 수직인 채널들을 갖는 정렬된 T2/PVP TFT 디바이스들의 (a) 포화 영역, 및 (b) 선형 영역에서의 전달 특성들을 비교한다. 디바이스들은 동일한 기판에 제조된다. 전류 흐름이 연마 방향을 따르는 경우, 즉 폴리머 백본들의 우선적인 방향을 따르는 경우, 트랜지스터 전류는 전형적으로 5-8의 계수 만큼 더 높다. 전달 특성들로부터 얻어낸 이동도들은 폴리머 체인들의 우선적인 정렬의 방향에 평행한 전송에 대해서는 0.009-0.02cm2/Vs이며, 수직 방향의 전송에 대해서는 0.001-0.002cm2/Vs이다.
이러한 이동도 값들은 등방성 TFT 디바이스들의 것들과 비교될 수 있는데, 이는 단축으로 정렬된 디바이스들과 동일한 열 처리를 겪지만, 어떠한 모노 도메인 정렬도 나타내지 않는다. 이들 등방성의 멀티 도메인 디바이스들(x)이 폴리이미드에 의해 코팅되지 않은 기판의 영역들 상에 준비되며, 전형적으로
Figure 112001034099459-pct00015
인
Figure 112001034099459-pct00016
=0.003-0.005cm2/Vs의 이동도를 나타낸다.
이는 단축 정렬이 등방성 디바이스들과 비교하여 전형적으로 3의 계수 만큼 이동도를 상당히 개선시킨다는 것을 설명한다. 그러나, 등방성 디바이스들도 F8T2 필름이 어떠한 열 처리도 받지 않는 디바이스들(
Figure 112007086715558-pct00017
) 보다 상당히 더 높은 이동도 및 더 나은 턴온 전압 안정성을 나타낸다. 멀티도메인에서, 광학 현미경 사진으로부터 얻어진, 도메인 크기들이 0.1-1㎛ 정도인 등방성 디바이스들, 즉 TFT 채널은 몇 개의 도메인 바운더리들을 포함한다. 이는 네마틱 유리 내에서 LC 도메인 바운더리들이, 스핀된 필름들 내의 마이크로결정 그레인 바운더리들과 동일한 정도까지 캐리어 트랩들의 역할을 하지 못함을 나타낸다.
중요한 이동도 이방성의 관찰은, 본원에서 설명되는 디바이스 구성을 이용하게 되면, LC 상태들을 형성하고 정렬층들을 이용함으로써 정렬될 수 있는 공액 폴리머들을 이용하여 폴리머 체인을 따라 빠른 체인내 전송을 이용할 수 있게 된다는 것을 설명한다. 또한, 어닐링 및 연마 절차 및 용제 증기에 의해 정렬된 필름 처리의 최적화를 포함하는 정렬 공정의 최적화는 채널 영역에서의 이색성비를 증가시키고 이동도를 더 높게 할 것이다.
다른 LC 폴리머들이 또한 이용될 수 있다. 물질들 내에서 더 높은 이동도들은 보다 강한 체인간(interchain) 상호작용을 나타내며, 인접하는 폴리머 체인들 간의 전하 캐리어들의 체인간 호핑을 용이하게 하는 것으로 기대된다. 높은 이동도를 얻기 위한 가장 바람직한 방위는 π-π 스택킹의 방향이 연마 방향에 수직하는 필름의 평면 내에 우선적으로 방향이 정해지는 구조가 될 것이다. 이는 폴리머 백본의 정렬 방향에 수직인 평면 내에서의 분자들의 이방성 및 바람직한 방위를 보여주는 양축 액정 폴리머를 필요로 한다(영국, 캠브리지, 캠브리지 대학 출판사의 알.더블유. 칸, 이.에이. 데이비스, 아이.엠, 워드에 의해 편집된, 캠브리지 고체 상태 과학 시리즈, 액정 폴리머들, 에이.엠. 도날드, 에이.에이치. 저(1992)).
높은 정도의 정렬 및 폴리머 체인을 따라 더 긴 지속 길이를 야기시키는 LC 폴리머들(엠. 그렐 등의 매크로분자들 32, 5810(1999)은 또한 더 높은 이동도를 야기시킬 것으로 기대된다.
소스-드레인 전극들로부터 전공 주입이 효율적으로 이루어질 수 있도록, 폴리머는 충분히 낮은 이온화 전위, 바람직하게는 5.5eV 미만의 전위를 가져야 하는데, 이는 무기 금속 전극들(금, 백금, 알루미늄 등)과 같은 공통의 소스-드레인 전극 물질들, 또는 PEDOT와 같은 전도성 폴리머들의 일함수에 잘 매치된다.
TFT 제조 공정이 적용될 수 있는 다른 타입의 LC 분자들은 디스코틱(discotic) 중간 상태들을 형성하는 플렉서블한 측면 체인들을 갖는 디스크-형상의 공액 분자들이다. 1D 원주형의 스택들을 따라, 높은 전하 캐리어 이동도들이 얻어진다(디. 아담 등의 네이처 371, 141(1994)). 헥사벤조코로넨(HBC)와 같은 어떠한 디스코틱 분자들(피. 허위그 등의 Adv. 마스터 8, 510(1996))에 있어서, 칼럼들은 그 칼럼들을 따른 높은 이동도가 인플레인(in-plane) 트랜지스터 전송에 이용될 수 있도록 필름의 평면 내에서 방향이 정해지는 경향이 있다(도 8). HBC 또한 극성 용제들에서 낮은 용해도를 갖는다. 정렬층들을 이용하여 디스코틱 분자들을 정렬하는 기술들은 개발되었다(모리, 히로유끼, 유럽 특허 출원 제94116645.6호; 카나다 등의 유럽 특허 출원 제94114956.9호).
상기 디바이스 구성의 몇 가지의 변형들이 가능하다. 소스/드레인 전극들은 LC 폴리머의 증착 및 정렬 후에 증착될 수 있다(도 9a). 이는 소스-드레인 전극들에서의 전하 캐리어 주입을 용이하게 하며, 전극들에 인접하는 폴리머의 정렬을 개선한다. 정렬층은 단일층(도 9c) 또는 이중층 구성(도 9b)을 갖는 종래의 하부-게이트 구성에서 게이트 절연물 자체로서 이용될 수 있다. 후자의 경우, 제 2 절연층은 부가적인 유전 세기를 제공한다. 하부 게이트 구조는 활성 인터페이스에서의 결함들로 인하여 기계적인 연마에 의해 제조되는 정렬층들에는 덜 적절할 수 있지만, 광정렬과 같은 다른 정렬 기술들에 적절한 것으로 여겨진다.
본 발명에 따른 폴리머 TFT들의 적용은 폴리머 TFT 논리 회로들 내에 있거나(씨, 드러리 등의 APL 73, 108(1998)), 또는 높은 해상도의 활성 매트릭스 디스플레이들 내의 픽셀 구동 트랜지스터들(에이치. 시링하우스 등의 사이언스 280, 1741(1998))로서 적용된다. 이러한 디스플레이들의 예로는 활성 매트릭스 폴리머 LED 디스플레이들, 액정 디스플레이들(LCD), 또는 전기 영동 디스플레이(electrophoretic display)들이 있다. 등방성 폴리머 필름의 이동도와 비교되는 폴리머 체인들의 우선적인 단방향 정렬의 방향을 따른 개선된 전하 캐리어 이동도는 TFT들의 동작 속도를 높이고 구동 전류 성능을 증가시키는 데에 이용될 수 있다.
이제, 상기 설명된 바와 같이 이용하기 위한 반도체 폴리머들 선택에 대한 몇 가지의 바람직한 양상들에 대해 설명한다.
폴리머는 바람직하게는 300℃ 미만, 가장 바람직하게는 200/150℃ 미만의 온도에서 정렬층 상에 모노도메인들을 형성할 수 있어야 한다. 전하 캐리어들을 주입하고 안정한 TFT 특성들을 얻기 위하여, 물질의 이온화 전위는 바람직하게는 5.8eV 미만, 보다 바람직하게는 5.5eV 미만, 가장 바람직하게는 5.1eV 미만이 되어야 한다.
폴리머는 바람직하게는 고온의 어닐링 단계 동안 공기(산소, 물) 등에 의한 화학 반응에 대한 우수한 안정성을 가질 필요가 있다. 폴리머는 4.9eV 이상, 바람직하게는 5.1eV 이상의 이온화 전위를 가져야 한다. TFT는 103 이상, 가장 바람직하게는 104 이상의 ON-OFF 전류 스위칭비와, 그리고 -30V 미만, 가장 바람직하게는 -10V 미만의 턴온 게이트 전압(V0)을 가져야 한다.
우수한 환경 안정성 및 높은 이동도를 얻기 위한 바람직한 물질의 부류는 규칙적으로 배열된 A 및 B 블록들의 시퀀스를 갖는 A-B 경질 막대 블록-코폴리머들이다. 적절한 A 블록들은 높은 대역폭(예를 들어, 2.5eV 이상)을 갖는 구조적으로 잘 정의된 래더(ladder) 타입의 모이어티(moietiy)들이며, 호모폴리머처럼 5.5eV 이상의 높은 이온화 전위 및 우수한 환경 안정성을 갖는다. 이러한 특성들은 바람직하게는 독립적으로 그리고 결합하여 작용한다. 적절한 A 블록들의 예로는 플루오린 유도체들(예를 들어, 미국 특허 제5,777,070호에 개시된 것들), 인데노플루오린 유도체들, 또는 페닐린 또는 래더 타입의 페닐린 유도체들(예를 들어, 제이. 그림 등의 Adv. Mat. 7, 292 (1995)에 개시된 것들)이 있다. 적절한 B 블록들은 설퍼(sulph) 또는 질소와 같은 헤테로원자들을 포함하는 낮은 대역폭(예를 들어 2.5eV 미만)을 갖는 정공-전송 모이어티들이며, 호모폴리머처럼 5.5eV 미만의 이온화 전위를 갖는다. 이러한 특성들은 바람직하게는 독립적으로 그리고 결합하여 작용한다. 정공-전송 B 블록들의 예로는 티오펜 유도체들, 또는 트리아릴아민(triarylamine) 유도체들이 있다. B 블록의 효과는 블록 코폴리머의 이온화 전위를 낮추는 것이다. 블록 코폴리머의 이온화 전위는 바람직하게는 4.9eV≤Ip≤5.5eV의 범위를 갖는다. 이러한 코폴리머들의 예로는 F8T2(이온화 전위 5.5eV) 또는 TFB(US 5,777,070)가 있다.
정공 전송 반도체 폴리머들 대신에, 용해가능한 전자 전송 물질들이 또한 이용될 수 있다. 이들은, 캐리어 트랩들의 역할을 하는 산소와 같은 잔여 대기 불순물들을 막기 위하여 3eV 이상, 바람직하게는 3.5eV 이상의 높은 전자 친화도를 필요로 한다. 5.5eV 이상의 높은 이온화 전위를 갖는 구조적으로 잘 정의된 래더(ladder) 타입의 A 블록, 및 코폴리머의 전자 친화도를 3eV 이상, 바람직하게는 3.5eV 이상의 값으로 증가시키는 전자-전송 B 블록을 갖는 AB-타입 블록 코폴리머들이 바람직하다. A 블록들의 예로는 플루오린 유도체들(예를 들어, US 5,777,070호에 개시된 것들), 인데노플루오린 유도체들, 페닐린 또는 래더-타입의 페닐린 유도체들(예를 들어, 제이. 그림 등의 Adv. Mat. 7, 292 (1995)에 개시된 것들)이 있다. 전자-전송 B 블록들의 예로는 벤조티아디아졸(benzothiadiazole) 유도체들(예를 들어, US 5,777,070호에 개시된 것들), 페릴린(perylene) 유도체들, 나프탈렌테트라카르복실(naphtalenetetracarboxylic) 디이미드 유도체들 또는 플루오르화된 티오펜 유도체들이 있다.
이러한 많은 블록 코폴리머들은 높은 온도들(F8, F8T2)에서 액정 상태를 보이는 반면, TFB와 같은 다른 것들은 LC 상태들을 형성하지 않는다. TFB 전계-효과를 이용하게 되면, 탑-게이트 디바이스 구성에서 0.002cm2/Vs의 이동도가 얻어진다. TFB의 경우, 200-290℃, 즉 유리 변환 온도 이상의 온도에서의 어닐링 단계 및 이후의 급속한 퀀칭 단계가 이동도 및 임계 전압 안정성을 높이는 것으로 밝혀졌다. TFB의 경우 어떠한 LC 변환도 검출될 수 없었음에도 불구하고, 탑-게이트 TFB 디바이스들의 이러한 개선은 폴리머가 비정질 유리 상태로 준비될 때, 결정 도메인 바운더리들과 같은 구조적인 결함들에서의 전하 트랩핑의 감소로 귀착된다.
일반적으로, 폴리플루오렌-기반 블록-코폴리머들은 지금까지 폴리머 트랜지스터 디바이스들에서 이용되지 않았던 장래성이 있는 새로운 부류의 공액 폴리머들이다. 상기 설명한 이유들로, 폴리플루오렌 기반의 블록 코폴리머들은 상기 설명된 디바이스들의 정렬된 반도체 층들을 위한 하나의 새로운 부류의 물질들이다.
본 발명은 청구항에서 청구된 발명과 관계가 있는 지의 여부에 상관없이, 본원에서 암시적으로 또는 명백하게 설명된 임의의 특징 또는 특징들의 결합, 또는 이들의 모든 개념을 포함한다. 상기의 설명으로부터, 당업자에게 있어서 본 발명이 본 발명의 범위 내의 모든 변형들을 포함한다는 것은 자명하다.

Claims (60)

  1. 제 1 전극, 제 2 전극, 및 폴리머를 포함하는 반도체 활성층을 갖는 전자 디바이스 형성 방법으로서,
    상기 폴리머를 액정 상태가 되게 함으로써 상기 폴리머의 체인들을 평면으로 정렬하는 단계를 포함하며,
    여기서, 상기 제 1 전극 및 제 2 전극은, 상기 제 1 전극과 제 2 전극의 양단에 전압이 인가될 때, 상기 전극들 간의 전류 흐름의 방향이 상기 평면 내에 있도록 배치되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  2. 제 1 항에 있어서,
    상기 디바이스는 트랜지스터인 것을 특징으로 하는 전자 디바이스 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액정 상태는 네마틱 상태 또는 스메틱 상태인 것을 특징으로 하는 전자 디바이스 형성 방법.
  4. 제 1 항에 있어서,
    상기 폴리머를 액정 상태가 되게 하는 단계는 상기 폴리머를 가열하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  5. 제 4 항에 있어서,
    상기 가열 단계 이후 상기 폴리머를 퀀칭하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  6. 제 5 항에 있어서,
    상기 퀀칭 단계는 상기 폴리머를 비정질 유리 상태로 형성하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  7. 제 1 항에 있어서,
    상기 폴리머의 체인들은 상기 전류 흐름의 방향으로 정렬되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  8. 제 1 항에 있어서,
    상기 정렬 단계 이전에, 상기 폴리머의 정렬을 유도할 수 있는 정렬층의 상부에 상기 폴리머를 증착하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  9. 제 8 항에 있어서,
    상기 정렬층은 기판을 기계적으로 연마함으로써 형성되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  10. 제 1 항에 있어서,
    상기 폴리머는 반도체 폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  11. 제 1 항에 있어서,
    상기 폴리머는 헤어리 막대(hairy-rod) 액정 폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  12. 제 1 항에 있어서,
    상기 폴리머는 경질 막대 액정 폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  13. 제 1 항에 있어서,
    상기 폴리머는 공액 폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  14. 제 1 항에 있어서,
    상기 폴리머는 폴리플루오렌 호모-폴리머 또는 폴리플루오렌 기반의 코폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  15. 제 1 항에 있어서,
    상기 폴리머는 폴리플루오렌 호모-폴리머 또는 폴리플루오렌 기반의 블록 코폴리머인 것을 특징으로 하는 전자 디바이스 형성 방법.
  16. 제 1 항에 있어서,
    상기 폴리머는 F8 또는 F8T2인 것을 특징으로 하는 전자 디바이스 형성 방법.
  17. 제 1 항에 있어서,
    상기 정렬 단계 이전에, 용액으로부터 상기 폴리머를 증착하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  18. 제 1 항에 있어서,
    상기 전자 디바이스는 트랜지스터이고,
    제 2 폴리머층을 증착하기 전에 상기 반도체 활성층을 불용성 상태로 변환시키지 않으면서 상기 반도체 활성층의 상부에 상기 제 2 폴리머층을 용액 증착함으로써 상기 전자 디바이스의 활성 인터페이스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  19. 제 18 항에 있어서,
    상기 제 2 폴리머층은 상기 전자 디바이스의 게이트 절연물을 형성하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  20. 제 18 항에 있어서,
    상기 제 2 폴리머층은 PVP를 포함하는 것을 특징으로 하는 전자 디바이스 형성 방법.
  21. 삭제
  22. 제 18 항에 있어서,
    상기 반도체 활성층은 비극성 유기 용제에서는 용해될 수 있지만, 극성 용제에서는 불용성인 것을 특징으로 하는 전자 디바이스 형성 방법.
  23. 제 22 항에 있어서,
    상기 제 2 폴리머층은 상기 반도체 활성층이 용해되지 않는 극성 유기 용제로부터 증착되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  24. 제 18 항에 있어서,
    상기 제 2 폴리머의 용액 증착은 상기 정렬 단계 이후 수행되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  25. 제 1 항에 있어서,
    상기 폴리머 체인들은 단축 정렬로 배열되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  26. 제 1 항에 있어서,
    상기 폴리머 체인들은 단축의 모노도메인 정렬로 배열되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  27. 제 1 항에 있어서,
    상기 폴리머 체인들은 국부적인 평행 정렬의 도메인들 내에 정렬되는 것을 특징으로 하는 전자 디바이스 형성 방법.
  28. 제 1 항에 따른 방법에 의해 형성되는 전자 디바이스.
  29. 상기 제 28 항에서 청구되는 전자 디바이스를 포함하는 논리 회로.
  30. 삭제
  31. 상기 제 28 항에서 청구되는 전자 디바이스를 포함하는 활성 매트릭스 디스플레이.
  32. 제 1 전극, 제 2 전극 및 반도체 활성층을 갖는 전자 디바이스로서,
    상기 제 1 전극과 제 2 전극의 양단에 전압이 인가될 때, 상기 제 1 전극과 상기 제 2 전극 간에 전류가 흐르는 평면에 폴리머 체인들의 액정 상태 정렬을 유지하는 것을 특징으로 하는 전자 디바이스.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 제 32 항에 있어서,
    상기 전자 디바이스는 폴리머 트랜지스터인 것을 특징으로 하는 전자 디바이스.
  42. 제 32 항에 있어서,
    상기 디바이스는 트랜지스터인 것을 특징으로 하는 전자 디바이스.
  43. 제 42 항에 있어서,
    상기 디바이스는 박막 트랜지스터인 것을 특징으로 하는 전자 디바이스.
  44. 제 42 항에 있어서,
    상기 트랜지스터의 채널은 상기 정렬된 폴리머 체인들의 방향과 실질적으로 평행하도록 방향이 정해지는 것을 특징으로 하는 전자 디바이스.
  45. 제 32 항에 있어서,
    상기 활성층 바로 아래의 정렬층을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  46. 제 32 항에 있어서,
    상기 폴리머는 반도체 폴리머인 것을 특징으로 하는 전자 디바이스.
  47. 제 32 항에 있어서,
    상기 폴리머는 비정질 유리 상태인 것을 특징으로 하는 전자 디바이스.
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 트랜지스터 형성 방법으로서,
    제 2 폴리머층을 증착하기 전에 불용성 상태로 변환되지 않는 용액 처리된 폴리머층의 상부에 상기 제 2 폴리머층을 용액 증착함으로써, 반도체층과 게이트 절연층 사이에 트랜지스터의 활성 인터페이스를 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 형성 방법.
  53. 제 52 항에 있어서,
    상기 제 2 폴리머층은 상기 트랜지스터의 게이트 절연물을 형성하는 것을 특징으로 하는 트랜지스터 형성 방법.
  54. 제 52 항에 있어서,
    상기 제 2 폴리머층은 PVP를 포함하는 것을 특징으로 하는 트랜지스터 형성 방법.
  55. 제 52 항에 있어서,
    상기 반도체층이 상기 용액 처리된 폴리머층인 것을 특징으로 하는 트랜지스터 형성 방법.
  56. 제 52 항에 있어서,
    상기 용액 처리된 폴리머층은 비극성 유기 용제에서는 용해될 수 있지만, 극성 용제에서는 불용성인 것을 특징으로 하는 트랜지스터 형성 방법.
  57. 제 52 항에 있어서,
    상기 제 2 폴리머층은 상기 용액 처리된 폴리머층이 용해되지 않는 극성 유기 용제로부터 증착되는 것을 특징으로 하는 트랜지스터 형성 방법.
  58. 제 52 항에 있어서,
    상기 제 2 폴리머층은 알콜과, 물과 같은 양성자성(protic)의 극성 용제, 또는 DMF와 같은 비양성자성(aprotic)의 극성 용제로부터 증착되는 것을 특징으로 하는 트랜지스터 형성 방법.
  59. 제 52 항에 있어서,
    상기 트랜지스터의 소스-드레인 전극과 게이트 전극중 적어도 하나 역시 용액으로부터 형성되는 것을 특징으로 하는 트랜지스터 형성 방법.
  60. 제 52 항에 있어서,
    상기 제 2 폴리머층은 게이트 절연층이고, 상기 용액 처리된 폴리머층은 단축으로 정렬된 액정 폴리머 필름인 것을 특징으로 하는 트랜지스터 형성 방법.
KR1020017016467A 1999-06-21 2000-06-21 유기 ｔｆｔ를 위한 정렬 폴리머 KR100840006B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GBGB9914489.1A GB9914489D0 (en) 1999-06-21 1999-06-21 Transistors
GB9914489.1 1999-06-21
GB9928435.8 1999-12-01
GBGB9928435.8A GB9928435D0 (en) 1999-06-21 1999-12-01 Aligned polymers

Publications (2)

Publication Number Publication Date
KR20020066370A KR20020066370A (ko) 2002-08-16
KR100840006B1 true KR100840006B1 (ko) 2008-06-20

Family

ID=10855777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016467A KR100840006B1 (ko) 1999-06-21 2000-06-21 유기 ｔｆｔ를 위한 정렬 폴리머

Country Status (4)

Country Link
EP (1) EP1890346B1 (ko)
KR (1) KR100840006B1 (ko)
CN (1) CN101106179B (ko)
GB (2) GB9914489D0 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
KR101133767B1 (ko) 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2008544477A (ja) * 2005-05-09 2008-12-04 ナノ イープリント リミテッド 電子デバイス
CN104341605B (zh) 2014-09-26 2017-03-01 京东方科技集团股份有限公司 一种各向异性有机薄膜及其制备方法
CN104377303B (zh) * 2014-09-26 2017-07-21 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法、阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786820A2 (en) * 1996-01-29 1997-07-30 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
KR20010042651A (ko) * 1998-04-16 2001-05-25 고스티치 엠. 폴리머 디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
GB9215929D0 (en) * 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Electroluminescent devices
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US6107117A (en) * 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
EP1027723B1 (en) * 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US5777070A (en) * 1997-10-23 1998-07-07 The Dow Chemical Company Process for preparing conjugated polymers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786820A2 (en) * 1996-01-29 1997-07-30 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
KR20010042651A (ko) * 1998-04-16 2001-05-25 고스티치 엠. 폴리머 디바이스

Also Published As

Publication number Publication date
KR20020066370A (ko) 2002-08-16
GB9928435D0 (en) 2000-01-26
CN101106179A (zh) 2008-01-16
EP1890346B1 (en) 2018-10-24
CN101106179B (zh) 2012-08-22
GB9914489D0 (en) 1999-08-25
EP1890346A2 (en) 2008-02-20
EP1890346A3 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
JP5167569B2 (ja) トランジスタの製造方法
CA2394895C (en) Forming interconnects
EP1243033B1 (en) Solution processing
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
WO2001047043A1 (en) Solution processed devices
CA2829416C (en) Solution processed devices
US20060231829A1 (en) TFT gate dielectric with crosslinked polymer
KR20100106503A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법
US8969852B2 (en) Organic electronic devices
KR100840006B1 (ko) 유기 ｔｆｔ를 위한 정렬 폴리머
US20100035376A1 (en) Method of locally crystallizing organic thin film and method of fabricating organic thin film transistor using the same
US9018622B2 (en) Method for manufacturing organic semiconductor element
Newsome et al. Phase behavior of polymer semiconductor films and its influence on the mobility in FET devices
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法
Pandey Controlling the Orientation of Semiconducting Polymers in Floating Film for Anisotropic Charge Transport in Organic Field Effect Transistor
Buergi Henning Sirringhaus and Richard Friend Cavendish Laboratory, University of Cambridge, and Plastic Logic Ltd., Cambridge, United Kingdom Takeo Kawase Cavendish Laboratory, University of Cambridge, and Epson Cambridge
Lee et al. Liquid Crystal Technologies for All Organic Displays
JP2008235435A (ja) π共役ポリマーの一軸配向膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12