KR100838808B1 - 제이테그를 이용한 테스트 시스템 및 그 제어방법 - Google Patents

제이테그를 이용한 테스트 시스템 및 그 제어방법 Download PDF

Info

Publication number
KR100838808B1
KR100838808B1 KR1020060112052A KR20060112052A KR100838808B1 KR 100838808 B1 KR100838808 B1 KR 100838808B1 KR 1020060112052 A KR1020060112052 A KR 1020060112052A KR 20060112052 A KR20060112052 A KR 20060112052A KR 100838808 B1 KR100838808 B1 KR 100838808B1
Authority
KR
South Korea
Prior art keywords
signal
tag
digital
digital signal
analog
Prior art date
Application number
KR1020060112052A
Other languages
English (en)
Other versions
KR20080043462A (ko
Inventor
김상진
Original Assignee
주식회사 준마엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 준마엔지니어링 filed Critical 주식회사 준마엔지니어링
Priority to KR1020060112052A priority Critical patent/KR100838808B1/ko
Publication of KR20080043462A publication Critical patent/KR20080043462A/ko
Application granted granted Critical
Publication of KR100838808B1 publication Critical patent/KR100838808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 시스템에 관한 것으로, 탐측 및 제어 대상물의 아날로그 신호와 디지털 신호를 인가받아 탐측 및 제어 대상변수를 디지털 신호처리(DSP) 여분의 타이머를 활용하여 취득 변수 또는 값(Value)을 펄스폭변조(PWM)로 신호 변환하여 제이테그로 출력하며, 출력신호인 펄스폭변조 신호를 기저대역 통과필터(LPF) 회로를 거쳐 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC 등의 탐측기로 전송해 결과 신호를 산출하는 제이테그를 이용한 테스트 시스템에 관한 것이다. 본 발명은 탐측 신호 및 변수를 펄스폭변조 신호로 생성 변환하여 사용자가 원하는 양질의 요소 신호를 얻을 수 있다.
제이테그, 거저대역 통과필터, 디지털 신호처리

Description

제이테그를 이용한 테스트 시스템 및 그 제어방법{Test System Using Joint Test Action Group and Control Method Thereof}
도 1은 본 발명의 제이테그를 이용한 테스트 시스템의 블록도.
도 2는 본 발명의 제이테그를 이용한 테스트 시스템의 디지털신호처리/마이콤 제이테그 블록의 상세 회로도.
도 3은 본 발명의 제이테그를 이용한 테스트 시스템의 제이테그 보드의 상세 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 타겟 보드 11 : 디지털신호처리/마이콤 제이테그블록
12 : 아날로그/디지털 인터페이스 20 : 제이테그 보드
21 : 제이테그 인터페이스 22 : 기저대역 통과필터
30 : 대상물 41 : 제이테그 케이블
42 : 커넥션 케이블 43 : 프로브
50 : 탐측기
본 발명은 제이테그(Joint Test Action Group:JTAG)를 이용한 테스트 시스템에 관한 것으로, 더욱 상세하게는 탐측 신호 및 변수를 펄스폭변조 신호로 생성 변환하여 사용자가 원하는 양질의 신호를 얻는 제이테그를 이용한 테스트 시스템 및 그 제어방법에 관한 것이다.
일반적으로 디지털 신호처리 시스템에는 탐지 대상물에 오실로스코프와 같은 계측기를 직접 접지하여 탐측된 데이터를 수집하여 변수값을 화면상에 디스플레이하여 출력 결과물을 얻게 된다.
그러나, 이와 같은 출력 결과물을 획득하는 방법은 시스템 회로특성상 조립 밀도가 높아 취득 과정의 부주의로 인해 단락 사고나, 오작동의 원인이 될 경우가 많으며 제어대상의 CPU와 같은 내부 연산회로를 가진 모듈의 내부 처리(연산)과정은 사용자가 취득하는데 애로사항이 있다.
따라서, 상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 탐측 및 제어 대상물의 아날로그 신호와 디지털 신호를 인가받아 탐측 및 제어 대상변수를 디지털 신호처리(DSP) 여분의 타이머를 활용하여 취득 변수 또는 값(Value)을 펄스폭변조(PWM)로 신호 변환하여 제이테그를 통해 출력하며, 출력신호인 펄스폭변조신호를 기저대역 통과필터(LPF) 회로를 거쳐 정확한 출력 값을 진공관 전압계(VTVM)나 오실로스코프 또는 PC에 디스플레이하는 제이테그를 이용한 테스트 시스템을 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 제이테그를 이용한 테스트 시스템은,
탐측 및 제어 대상물을 커넥션 케이블로 연결시켜 아날로그 신호와 디지털 신호를 인가받는 아날로그/디지털 인터페이스와, 탐측 및 제어 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력하기 위한 디지털신호처리/마이콤 제이테그 블록으로 구성된 타겟 보드와;
상기 타겟 보드와 연계된 제이테그 케이블을 통해 출력 신호를 아이솔레이션 및 전송하기 위한 제이테그 인터페이스와, 상기 제이테그 인터페이스의 출력 신호인 펄스폭변조(PWM)를 각종계측기에 연결하여 사용자가 보고자 하는 신호로 변환하기 위한 고주파 차단 필터로 이루어진 기저대역 통과필터로 구성된 제이테그 보드; 및
상기 제이테그 보드의 출력을 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC의 탐측기 출력 단자에 접속하기 위한 프로브;를 포함하여 구성됨을 특징으로 한다.
바람직하게는, 상기 디지털신호처리/마이콤 제이테그 블록은, 3개의 타이머를 실장하여 타임체크를 하기 위한 타이머회로 포트부와; 아날로그 신호와 디지털 신호를 인가 및 제어하기 위한 아날로그/디지털 입력부와; 탐측 대상변수의 펄스폭 변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력하기 위한 마이콤 제어테그;를 더 포함하여 구성됨을 특징으로 한다.
바람직하게는, 상기 제이테그 보드는, 디지털 신호로 변환한 신호를 각종계측기에 연계하기 위한 프로브 단자부와; 각종계측기에서 사용자가 보고자 하는 파형으로 변환시켜주는 다수의 고주파 차단 필터로 포함하는 기저대역 통과필터와; 다수의 트랜지스터를 하나의 소자로 형성하여 위상 차이의 펄스를 더욱더 증폭하는 연산증폭기와; 타겟 보드와 제이테그 보드를 연계시켜 주기 위해 제이테그 콘트롤러와 3개의 앤드게이터로 인터페이스하는 제이테그 인터페이스; 및 상기 연산증폭기로 외부 신호를 인가하는 커넥터;를 더 포함하여 구성됨을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명의 제이테그를 이용한 테스트 시스템 제어방법은,
타이머회로 포트부 내부의 타이머를 초기값으로 설정하는 단계와;
탐측 및 제어 대상물에 커넥션 케이블을 연계시켜 아날로그 신호와 디지털 신호를 분리 탐측하는 단계와;
상기 탐측한 대상변수의 값을 아날로그/디지털 인터페이스에서 아날로그 신호와 디지털 신호를 분리 통과시키는 단계와;
상기 통과된 출력값인 아날로그 신호와 디지털 신호를 디지털신호처리/마이콤 제이테그 블록을 통과시켜 각각 디지털 신호화하고 펄스폭변조를 하는 단계와;
채널별로 순차적으로 제이테그 케이블을 통과시켜 제이테그 보드로 신호를 인가하는 단계와;
상기 신호를 제이테그 인터페이스에 인가하여 출력 펄스폭변조신호를 아이솔레이션 하는 단계와;
상기 펄스폭변조를 인가받는 기저대역 통과필터를 두어 고주파 차단 필터로 각종계측기에 연결하여 사용자가 보고자 하는 신호로 변환하는 단계; 및
양질의 신호를 프로브를 통해 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC에 연계시켜 결과값을 확인하는 단계;를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 제이테그를 이용한 테스트 시스템의 성능 향상 방법을 상세히 설명하고자 한다.
도 1은 본 발명의 제이테그를 이용한 테스트 시스템의 블록도이고, 도 2는 본 발명의 제이테그를 이용한 테스트 시스템의 디지털신호처리/마이콤 제이테그 블록의 상세 회로도이고, 도 3은 본 발명의 제이테그를 이용한 테스트 시스템의 제이테그 보드의 상세 회로도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명에 따른 타겟 보드(10)는 탐측 및 제어 대상물(30)에 커넥션 케이블(42)로 연결시켜 아날로그 신호와 디지털 신호를 인가 받는 아날로그/디지털 인터페이스(12)와, 탐측 및 제어 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력하기 위한 디지털신호처리/마이콤 제이테그 블록(11)으로 구성되어 있다.
본 발명에 따른 제이테그 보드(20)는 상기 타겟 보드(10)와 연계된 제이테그 케이블(41)을 통해 출력 신호를 연계시키는 제이테그 인터페이스(21)와, 상기 제이 테그 인터페이스(21)의 출력 신호에 펄스폭변조(PWM)를 각종 계측기에 연결하여 사용자가 보고자 하는 파형으로 변환시켜주는 다수의 고주파 차단 필터로 이루어진 기저대역 통과필터(22)로 구성되어 있다.
본 발명에 따른 프로브(43)는 상기 제이테그 보드(20)의 출력을 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC 등의 탐측기(50) 출력 단자에 접속시킨다.
여기서, 상기 디지털신호처리/마이콤 제이테그 블록(11)은 3개의 타이머를 실장하여 타임체크를 하기 위한 타이머회로 포트부(101)와, 아날로그 신호와 디지털 신호를 인가 및 제어하기 위한 아날로그/디지털 입력부(102)와 탐측 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력하기 위한 마이콤 제어테그(103)로 이루어진다.
여기서, 상기 제이테그 보드(20)는 상기 디지털 신호로 변환한 신호를 각종계측기에 연계하기 위한 프로브 단자부(201)와, 각종계측기에서 사용자가 보고자 하는 파형으로 변환시켜주는 다수의 고주파 차단 필터로 포함하는 기저대역 통과필터(202)와, 다수의 트랜지스터를 하나의 소자로 형성하여 위상 차이의 펄스를 더욱더 증폭하는 연산증폭기(203)와, 타겟 보드(10)와 제이테그 보드(20)를 연계시켜 주기 위해 제이테그 콘트롤러와 3개의 앤드게이터로 인터페이스하는 제이테그 인터페이스(204), 및 상기 연산증폭기(203)로 외부 신호를 인가하는 커넥터(205)로 이루어진다.
본 발명의 제이테그를 이용한 테스트 시스템의 제어방법을 간단히 설명하면 다음과 같다.
먼저, 전원 인가와 동시에 타이머회로 포트부(101) 내부의 타이머를 초기값으로 설정한다. 이때, 상기 타이머는 정확하게 1~3개의 채널로 형성한다. 이때, 상기 타이머회로 포트부(101)는 정확하게는 3개의 타이머를 실장한다.
이어서, 탐측 및 제어 대상물(30)에 커넥션 케이블(42)을 연계시켜 아날로그 신호와 디지털 신호를 분리 탐측하게 된다.
이어서, 상기 탐측한 대상변수의 값을 아날로그/디지털 인터페이스(12)에서 아날로그 신호와 디지털 신호를 분리 통과시킨다. 이때, 아날로그 신호와 디지털 신호는 아날로그/디지털 입력부(102)를 통해 신호를 인가 및 제어한다. 아울러, 상기 값은 탐측시 가미된 노이즈를 1차로 제거하게 된다.
이어서, 상기 출력 값인 아날로그 신호와 디지털 신호를 디지털신호처리/마이콤 제이테그 블록(11)을 통과시켜 각각 디지털로 연산처리 후 펄스폭변조신호로 변환하게 된다. 이때, 디지털 신호화함에 있어 채널별로 진행한다. 아울러, 상기 디지털 신호화는 마이콤 제어테그(103)를 통해 탐측 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력한다.
이어서, 상기 채널별로 순차적으로 제이테그 케이블(41)을 통과시켜 제이테그 보드(20)로 신호를 인가하게 된다. 이때, 상기 신호는 커넥터(205)에서 연산증폭기(203)를 통해 신호를 인가한다. 아울러, 상기 연산증폭기(203)은 다수의 트랜지스터를 하나의 소자로 형성하여 위상 차이의 펄스를 더욱더 증폭한다.
이어서, 상기 신호를 제이테그 인터페이스(204)에 인가하여 타겟보드와 아이 솔레이션 및 펄스폭변조신호를 전송하게 된다. 이때, 상기 제이테그 인터페이스(204)는 타겟 보드(10)와 제이테그 보드(20)를 연계시켜 주기 위해 제이테그 콘트롤러와 3개의 앤드게이터로 인터페이스한다.
이어서, 상기 펄스폭변조를 인가받는 기저대역 통과필터(22)를 두어 각종계측기에 연결하여 사용자가 보고자 하는 신호로 변환하게 된다. 이때, 상기 신호는 각종계측기에서 사용자가 보고자 하는 파형을 기저대역 통과필터(202)를 통과시켜 변환하며 다수의 고주파 차단 필터링을 한다. 또한, 상기 신호로 변환한 신호를 프로브 단자부(201)를 통해 각종계측기에 연결한다. 아울러, 양질의 신호를 출력하게 된다.
마지막으로, 상기 양질의 신호를 프로브(43)를 통해 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC 등에 연계시켜 결과값을 확인할 수 있다.
전술한 바와 같이, 제이테그(JTAG)를 이용한 시스템은 탐측 및 개발 성능을 향상하기 위해 탐측신호 및 변수를 펄스폭변조 신호로 생성 변환하여 사용자가 원하는 요소를 쉽게 확인할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환과 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백한 것이다.
이상에서 설명한 바와 같이, 본 발명에 제이테그를 이용한 테스트 시스템은 탐측 및 개발 성능을 향상하기 위해 탐측신호 및 변수를 펄스폭변조 신호로 생성 변환하여 사용자가 원하는 양질의 요소 신호를 얻을 수 있는 이점이 있다.

Claims (4)

  1. 탐측 및 제어 대상물을 커넥션 케이블로 연결시켜 아날로그 신호와 디지털 신호를 인가받는 아날로그/디지털 인터페이스와, 탐측 및 제어 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으로 출력하기 위한 디지털신호처리/마이콤 제이테그 블록으로 구성된 타겟 보드와;
    상기 타겟 보드와 연계된 제이테그 케이블을 통해 출력 신호를 아이솔레이션 및 전송하기 위한 제이테그 인터페이스와, 상기 제이테그 인터페이스의 출력 신호인 펄스폭변조(PWM)를 각종계측기에 연결하여 사용자가 보고자 하는 신호로 변환하기 위한 고주파 차단 필터로 이루어진 기저대역 통과필터로 구성된 제이테그 보드; 및
    상기 제이테그 보드의 출력을 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC의 탐측기 출력 단자에 접속하기 위한 프로브;를 포함하는 것을 특징으로 하는 제이테그를 이용한 테스트 시스템.
  2. 제 1항에 있어서, 상기 디지털신호처리/마이콤 제이테그 블록은,
    3개의 타이머를 실장하여 타임체크를 하기 위한 타이머회로 포트부와;
    아날로그 신호와 디지털 신호를 인가 및 제어하기 위한 아날로그/디지털 입력부와;
    탐측 대상변수의 펄스폭변조(PWM)를 디지털 신호로 변환 제어하여 순차적으 로 출력하기 위한 마이콤 제어테그;를 더 포함하는 것을 특징으로 하는 제이테그를 이용한 테스트 시스템.
  3. 제 1항에 있어서, 상기 제이테그 보드는,
    디지털 신호로 변환한 신호를 각종계측기에 연계하기 위한 프로브 단자부와;
    각종계측기에서 사용자가 보고자 하는 파형으로 변환시켜주는 다수의 고주파 차단 필터로 포함하는 기저대역 통과필터와;
    다수의 트랜지스터를 하나의 소자로 형성하여 위상 차이의 펄스를 더욱더 증폭하는 연산증폭기와;
    타겟 보드와 제이테그 보드를 연계시켜 주기 위해 제이테그 콘트롤러와 3개의 앤드게이터로 인터페이스하는 제이테그 인터페이스; 및
    상기 연산증폭기로 외부 신호를 인가하는 커넥터;를 더 포함하는 것을 특징으로 하는 제이테그를 이용한 테스트 시스템.
  4. 타이머회로 포트부 내부의 타이머를 초기값으로 설정하는 단계와;
    탐측 및 제어 대상물에 커넥션 케이블을 연계시켜 아날로그 신호와 디지털 신호를 분리 탐측하는 단계와;
    상기 탐측한 대상변수의 값을 아날로그/디지털 인터페이스에서 아날로그 신호와 디지털 신호를 분리 통과시키는 단계와;
    상기 통과된 출력값인 아날로그 신호와 디지털 신호를 디지털신호처리/마이 콤 제이테그 블록을 통과시켜 각각 디지털 신호화하고 펄스폭변조를 하는 단계와;
    채널별로 순차적으로 제이테그 케이블을 통과시켜 제이테그 보드로 신호를 인가하는 단계와;
    상기 신호를 제이테그 인터페이스에 인가하여 출력 펄스폭변조신호를 아이솔레이션 하는 단계와;
    상기 펄스폭변조를 인가 받는 기저대역 통과필터를 두어 고주파 차단 필터로 각종계측기에 연결하여 사용자가 보고자 하는 신호로 변환하는 단계; 및
    양질의 신호를 프로브을 통해 진공관 전압계(VTVM)나 오실로스코프에 직접 연동시키거나 PC에 연계시켜 결과값을 확인하는 단계;를 포함하는 것을 특징으로 하는 제이테그를 이용한 테스트 시스템 제어방법.
KR1020060112052A 2006-11-14 2006-11-14 제이테그를 이용한 테스트 시스템 및 그 제어방법 KR100838808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112052A KR100838808B1 (ko) 2006-11-14 2006-11-14 제이테그를 이용한 테스트 시스템 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112052A KR100838808B1 (ko) 2006-11-14 2006-11-14 제이테그를 이용한 테스트 시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20080043462A KR20080043462A (ko) 2008-05-19
KR100838808B1 true KR100838808B1 (ko) 2008-06-17

Family

ID=39661804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112052A KR100838808B1 (ko) 2006-11-14 2006-11-14 제이테그를 이용한 테스트 시스템 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100838808B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576073A (zh) * 2012-07-30 2014-02-12 合肥科盛微电子科技有限公司 一种测试芯片功能的系统和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107966977A (zh) * 2017-12-23 2018-04-27 埃泰克汽车电子(芜湖)有限公司 一种信号调理箱
KR20220029950A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 검출 회로 및 이를 포함하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014985U (ko) * 1998-12-31 2000-07-25 김종수 전자장비 점검장치
JP2002286806A (ja) 2001-03-27 2002-10-03 Mitsubishi Electric Corp 半導体デバイスのスキャンテスト方式
JP2003194882A (ja) 2001-11-01 2003-07-09 Agilent Technol Inc Ａｃ結合システムにおいてｅｘｔｅｓｔを実施可能にするための装置
JP2004069650A (ja) 2002-08-09 2004-03-04 Oki Electric Ind Co Ltd 変換装置
KR20050077156A (ko) * 2004-01-27 2005-08-01 엘지전자 주식회사 Ｊｔａｇ를 이용한 보드 검사 시스템 및 방법
KR20060090553A (ko) * 2005-02-09 2006-08-14 후지쯔 가부시끼가이샤 Ｊｔａｇ 시험 방식

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014985U (ko) * 1998-12-31 2000-07-25 김종수 전자장비 점검장치
JP2002286806A (ja) 2001-03-27 2002-10-03 Mitsubishi Electric Corp 半導体デバイスのスキャンテスト方式
JP2003194882A (ja) 2001-11-01 2003-07-09 Agilent Technol Inc Ａｃ結合システムにおいてｅｘｔｅｓｔを実施可能にするための装置
JP2004069650A (ja) 2002-08-09 2004-03-04 Oki Electric Ind Co Ltd 変換装置
KR20050077156A (ko) * 2004-01-27 2005-08-01 엘지전자 주식회사 Ｊｔａｇ를 이용한 보드 검사 시스템 및 방법
KR20060090553A (ko) * 2005-02-09 2006-08-14 후지쯔 가부시끼가이샤 Ｊｔａｇ 시험 방식

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576073A (zh) * 2012-07-30 2014-02-12 合肥科盛微电子科技有限公司 一种测试芯片功能的系统和方法

Also Published As

Publication number Publication date
KR20080043462A (ko) 2008-05-19

Similar Documents

Publication Publication Date Title
CN102103195B (zh) 一种宽频带数字磁共振射频接收实现装置及方法
EP3273256B1 (en) Multi-band noise reduction systems and methods
CN103323693B (zh) 用于测试电力工程测试对象的测试装置、测试系统及方法
CN109324248B (zh) 用于数据域分析的一体化矢量网络分析仪及其测试方法
CN105721253A (zh) Lte fdd自动测试系统及其测试方法
CN106289337A (zh) 多参数分布式光纤传感系统
US8788234B2 (en) Method of calibrating interleaved digitizer channels
JP6832452B2 (ja) モジュール化したｐｉｍ分析装置および方法
US20120253729A1 (en) Test system, test signal auxiliary device, and test signal generation method thereof
CN214224154U (zh) 一种基于pxi结构的测距模拟器校准装置
KR100838808B1 (ko) 제이테그를 이용한 테스트 시스템 및 그 제어방법
CN110868261A (zh) 一种射频功放芯片的oip3测试方法
US7961629B2 (en) Test apparatus, test method, waveform generator and waveform generating method
CN117330939B (zh) 基于ate的开关电容滤波器调测方法、系统及存储介质
WO2004109527B1 (en) A network analyzing method and a network analyzing apparatus
CN203798915U (zh) 一种矢量网络分析仪
WO2019030113A3 (de) Selbsttestfähiges messsystem und verfahren zum betreiben eines selbsttestfähigen messsystems
CN201681157U (zh) 多探头多波束测深仪
CN109549665B (zh) 一种超声设备检测系统
WO2008152695A1 (ja) 電子装置、電子装置の試験方法
US20080036470A1 (en) Inverse Characteristic Measuring Apparatus, Distortion Compensation Apparatus, Method, Program, and Recording Medium
CN102832922B (zh) 高精度、高同步性的模拟信号分配器
JP3974880B2 (ja) ジッタ伝達特性測定装置
US8060045B2 (en) Method for compensating the non-linear distortions of high-frequency signals and device for carrying out said method
CN103969477A (zh) 一种信号发生器及其应用方法、系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150610

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12