KR100832027B1 - Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask - Google Patents

Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask Download PDF

Info

Publication number
KR100832027B1
KR100832027B1 KR1020020037177A KR20020037177A KR100832027B1 KR 100832027 B1 KR100832027 B1 KR 100832027B1 KR 1020020037177 A KR1020020037177 A KR 1020020037177A KR 20020037177 A KR20020037177 A KR 20020037177A KR 100832027 B1 KR100832027 B1 KR 100832027B1
Authority
KR
South Korea
Prior art keywords
hard mask
mask
material layer
forming
layer
Prior art date
Application number
KR1020020037177A
Other languages
Korean (ko)
Other versions
KR20040001843A (en
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037177A priority Critical patent/KR100832027B1/en
Publication of KR20040001843A publication Critical patent/KR20040001843A/en
Application granted granted Critical
Publication of KR100832027B1 publication Critical patent/KR100832027B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/122—Pipe-line systems for waste water in building
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
    • D06F39/00—Details of washing machines not specific to a single type of machines covered by groups D06F9/00 - D06F27/00 
    • D06F39/08—Liquid supply or discharge arrangements
    • D06F39/083—Liquid discharge or recirculation arrangements
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/28—Odour seals
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C2201/00—Details, devices or methods not otherwise provided for
    • E03C2201/60—Reducing noise in plumbing systems

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로 특히, 반도체소자의 패턴 형성시 사용되는 하드마스크의 경사 프로파일을 방지하기에 적합한 반도체소자의 패턴 형성방법을 제공하기 위한 것으로 이를 위해 본 발명은, 전도성 물질을 포함하는 피식각층 상에 하드마스크용 제1 내지 제3물질막을 차례로 형성하는 단계; 상기 제3물질막 상에 소정의 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제3물질막을 선택적으로 식각하여 제3하드마스크를 형성하는 단계; 상기 제3하드마스크를 식각마스크로 상기 제2물질막을 선택적으로 식각하여 제2하드마스크를 형성하는 단계; 염소와 산소를 포함하는 플라즈마를 이용하여 상기 제2하드마스크 형성 단계에서 프로파일이 변형된 상기 제3하드마스크를 제거하는 단계; 상기 제2하드마스크를 식각마스크로 상기 제1물질막을 선택적으로 식각하여 제1하드마스크를 형성하는 단계; 및 상기 제2 및 제1하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 패터닝된 피식각층에 적층된 제1 및 제2하드마스크 구조의 패턴을 형성하는 단계를 포함하는 반도체소자의 패턴 형성방법을 제공한다.
The present invention relates to a method for manufacturing a semiconductor device, and in particular, to provide a method for forming a pattern of a semiconductor device suitable for preventing the inclination profile of a hard mask used when forming a pattern of the semiconductor device. Sequentially forming a first to third material film for a hard mask on the etched layer including; Forming a photoresist pattern for forming a predetermined pattern on the third material layer; Selectively etching the third material layer using the photoresist pattern as an etching mask to form a third hard mask; Selectively etching the second material layer using the third hard mask as an etching mask to form a second hard mask; Removing the third hard mask whose profile is modified in the second hard mask forming step by using a plasma containing chlorine and oxygen; Selectively etching the first material layer using the second hard mask as an etch mask to form a first hard mask; And selectively etching the etched layer using the second and first hard masks as an etch mask to form patterns of the first and second hard mask structures stacked on the patterned etched layer. Provide a method.

비트라인, 워드라인, 하드마스크, 폴리실리콘, 텅스텐, 경사 프로파일. Bitline, Wordline, Hardmask, Polysilicon, Tungsten, Inclined Profiles.

Description

하드마스크의 경사 프로파일을 방지할 수 있는 반도체소자의 패턴 형성방법{Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask} Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask             

도 1은 종래기술에 따라 형성된 워드라인의 수직단면을 도시한 SEM 사진.1 is a SEM photograph showing a vertical cross-section of a word line formed in accordance with the prior art.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체소자의 패턴 형성공정을 도시한 단면도.2A to 2E are cross-sectional views illustrating a pattern forming process of a semiconductor device in accordance with an embodiment of the present invention.

도 3은 전술한 본 발명에 따라 형성된 워드라인의 수직단면을 도시한 SEM사진.
Figure 3 is a SEM photograph showing a vertical cross section of the word line formed in accordance with the present invention described above.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 기판 21' : 패터닝된 피식각층20: substrate 21 ': patterned etching layer

22' : 제1하드마스크 23' : 제2하드마스크
22 ': 1st hard mask 23': 2nd hard mask

본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로 특히, 귀금속과 절연막을 포함하는 3중 하드마스크를 이용한 반도체소자의 패턴 형방법에 관한 것이다.The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly, to a pattern type method of a semiconductor device using a triple hard mask including a noble metal and an insulating film.

반도체 소자가 고집적화됨에 따라 패턴간의 거리가 작아지고 마스크막인 포토레지스트막의 두께는 낮아지고 있다. 이렇게 포토레지스트막의 두께가 낮아지면 높은 종횡비의 콘택홀이나 셀프 얼라인 콘택홀 형성 공정에서는 포토레지스트막이 산화막이나 임의의 막질을 식각하는데 마스크 역할을 완벽하게 수행할 수 없게 된다. 그러므로, 포토레지스트막이 마스크역할을 할 수 있게 산화막이나 임의의 막질과 포토레지스트막의 고선택비를 확보할 수 있는 하드마스크가 필요하다. As semiconductor devices become more integrated, the distance between patterns becomes smaller and the thickness of the photoresist film serving as a mask film becomes smaller. When the thickness of the photoresist film is lowered, the photoresist film cannot fully perform the role of a mask in etching an oxide film or any film quality in a high aspect ratio contact hole or self-aligned contact hole forming process. Therefore, there is a need for a hard mask capable of securing a high selectivity of an oxide film or any film quality and a photoresist film so that the photoresist film can act as a mask.

이러한 하드마스크로는 다양한 막질 예컨대, 질화막 또는 폴리실리콘막이 이용되고 있으며, 하드마스크 도입에 따라 상대적으로 포토레지스트막의 선택비 마진을 확보할 수 있을 뿐만아니라, 임계치수(Critical Dimension; 이하 CD라 함)의 손실(Loss)을 최소화함으로써 CD 바이어스(Bias)를 줄일 수 있게 되었다.Various hard films such as a nitride film or a polysilicon film are used as the hard mask, and the selection ratio of the photoresist film can be secured relatively by the introduction of the hard mask, and also the critical dimension (hereinafter referred to as CD). CD bias can be reduced by minimizing the loss.

그러나, 질화막 계열의 하드마스크를 사용하는 경우 디자인 룰의 감소에 따라 그 두께가 감소하게 되었고, 이에 따라 콘택 형성 등의 공정에서 산화막 식각시 질화막에 대하여 고선택비를 확보하기 위하여 다량의 폴리머 유발 가스가 사용되는 바, 이러한 다량의 폴리머 유발 가스 사용에 따라 식각 공정의 재현성 문제와 경사(Slope)식각 단면에 기인한 콘택 면적 감소에 따른 콘택 저항 증가 등의 문제가 발생하게 되며, 폴리실리콘막을 하드마스크로 사용하는 경우 폴리머 유발 가스에 따른 문제점을 극복할 수 있다 할지라도 예컨대, 콘택홀 형성 공정 후 하드마스크로 사용된 폴리실리콘막을 제거할 때 반도체 기판을 구성하는 실리콘에 대한 선 택비 확보가 어려워 제거하기가 어려우며, 특히 최근의 미세 패턴 형성시 주로 사용되는 ArF 노광원용 포토레지스트의 경우 접착(Adhesion) 문제 또한 발생하게 되고, 폴리실리콘 하드마스크 패터닝 자체도 어렵다.However, when the nitride mask-based hard mask is used, its thickness decreases with the reduction of design rules. Accordingly, a large amount of polymer-induced gas is required to secure a high selectivity for the nitride film during oxide etching in a process such as contact formation. As a large amount of polymer-induced gas is used, problems such as reproducibility of the etching process and an increase in contact resistance due to a decrease in contact area due to slope etching cross-sections occur, and a polysilicon film is hard masked. Although it may be possible to overcome the problems caused by the polymer-induced gas, for example, when removing the polysilicon film used as the hard mask after the contact hole forming process, it is difficult to secure the selection cost for the silicon constituting the semiconductor substrate. Photoresist for ArF exposure source which is difficult to use For registry adhesive (Adhesion) problem becomes also occurs, the polysilicon hard mask pattern itself is also difficult.

한편, 비트라인 또는 워드라인의 경우는 그 자체의 수직 두께가 증가함에 따라 패터닝시 식각타겟이 증가하고 또한, 비트라인과 워드라인에 귀금속 등을 사용함에 따라 보다 식각내성이 강한 귀금속 하드마스크도 사용되고 있으며, 귀금속과 질화막을 포함하는 이중 구조의 하드마스크가 점차 사용되고 있다.On the other hand, in the case of bit lines or word lines, the etching target increases during patterning as the vertical thickness of the bit lines or word lines increases, and a precious metal hard mask having stronger etching resistance is also used as the precious metals are used in the bit lines and word lines. In addition, a dual-mask hard mask including a noble metal and a nitride film is gradually being used.

도 1은 종래기술에 따라 형성된 워드라인의 수직단면을 도시한 SEM(Scanning Electron Microscopy)사진인 바, 이를 참조하여 종래기술의 문제점을 살펴 본다.1 is a scanning electron microscopy (SEM) photograph showing a vertical cross section of a word line formed according to the prior art, and looks at the problems of the prior art with reference to this.

도 1을 참조하면, 기판(10) 상에 게이트절연막(11)과 폴리실리콘막(12)과 텅스텐막(13) 및 질화막을 이용한 하드마스크(14)가 적층된 게이트전극 패턴이 형성되어 있다.Referring to FIG. 1, a gate electrode pattern in which a gate insulating layer 11, a polysilicon layer 12, a tungsten layer 13, and a hard mask 14 using a nitride layer is stacked is formed on a substrate 10.

전술한 게이트전극 패턴의 형성 공정을 간략히 살펴보면, 기판(10) 상에 게이트절연막(11)과 폴리실리콘막(12)과 텅스텐막(13)과 질화막 계열의 하드마스크(14)를 적층하고 그 상부에 텅스텐 등의 하드마스크용 금속막(도시하지 않음)을 형성한 다음, 게이트전극 패턴 형성을 위한 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각마스크로 금속막을 선택적으로 식각하여 금속막 하드마스크를 형성한 다음, 금속막 하드마스크를 식각마스크로 질화막 하드마스크(14)를 식각한다. 이어서, 금속막 하드마스크와 질화막 하드마스크(14)를 식각마스크로 텅스텐막(13)을 식각한다. The process of forming the gate electrode pattern described above will be briefly described. The gate insulating film 11, the polysilicon film 12, the tungsten film 13, and the nitride film-based hard mask 14 are stacked on the substrate 10, and the upper portion thereof. A metal film for hard mask (not shown) such as tungsten is formed on the photoresist, a photoresist pattern (not shown) for forming a gate electrode pattern is formed, and the metal film is selectively etched using the photoresist pattern as an etch mask. After the metal film hard mask is formed, the nitride film hard mask 14 is etched using the metal film hard mask as an etching mask. Subsequently, the tungsten film 13 is etched using the metal film hard mask and the nitride film hard mask 14 as an etching mask.                         

한편, 금속막 하드마스크는 하부의 질화막 하드마스크(14)와 텅스텐막(13) 식각시 계속 식각이 진행됨에 따라 그 중앙부가 측면에 비해 식각이 덜 되어 그 형상이 경사(Tapered)를 갖게 된다.On the other hand, as the metal film hard mask is continuously etched when the lower nitride film hard mask 14 and the tungsten film 13 are etched, the center portion thereof is less etched than the side surface, and the shape of the hard mask is tapered.

한편, 질화막 하드마스크(14) 형성 후, 금속막 하드마스크를 제거하여 경사 프로파일을 갖지 않도록 할 수도 있으나, 이럴 경우 노출된 텅스텐막(13)의 손실이 발생하므로 오히려 하부의 패턴 자체를 변형시킬 수 있는 문제가 있다.On the other hand, after the nitride film hard mask 14 is formed, the metal film hard mask may be removed so as not to have an inclined profile, but in this case, since the exposed tungsten film 13 occurs, the lower pattern itself may be deformed. There is a problem.

따라서, 금속막 하드마스크의 하부에 있는 질화막 하드마스크(14) 또한 도시된 도면부호 '15'와 같이 경사를 갖게 되며, 라인 사이즈에 따라 프로파일과 두께의 차이를 보이게 된다.Therefore, the nitride film hard mask 14 under the metal film hard mask also has an inclination as shown by reference numeral '15' and shows a difference in profile and thickness depending on the line size.

이러한 하드마스크 상단의 경사 프로파일은 후속 자기정렬콘택(Self Align Contact; 이하 SAC이라 함) 공정시 식각배리어가 되어야 할 하드마스크의 프로파일이 취약해 그 손실이 더욱 심해지며, 또한 층간절연막 평탄화시 라인 사이즈에 따른 잔류 하드마스크 프로파일 차이 및 두께 차이에 의해 평탄화 불량을 초래하는 등 반도체소자의 수율을 감소시키는 원인이 된다.
The slope profile at the top of the hard mask has a weak profile of the hard mask to be an etch barrier during the subsequent Self Align Contact (hereinafter referred to as SAC) process, so that the loss is more severe, and the line size when the interlayer insulating film is planarized. This causes a reduction in the yield of the semiconductor device, such as a planarization failure due to the difference of the residual hard mask profile and the thickness.

상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 반도체소자의 패턴 형성시 사용되는 하드마스크의 경사 프로파일을 방지하기에 적합한 반도체소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, an object of the present invention is to provide a method for forming a pattern of a semiconductor device suitable for preventing the inclination profile of the hard mask used in forming the pattern of the semiconductor device.

상기와 같은 문제점을 해결하기 위해 본 발명은, 전도성 물질을 포함하는 피식각층 상에 하드마스크용 제1 내지 제3물질막을 차례로 형성하는 단계; 상기 제3물질막 상에 소정의 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제3물질막을 선택적으로 식각하여 제3하드마스크를 형성하는 단계; 상기 제3하드마스크를 식각마스크로 상기 제2물질막을 선택적으로 식각하여 제2하드마스크를 형성하는 단계; 염소와 산소를 포함하는 플라즈마를 이용하여 상기 제2하드마스크 형성 단계에서 프로파일이 변형된 상기 제3하드마스크를 제거하는 단계; 상기 제2하드마스크를 식각마스크로 상기 제1물질막을 선택적으로 식각하여 제1하드마스크를 형성하는 단계; 및 상기 제2 및 제1하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 패터닝된 피식각층에 적층된 제1 및 제2하드마스크 구조의 패턴을 형성하는 단계를 포함하는 반도체소자의 패턴 형성방법을 제공한다.
In order to solve the above problems, the present invention comprises the steps of sequentially forming a first to third material film for the hard mask on the etched layer containing a conductive material; Forming a photoresist pattern for forming a predetermined pattern on the third material layer; Selectively etching the third material layer using the photoresist pattern as an etching mask to form a third hard mask; Selectively etching the second material layer using the third hard mask as an etching mask to form a second hard mask; Removing the third hard mask whose profile is modified in the second hard mask forming step by using a plasma containing chlorine and oxygen; Selectively etching the first material layer using the second hard mask as an etch mask to form a first hard mask; And selectively etching the etched layer using the second and first hard masks as an etch mask to form patterns of the first and second hard mask structures stacked on the patterned etched layer. Provide a method.

후술하는 본 발명은, 금속막 하드마스크와 절연막 하드마스크를 사용하며, 절연막 하드마스크 하부에 염소 및 산소계 플라즈마에 식각내성을 갖는 하드마스크를 추가하여 금속막 하드마스크 제거시 전도막 패턴의 손실을 방지하도록 함으로써, 절연막 하드마스크 형성 후 금속막 하드마스크를 제거하고 후속 공정을 진행할 수 있어, 절연막 하드마스크가 경사의 프로파일을 갖지 않도록 하는 것을 특징으로 한다. The present invention described below uses a metal film hard mask and an insulating film hard mask, and adds a hard mask having etching resistance to chlorine and oxygen-based plasma under the insulating film hard mask to prevent loss of the conductive film pattern when removing the metal film hard mask. In this case, after the insulating film hard mask is formed, the metal film hard mask can be removed and a subsequent process can be performed, so that the insulating film hard mask does not have an inclined profile.                     

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 2a 내지 도 2e 및 도 3을 참조하여 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings, preferred embodiments of the present invention in order to enable those skilled in the art to more easily implement the present invention. do.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체소자의 패턴 형성공정을 도시한 단면도로서, 이를 참조하여 상세하게 설명한다.2A through 2E are cross-sectional views illustrating a pattern forming process of a semiconductor device according to an embodiment of the present invention, which will be described in detail with reference to the drawings.

먼저 도 2a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(20) 상에 피식각층(21)과 하드마스크용 제1 ∼ 제3물질막(22 ∼ 24)을 적층구조로 차례로 형성한 다음, 제3물질막(24) 상에 소정의 패턴 형성을 위한 포토레지스트 패턴(25)을 형성한다.First, as shown in FIG. 2A, the etching target layer 21 and the first to third material films 22 to 24 for a hard mask are sequentially stacked on the substrate 20 on which various elements for forming a semiconductor device are formed. After the formation, a photoresist pattern 25 for forming a predetermined pattern is formed on the third material layer 24.

여기서, 피식각층(21)은 전도성 물질을 포함하는 것으로 비트라인 또는 워드라인을 나타낸다.Here, the etched layer 21 includes a conductive material to represent a bit line or a word line.

따라서, 예컨대, 워드라인일 경우 피식각층(21)은 폴리실리콘과 텅스텐 등이 단독 또는 적층된 구조, 폴리실리콘과 텅스텐질화막 등이 단독 또는 적층된 구조 등 텅스텐 등의 금속과 이들의 질화물을 포함하는 통상적인 워드라인 구조를 이룬다.Thus, for example, in the case of a word line, the etched layer 21 may include a metal such as tungsten or a nitride thereof, such as a structure in which polysilicon and tungsten or the like is laminated alone or a polysilicon and tungsten nitride film or the like. A typical word line structure is achieved.

여기서, 제1물질막(22)은 폴리실리콘, SiGe, Ge 또는 텅스텐실리사이드 등을 포함하며, 제2물질막(23)은 질화막 또는 산화막을 포함하며, 제3물질막(24)은 금속 또는 금속질화물을 포함한다.Here, the first material layer 22 may include polysilicon, SiGe, Ge, or tungsten silicide, and the second material layer 23 may include a nitride layer or an oxide layer, and the third material layer 24 may be formed of metal or metal. Contains nitrides.

제3물질막(24)은 피식각층(21)이 포함하는 전도성 물질 예컨대, 텅스텐 등의 물질을 포함하는 것 이며, 제2물질막(23)은 통상적으로 사용되는 절연성 하드마스 크이다. 또한, 제1물질막은 후속 제3물질막(24)을 이용한 제3하드마스크의 제거시 피식각층(23)이 식각되어 손실되는 것을 방지하기 위한 것인 바, 제3물질막(24)과는 다른 식각 특성을 갖어야 한다.The third material layer 24 includes a conductive material included in the etched layer 21, for example, a material such as tungsten, and the second material layer 23 is an insulating hard mask that is commonly used. In addition, the first material layer is to prevent the etched layer 23 from being etched and lost when the third hard mask is removed using the third material layer 24. It must have different etching characteristics.

이어서 도 2b에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각마스크로 제3물질막(24)을 선택적으로 식각하여 제3하드마스크(24')을 형성한다.Subsequently, as illustrated in FIG. 2B, the third material layer 24 is selectively etched using the photoresist pattern 25 as an etch mask to form a third hard mask 24 ′.

계속해서 도 2C에 도시된 바와 같이, 제3하드마스크(24')를 식각마스크로 제2물질막(23)을 선택적으로 식각하여 제2하드마스크(23')를 형성한다.Subsequently, as illustrated in FIG. 2C, the second material layer 23 is selectively etched using the third hard mask 24 ′ as an etch mask to form the second hard mask 23 ′.

이 때, 제3하드마스크(24")는 손실되어 경사를 갖는 프로파일을 갖게 된다. 따라서, 도 2d에 도시된 바와 같이 제3하드마스크(24")를 제거하는 바, 이 때 종래에는 피식각층(21)이 손실되므로 제3하드마스크(24")를 제거하지 않고 후속 공정을 진행하였으나, 본 발명에서는 제1물질막(22)이 피식각층(21)을 보호하게 된다.At this time, the third hard mask 24 "is lost to have a profile having an inclination. Therefore, as shown in FIG. 2D, the third hard mask 24" is removed. Since 21 is lost, the subsequent process is performed without removing the third hard mask 24 ". However, in the present invention, the first material layer 22 protects the etched layer 21.

전술한 식각특성을 얻기 위해, 산소와 염소를 포함하는 플라즈마를 이용하는 건식식각을 실시하거나, 제1물질막(22)에 대해서는 식각내성을 확보하면서 제3하드마스크(24") 만을 선택적으로 제거할 수 있는 습식식각을 이용할 수 있다.In order to obtain the above-described etching characteristics, dry etching using a plasma containing oxygen and chlorine may be performed, or only the third hard mask 24 '' may be selectively removed while securing etching resistance to the first material layer 22. Wet etching can be used.

여기서, 염소를 포함하는 가스는 Cl2, BCl3 등을, 산소를 포함하는 가스는 O2, CO 또는 CO2 등을 그 예로 들 수 있다.Here, the gas containing chlorine may be Cl 2 , BCl 3, etc., and the gas containing oxygen may be O 2 , CO, or CO 2 .

이어서 제2하드마스크(23')을 식각마스크로 제1물질막(22)을 식각하여 제1하드마스크(22')를 형성한 다음, 제2하드마스크(23')와 제1하드마스크(22')를 하드마스크로 피식각층(21)을 선택적으로 식각함으로써, 제2하드마스크(23')과 제1하드마 스크(22') 및 패터닝된 피식각층(21')이 적층된 구조의 패턴 예컨대, 워드라인 또는 비트라인을 형성한다.Subsequently, the first material layer 22 is etched using the second hard mask 23 'as an etch mask to form the first hard mask 22', and then the second hard mask 23 'and the first hard mask ( By selectively etching the etched layer 21 with the hard mask, the second hard mask 23 ', the first hard mask 22' and the patterned etched layer 21 'are stacked. Patterns, for example, form word lines or bit lines.

도 3은 전술한 본 발명에 따라 형성된 워드라인의 수직단면을 도시한 SEM사진이다.3 is a SEM photograph showing a vertical section of a word line formed according to the present invention described above.

도 3을 참조하면, 기판(20)과, 패터닝된 피식각층 즉, 워드라인(21)과 제1하드마스크(22')와 제2하드마스크(23')가 적층되어 있는 바, 재2하드마스크(23')의 프로파일이 종래의 경사 프로파일에 비해 수직한 형태를 갖고 있음을 확인할 수 있다.
Referring to FIG. 3, the substrate 20, the patterned etched layer, that is, the word line 21, the first hard mask 22 ′, and the second hard mask 23 ′ are stacked. It can be seen that the profile of the mask 23 'has a vertical shape compared to the conventional inclined profile.

전술한 본 발명은, 경사의 상부 프로파일을 갖는 금속계열의 제3하드마스크 제거에 따른 워드라인 등의 손실을 폴리실리콘 등의 제1하드마스크용 물질막을 통해 방지함으로써, 워드라인 하드마스크의 상부에서 경사 프로파일을 방지할 수 있음을 실시예를 통해 알아 보았다.
According to the present invention, the loss of the word line or the like caused by the removal of the third hard mask of the metal series having the inclined top profile is prevented through the material layer for the first hard mask such as polysilicon, thereby preventing the loss of the word line. It was found through the examples that the inclination profile can be prevented.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은, 하드마스크의 경사 프로파일을 방지할 수 있어, 궁극적으로 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다. The present invention described above can prevent the inclination profile of the hard mask, and ultimately, it can be expected to have an excellent effect of improving the yield of the semiconductor device.

Claims (5)

전도성 물질을 포함하는 피식각층 상에 하드마스크용 제1 내지 제3물질막을 차례로 형성하는 단계;Sequentially forming a first to third material film for a hard mask on an etched layer including a conductive material; 상기 제3물질막 상에 소정의 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern for forming a predetermined pattern on the third material layer; 상기 포토레지스트 패턴을 식각마스크로 상기 제3물질막을 선택적으로 식각하여 제3하드마스크를 형성하는 단계;Selectively etching the third material layer using the photoresist pattern as an etching mask to form a third hard mask; 상기 제3하드마스크를 식각마스크로 상기 제2물질막을 선택적으로 식각하여 제2하드마스크를 형성하는 단계;Selectively etching the second material layer using the third hard mask as an etching mask to form a second hard mask; 상기 제2하드마스크 형성 단계에서 프로파일이 변형된 상기 제3하드마스크를 제거하는 단계;Removing the third hard mask whose profile is deformed in the second hard mask forming step; 상기 제2하드마스크를 식각마스크로 상기 제1물질막을 선택적으로 식각하여 제1하드마스크를 형성하는 단계; 및Selectively etching the first material layer using the second hard mask as an etch mask to form a first hard mask; And 상기 제2 및 제1하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 패터닝된 피식각층에 적층된 제1 및 제2하드마스크 구조의 패턴을 형성하는 단계Selectively etching the etched layer using the second and first hard masks as an etch mask to form patterns of the first and second hard mask structures stacked on the patterned etched layer 를 포함하는 반도체소자의 패턴 형성방법.Pattern formation method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1물질막은 폴리실리콘, SiGe, Ge 또는 텅스텐실리사이드 중 어느 하나를 포함하며, 상기 제2물질막은 질화막 또는 산화막을 포함하며, 상기 제3물질막은 금속 또는 금속질화물을 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.Wherein the first material layer includes any one of polysilicon, SiGe, Ge, or tungsten silicide, the second material layer includes a nitride layer or an oxide layer, and the third material layer includes a metal or a metal nitride. Method of forming a pattern of the device. 제 1항에 있어서,The method of claim 1, 상기 제3물질막과 상기 피식각층은 모두 텅스텐을 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.And the third material layer and the etched layer both contain tungsten. 제 1 항에 있어서,The method of claim 1, 상기 패터닝된 피식각층은 워드라인 또는 비트라인인 것을 특징으로 하는 반도체소자의 패턴 형성방법.And the patterned etched layer is a word line or a bit line. 제 1 항에 있어서,The method of claim 1, 상기 제3하드마스크를 제거하는 단계에서 염소와 산소를 포함하는 플라즈마를 이용하거나, 습식식각 방법을 이용하는 것을 특징으로 하는 반도체소자의 패턴 형성방법.Removing the third hard mask using a plasma containing chlorine and oxygen, or using a wet etching method.
KR1020020037177A 2002-06-29 2002-06-29 Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask KR100832027B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037177A KR100832027B1 (en) 2002-06-29 2002-06-29 Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037177A KR100832027B1 (en) 2002-06-29 2002-06-29 Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask

Publications (2)

Publication Number Publication Date
KR20040001843A KR20040001843A (en) 2004-01-07
KR100832027B1 true KR100832027B1 (en) 2008-05-26

Family

ID=37313575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037177A KR100832027B1 (en) 2002-06-29 2002-06-29 Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask

Country Status (1)

Country Link
KR (1) KR100832027B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045368A (en) * 1998-12-30 2000-07-15 김영환 Method for forming contact hole of semiconductor device
KR20010003338A (en) * 1999-06-22 2001-01-15 김영환 Method of etching semiconductor device provided with hard mask
KR20010059193A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming tungsten electrode in memory device
KR20010063528A (en) * 1999-12-22 2001-07-09 박종섭 Method for forming metal electrode in memory device
JP2003282550A (en) * 2001-11-12 2003-10-03 Hynix Semiconductor Inc Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045368A (en) * 1998-12-30 2000-07-15 김영환 Method for forming contact hole of semiconductor device
KR20010003338A (en) * 1999-06-22 2001-01-15 김영환 Method of etching semiconductor device provided with hard mask
KR20010063528A (en) * 1999-12-22 2001-07-09 박종섭 Method for forming metal electrode in memory device
KR20010059193A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming tungsten electrode in memory device
JP2003282550A (en) * 2001-11-12 2003-10-03 Hynix Semiconductor Inc Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20040001843A (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US7018930B2 (en) Method for fabricating semiconductor device
JP2001156170A (en) Manufacturing method for multilayer interconnection
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
KR20050063851A (en) Method for fabrication of semiconductor device
US20070173057A1 (en) Method for fabricating storage node contact in semiconductor device
KR100832027B1 (en) Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask
KR100505443B1 (en) Method for fabricating semiconductor device
US6821885B2 (en) Semiconductor device and method for manufacturing the same
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
KR100507872B1 (en) Method for fabrication of semiconductor device
KR20040059981A (en) Method for fabrication of semiconductor device using ArF photo-lithography capable of protecting tapered profile of hardmask
US11784056B2 (en) Self-aligned double patterning
KR101073127B1 (en) Method for manufacturing gate-line in semiconductor device
KR100911864B1 (en) Method of manufacturing semiconductor device
KR20050116314A (en) Method for fabrication of deep contact hole in semiconductor device
KR100680400B1 (en) Method of forming bit line of semiconductor device
KR100439771B1 (en) Method for preventing hardmask loss of semicondctor device
KR20070000719A (en) Method for forming bit line contact of semiconductor device
KR20050001104A (en) Method for fabrication of semiconductor device
KR100399935B1 (en) Method for manufacturing semiconductor device
KR100772532B1 (en) Method for manufacturing semiconductor device
KR20040057532A (en) Method for fabrication of semiconductor device using ArF photo-lithography capable of protecting tapered profile of hardmask
KR100396697B1 (en) Method for Fabricating of Semiconductor Device
KR20080001157A (en) Method for forming bitline contact hole using amorphous carbon layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee