KR100820635B1 - Manufacturing method of circuit board - Google Patents

Manufacturing method of circuit board Download PDF

Info

Publication number
KR100820635B1
KR100820635B1 KR1020070000557A KR20070000557A KR100820635B1 KR 100820635 B1 KR100820635 B1 KR 100820635B1 KR 1020070000557 A KR1020070000557 A KR 1020070000557A KR 20070000557 A KR20070000557 A KR 20070000557A KR 100820635 B1 KR100820635 B1 KR 100820635B1
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive member
circuit board
hole
manufacturing
Prior art date
Application number
KR1020070000557A
Other languages
Korean (ko)
Inventor
강명삼
박정현
정회구
박정우
김지은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070000557A priority Critical patent/KR100820635B1/en
Application granted granted Critical
Publication of KR100820635B1 publication Critical patent/KR100820635B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

A manufacturing method of a circuit board is provided to reduce manufacturing cost and time by connecting layers through inserting conductive members into an insulating layer. A manufacturing method of a circuit board includes the steps of: inserting a plurality of conductive members into an insulating layer(S100); forming a hole by removing a part of the conductive members and filling the hole(S200); and forming circuit patterns connected to the remaining conductive members on the insulating layer(S300). In the step of inserting the plurality of conductive members, a carrier having the plurality of conductive members is pressed on the insulating layer. The conductive members are arranged on the carrier at the same intervals.

Description

회로기판 제조방법{MANUFACTURING METHOD OF CIRCUIT BOARD}Circuit board manufacturing method {MANUFACTURING METHOD OF CIRCUIT BOARD}

도 1은 회로기판의 사시도. 1 is a perspective view of a circuit board.

도 2는 도 1의 AA'선에 따른 단면도.2 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 3은 본 발명의 일 실시 예에 따른 회로기판 제조방법을 나타내는 순서도. 3 is a flow chart showing a circuit board manufacturing method according to an embodiment of the present invention.

도 4는 복수 개의 도전성 부재가 일정한 간격을 가지고 캐리어 상에 배열된 상태를 도시하는 사시도. 4 is a perspective view showing a state in which a plurality of conductive members are arranged on a carrier at regular intervals.

도 5는 도전성 부재를 절연층에 삽입하는 과정을 도시한 사시도. 5 is a perspective view illustrating a process of inserting a conductive member into an insulating layer.

도 6은 절연층에 도전성 부재가 삽입된 상태를 도시한 사시도. 6 is a perspective view illustrating a state in which a conductive member is inserted into an insulating layer.

도 7은 도전성 부재의 일부를 제거하여 홀이 형성된 상태를 도시한 사시도. 7 is a perspective view showing a state where a hole is formed by removing a part of the conductive member.

도 8은 홀을 충진한 상태를 도시한 사시도. 8 is a perspective view showing a state in which a hole is filled.

도 9는 본 발명의 다른 실시 예에 따른 도전성 부재의 사시도.9 is a perspective view of a conductive member according to another embodiment of the present invention.

<도면 부호의 설명><Description of Drawing>

100: 회로기판 110: 절연층100: circuit board 110: insulating layer

130: 도전성 부재 150: 캐리어130: conductive member 150: carrier

170: 감광성 필름 190: 홀170: photosensitive film 190: hole

230: 회로패턴230: circuit pattern

본 발명은 회로기판 제조방법에 관한 것이다. The present invention relates to a circuit board manufacturing method.

절연층을 이용한 회로기판의 층간을 연결하는 방법으로는, 비어 홀(via hole)을 형성하는 방법이 있다. 비어 홀은 절연층의 두께 방향으로 관통하는 구멍을 천공한 후, 이 구멍의 내벽 면에 도전성의 도금층을 형성함으로써 제작된다.As a method of connecting the layers of the circuit board using the insulating layer, there is a method of forming a via hole. The via hole is made by drilling a hole penetrating in the thickness direction of the insulating layer, and then forming a conductive plating layer on the inner wall surface of the hole.

이와 같은 비어 홀을 가공하는 공정은 회로기판을 제조하는데 있어서 가장 큰 비용을 소요한다. 그리고 전자산업이 발달하여 각종 회로기판에 있어서도 경박화 등이 요구되고 있으며, 이로 인해 회로기판의 박형화, 다층화, 미세화 그리고 배선의 고밀도화가 진행되면서 이와 같은 현상은 더욱 심하게 되었다. Such a process of processing via holes requires the greatest cost in manufacturing a circuit board. In addition, due to the development of the electronics industry, thinner and thinner circuit boards are required in various circuit boards. As a result, the thinning, multilayering, miniaturization, and high-density wiring of the circuit boards have increased.

따라서 회로기판의 제조비용을 절감하기 위해서 절연층에 홀을 형성하지 않고도 층간을 연결하는 기술이 필요하게 되었다. Therefore, in order to reduce the manufacturing cost of the circuit board, there is a need for a technology for connecting layers without forming holes in the insulating layer.

본 발명은 제조 비용 및 제조 시간을 줄일 수 있는 회로기판 제조방법을 제공하는 것이다. The present invention provides a circuit board manufacturing method that can reduce the manufacturing cost and manufacturing time.

본 발명의 일 측면에 따른 회로기판 제조방법은, 절연층에 복수 개의 도전성 부재를 삽입하는 단계와, 도전성 부재의 일부를 제거하여 홀을 형성한 후 홀을 충 진하는 단계와, 잔존하는 도전성 부재와 연결되는 회로패턴을 절연층에 형성하는 단계를 포함한다. According to one or more exemplary embodiments, a method of manufacturing a circuit board includes inserting a plurality of conductive members into an insulating layer, removing a portion of the conductive member to form a hole, and then filling the hole; And forming a circuit pattern connected to the insulating layer.

본 발명에 따른 회로기판 제조방법의 실시 예들은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 도전성 부재를 삽입하는 단계는 복수 개의 도전성 부재를 구비하는 캐리어를 절연층에 가압할 수 있다. 그리고 도전성 부재는 캐리어 상에 동일한 간격을 가지고 배열될 수 있다. Embodiments of a method of manufacturing a circuit board according to the present invention may have one or more of the following features. For example, inserting the conductive member may press the carrier having a plurality of conductive members onto the insulating layer. And the conductive members may be arranged at equal intervals on the carrier.

도전성 부재는 원기둥 형상 또는 절도 원추 형상을 갖을 수 있으며, 도전성 부재의 길이는 절연층의 두께와 실질적으로 일치하게 제작할 수 있다. 또한, 홀을 충진한 후 잔존하는 도전성 부재의 양단면이 외부로 노출되도록 절연층의 일면 또는 양면을 표면 가공할 수 있다. The conductive member may have a cylindrical shape or a theft cone shape, and the length of the conductive member may be manufactured to substantially match the thickness of the insulating layer. In addition, one or both surfaces of the insulating layer may be surface processed so that both end surfaces of the conductive member remaining after filling the hole are exposed to the outside.

이하, 본 발명에 따른 회로기판 제조방법의 실시 예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, an embodiment of a circuit board manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and duplicated thereto. The description will be omitted.

도 1은 본 발명의 일 실시 예에 따른 회로기판 제조방법에 의해 제조된 회로기판의 사시도이고, 도 2는 도 1의 AA'선에 따른 단면도이다.1 is a perspective view of a circuit board manufactured by a circuit board manufacturing method according to an embodiment of the present invention, Figure 2 is a cross-sectional view taken along line AA 'of FIG.

도 1 및 도 2를 참고하면, 회로기판(100)은 절연층(110)의 양면에 회로패턴(230)이 형성되어 있으며, 절연층(110)의 일면에 형성된 회로패턴(230)은 도전성 부재(130)에 의해 타면에 형성되어 있는 회로패턴(230)과 전기적으로 연결된다. 도 전성 부재(130)는 구리로 만들어진 복수 개의 핀(pin) 등이 절연층(110)에 삽입되어 형성된 것으로 양 단부는 회로패턴(230)과 전기적으로 연결된다.1 and 2, the circuit board 100 has circuit patterns 230 formed on both surfaces of the insulating layer 110, and the circuit patterns 230 formed on one surface of the insulating layer 110 are conductive members. Electrically connected to the circuit pattern 230 formed on the other surface by the 130. The conductive member 130 is formed by inserting a plurality of pins made of copper into the insulating layer 110, and both ends thereof are electrically connected to the circuit pattern 230.

도 1 및 도 2에 도시된 회로기판(100)은 절연층(110)의 층간을 연결하기 위해서 홀을 천공하여 도금을 통해 비어 홀을 형성하지 않고, 도전성 부재를 절연층(110)에 삽입한 것을 특징으로 한다. 이로 인해 본 발명의 실시 예에 따른 회로기판은 제조 비용 및 시간을 절감할 수 있게 된다. The circuit board 100 shown in FIGS. 1 and 2 does not form a via hole by plating a hole to connect the interlayers of the insulating layer 110, and inserts a conductive member into the insulating layer 110. It is characterized by. As a result, the circuit board according to the embodiment of the present invention can reduce manufacturing cost and time.

도 3은 본 발명의 일 실시 예에 따른 회로기판 제조방법을 나타내는 흐름도이다. 3 is a flowchart illustrating a circuit board manufacturing method according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시 예에 따른 회로기판 제조방법은 절연층에 복수 개의 도전성 부재를 삽입하는 단계(S100), 도전성 부재의 일부를 제거하여 홀을 형성한 후 홀을 충진하는 단계(S200) 그리고 잔존하는 도전성 부재와 연결되는 회로패턴을 절연층의 일면 또는 양면에 형성하는 단계(S300)를 포함한다. Referring to FIG. 3, in a method of manufacturing a circuit board according to an embodiment of the present disclosure, inserting a plurality of conductive members into an insulating layer (S100), and removing a portion of the conductive member to form a hole and then filling the hole. Step S200 and forming a circuit pattern connected to the remaining conductive member on one surface or both surfaces of the insulating layer (S300).

이하에서는 도 4 내지 도 9를 참고하여 본 발명의 일 실시 예에 따른 회로기판 제조방법에 대해서 구체적으로 설명하기로 한다. Hereinafter, a method of manufacturing a circuit board according to an embodiment of the present invention will be described in detail with reference to FIGS. 4 to 9.

도 4는 캐리어(150)의 일면에 복수 개의 도전성 부재(130)가 일정한 간격을 가지고 배열된 상태를 도시하는 사시도이다. 4 is a perspective view illustrating a state in which a plurality of conductive members 130 are arranged at regular intervals on one surface of the carrier 150.

캐리어(150)는 복수 개의 도전성 부재(130)가 배열될 수 있는 편평한 면을 가지고, 도전성 부재(130)를 임시로 고정한다. 캐리어(150)의 일면에는 도전성 부재(130)를 임시로 고정하기 위한 홈(도시하지 않음)이 형성되거나, 캐리어(150)가 전자석의 성질을 가져서 금속으로 형성되는 도전성 부재(130)를 자성에 의해 고정 할 수 있다. 그리고 도전성 부재(130)는 캐리어(150)의 일면에 일정한 간격을 가지고 배열되어 있다. 도전성 부재(130)는 추후의 공정에 의해 일부는 제거되고 나머지 일부는 잔존하여 절연층(110)의 층간을 연결하는 역할을 한다.The carrier 150 has a flat surface on which the plurality of conductive members 130 may be arranged, and temporarily fixes the conductive member 130. A groove (not shown) for temporarily fixing the conductive member 130 is formed on one surface of the carrier 150, or the conductive member 130, in which the carrier 150 has an electromagnet property and is formed of a metal, is formed on a magnetic layer. Can be fixed by The conductive members 130 are arranged at one surface of the carrier 150 at regular intervals. The conductive member 130 is partially removed by a later process, and the remaining part remains to serve to connect the layers of the insulating layer 110.

도 4에서는 도전성 부재(130)가 원기둥 형상을 가지지만, 본 발명은 이에 국한되는 것은 아니며 절연층(110)에 삽입되어 층간을 전기적으로 연결할 수 있다면 어떠한 형상도 가능함은 물론이다. 예를 들면, 도 9에 도시된 바와 같이 절두 원추 형상을 가지는 도전성 부재(130')를 사용할 수도 있다. 그리고 도전성 부재(130)는 구리 등과 같은 금속 재료 뿐만 아니라 도전성을 가지는 페이스트(paste)에 의해서도 형성될 수 있다. In FIG. 4, the conductive member 130 has a cylindrical shape, but the present invention is not limited thereto, and any shape may be possible as long as the conductive member 130 is inserted into the insulating layer 110 to electrically connect the layers. For example, as illustrated in FIG. 9, a conductive member 130 ′ having a truncated cone shape may be used. The conductive member 130 may be formed not only by a metal material such as copper, but also by a conductive paste.

도 5는 캐리어(150)를 절연층(110)의 일면에 가압하여 도전성 부재(130)를 절연층(110)의 내부에 삽입하는 과정을 도시하는 사시도이고, 도 6은 도전성 부재(130)가 절연층(110)에 삽입된 상태를 도시하는 사시도이다. 5 is a perspective view illustrating a process of inserting the conductive member 130 into the insulating layer 110 by pressing the carrier 150 to one surface of the insulating layer 110, and FIG. It is a perspective view which shows the state inserted in the insulating layer 110. FIG.

도 5를 참고하면, 도전성 부재(130)가 위치하는 캐리어(150)를 절연층(110)에 대향되게 배치한 후 캐리어(150)를 아래 방향으로 가압한다. 이때 절연층(110)은 반경화 또는 연화된 상태에 있기 때문에 압력에 의해 도전성 부재(130)가 절연층(110)의 내부로 삽입될 수 있다. 그리고 캐리어(150)가 전자석 성질을 갖는 경우 전류 공급을 차단함으로써 도전성 부재(130)가 캐리어(150)로부터 분리되게 할 수 있다. Referring to FIG. 5, the carrier 150 on which the conductive member 130 is positioned is disposed to face the insulating layer 110, and then the carrier 150 is pressed downward. In this case, since the insulating layer 110 is in a semi-cured or softened state, the conductive member 130 may be inserted into the insulating layer 110 by pressure. In addition, when the carrier 150 has the electromagnet property, the conductive member 130 may be separated from the carrier 150 by blocking the current supply.

절연층(110)은 열경화성 수지 또는 열가소성 수지와 열경화성 수지가 혼합된 수지에 의해 형성될 수 있다. 따라서 도 5와 같이 도전성 부재(130)를 삽입하기 전 에는 절연층(110)을 가열하여 연화 상태로 형성하고 도전성 부재(130)를 절연층(110)의 내부에 삽입한 후 절연층(110)을 경화시켜 도전성 부재(130)가 절연층(110)의 내부에 고정되게 한다. The insulating layer 110 may be formed of a thermosetting resin or a resin in which a thermoplastic resin and a thermosetting resin are mixed. Therefore, before the conductive member 130 is inserted, as shown in FIG. 5, the insulating layer 110 is heated to be softened, and the insulating member 110 is inserted into the insulating layer 110 after being inserted into the insulating layer 110. To harden the conductive member 130 to be fixed inside the insulating layer 110.

도 6을 참고하면, 절연층(110)에 삽입된 도전성 부재(130)는 일정한 간격을 가지고 배치되며 일단면(133)이 절연층(110)의 외부로 노출된다. 즉, 도전성 부재(130)의 길이는 절연층(110)의 두께와 실질적으로 동일하기 때문에 도전성 부재(130)의 일단면(133)이 절연층(110) 외부로 노출된다.Referring to FIG. 6, the conductive member 130 inserted into the insulating layer 110 is disposed at regular intervals and one end surface 133 is exposed to the outside of the insulating layer 110. That is, since the length of the conductive member 130 is substantially the same as the thickness of the insulating layer 110, one end surface 133 of the conductive member 130 is exposed to the outside of the insulating layer 110.

이와 같이 도전성 부재(130)를 절연층(110)에 일정한 간격으로 복수 개 삽입하는 것은 도전성 부재(130)를 원하는 위치에만 형성하기가 어렵기 때문이다. 즉, 회로기판 상에는 미세한 회로패턴이 매우 복잡하게 형성되어 있고, 이들을 층간 연결하기 위한 도전성 부재(130)를 회로패턴의 위치를 고려하여 절연층(110)에 삽입하는 데에는 많은 비용과 시간이 소요되기 때문에, 일정한 간격으로 배열된 복수 개의 도전성 부재(130)를 절연층(110)에 삽입하고, 추후 공정에 의해 잔존하는 도전성 부재(130)의 위치를 고려하여 회로패턴을 형성한다. 그리고 층간을 연결하는데 사용되지 않는 도전성 부재(130)는 추후의 공정에 의해 제거된다. As described above, the plurality of conductive members 130 are inserted into the insulating layer 110 at regular intervals because it is difficult to form the conductive members 130 only at desired positions. That is, minute circuit patterns are very complicated on the circuit board, and it takes a lot of cost and time to insert the conductive member 130 for connecting the layers to the insulating layer 110 in consideration of the position of the circuit pattern. Therefore, a plurality of conductive members 130 arranged at regular intervals are inserted into the insulating layer 110, and a circuit pattern is formed in consideration of the positions of the conductive members 130 remaining by a later process. The conductive member 130, which is not used to connect the layers, is removed by a later process.

도 7은 도전성 부재(130)의 일부가 제거되어 홀이 형성된 상태를 도시하는 사시도이고, 도 8은 홀이 충진된 상태를 도시하는 사시도이다. FIG. 7 is a perspective view illustrating a state in which a hole is formed by removing a portion of the conductive member 130, and FIG. 8 is a perspective view illustrating a state in which a hole is filled.

도 7 내지 도 8을 참조하면, 도전성 부재(130) 중 절연층(110)의 양면에 형성된 회로패턴(230)을 연결하는데 사용되지 않는 도전성 부재(130)는 제거된다. 도전성 부재(130)를 제거하는 방법은, 감광성 필름(도시하지 않음)을 절연층(110)의 일면에 적층한 후 층간 연결에 사용되는 부분만 경화하고 나머지 부분은 현상하며, 현상 후 노출된 부위의 도전성 부재(130)를 에칭을 통해서 제거한다. 그리고 잔존하는 감광성 필름을 제거하면 홀(190)이 형성되는데, 홀(190)은 액상 또는 반경화 수지 등에 의해 충전된다. 7 to 8, the conductive member 130, which is not used to connect the circuit patterns 230 formed on both surfaces of the insulating layer 110, of the conductive member 130 is removed. In the method of removing the conductive member 130, a photosensitive film (not shown) is laminated on one surface of the insulating layer 110, and then only the portion used for the interlayer connection is cured, and the remaining portion is developed, and the exposed portion after development Conductive member 130 is removed by etching. When the remaining photosensitive film is removed, a hole 190 is formed, and the hole 190 is filled with a liquid or semi-cured resin or the like.

홀(190)의 충전 시 잔존하는 도전성 부재(130) 상에도 수지가 올라가게 되는데, 이는 버핑(buffing) 또는 디스미어(desmear) 등과 같은 표면 가공에 의해 제거하여, 도 8에 도시된 바와 같이, 도전성 부재(130)의 일단면(133)이 외부로 노출되게 한다. The resin also rises on the conductive member 130 remaining during the filling of the hole 190, which is removed by surface processing such as buffing or desmear, and as shown in FIG. 8. One end surface 133 of the conductive member 130 is exposed to the outside.

그리고 추후의 공정에 의해 절연층(110)의 일면 또는 양면에 절연층(110)에 삽입된 도전성 부재(130)의 위치를 고려하여 회로패턴(230)을 형성한다. 회로패턴(230)을 형성하는 방법은 일반적으로 사용되는 방법에 의해 형성될 수 있다. 예를 들면, 도 8에 도시되어 있는 절연층(110)의 일면에 전체적으로 얇게 화학 동도금을 실시한 후, 감광성 필름을 적층하고 회로패턴(230)이 형성되지 않는 부분을 경화시킨다. 그리고 감광성 필름 중 경화가 되지 않는 부분을 현상으로 노출시킨 후에 전해 동도금을 실시하여 회로패턴을 구현한다. 이와 같이 형성된 회로패턴은 도 1에 도시된 바와 같이 도전성 부재(130)와 전기적으로 연결된다. The circuit pattern 230 is formed in consideration of the position of the conductive member 130 inserted into the insulating layer 110 on one or both surfaces of the insulating layer 110 by a later process. The method of forming the circuit pattern 230 may be formed by a method generally used. For example, after the chemical copper plating is applied to one surface of the insulating layer 110 shown in FIG. 8 thinly, the photosensitive film is laminated and the portion where the circuit pattern 230 is not formed is cured. After exposing the uncured portion of the photosensitive film to development, electrolytic copper plating is performed to implement a circuit pattern. The circuit pattern formed as described above is electrically connected to the conductive member 130 as shown in FIG. 1.

이상에서 본 발명의 실시 예를 설명하였지만, 본 발명의 다양한 변경 예와 수정 예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다. Although the embodiments of the present invention have been described above, various changes and modifications of the present invention should also be construed as falling within the scope of the present invention as long as the technical idea of the present invention is implemented.

본 발명은 제조 비용 및 제조 시간을 줄일 수 있는 회로기판 제조방법을 제공할 수 있다. The present invention can provide a circuit board manufacturing method that can reduce the manufacturing cost and manufacturing time.

Claims (7)

절연층에 복수 개의 도전성 부재를 삽입하는 단계와;Inserting a plurality of conductive members into the insulating layer; 상기 도전성 부재의 일부를 제거하여 홀을 형성한 후 상기 홀을 충진하는 단계와;Filling the hole after removing a portion of the conductive member to form a hole; 잔존하는 상기 도전성 부재와 연결되는 회로패턴을 상기 절연층에 형성하는 단계를 포함하는 회로기판 제조방법.And forming a circuit pattern connected to the remaining conductive member on the insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 도전성 부재를 삽입하는 단계는, 복수 개의 상기 도전성 부재를 구비하는 캐리어를 상기 절연층에 가압하는 것을 특징으로 하는 회로기판 제조방법.Inserting the conductive member, the circuit board manufacturing method, characterized in that for pressing the carrier having a plurality of the conductive member to the insulating layer. 제 2 항에 있어서,The method of claim 2, 상기 도전성 부재는 상기 캐리어 상에 동일한 간격을 가지고 배열된 것을 특징으로 하는 회로기판 제조방법.The conductive member is a circuit board manufacturing method, characterized in that arranged at equal intervals on the carrier. 제 1 항에 있어서, The method of claim 1, 상기 도전성 부재는 원기둥 형상을 갖는 것을 특징으로 하는 회로기판 제조방법.The conductive member has a cylindrical shape, characterized in that the circuit board manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 도전성 부재는 절두 원추 형상을 갖는 것을 특징으로 하는 회로기판 제조방법.The conductive member has a truncated cone shape, characterized in that the circuit board manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 도전성 부재의 길이는 상기 절연층의 두께와 일치하는 것을 특징으로 하는 회로기판 제조방법.The length of the conductive member is the circuit board manufacturing method, characterized in that the same as the thickness of the insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 홀을 충진한 후 잔존하는 상기 도전성 부재의 양단면이 외부로 노출되도록 상기 절연층의 일면 또는 양면을 표면 가공하는 것을 특징으로 하는 회로기판 제조방법.And processing one or both surfaces of the insulating layer so that both end surfaces of the conductive member remaining after filling the hole are exposed to the outside.
KR1020070000557A 2007-01-03 2007-01-03 Manufacturing method of circuit board KR100820635B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000557A KR100820635B1 (en) 2007-01-03 2007-01-03 Manufacturing method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000557A KR100820635B1 (en) 2007-01-03 2007-01-03 Manufacturing method of circuit board

Publications (1)

Publication Number Publication Date
KR100820635B1 true KR100820635B1 (en) 2008-04-11

Family

ID=39534264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000557A KR100820635B1 (en) 2007-01-03 2007-01-03 Manufacturing method of circuit board

Country Status (1)

Country Link
KR (1) KR100820635B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046258A (en) * 2001-07-27 2003-02-14 Kyocera Corp Insulating sheet for wiring board and multilayer wiring board using the same and its manufacturing method
JP2004165291A (en) * 2002-11-11 2004-06-10 Tokuyama Corp Ceramic substrate with via hole and manufacturing method therefor
JP2005079288A (en) * 2003-08-29 2005-03-24 Seiko Epson Corp Method for forming multilayer wiring and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046258A (en) * 2001-07-27 2003-02-14 Kyocera Corp Insulating sheet for wiring board and multilayer wiring board using the same and its manufacturing method
JP2004165291A (en) * 2002-11-11 2004-06-10 Tokuyama Corp Ceramic substrate with via hole and manufacturing method therefor
JP2005079288A (en) * 2003-08-29 2005-03-24 Seiko Epson Corp Method for forming multilayer wiring and electronic device

Similar Documents

Publication Publication Date Title
US7886433B2 (en) Method of manufacturing a component-embedded PCB
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
JP4405993B2 (en) Method for manufacturing high-density printed circuit board
US20170273195A1 (en) Recessed cavity in printed circuit board protected by lpi
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
KR100327705B1 (en) Method of producing a multi-layer printed-circuit board
US10420214B2 (en) Printed wiring board
KR102046006B1 (en) High-current transfer methods utilizing the printed circuit board
KR20150083424A (en) Method for manufacturing wiring board
US8197702B2 (en) Manufacturing method of printed circuit board
KR100820635B1 (en) Manufacturing method of circuit board
KR20100096513A (en) Semiconductor package for embedding semiconductor chip and the method for manufacturing the same
KR101055455B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board
KR20150136914A (en) Manufacturing method of printed circuit board
JP4395959B2 (en) Method for manufacturing printed wiring board
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
JP5608262B2 (en) Printed circuit board and printed circuit board manufacturing method
KR101067074B1 (en) Printed circuit board and method for fabricating printed circuit board
KR20170032946A (en) Method of fabricating circuit board
US20090136656A1 (en) Method of manufacturing printed circuit board
KR101067134B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing a printed circuit board using the same
KR101251756B1 (en) Method for manufacturing printed circuit board
KR101067080B1 (en) Method of manufacturing printed circuit board using carrier
JP2017224745A (en) Wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee