KR100814767B1 - 디지털／아날로그 겸용 튜너의 오류방지회로 - Google Patents

디지털／아날로그 겸용 튜너의 오류방지회로 Download PDF

Info

Publication number
KR100814767B1
KR100814767B1 KR1020060093103A KR20060093103A KR100814767B1 KR 100814767 B1 KR100814767 B1 KR 100814767B1 KR 1020060093103 A KR1020060093103 A KR 1020060093103A KR 20060093103 A KR20060093103 A KR 20060093103A KR 100814767 B1 KR100814767 B1 KR 100814767B1
Authority
KR
South Korea
Prior art keywords
digital
communication line
analog tuner
microcomputer
tuner
Prior art date
Application number
KR1020060093103A
Other languages
English (en)
Inventor
정희석
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR1020060093103A priority Critical patent/KR100814767B1/ko
Application granted granted Critical
Publication of KR100814767B1 publication Critical patent/KR100814767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 디지털/아날로그 겸용 튜너의 오류방지회로에 관한 것으로, 디지털 방송신호 및 아날로그 방송신호의 수신이 가능한 디지털/아날로그 겸용 튜너와, 상호 통신선로를 공유하여 상기 디지털/아날로그 겸용 튜너를 제어하여 각각 아날로그 방송신호 또는 디지털 방송신호를 수신하는 마이크로 컴퓨터 및 디지털 디코더를 포함하는 텔레비전에 있어서, 상기 통신선로에 설치되어 인가되는 스위칭 제어신호에 따라 디지털/아날로그 겸용 튜너의 통신선로와 마이크로 컴퓨터의 통신선로를 연결하거나, 디지털/아날로그 겸용 튜너의 통신선로와 디지털 디코더의 통신선로를 연결하는 통신선로 스위치를 포함한다. 이와 같이 구성되는 본 발명은 통신선로 스위치와 그 통신선로 스위치를 제어하는 마이크로 컴퓨터의 스위칭 제어신호에 의해 마이크로 컴퓨터와 디지털 디코더가 동시에 디지털/아날로그 겸용 튜너와 통신하는 것을 하드웨어적으로 방지함으로써, 통신오류가 발생되는 것을 방지할 수 있는 효과가 있다.
디지털/아날로그 겸용 튜너, 통신 오류, 디지털 디코더, 마이크로 컴퓨터

Description

디지털／아날로그 겸용 튜너의 오류방지회로{ERROR PREVENTION CIRCUIT FOR BOTH DIGITAL AND ANALOG TUNER}
도 1은 본 발명의 실시예에 따른 디지털/아날로그 겸용 튜너의 오류방지회로를 나타낸 회로도이다.
도 2는 본 발명의 실시예에 따른 디지털/아날로그 겸용 튜너의 오류방지회로의 실시 동작 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 디지털/아날로그 겸용 튜너
2 : 마이크로 컴퓨터
3 : 디지털 디코더
4 : 통신선로 스위치
본 발명은 디지털/아날로그 겸용 튜너의 오류방지회로에 관한 것으로, 보다 상세하게는 마이크로 컴퓨터와 디지털 디코더의 제어를 받는 디지털/아날로그 겸용 튜너의 통신오류의 발생을 방지할 수 있는 디지털/아날로그 겸용 튜너의 오류방지회로에 관한 것이다.
일반적으로, 디지털 텔레비전은 디지털 방송신호를 수신함과 아울러 아날로그 방송신호를 수신한다. 이를 위하여 아날로그 방송신호를 수신하는 아날로그 튜너와 디지털 방송신호를 수신하는 디지털 튜너를 각각 구비하는 방식을 사용하였으나 시스템의 구성이 복잡한 문제점이 있어, 최근 이를 해결하기 위해 디지털/아날로그 겸용 튜너를 사용하는 시스템이 제안되었다.
그러나, 상기 디지털/아날로그 겸용 튜너는 장치의 특성상 서로 다른 두 제어장치인 디지털 디코더와 마이크로 컴퓨터에 의해 되고 있으며, 시스템의 간소화를 위해 상기 디지털 디코더와 마이크로 컴퓨터는 상기 디지털/아날로그 겸용 튜너와 연결되는 통신선로를 공유하고 있다.
종래 디지털/아날로그 겸용 튜너를 오류 없이 사용하기 위해서는 마이크로 컴퓨터와 디지털 디코더가 동시에 디지털/아날로그 겸용 튜너와 통신하지 않도록 제어해야 한다.
이를 위해 종래에는 마이크로 컴퓨터가 디지털 디코더의 통신시간을 피해 통 신이 이루어지도록 구성되어 있다. 즉, 디지털 디코더에 디지털 튜닝을 요청한 후 일정시간을 대기하는 방식을 사용한다.
또한, 디지털 디코더의 하드 리셋동작시에도 마이크로 컴퓨터는 설정된 시간동안 대기하여야 한다.
그러나, 이와 같은 마이크로 컴퓨터의 대기시간을 설정해둔 상태에서도 디지털 디코더와 디지털/아날로그 겸용 튜너의 통신이 종료되기 전에 마이크로 컴퓨터가 디지털/아날로그 겸용 튜너에 통신요청을 하게 되는 경우가 있다.
이와 같이 하나의 통신선을 마이크로 컴퓨터와 디지털 디코더가 동시에 사용하는 경우 오류가 발생하며, 그 통신선의 오류를 복구하는 기능이 요구된다.
상기와 같은 문제점을 감안한 본 발명은 마이크로 컴퓨터와 디지털 디코더가 동시에 디지털/아날로그 겸용 튜너와 통신을 하는 것을 방지할 수 있는 디지털/아날로그 겸용 튜너의 오류방지회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 디지털 방송신호 및 아날로그 방송신호의 수신이 가능한 디지털/아날로그 겸용 튜너와, 상호 통신선로를 공유하여 상기 디지털/아날로그 겸용 튜너를 제어하여 각각 아날로그 방송신호 또는 디지털 방송신호를 수신하는 마이크로 컴퓨터 및 디지털 디코더와, 상기 통신선로에 설치되어 인가되는 스위칭 제어신호에 따라 디지털/아날로그 겸용 튜너의 통신선로와 마이크로 컴퓨터의 통신선로를 연결하거나, 디지털/아날로그 겸용 튜너의 통신선로와 디지털 디코더의 통신선로를 연결하는 통신선로 스위치를 포함하여 이루어진 디지털/아날로그 겸용 튜너의 오류방지회로에 있어서, 상기 스위칭 제어신호는 상기 마이크로 컴퓨터에서 출력되며, 그 마이크로 컴퓨터가 디지털/아날로그 겸용 튜너와 통신해야 할 때에만 상기 디지털/아날로그 겸용 튜너의 통신선로와 마이크로 컴퓨터의 통신선로를 연결하며, 통신이 필요하지 않을 때에는 디지털/아날로그 겸용 튜너의 통신선로와 상기 디지털 디코더의 통신선로를 연결하는 전위상태로 출력되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.
도 1은 본 발명의 실시예에 따른 디지털/아날로그 겸용 튜너의 오류방지회로를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 디지털/아날로그 겸용 튜너의 오류방지회로는 디지털/아날로그 겸용 튜너(1)와의 통신시 상을 달리하여 출력되는 스위칭제어신호(SP)를 출력하는 마이크로 컴퓨터(2)와, 상기 마이크로 컴퓨터(2)의 스위칭제어신호(SP)에 따라 통신선로(i2c)를 상기 디지털/아날로그 겸용 튜너(1)와 마이크로 컴퓨터(2) 또는 디지털/아날로그 겸용 튜너(1)와 디지털 디코더(3) 간에 통신이 가능하도록 스위치 전환하는 통신선로 스위치(4)를 포함하여 구성된다.
이와 같이 이루어진 디지털/아날로그 겸용 튜너의 오류방지회로의 구성 및 작용을 보다 상세히 설명하면 다음과 같다.
먼저, 통신선로 스위치(4)는 일단이 디지털/아날로그 겸용 튜너(1) 측의 통신선로(i2c)에 연결되며, 타단은 각각 마이크로 컴퓨터(2)의 통신선로와 디지털 디코더(3)의 통신선로에 각각 선택적으로 절환되는 스위치를 포함한다.
즉, 상기 통신선로 스위치(4)의 절환상태에 따라 상기 디지털/아날로그 겸용 튜너(1)는 통신선로에 의해 상기 마이크로 컴퓨터(2)에 연결되거나, 디지털 디코더(3)에 연결되는 두가지 연결상태를 가지게 된다.
상기 통신선로 스위치(4)를 제어하는 스위칭제어신호(SP)는 상기 마이크로 컴퓨터(2)에서 출력된다.
따라서 상기 마이크로 컴퓨터(2)는 상기 디지털/아날로그 튜너(1)와 통신이 필요한 경우에는 상기 스위칭제어신호(SP)의 상을 변경하여 그 통신선로 스위치(4)에 의해 디지털/아날로그 겸용 튜너(1)와 마이크로 컴퓨터(2)의 통신선로를 상호 연결한다.
이와 같이 통신선로가 연결된 상태에서 마이크로 컴퓨터(2)는 디지털/아날로그 겸용 튜너(1)와 통신을 한 후, 그 통신이 종료되면 다시 스위칭제어신호(SP)의 상태를 변경하여 상기 디지털 디코더(3)와 디지털/아날로그 겸용 튜너(1)의 통신선로가 통신선로 스위치에 의해 연결되도록 한다.
상기 디지털/아날로그 겸용 튜너(1)와 디지털 디코더(3)의 통신선로가 연결된 상태에서 디지털/아날로그 겸용 튜너(1)와 디지털 티코더(3) 간에 통신이 이루어질 수 있다.
즉, 상기 마이크로 컴퓨터(2)는 디지털/아날로그 겸용 튜너(1)와 통신이 필요한 경우에만 상기 통신선로 스위치(4)의 상태를 변경하여 디지털/아날로그 겸용 튜너(1)와 통신할 수 있도록 통신선로를 상호 연결하며, 통신이 필요하지 않은 상태에서는 디지털 디코더(3)와 디지털/아날로그 겸용 튜너(1) 간에 통신이 이루어질 수 있도록 통신선로의 연결상태를 변경한다.
도 2는 스위칭 제어신호(SP)와 통신 데이터의 일실시예의 파형도이다.
도 2를 참조하면, 스위칭 제어신호(SP)가 고전위 일 때, 상기 마이크로 컴퓨터(2)와 디지털/아날로그 겸용 튜너(1)의 사이에 데이터 통신이 이루어짐을 알 수 있다.
이는 상기 통신선로 스위치(4)가 고전위의 스위칭 제어신호(SP)에 의해 스위칭되어 디지털/아날로그 겸용 튜너(1)와 마이크로 컴퓨터(2)의 통신선로를 상호 연결하는 것임을 알 수 있다.
이때, 상기 스위칭 제어신호(SP)의 고전위 구간은 실제 마이크로 컴퓨터(2)와 디지털/아날로그 겸용 튜너(1) 사이에 데이터가 전송된 구간에 비해 더 길며, 이는 디지털 디코더(3)와 디지털/아날로그 겸용 튜너(1)의 통신과 중첩되지 않도록 하기 위한 것이다.
이와 같은 하드웨어적인 통신선로의 점유에 의하여 마이크로 컴퓨터(2)와 디지털 디코더(3)가 동시에 디지털/아날로그 겸용 튜너(1)와 통신하는 것을 방지할 수 있으며, 이에 따라 동일한 통신선로를 서로 다른 제어수단인 마이크로 컴퓨터(2)와 디지털 디코더(3)의 통신오류가 발생되는 것을 방지할 수 있게 된다.
상기한 바와 같이 본 발명은 통신선로 스위치와 그 통신선로 스위치를 제어하는 마이크로 컴퓨터의 스위칭 제어신호에 의해 마이크로 컴퓨터와 디지털 디코더가 동시에 디지털/아날로그 겸용 튜너와 통신하는 것을 하드웨어적으로 방지함으로써, 통신오류가 발생되는 것을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 삭제
  2. 디지털 방송신호 및 아날로그 방송신호의 수신이 가능한 디지털/아날로그 겸용 튜너와, 상호 통신선로를 공유하여 상기 디지털/아날로그 겸용 튜너를 제어하여 각각 아날로그 방송신호 또는 디지털 방송신호를 수신하는 마이크로 컴퓨터 및 디지털 디코더와, 상기 통신선로에 설치되어 인가되는 스위칭 제어신호에 따라 디지털/아날로그 겸용 튜너의 통신선로와 마이크로 컴퓨터의 통신선로를 연결하거나, 디지털/아날로그 겸용 튜너의 통신선로와 디지털 디코더의 통신선로를 연결하는 통신선로 스위치를 포함하여 이루어진 디지털/아날로그 겸용 튜너의 오류방지회로에 있어서,
    상기 스위칭 제어신호는 상기 마이크로 컴퓨터에서 출력되며, 그 마이크로 컴퓨터가 디지털/아날로그 겸용 튜너와 통신해야 할 때에만 상기 디지털/아날로그 겸용 튜너의 통신선로와 마이크로 컴퓨터의 통신선로를 연결하며, 통신이 필요하지 않을 때에는 디지털/아날로그 겸용 튜너의 통신선로와 상기 디지털 디코더의 통신선로를 연결하는 전위상태로 출력되는 것을 특징으로 하는 디지털/아날로그 겸용 튜너의 오류방지회로.
  3. 제 2항에 있어서,
    상기 마이크로 컴퓨터가 상기 디지털/아날로그 겸용 튜너와 통신하기 위해 상기 디지털/아날로그 겸용 튜너의 통신선로와 상기 마이크로 컴퓨터의 통신선로를 연결하기 위한 상기 스위칭 제어신호는 상기 마이크로 컴퓨터가 상기 디지털/아날로그 겸용 튜너와 통신하는 데이터의 전송시간 보다 길게 유지되는 것을 특징으로 하는 디지털/아날로그 겸용 튜너의 오류방지회로.
KR1020060093103A 2006-09-25 2006-09-25 디지털／아날로그 겸용 튜너의 오류방지회로 KR100814767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093103A KR100814767B1 (ko) 2006-09-25 2006-09-25 디지털／아날로그 겸용 튜너의 오류방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093103A KR100814767B1 (ko) 2006-09-25 2006-09-25 디지털／아날로그 겸용 튜너의 오류방지회로

Publications (1)

Publication Number Publication Date
KR100814767B1 true KR100814767B1 (ko) 2008-03-19

Family

ID=39410959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093103A KR100814767B1 (ko) 2006-09-25 2006-09-25 디지털／아날로그 겸용 튜너의 오류방지회로

Country Status (1)

Country Link
KR (1) KR100814767B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088311A (ko) * 1998-05-15 1999-12-27 구자홍 디지털/아날로그겸용티브이수상기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088311A (ko) * 1998-05-15 1999-12-27 구자홍 디지털/아날로그겸용티브이수상기

Similar Documents

Publication Publication Date Title
KR100696111B1 (ko) 통신시스템
US7849246B2 (en) I2C bus control circuit
US20080189384A1 (en) Dual porting serial advanced technology attachment disk drives for fault tolerant applications
CN101257586B (zh) 视频缓冲器管理
CN103761209A (zh) 向设备提供串行下载路径
US20110271023A1 (en) System for connecting electronic devices
KR100814767B1 (ko) 디지털／아날로그 겸용 튜너의 오류방지회로
US20070121016A1 (en) Audio/video switch circuit using and I2C bus
KR100759234B1 (ko) 다른 방향들로부터 또는 다른 방향들로 신호들을 수신하거나 전송하도록 설계된 텔레비전 회로
KR100588586B1 (ko) 셋탑박스의 공통 인터페이스 제어기에서 조건 액세스모듈의 어드레스 버스와 엠팩 전송스트림과의 어드레스 공유 방법
KR100508596B1 (ko) 접속된 영상 기기의 전원 온/오프 제어 기능을 갖는디스플레이 장치 및 그 방법
JPH06188945A (ja) 通信用モデムの制御装置
JPS63105581A (ja) 水平発振周波数調整システム
JPH05100779A (ja) 半導体集積回路
JPH0569332B2 (ko)
SU1603394A1 (ru) Устройство сопр жени
KR20010001718U (ko) 디지털 시스템의 동기화회로
KR100318929B1 (ko) 키폰시스템에서클럭자동절체회로
KR200143251Y1 (ko) 아이스퀘어씨 통신라인 제어회로
JP2663487B2 (ja) デジタル通信装置
KR100631519B1 (ko) 디지털 티브이의 간섭신호 차단 장치
JPH11282700A (ja) 電子機器及びマイコン暴走解除方法
JPH04195410A (ja) 機器接続切離し制御装置
JPH04268606A (ja) プログラマブルコントローラ
JP2001014262A (ja) Ｉｄｅ機器番号切替装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee