KR100810512B1 - Printed Circuit Board - Google Patents
Printed Circuit Board Download PDFInfo
- Publication number
- KR100810512B1 KR100810512B1 KR1020010067469A KR20010067469A KR100810512B1 KR 100810512 B1 KR100810512 B1 KR 100810512B1 KR 1020010067469 A KR1020010067469 A KR 1020010067469A KR 20010067469 A KR20010067469 A KR 20010067469A KR 100810512 B1 KR100810512 B1 KR 100810512B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- printed circuit
- circuit board
- pad
- pads
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
본 발명은, 인쇄회로기판에 관한 것으로, 선택적으로 장착되는 복수의 표면실장부품의 일측단자가 공용으로 결합 가능한 하나의 공용패드와; 상기 복수의 표면실장부품의 타측단자가 각각 결합될 수 있는 복수의 고유패드를 포함하는 것을 특징으로 한다. 이에, 실장 면적을 최소화하여 표면의 공간활용도를 높일 수 있으며, 재료비가 절감되는 인쇄회로기판이 제공된다. The present invention relates to a printed circuit board, comprising: one common pad to which one side terminal of a plurality of surface mounting components to be selectively mounted is commonly coupled; It characterized in that it comprises a plurality of unique pads that can be coupled to the other terminal of the plurality of surface mounting parts, respectively. Accordingly, the printed circuit board may be provided by minimizing the mounting area to increase the space utilization of the surface and reducing the material cost.
Description
도 1은 종래 인쇄회로기판의 회로구성도, 1 is a circuit diagram of a conventional printed circuit board,
도 2는 도1에 따른 인쇄회로기판의 평면도, 2 is a plan view of a printed circuit board according to FIG. 1;
도 3은 본 발명에 따른 인쇄회로기판의 평면도, 3 is a plan view of a printed circuit board according to the present invention;
도 4는 도3의 회로구성도,4 is a circuit diagram of FIG. 3;
도 5는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 평면도이다. 5 is a plan view of a printed circuit board according to another exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : PCB 10 : 배어 PCB1: PCB 10: bare PCB
20a, 20b : SMD 20a, 20b: SMD
30 : 패드부 31 : 공용패드30: pad portion 31: common pad
33a, 33b : 고유패드33a, 33b: Unique pad
본 발명은 인쇄회로기판에 관한 것으로, 좀 더 구체적으로는 표면실장부품의 실장 면적을 최소화할 수 있는 인쇄회로기판에 관한 것이다. The present invention relates to a printed circuit board, and more particularly to a printed circuit board that can minimize the mounting area of the surface-mount component.
최근에 들어 전자공학의 급속한 발전에 따라 전기, 전자제품의 소형화 추세 는 전자부품의 고밀도화, 초 소형화, 다양화를 유도하고 있는 실정이다.In recent years, with the rapid development of electronic engineering, the miniaturization of electric and electronic products has led to the increase in density, ultra miniaturization, and diversification of electronic components.
이로 인하여, 초 소형화, 다양화된 전자부품(표면실장부품;Surface Mounting Device, 이하 SMD라 함)을 인쇄회로기판(Printed Circuit Bound, 이하 PCB라 함)에 실장하는 표면실장기술(Surface Mounting Technology, 이하 SMT라 함)의 새로운 개발 및 기능 향상을 가속화하도록 압력을 받고 있는 중 이다. As a result, surface-mounting technology for mounting ultra-miniaturized and diversified electronic components (Surface Mounting Device (SMD)) on a printed circuit boundary (hereinafter referred to as PCB) It is under pressure to accelerate new developments and enhancements of SMT).
일반적으로 종래의 PCB는, 두 개 이상의 상이한 출력값(전원 또는 데이터) 중 어느 하나를 선택적으로 출력할 수 있도록 마련된다. 도1은 종래 PCB(101)의 회로도이며 도2의 도1에 따른 PCB(101)의 평면도이다. 이들 도면을 참조로 종래 PCB(101)를 설명하면 다음과 같다. In general, a conventional PCB is provided to selectively output any one of two or more different output values (power or data). 1 is a circuit diagram of a
도1 및 도2에 따른 PCB(101)는 5V 또는 3.3V의 전원을 선택적으로 출력할 수 있도록 구성된 회로도를 가진다. 따라서, PCB(101)가 5V 전원을 출력하기 위해서는, PCB(101)의 도1의 1과 2 사이에 도2와 같이 SMD(120a)를 연결하여야 한다. 그리고, PCB(101)가 3.3V 전원을 출력하여야 하는 경우, 도1의 3과 4사이에 도2와 같이 SMD(120b)를 연결시켜 3.3V 전원을 출력할 수 있도록 구성한다. The
여기서, SMD(120a, 120b)는 SMD(120a, 120b)를 PCB(101)와 연결하는 패드(130)를 사이에 두고 PCB(101)와 결합된다. 따라서, 도2와 같이 두 개의 상이한 출력값을 출력하기 위한 PCB(101)의 경우, 도2에 도시된 바와 같이 1과2 및 3과4에 각각 위치되는 4개의 패드(130)가 필요하다. Here, the
그러나, 두 개 이상의 상이한 SMD(120a, 120b)는 선택적으로 PCB(101)에 장착되기 때문에 SMD(120a, 120b)가 장착되지 않는 패드(130)는 불필요한 부품으로 남는다. 따라서, 두 개 이상의 상이한 SMD(120a, 120b)가 선택적으로 장착 가능하면서도 불필요한 패드의 수를 최소화 할 수 있다면, 실장 면적을 최소화하여 표면의 공간 활용도를 높일 수 있을 뿐만 아니라, 재료비가 절감되는 인쇄회로기판이 제공될 것이다. However, since two or more
따라서, 본 발명의 목적은, 실장 면적을 최소화하여 표면의 공간 활용도를 높일 수 있을 뿐 만 아니라, 재료비가 절감되는 인쇄회로기판을 제공하는 것이다. Accordingly, an object of the present invention is to provide a printed circuit board that can minimize the mounting area and increase the space utilization of the surface, as well as reduce the material cost.
상기 목적은, 본 발명에 따라, 인쇄회로기판에 있어서, 선택적으로 장착되는 복수의 표면실장부품의 일측단자가 공용으로 결합 가능한 하나의 공용패드와; 상기 복수의 표면실장부품의 타측단자가 각각 결합될 수 있는 복수의 고유패드를 포함하는 것을 특징으로 하는 인쇄회로기판에 의해서 달성된다. According to the present invention, in the printed circuit board, a common pad that can be jointly coupled to one side of the plurality of surface-mounted components selectively mounted; It is achieved by a printed circuit board, characterized in that it comprises a plurality of inherent pads that can be coupled to the other terminal of the plurality of surface mount components, respectively.
여기서, 각 고유패드는 상기 공용패드를 사이에 두고 선형적으로 배치될 수도 있으며, 또한, 각 고유패드는 상기 공용패드에 대해 소정의 각도를 두고 배치 되는 것이, 인쇄회로기판의 공간활용도를 높일 수 있어 바람직하다. Here, each unique pad may be arranged linearly with the common pad interposed therebetween, and each unique pad may be disposed at a predetermined angle with respect to the common pad, thereby increasing the space utilization of the printed circuit board. It is preferable.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 PCB의 부분 평면도이며, 도 4는 도3의 회로구성도 이다. 이들 도면에 도시된 바와 같이, 본 발명에 따른 PCB(1)는, 두 개 이상의 상이한 출력값(전원 또는 데이터) 중 어느 하나를 선택적으로 출력할 수 있도록 구성된 배어(bare) PCB(10)와, 배어 PCB(10)의 두 개 출력값 중 어느 하나의 선택된 값 으로 출력될 수 있도록 연결하는 SMD(20a, 20b)와, 배어 PCB(10) 상에 장착되며 배어 PCB(10)와 SMD(20a, 20b) 사이에 개재되어 배어 PCB(10)와 SMD(20a, 20b)를 연결하는 패드부(30)를 포함한다. Figure 3 is a partial plan view of a PCB according to the present invention, Figure 4 is a circuit diagram of FIG. As shown in these figures, the
도3 및 도4에 도시된 바와 같이, 본 발명에 따른 배어 PCB(10)는 두 개의 전원 출력값(5V 또는 3.3V) 중 어느 하나를 선택적으로 출력할 수 있도록 구성된다. 이에 따라, 복수의 SMD(20a, 20b) 중 어느 하나가 5V 측에 마련된 후술할 패드부(30)와 연결된 경우, PCB는 5V의 전원을 출력한다. 그리고, 복수의 SMD(20a, 20b) 중 어느 하나가 3.3V 측에 마련된 후술할 패드부(30)와 연결된 경우, PCB(1)는 3.3V의 전원을 출력한다. As shown in Figures 3 and 4, the
패드부(30)는 도 3에 도시된 바와 같이, 복수의 SMD(20a, 20b) 중 어느 하나가 장착 가능한 공용패드(31)와, 공용패드(31)와 각각의 쌍을 이루는 고유패드(33a, 33b)를 포함한다. As shown in FIG. 3, the
공용패드(31)는 배어 PCB(10) 표면에 후술할 각 고유패드(33a, 33b) 사이에 선형적으로 배치되며, 선택적으로 장착되는 복수의 SMD(20a, 20b)중 어느 하나의 일측단자가 공용으로 결합 가능하도록 마련된다. The
고유패드(33a, 33b)는 복수의 SMD(20a, 20b) 중 어느 하나의 타측단자가 각각 결합될 수 있도록 복수 개로 마련된다. 이에, 각 고유패드(33a, 33b)는 공유패드(31)와 각각의 쌍을 이루며, 복수의 SMD(20a, 20b) 중 어느 하나와 선택적으로 결합되어 복수의 출력값 중 어느 하나의 선택된 출력값(전원 또는 데이터)을 전달한다.
The
이와 같은 구성에 따라, 본 발명에 따른 PCB(1)에서 복수의 출력값 중 어느 하나의 선택된 출력값(여기서는 5V를 출력하는 PCB(1) 또는 3.3V를 출력하는 PCB(1))을 출력하는 PCB(1)를 구성하는 과정을 일 예로 들어 설명하면 다음과 같다. According to this configuration, in the
먼저, 5V를 출력하는 PCB(1)를 살펴보면, 도 3에 도시된 바와 같이, 각 고유패드(20a, 20b) 사이에 선형적으로 배치되는 공유패드(31)에 복수의 SMD(20a, 20b) 중 어느 하나의 일측단자를 연결하고, 상기 SMD(20a)의 타측단자를 5V 전원을 출력할 수 있도록 5V 측에 마련된 고유패드(33a)와 연결한다. 이에, 5V 전원을 출력하는 PCB(1)가 제공된다. First, referring to the
또한, 3.3V를 출력하는 PCB(1)를 구성하기 위해서는, 각 고유패드(33a, 33b) 사이에 배치되는 공유패드(31)에 복수의 SMD(20a, 20b) 중 어느 하나의 일측단자를 연결하고, 상기 SMD(20b)의 타측단자를 3.3V 전원을 출력할 수 있도록 3.3V 측에 마련된 고유패드(33b)와 연결한다. 이에 3.3V 전원을 출력하는 PCB(1)가 제공된다. In addition, in order to configure the
여기서, 본 발명에 따른 PCB(1)는 두 개의 상이한 출력값 중 어느 하나를 선택적으로 출력하는 경우, 종래에 4개의 패드를 갖는 PCB와 달리 3개의 패드(공유패드(31) 1개와 고유패드(33a, 33b) 2개)로 마련되기 때문에, 실장 면적을 최소화하여 표면의 공간활용도를 높일 수 있으며, 재료비가 절감되는 PCB가 제공된다. Here, when the
한편, 도5는 본 발명의 또 다른 실시예에 따른 PCB의 평면도로, 전술한 PCB와 같은 구성요소를 가지며, 각 고유패드(33a, 33b)가 전술할 PCB와 달리 공용패드(31)를 사이에 두고 선형적으로 배치되는 것이 아니라, 공용패드(31)에 대해 소정의 각도를 두고 배치된다. 이에, 5V 전원을 출력하는 경우, 도5에 도시된 바와 같이, SMD(20a)의 일측 단자가 공용패드(31)와 연결되며 SMD(20a)의 타측 단자는 고유패드(33a)와 연결되어 5V 전원을 출력한다. 그리고, 3.3V 전원을 출력하는 경우에는, SMD(20b)의 일측 단자가 공용패드(31)와 연결되며 SMD(20b)의 타측 단자가 고유패드(33b)와 연결되어 3.3V 전원을 출력한다. 여기서, 고유패드(33a, 33b)와 공용패드(31)를 각각 상호 연결하는 가상의 연결선은 상호 직교하거나 소정의 각도를 두고 배치된다. On the other hand, Figure 5 is a plan view of a PCB according to another embodiment of the present invention, having the same components as the above-described PCB, each
전술한 실시예에서는 PCB(1)가 SMD(20a, 20b)와 패드부(30)에 의해 전원(5V 또는 3.3V)을 선택적으로 출력할 수 있도록 마련되는 것으로 상술하였으나, PCB(1)는 회로 구성에 따라 전원 이외에도 데이터 등을 선택적으로 출력할 수 있음은 물론이다.In the above-described embodiment, the
이상 설명한 바와 같이, 본 발명에 따르면, 실장 면적을 최소화하여 표면의 공간활용도를 높일 수 있으며, 재료비가 절감되는 인쇄회로기판이 제공된다. As described above, according to the present invention, there is provided a printed circuit board which minimizes the mounting area to increase the space utilization of the surface and reduces the material cost.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010067469A KR100810512B1 (en) | 2001-10-31 | 2001-10-31 | Printed Circuit Board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010067469A KR100810512B1 (en) | 2001-10-31 | 2001-10-31 | Printed Circuit Board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030035395A KR20030035395A (en) | 2003-05-09 |
KR100810512B1 true KR100810512B1 (en) | 2008-03-07 |
Family
ID=29567230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010067469A KR100810512B1 (en) | 2001-10-31 | 2001-10-31 | Printed Circuit Board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100810512B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113395828A (en) * | 2021-05-27 | 2021-09-14 | 合肥鑫晟光电科技有限公司 | Printed circuit board, display panel and electronic equipment |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100776008B1 (en) | 2006-10-13 | 2007-11-15 | (주)파트론 | Pcb of mobile communication device |
CN104284517A (en) * | 2014-11-04 | 2015-01-14 | 深圳市华星光电技术有限公司 | Printed circuit board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0168965B1 (en) * | 1995-08-02 | 1999-01-15 | 이형도 | Resistor |
KR20020075814A (en) * | 2001-03-24 | 2002-10-07 | 주식회사 코아텍 | Sourface Mounted Piezoelectric Devices with Internal Built-In Capacitor |
JP2004336321A (en) * | 2003-05-07 | 2004-11-25 | Sumitomo Metal Electronics Devices Inc | High frequency signal transmission line substrate |
-
2001
- 2001-10-31 KR KR1020010067469A patent/KR100810512B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0168965B1 (en) * | 1995-08-02 | 1999-01-15 | 이형도 | Resistor |
KR20020075814A (en) * | 2001-03-24 | 2002-10-07 | 주식회사 코아텍 | Sourface Mounted Piezoelectric Devices with Internal Built-In Capacitor |
JP2004336321A (en) * | 2003-05-07 | 2004-11-25 | Sumitomo Metal Electronics Devices Inc | High frequency signal transmission line substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113395828A (en) * | 2021-05-27 | 2021-09-14 | 合肥鑫晟光电科技有限公司 | Printed circuit board, display panel and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
KR20030035395A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2261551A1 (en) | Socket for integrated circuit chip | |
CY1110279T1 (en) | WIRELESS CABLE CONNECTOR FOR PRINTED CIRCUITS | |
KR100810512B1 (en) | Printed Circuit Board | |
MXPA06000751A (en) | Conductor connecting module for printed circuit boards. | |
ATE386419T1 (en) | PCB ARRANGEMENT | |
US8780536B2 (en) | Motherboard capable of reducing electromagnetic interference | |
AU1025602A (en) | An integrated circuit carrier | |
DE60206721D1 (en) | BGA connector | |
JP2001326428A (en) | Printed circuit board | |
KR100318934B1 (en) | Printed circuit board for portable radiotelephone | |
KR20070069546A (en) | Printed circuit board structure having patterns for debugging in a communication terminal | |
KR20020054900A (en) | Printer circuit board for memory module | |
JPH09298351A (en) | Circuit pattern converting subprinted board | |
WO2002089208A3 (en) | Arrangement comprising at least two different electronic semiconductor circuits | |
KR20030032456A (en) | Resistance value changing method of pcb | |
US20040052061A1 (en) | Mounting structure of wireless module having excellent productivity | |
JPH04245465A (en) | Electronic parts and its soldering method | |
US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
JPH10150253A (en) | Connection between boards | |
WO2003005091A3 (en) | Packaged optoelectronic device | |
JP2003045577A (en) | Connector cable | |
JPS63249362A (en) | Package for surface-mounting parts | |
KR20040071888A (en) | Connector pin for pcb | |
JPH0278118A (en) | Switch module | |
JPH04144270A (en) | Integrated circuit case |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20110128 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |