KR100808336B1 - 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기 - Google Patents

전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기 Download PDF

Info

Publication number
KR100808336B1
KR100808336B1 KR1020020042789A KR20020042789A KR100808336B1 KR 100808336 B1 KR100808336 B1 KR 100808336B1 KR 1020020042789 A KR1020020042789 A KR 1020020042789A KR 20020042789 A KR20020042789 A KR 20020042789A KR 100808336 B1 KR100808336 B1 KR 100808336B1
Authority
KR
South Korea
Prior art keywords
signal
dpd coefficient
dpd
input
predistortion linearizer
Prior art date
Application number
KR1020020042789A
Other languages
English (en)
Other versions
KR20040009013A (ko
Inventor
김왕래
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020020042789A priority Critical patent/KR100808336B1/ko
Priority to US10/621,470 priority patent/US7034612B2/en
Priority to CN03132801.6A priority patent/CN1270492C/zh
Publication of KR20040009013A publication Critical patent/KR20040009013A/ko
Application granted granted Critical
Publication of KR100808336B1 publication Critical patent/KR100808336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 이동통신시스템에서의 전치왜곡 선형화기의 DPD 계수산출방법 및 그 방법을 이용한 전치왜곡 선형화기에 관한 것으로서, 특히 전력증폭기의 온도에 따른 메모리효과를 고려한 전치왜곡 선형화기의 DPD 계수산출방법 및 그 방법을 이용한 전치왜곡 선형화기에 관한 것이다. 이를 위해 본 발명의 전치왜곡 선형화기는 서로 다른 평균전력을 갖는 복수의 입력신호로부터 왜곡신호를 출력하는 수단과, 소정의 파라미터를 산출하는 수단과, 상기 소정의 파라미터를 인덱스로 지정하고 상기 입력신호 및 상기 왜곡신호를 비교함으로써 복수의 DPD 계수 테이블을 작성하는 수단을 포함하여 구성된 것을 특징으로 한다. 또한, 본 발명의 전치왜곡선형화기의 DPD 계수산출방법은 서로 다른 평균전력을 갖는 복수의 입력신호를 상기 전치왜곡 선형화기에 입력하는 단계와, 상기 입력신호로부터 왜곡신호를 출력하는 단계와, 소정의 파라미터를 인덱스로 지정하고 상기 입력신호 및 상기 왜곡신호를 비교함으로써 복수의 DPD 계수 테이블을 작성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

전치왜곡 선형화기의 ＤＰＤ 계수산출방법 및 그 방법을 이용한 전치왜곡 선형화기{METHOD FOR PRODUCING DPD COEFFICIENTS OF PRE-DISTORTER SYSTEM AND PRE-DISTORTER SYSTEM USING THE METHOD}
도 1은 종래의 디지털 전치왜곡 선형화기의 구성도.
도 2는 종래의 디지털 전치왜곡 선형화기의 DPD(Digital Pre-Distorter)의 내부 구성도.
도 3은 온도에 따른 전력증폭기의 AM-AM 특성을 나타내는 그래프도.
도 4는 온도에 따른 전력증폭기의 AM-PM 특성을 나타내는 그래프도.
도 5는 본 발명의 제 1실시예에 의한 디지털 전치왜곡 선형화기의 구성도.
도 6은 본 발명의 제 2실시예에 의한 디지털 전치왜곡 선형화기의 구성도.
도 7은 본 발명의 디지털 전치왜곡 선형화기의 DPD(Digital Pre-Distorter)의 내부 구성도.
도 8은 본 발명의 제 1실시예에 의한 디지털 전치왜곡 선형화기의 동작을 나타내는 순서도.
도 9는 본 발명의 제 2실시예에 의한 디지털 전치왜곡 선형화기의 동작을 나타내는 순서도.
** 도면의 주요부분에 대한 부호설명 **
110 : DPD(Digital Pre-Distorter) 111 : 전치왜곡커널부
112 : 신호크기산출부 113 : DPD 계수 테이블그룹
120 : DA 컨버터 130 : RF 업컨버터
140 : 전력증폭기(PA) 141 : 온도센서
150 : RF 다운컨버터 160 : AD 컨버터
170 : DPDC(Digital Pre-distorter Controller)
180 : 평균전력산출기
본 발명은 디지털 이동통신시스템에서의 전치왜곡 선형화기의 DPD 계수산출방법 및 그 방법을 이용한 전치왜곡 선형화기에 관한 것으로서, 특히 전력증폭기의 온도에 따른 메모리효과를 고려한 전치왜곡 선형화기의 DPD 계수산출방법 및 그 방법을 이용한 전치왜곡 선형화기에 관한 것이다.
디지털 이동통신시스템에서 디지털신호를 전송하기 위해서는 디지털신호를 RF 신호로 변환한 후 이 신호가 공중으로 전파될 수 있도록 신호전력을 증폭하여야 한다.
이를 위해서는 이동통신시스템의 송신기의 최종단에 RF 전력증폭기(Power Amplifier)를 설치하여야 한다.
그런데 전력증폭기는 일반적으로 비선형특성을 갖고 있다. 즉, 전력증폭기에 입력되는 신호의 크기에 비례하여 출력신호의 크기가 비선형적으로 변하는 특성(AM-AM)과 출력신호의 위상이 비선형적으로 변하는 특성(AM-PM)을 갖고 있다.
이러한 비선형특성을 갖고 있는 전력증폭기는 인접채널간섭(Spectral Re-growth)를 발생시켜서 출력신호를 왜곡하기 때문에 송신기의 전체성능을 열화시키게 된다.
이와 같은 전력증폭기의 비선형특성을 효율적으로 제거해 주는 것이 전치왜곡(pre-distortion) 선형화기이다.
따라서, 전치왜곡 선형화기를 사용함으로써 입력신호의 크기에 따른 전력증폭기의 크기이득 및 위상이득을 일정하게 유지시켜서 송신기의 성능을 개선시킬 수 있다.
즉, 전치왜곡 선형화기는 전력증폭기에서 출력되는 왜곡신호와 역이 되는 신호를 전력증폭기에 보냄으로써 결과적으로 왜곡이 없는 증폭신호가 출력될 수 있도록 하여 송신기의 성능을 개선시킨다.
도 1은 종래의 디지털 전치왜곡 선형화기의 구성을 나타낸다.
도 1에 도시한 디지털 전치왜곡 선형화기의 동작을 설명하면 다음과 같다.
디지털 전치왜곡 선형화기는 최초 동작시 초기모드(initial mode)에 들어간다.
초기모드란 전력증폭기(40)의 비선형특성을 측정하는 동작모드로서, 초기모드에서는 전력증폭기(40)의 전체동작영역에서의 특성을 알아낼 수 있는 시험신호(training signal)를 사용한다.
우선, 시험신호로서 디지털신호(Vref)가 DPD(Digital Pre-Distorter)(10) 및 DPDC(Digital Pre-distorter Controller)(70)에 입력된다.
그러나 초기모드에서 DPD(10)에 입력된 디지털신호는 아무런 조작(선왜곡)을 받지 않고 DPD(10)를 통과하게 된다.
DPD(10)를 통과한 디지털신호(Vd)(초기모드에서는 Vd=Vref)는 DA 컨버터(20)에 공급되어 아날로그신호(Vda)로 변환된다.
DA 컨버터(20)에서 나온 아날로그신호(Vda)는 RF 업컨버터(30)에 입력되어 높은 주파수의 아날로그신호(Vdrf)로 변환된다.
RF 업컨버터(30)에서 출력된 고주파수의 아날로그신호(Vdrf)는 전력증폭기(40)에 입력되어 공중으로 전송될 수 있도록 증폭된다. 이 때 증폭된 아날로그신호(Vmrf)에는 왜곡이 발생하게 된다.
전력증폭기(40)에서 증폭된 아날로그신호(Vmrf)는 공중으로 전파되고 그 아날로그신호의 일부(커플링신호)(Vfbrf)는 RF 다운컨버터(50)에 입력되어 낮은 주파수의 신호로 변환된다.
RF 다운컨버터(50)에서 나온 낮은 주파수의 아날로그신호(Vfba)는 AD 컨버터(60)에 입력되어 디지털신호(Vfb)로 변환된다.
AD 컨버터(60)에서 나온 디지털신호(Vfb)는 DPDC(Digital Pre-distorter Controller)(70)에 공급된다.
DPDC(70)에서는 디지털신호(Vref)(왜곡되지 않은 신호) 및 AD 컨버터(60)에서 나온 디지털신호(Vfb)(왜곡된 신호)를 비교하여 왜곡된 정도(비선형특성 : AM-AM, AM-PM)를 계산한 후 이 계산값으로부터 DPD 계수를 산출한다.
DPD 계수는 비선형특성과 역이 되는 신호를 생성할 수 있는 계수로서 DPDC(70)에서 출력된 DPD 계수는 DPD(10)에 공급되어 DPD(10)의 내부에 DPD 계수테 이블(13)(도 2참조)이 형성된다.
도 2는 DPD(10)의 내부구성도를 나타낸다.
디지털신호(Vref)에 대하여 DPD 계수테이블(13)이 완성되면 디지털 전치왜곡 선형기는 초기모드를 종료하고 정상모드(normal mode)로 들어가게 된다.
정상모드에서는 시험신호 대신에 실제 송신될 시스템의 신호가 입력된다.
도 2에서 도시된 바와 같이, 정상모드에서 송신될 실제 디지털신호(Vref)가 DPD(10)에 공급되면, 디지털신호(Vref)는 그 내부에 있는 전치왜곡커널부(pre-distorter kernel)(11) 및 신호크기산출부(12)에 각각 입력된다.
신호크기산출부(12)에서는 입력신호의 크기를 구하고, 입력신호의 크기는 DPD 계수테이블(13)를 구성하는 DPD 계수의 주소가 된다.
따라서 입력신호의 크기가 가리키는 DPD 계수테이블(13)의 주소에 저장된 DPD 계수가 선택되어 전치왜곡커널부(11)에 공급된다.
전치왜곡커널부(11)에서는 참조테이블(13)로부터 공급된 DPD 계수를 이용하여 입력신호에 왜곡을 가함으로써 왜곡된 디지털신호(Vd)를 출력한다.
이러한 왜곡신호(Vd)는 전력증폭기(40)의 비선형특성과 역이 되는 신호이기 때문에 증폭된 신호(Vmrf)는 결과적으로 왜곡없이 공중으로 전송될 수 있다.
한편 초기모드에서 DPD 계수테이블(13)에 저장되었던 DPD 계수는 정상모드에서 실제 입력신호가 입력됨에 따라서 생성되는 DPD 계수로 갱신되는데, 이것을 적 응(adaptation)이라고 한다.
그러나, 전력증폭기는 온도에 따라 비선형특성이 변하는 메모리 효과(memory effect)를 갖고 있다.
도 3 및 도 4는 온도에 따라 전력증폭기의 비선형특성(AM-AM, AM-PM)이 변하는 것을 나타내고 있다.
종래의 전치왜곡 선형화기에서의 DPD 계수는 전력증폭기의 온도가 일정한 상태에서 계산된 값(즉 특정의 비선형특성을 전제로 하여 계산된 값)이기 때문에, 만약 전력증폭기의 온도가 DPD 계수 산출 당시의 온도와 다르게 되면 전치왜곡 선형화기가 올바른 왜곡보정을 할 수 없게 되는 문제점이 있다.
즉, 온도에 따른 전력증폭기의 비선형특성의 변화(메모리효과)를 고려하지 않은 DPD 계수는 전력증폭기의 비선형특성과 역이 되는 신호를 생성할 수 없게 되어 결국 출력신호에 발생된 왜곡을 보상할 수 없게 된다.
따라서, 본 발명은 상기의 문제점을 고려하여 안출된 것으로서, 초기모드에서 온도에 따른 메모리효과를 보상할 수 있는 복수의 DPD 계수테이블을 작성할 수 있는 전치왜곡 선형화기의 DPD 계수산출방법 및 정상모드에서 실제 신호가 들어올 때 복수의 DPD 계수테이블을 이용하여 온도에 따른 비선형특성의 변화를 보상할 수 있는 전치왜곡 선형화기를 제공하는 것을 목적으로 한다.
이를 위해 본 발명의 전치왜곡 선형화기는 서로 다른 평균전력을 갖는 복수 의 입력신호로부터 왜곡신호를 출력하는 수단과, 소정의 파라미터를 산출하는 수단과, 상기 소정의 파라미터를 인덱스로 지정하고 상기 입력신호 및 상기 왜곡신호를 비교함으로써 복수의 DPD 계수 테이블을 작성하는 수단을 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명의 전치왜곡선형화기의 DPD 계수산출방법은 서로 다른 평균전력을 갖는 복수의 입력신호를 상기 전치왜곡 선형화기에 입력하는 단계와, 상기 입력신호로부터 왜곡신호를 출력하는 단계와, 소정의 파라미터를 인덱스로 지정하고 상기 입력신호 및 상기 왜곡신호를 비교함으로써 복수의 DPD 계수 테이블을 작성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 5는 본 발명의 제 1실시예에 의한 디지털 전치왜곡 선형화기의 구성을 나타내고 있다. 제 1실시예에서는 인덱스로서 사용되는 파라미터가 전력증폭기의 온도이다.
본 발명의 제 1실시예에 의한 전치왜곡 선형화기는 도 1에서 도시한 종래의 전치왜곡 선형화기와 유사한 구성을 갖고 있으나, 전력증폭기의 온도정보가 DPD 및 DPDC에 전달된다는 것이 다르다.
본 발명의 제 1실시예에서는 입력신호의 평균전력에 따라 전력증폭기의 온도가 변하는 것을 이용하여, 여러가지 평균전력값을 갖는 신호를 입력하여 온도에 따라 변형되는 여러 비선형특성에 기초한 DPD 계수를 산출한다.
도 1에서와 설명한 바와 같이 본 발명의 디지털 전치왜곡 선형화기도 최초 동작시 초기모드(initial mode)로 들어간다.
우선 시험신호로서 일정한 평균전력을 갖는 디지털신호(Vref)를 DPD(Digital Pre-Distorter)(110) 및 DPDC(Digital Pre-distorter Controller)(170)에 입력한다.
DPD(110)에 입력된 디지털신호는 아무런 조작(선왜곡)을 받지 않고 DPD(110)를 통과한다.
DPD(10)를 통과한 디지털신호(Vd)(초기모드에서는 Vd=Vref)는 DA 컨버터(120)에 공급되어 아날로그신호(Vda)로 변환된다.
DA 컨버터(20)에서 나온 아날로그신호(Vda)는 RF 업컨버터(130)에 공급되어 높은 주파수의 아날로그신호(Vdrf)로 변환된다.
RF 업컨버터(130)에서 출력된 고주파수의 아날로그신호(Vdrf)는 전력증폭기(140)에 입력되어 공중으로 전송될 수 있도록 증폭된다. 이 때 증폭된 아날로그신호(Vmrf)에는 왜곡이 발생하게 된다.
전력증폭기(140)에서 증폭된 아날로그신호(Vmrf)는 공중으로 전파되고 그 아날로그신호의 일부(커플링신호)(Vfbrf)는 RF 다운컨버터(150)에 입력되어 낮은 주파수의 신호로 변환된다.
RF 다운컨버터(150)에서 나온 낮은 주파수의 아날로그신호(Vfba)는 AD 컨버터(160)에 입력되어 디지털신호(Vfb)로 변환된다.
AD 컨버터(160)에서 나온 디지털신호(Vfb)는 DPDC(Digital Pre-distorter Controller)(170)에 공급된다.
한편, 본 발명에서는 전력증폭기(140)에 온도센서(141)를 설치하여 전력증폭기(140)에서 측정된 온도를 DPDC(170)에 공급한다.
전력증폭기(140)의 온도는 입력신호의 평균전력에 따라 변하게 되므로 입력신호의 평균전력을 변화시켜서 DPD(110)에 입력하면 다른 온도값이 전력증폭기(140)에서 측정된다.
DPDC(170)에서는 디지털신호(Vref)(왜곡되지 않은 신호) 및 AD 컨버터(160)에서 나온 디지털신호(Vfb)(왜곡된 신호)를 비교하여 왜곡된 정도(비선형특성 : AM-AM, AM-PM)를 계산한 후 이 계산값으로부터 DPD 계수를 산출하여 이것을 DPD(110)에 보냄으로써 DPD 계수테이블(113a)(도 7참조)를 작성한다. 이 때의 DPD 계수테이블(113a)은 신호(Vref 및 Vfb)를 획득한 시점에서 전력증폭기(140)의 온도센서(141)로부터 공급된 온도를 인덱스로 갖게 된다.
다음 입력신호(Vref)의 평균전력을 변화시켜서 상기의 과정을 반복하게 되면, 상기한 바와 같이 입력신호의 평균전력에 따라 전력증폭기(140)의 온도가 변하게 되므로 도 7에서 도시된 바와 같이 DPD 계수테이블그룹(113) 내에 각 온도에 대응하는 DPD 계수테이블이 복수개 형성되게 된다.
도 6은 본 발명의 제 2실시예에 의한 디지털 전치왜곡 선형화기의 구성도이다.
본 발명의 제 2실시예는 제 1실시예와 유사하나 인덱스로서 사용되는 파라미터가 입력신호의 평균전력이다. 즉, 전력증폭기(140)의 온도를 측정하는 대신 입력신호의 평균전력을 구하여 이것을 DPD 계수테이블의 인덱스로 한다.
따라서 도 6에서 도시한 바와 같이, 입력신호의 평균전력을 산출할 수 있는 평균전력산출기(180)를 DPDC(170)에 연결하여 평균전력이 DPDC(170)에 공급되도록 한다.
도 7은 본 발명에서 DPD(110)의 내부구성도를 나타낸다.
도 7에서 도시한 DPD(110)는 도2에서 도시한 DPD(10)와 유사하나 DPD 계수테이블이 복수개 형성되어 DPD 계수테이블그룹(113)을 이루고 있으며, DPD 계수테이블그룹(113)에서 소정의 DPD 계수테이블을 선택할 수 있는 인덱스로서 온도 또는 평균전력이 공급된다.
도 8은 본 발명의 제 1실시예에 의한 디지털 전치왜곡 선형화기의 동작을 나타내는 순서도이다.
도 8에서, 상기한 바와 같이 초기모드에서 시험신호의 평균전력을 변화시켜 그에 따른 전력증폭기의 온도에 대응하는 복수개의 DPD 계수테이블을 만들어 DPD 계수테이블그룹이 완성되면(S1∼S5), 정상모드로 들어가 실제의 신호가 DPD에 입력된다(S6).
실제의 입력신호가 DPD(110)에 입력되면 그 내부에 있는 신호크기산출부(112)에서 신호의 크기가 산출되고(S7), 전력증폭기(114)에서 측정된 온도는 DPD(110)에 입력된다(S8).
입력된 온도는 DPD 계수테이블그룹(113)에서 인덱스로서 작용하여 그 온도에 대응하는 소정의 DPD 계수테이블이 선택되고, 다음 그 DPD 계수테이블에서 신호크기에 대응하는 DPD 계수가 선택된다(S9).
선택된 DPD 계수는 전치왜곡커널부(111)에 공급되고, 전치왜곡커널부(111)에 입력된 입력신호는 이 DPD 계수와 소정의 연산이 수행되어 전력증폭기(140)의 비선형특성과 역이 되는 신호로 왜곡된다(S10).
도 9는 본 발명의 제 2실시예에 의한 디지털 전치왜곡 선형화기의 동작을 나타내는 순서도이다.
도 9에서, 상기한 바와 같이 초기모드에서 시험신호의 평균전력을 변화시켜 그 평균전력에 대응하는 복수개의 DPD 계수테이블을 만들어 DPD 계수테이블그룹이 완성되면(S1∼S5), 정상모드로 들어가 실제의 신호가 DPD에 입력된다(S6).
실제의 입력신호가 DPD(110)에 입력되면 그 내부에 있는 신호크기산출부(112)에서 신호의 크기가 산출되고(S7), 평균전력산출기(180)에서 산출된 평균전력은 DPD(110)에 입력된다(S8).
입력된 평균전력은 DPD 계수테이블그룹(113)에서 인덱스로서 작용하여 그 평균전력에 대응하는 소정의 DPD 계수테이블이 선택되고, 다음 그 DPD 계수테이블에서 신호크기에 대응하는 DPD 계수가 선택된다(S9).
선택된 DPD 계수는 전치왜곡커널부(111)에 공급되고, 전치왜곡커널부(111)에 입력된 입력신호는 이 DPD 계수와 소정의 연산이 수행되어 전력증폭기(140)의 비선형특성과 역이 되는 신호로 왜곡된다(S10).
한편, 정상모드에서 실제신호가 입력되어 전력증폭기(140)의 비선형특성과 역이 되는 왜곡신호가 출력되면서, 또한 실제신호와 왜곡신호를 비교하여 DPD 계수를 산출하게 되는데 선택된 DPD 계수테이블의 DPD 계수가 새로 산출된 DPD 계수로 갱신됨으로써 DPD 계수테이블의 적응이 수행된다.
본 발명은 입력신호의 평균전력을 변화시켜서 복수의 DPD 계수테이블을 만들어 놓고 이 계수테이블을 이용하여 온도에 따른 전력증폭기의 비선형특성의 변화 즉 메모리 효과를 보상함으로써 전치왜곡 선형화기의 성능이 열화되는 것을 방지할 수 있는 효과가 있다.

Claims (8)

  1. 전력증폭기의 비선형특성을 보상하기 위한 전치왜곡 선형화기에 있어서,
    서로 다른 평균전력을 갖는 복수의 입력신호로부터 왜곡신호들을 출력하는 수단과,
    상기 복수의 입력신호 각각의 평균전력을 산출하는 수단과,
    상기 산출한 평균전력들의 각각을 인덱스로 지정하고 상기 복수의 입력신호 및 상기 왜곡신호들을 각각 비교함으로써 복수의 DPD 계수 테이블을 작성하는 수단을 포함하여 구성된 것을 특징으로 하는 전치왜곡 선형화기.
  2. 제 1항에 있어서,
    상기 복수의 DPD 계수 테이블에서 상기 평균전력들 중 하나를 인덱스로 갖는 DPD 계수 테이블을 선택하고, 그 선택된 DPD 계수 테이블에서 상기 입력신호의 크기에 대응하는 DPD 계수를 출력하여 상기 전력증폭기의 비선형특성과 역이 되는 신호를 생성하는 것을 특징으로 하는 전치왜곡 선형화기.
  3. 삭제
  4. 삭제
  5. 제 2항에 있어서,
    상기 선택된 DPD 계수 테이블이 상기 입력신호와 상기 왜곡신호를 비교하여 산출된 DPD 계수로 갱신되는 것을 특징으로 하는 전치왜곡 선형화기.
  6. 전력증폭기의 비선형특성을 보상하기 위한 전치왜곡 선형화기의 DPD 계수산출방법에 있어서,
    서로 다른 평균전력을 갖는 복수의 입력신호를 상기 전치왜곡 선형화기에 입력하는 단계와,
    상기 입력신호들로부터 왜곡신호들을 출력하는 단계와,
    상기 복수의 입력신호 각각의 평균전력을 산출하는 단계와,
    상기 산출한 평균전력들 각각을 인덱스로 지정하고 상기 입력신호들 및 상기 왜곡신호들을 각각 비교함으로써 복수의 DPD 계수 테이블을 작성하는 단계를 포함하여 이루어진 것을 특징으로 하는 전치왜곡 선형화기의 DPD 계수산출방법.
  7. 삭제
  8. 삭제
KR1020020042789A 2002-07-20 2002-07-20 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기 KR100808336B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020042789A KR100808336B1 (ko) 2002-07-20 2002-07-20 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기
US10/621,470 US7034612B2 (en) 2002-07-20 2003-07-18 Apparatus and method for compensating pre-distortion of a power amplifier
CN03132801.6A CN1270492C (zh) 2002-07-20 2003-07-21 用于补偿功率放大器的预失真的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042789A KR100808336B1 (ko) 2002-07-20 2002-07-20 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기

Publications (2)

Publication Number Publication Date
KR20040009013A KR20040009013A (ko) 2004-01-31
KR100808336B1 true KR100808336B1 (ko) 2008-02-27

Family

ID=37317981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042789A KR100808336B1 (ko) 2002-07-20 2002-07-20 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기

Country Status (1)

Country Link
KR (1) KR100808336B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006256A (ko) * 1997-06-19 1999-01-25 윤종용 디지털 통신시스템의 송신기 선형화장치 및 방법
KR19990060378A (ko) * 1997-12-31 1999-07-26 윤종용 전력증폭기의 선형화장치 및 방법
KR20010016864A (ko) * 1999-08-04 2001-03-05 남상욱 전력 증폭기의 사전 왜곡 선형화 방법 및 장치
US6240144B1 (en) * 1998-08-06 2001-05-29 Samsung Electronics Co., Ltd. Apparatus and method of linearizing a power amplifier in a mobile radio communication system
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006256A (ko) * 1997-06-19 1999-01-25 윤종용 디지털 통신시스템의 송신기 선형화장치 및 방법
KR19990060378A (ko) * 1997-12-31 1999-07-26 윤종용 전력증폭기의 선형화장치 및 방법
US6240144B1 (en) * 1998-08-06 2001-05-29 Samsung Electronics Co., Ltd. Apparatus and method of linearizing a power amplifier in a mobile radio communication system
KR20010016864A (ko) * 1999-08-04 2001-03-05 남상욱 전력 증폭기의 사전 왜곡 선형화 방법 및 장치
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置

Also Published As

Publication number Publication date
KR20040009013A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US7034612B2 (en) Apparatus and method for compensating pre-distortion of a power amplifier
US9214969B2 (en) Scalable digital predistortion system
US7583754B2 (en) Method and system for broadband predistortion linearization
US7348844B2 (en) Adaptive digital pre-distortion system
KR101679230B1 (ko) 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법
KR100802353B1 (ko) 고효율 송신기를 위한 디지털 전치보상 시스템 및 방법
US7812670B2 (en) Baseband predistortion device and method
US8587375B2 (en) Power amplifier linearization method and apparatus
US20090115513A1 (en) Predistorter
JP2008514052A (ja) 信号プリディストーションに関する装置と方法
US8218676B2 (en) System and method for training pre-inverse of nonlinear system
JP5049562B2 (ja) 電力増幅器
KR101931150B1 (ko) Ics_apd 비선형성 특성이 개선된 전력증폭기의 선형화 장치 및 그 제어 방법
KR101095183B1 (ko) 전치 왜곡 장치 및 이를 포함하는 증폭 장치, 전치 왜곡 방법
KR100486547B1 (ko) 전력증폭기의 전치왜곡 보상장치 및 방법
KR100808336B1 (ko) 전치왜곡 선형화기의 ｄｐｄ 계수산출방법 및 그 방법을이용한 전치왜곡 선형화기
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
JP4170883B2 (ja) 非線形歪補償方法および装置
KR102640792B1 (ko) 전치왜곡 보상 장치 및 방법
JP2007214947A (ja) デジタル前置歪補償回路
JP2003198270A (ja) プレディストータ、低歪増幅器および歪補償方法
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
JP5238461B2 (ja) プリディストータ
US7863975B2 (en) Method for calibrating a power amplifier and device using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee