KR100804148B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR100804148B1 KR100804148B1 KR1020060049115A KR20060049115A KR100804148B1 KR 100804148 B1 KR100804148 B1 KR 100804148B1 KR 1020060049115 A KR1020060049115 A KR 1020060049115A KR 20060049115 A KR20060049115 A KR 20060049115A KR 100804148 B1 KR100804148 B1 KR 100804148B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- internal voltage
- vpp
- internal
- external power
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 소자의 설계기술에 관한 것으로서, 반도체 소자에서 내부전압 동작회로를 테스트하기 위한 테스트 모드에서 N/C 핀(No Connection PIN)을 통하여 반도체 소자의 내부에서 사용되는 내부전압을 생성함으로써 내부전압 동작회로를 테스트함으로써, 내부전압을 인가받기 위해 DQ핀을 사용하지 않으므로 테스트 출력결과가 생략되어 발생할 수 있는 오류를 방지한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design technology of a semiconductor device, wherein the internal voltage is generated by generating an internal voltage used inside the semiconductor device through an N / C pin (No Connection PIN) in a test mode for testing an internal voltage operation circuit in the semiconductor device. By testing the voltage operation circuit, the test output is omitted because the DQ pin is not used to receive the internal voltage, thereby preventing errors.
내부전압 인가장치, N/C 핀, 테스트 모드 Internal Voltage Applicator, N / C Pin, Test Mode
Description
도 1은 종래기술에 따른 반도체소자의 블록 구성도.1 is a block diagram of a semiconductor device according to the prior art.
도 2는 본 발명의 실시예에 따른 반도체소자의 블록 구성도.2 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.
도 3은 도 2의 제2내부전압 생성기의 구현예를 나타낸 회로도.3 is a circuit diagram illustrating an implementation of the second internal voltage generator of FIG. 2.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1100 : DQ 패드1100: DQ Pad
1200 : 제1내부전압 생성기1200: first internal voltage generator
1300 : 내부전압 동작회로1300: internal voltage operation circuit
1400 : 데이터 버퍼1400: data buffer
1500 : 제2내부전압 생성기1500: second internal voltage generator
1600 : N/C 핀1600: N / C Pin
본 발명은 반도체 소자의 설계 기술에 관한 것으로, 특히 반도체 소자의 내부전압 및 테스트 관련 기술에 관한 것이다.The present invention relates to a technology for designing a semiconductor device, and more particularly, to an internal voltage and a test related technology of a semiconductor device.
대부분의 반도체 메모리 소자는 외부로부터 공급되는 전원전압(VDD)을 사용하여 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. DRAM의 경우, 고전위전압(VPP), 코어전압(VCORE), 셀 플레이트 전압(VCP) 등의 내부전압을 사용하고 있다.Most semiconductor memory devices have an internal voltage generator in a chip for generating an internal voltage using a power supply voltage VDD supplied from the outside to supply a voltage necessary for the operation of the chip internal circuit. In the case of DRAM, internal voltages such as high potential voltage (VPP), core voltage (VCORE), and cell plate voltage (VCP) are used.
한편, 상기와 같은 내부전압을 사용한 소자 동작 상태를 검사하기 위한 테스트 모드에서는 외부의 테스트 장비에서 특정 핀을 통해 내부전압을 인가하면서 테스트를 수행하고 있다.On the other hand, in the test mode for checking the operation state of the device using the internal voltage as described above, the test is performed by applying the internal voltage through a specific pin in the external test equipment.
도 1은 종래기술에 따른 반도체소자의 블록 구성도이다.1 is a block diagram of a semiconductor device according to the prior art.
도 1에는 고전위 전압(VPP)과 관련된 회로, 코어전압(VCORE)과 관련된 회로, 셀 플레이트 전압(VCP)와 관련된 회로가 도시되어 있으며, 이들 각각의 구성은 서로 유사하기 때문에 고전위 전압(VPP)과 관련된 회로에 대해서만 설명하기로 한다.FIG. 1 shows a circuit related to the high potential voltage VPP, a circuit related to the core voltage VVC, and a circuit related to the cell plate voltage VCP, and since each of these configurations is similar to each other, the high potential voltage VPP is illustrated. Only the circuit associated with
고전위 전압(VPP)과 관련하여 데이터 입/출력(DQ) 패드(10), VPP 생성기(20), VPP 동작회로(30), 데이터 버퍼(40)가 구비되어 있다.A data input / output (DQ)
VPP 생성기(20)는 외부 전원전압(VDD)과 접지전압(VSS)을 사용하여 고전위 전압(VPP)를 생성하며, 별도의 기준신호(VREFP)를 이용하며 VPP인에이블 신호(VPPEN)에 따라 고전위 전압(VPP) 생성 동작이 제어된다.The
VPP 동작회로(30)는 VPP 생성기(20)로부터 출력된 고전위 전압(VPP)을 전압원으로 인가받아 예정된 동작을 수행하는 내부동작회로이다. 예컨대, 고전위 전압(VPP)을 이용하는 서브워드라인 드라이버, 비트라인 이퀄라이즈 신호 생성기 등이 그에 해당한다.The
한편, 멀티플렉서(50)는 선택신호(SELECT_VPP)에 응답하여 DQ 패드(10)와 데이터 버퍼(40) 또는 고전위 전압단(VPP)을 선택적으로 연결한다.The
노멀 모드에서는, VPP인에이블 신호(VPPEN)가 로직'하이'(High)가 되어 VPP생성기(20)가 동작하고, 선택신호(SELECT_VPP)가 로직'로우'(Low)가 되어 멀티플렉서(50)는 DQ 패드(10)와 데이터 버퍼(40)를 전기적으로 연결한다. 즉, VPP생성기(20)에 의해 생성된 고전위 전압(VPP)을 VPP동작회로(30)에 인가하여 동작을 수행하도록 하고 - 고전위 전압(VPP)을 사용하는 반도체 소자의 모든 동작을 의미함 - 그 동작 수행에 따른 결과물인 출력 데이터를 데이터 버퍼(40)를 통해 DQ 패드(10)로 출력한다.In the normal mode, the VPP enable signal VPPEN becomes logic 'high' so that the
테스트 모드에서는, VPP인에이블 신호(VPPEN)가 로직'로우'(Low)가 되어 VPP생성기(20)가 동작하지 않고, 선택신호(SELECT_VPP)가 로직'하이'(High)가 되어 멀티플렉서(50)는 DQ 패드(10)와 VPP동작회로(30)를 전기적으로 연결한다. 즉, DQ 패드(10)를 통하여 외부에서 고전위 전압(VPP)을 인가받는다. VPP동작회로(30)는 DQ 패드(10)를 통해 외부에서 인가된 고전위 전압(VPP)을 사용하여 동작을 수행하고, 그 동작 수행에 따른 결과물인 출력 데이터를 데이터 버퍼(40)를 통해 DQ 패드(10)로 출력함으로써 VPP동작회로(30)의 오동작 여부를 검사한다.In the test mode, the VPP enable signal VPPEN becomes logic 'low' so that the
한편, 코어전압(VCORE), 셀 플레이트 전압(VCP)과 관련된 회로 역시 전술한 고전위 전압(VPP)과 관련된 회로의 구성과 유사하며, 노말 모드 및 테스트 모드에 서의 동작 역시 유사하다.Meanwhile, the circuits related to the core voltage V CORE and the cell plate voltage VCP are also similar to those of the circuit related to the high potential voltage VPP described above, and the operations in the normal mode and the test mode are similar.
이와 같이 종래에는 내부전압을 전압원으로 인가받아 예정된 동작을 수행하는 내부동작회로를 검사하기 위한 테스트 모드에서 DQ 패드를 통해 내부전압을 인가하고 있다. 이 경우, 테스트 진행 과정에서 일부 DQ 패드가 내부전압을 인가받는데 사용되고 있어 해당 DQ 패드를 통한 데이터의 입/출력이 불가능하다. 따라서, 일부 DQ 패드에 대응하는 데이터 출력 정보가 생략된 상태로 테스트가 진행될 수밖에 없으며, 이로 인하여 테스트의 신뢰도가 저하되는 문제점이 있었다.As described above, the internal voltage is applied through the DQ pad in the test mode for inspecting the internal operation circuit which performs the predetermined operation by receiving the internal voltage as the voltage source. In this case, some DQ pads are used to receive the internal voltage during the test process, and thus input / output of data through the corresponding DQ pads is impossible. Therefore, the test is inevitably carried out in a state in which data output information corresponding to some DQ pads is omitted, thereby degrading the reliability of the test.
한편, 이와 같이 내부전압 인가를 위해 사용되는 DQ 패드의 수가 증가할수록 테스트의 신뢰도는 저하될 수밖에 없다.Meanwhile, as the number of DQ pads used for applying the internal voltage increases, reliability of the test is inevitably deteriorated.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 내부전압을 인가받아 동작을 수행하는 내부동작회로를 검사하기 위한 테스트의 신뢰도를 향상시킬 수 있는 반도체 소자 및 그 구동방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a semiconductor device and a driving method thereof capable of improving the reliability of a test for inspecting an internal operation circuit which performs an operation by applying an internal voltage. Its purpose is to.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 노말 모드에서 제1외부전원전압을 사용하여 내부전압을 생성하기 위한 제1내부전압 생성수단; 테스트 모드에서 N/C 핀을 통해 인가된 제2외부전원전압을 사용하여 상기 내부 전압을 생성하기 위한 제2내부전압 생성수단; 상기 제1내부전압 생성수단 또는 상기 제2내부전압 생성수단에서 생성된 상기 내부전압을 인가받아 동작을 수행하는 내부동작회로; 및 상기 노말 모드 및 상기 테스트 모드에서 데이터 입/출력 패드를 통해 출력데이터를 출력하기 위한 다수의 데이터 출력버퍼를 구비하는 반도체 소자가 제공된다.According to an aspect of the present invention for achieving the above technical problem, the first internal voltage generating means for generating an internal voltage using the first external power supply voltage in the normal mode; Second internal voltage generation means for generating the internal voltage using a second external power supply voltage applied through an N / C pin in a test mode; An internal operation circuit configured to receive the internal voltage generated by the first internal voltage generation means or the second internal voltage generation means to perform an operation; And a plurality of data output buffers for outputting output data through data input / output pads in the normal mode and the test mode.
또한, 본 발명의 다른 측면에 따르면, 노말 모드에서 제1외부전원전압을 사용하여 내부전압을 생성하는 단계; 테스트 모드에서 N/C 핀을 통해 인가된 제2외부전원전압을 사용하여 상기 내부전압을 생성하는 단계; 상기 내부전압을 인가받아 동작을 수행하는 단계; 및 상기 노말 모드 및 상기 테스트 모드에서 데이터 입/출력 패드를 통해 출력데이터를 출력하는 단계를 포함하는 반도체 소자의 구동방법이 제공된다.Further, according to another aspect of the invention, the step of generating an internal voltage using the first external power supply voltage in the normal mode; Generating the internal voltage using a second external power supply voltage applied through an N / C pin in a test mode; Performing an operation by receiving the internal voltage; And outputting output data through a data input / output pad in the normal mode and the test mode.
본 발명에서는 반도체 소자의 내부전압 동작회로를 테스트하기 위한 테스트 모드에서 특정 데이터 핀의 출력결과가 생략되어 발생할 수 있는 오류를 방지할 수 있다. 이를 위해서는 내부전압을 내부전압 동작회로에 인가하여 테스트할 때 N/C 핀(No Connection PIN)을 사용하여 내부전압을 인가받고, DQ패드는 독립적으로 구성되어 내부전압 동작회로의 출력결과를 출력하는 구조가 필요하다.In the present invention, it is possible to prevent an error that may occur by omitting an output result of a specific data pin in a test mode for testing an internal voltage operation circuit of a semiconductor device. To this end, when the internal voltage is applied to the internal voltage operation circuit, the internal voltage is applied using the N / C pin (No Connection PIN), and the DQ pad is configured independently to output the output result of the internal voltage operation circuit. Need structure.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced so that those skilled in the art can more easily implement the present invention.
도 2는 본 발명의 실시 예에 따른 반도체소자의 블록 구성도이다.2 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.
도 2를 참조하면, VPP동작회로를 테스트하기 위해 반도체 소자 외부에서 고 전위 전압(VPP)을 인가할 때 한 개의 N/C 핀(No Connection PIN)을 사용한다. 즉, 한 개의 N/C 핀(No Connection PIN)을 통해 외부전원전압(VEXT_REG)를 입력받아 고전위 전압(VPP), VCORE전압(VCORE), VCP전압(VCP)을 포함한 모든 내부전압을 생성한다.Referring to FIG. 2, one N / C pin (No Connection PIN) is used to apply the high potential voltage VPP from the outside of the semiconductor device to test the VPP operation circuit. That is, the external power voltage VEXT_REG is input through one N / C pin (No Connection PIN) to generate all internal voltages including high potential voltage (VPP), VCORE voltage (VCORE), and VCP voltage (VCP). .
여기서, 외부전원전압(VEXT_REG)은 테스트 모드시 N/C 핀을 통해서 반도체 소자 외부로부터 공급받는 고전압으로써, 통상 승압전압(VPP)보다 높은 전위레벨을 갖는다.Here, the external power supply voltage VEXT_REG is a high voltage supplied from the outside of the semiconductor device through the N / C pin in the test mode and has a potential level higher than that of the normal boost voltage VPP.
구체적으로 본 발명에서 VPP동작회로(1300)에 고전위 전압(VPP)을 인가하는 방법에 관해서 설명하겠다. 하지만, 도 2에 도시된 VCORE동작회로(1300a)와 VCP동작회로(1300b)을 포함하여 반도체 소자 내부에서 사용되는 모든 내부전압 동작회로에 내부전압을 인가하는 방법도 전술한 VPP동작회로(1300)에 고전위 전압(VPP)을 인가하는 방법과 같다.Specifically, the method of applying the high potential voltage VPP to the
노멀 모드에서는, 제1인에이블 신호(VPPEN)가 로직'하이'(High)로 활성화되어 제1VPP생성기(1200)가 동작한다. 반면, 제2인에이블 신호(VPDRVEN)는 로직'로우'(Low)로 비활성화되어 제2VPP생성기(1500)는 동작하지 않는다. In the normal mode, the first enable signal VPPEN is activated to a logic 'high' to operate the
제1VPP생성기(1200)는 제1외부전원전압(VDD)를 입력받아 동작하는데, 반도체 내부의 설정된 기준전압(VREFP)에 응답하여 고전위 전압(VPP)을 출력한다.The
제1VPP생성기(1200)에서 생성된 고전위 전압(VPP)은 VPP동작회로(1300)에 인가하여 동작하고 결과에 따른 출력데이터를 데이터 버퍼(1400)를 통해 데이터 입/출력 패드(1100)로 출력한다.The high potential voltage VPP generated by the
노멀 모드에서 테스트 모드로 진입하기 위해서는 먼저 외부에서 N/C 핀(1600)으로 제1외부전원전압(VDD)보다 높은 전위레벨을 갖는 제2외부전원전압(VEXT_REG)을 인가해야하는데, 그 이유는 테스트 모드에서 동작하는 제2VPP생성기(1500)가 제2외부전원전압(VEXT_REG)를 입력받아 동작하기 때문이다.In order to enter the test mode from the normal mode, the second external power supply voltage VEXT_REG having a potential level higher than the first external power supply voltage VDD is first applied to the N /
여기서, 제2VPP생성기(1500)가 제2외부전원전압(VEXT_REG)을 동작 전원전압으로 사용하는 이유는 제2VPP생성기(1500)가 볼티지 다운 컨버터(Voltage Down Converter)의 구조를 가지므로 제1외부전원전압(VDD)보다 큰 전위레벨을 가지는 고전위 전압(VPP)을 테스트하는 경우에 제2VPP생성기(1500)에서 고전위 전압(VPP)을 용이하게 생성하기 위함이다.Here, the reason why the
테스트 모드에서는, 제1인에이블 신호(VPPEN)가 로직'로우'(Low)로 비활성화되어 제1VPP생성기(1200)가 동작하지 않는다. 반면, 제2인에이블 신호(VPDRVEN)는 로직'하이'(High)로 활성화되어 제2VPP생성기(1500)는 동작한다. In the test mode, the first enable signal VPPEN is deactivated to a logic 'low' so that the
제2VPP생성기(1500)는 테스트 모드 진입 전에 N/C 핀(No Connection PIN)에서 인가받은 제2외부전원전압(VEXT_REG)을 사용하여 동작하는데, 제1VPP생성기(1200)와 마찬가지로 반도체 내부의 설정된 기준전압(VREFP)에 응답하여 고전위 전압(VPP)을 생성한다.The
제2VPP생성기(1500)에서 생성된 고전위 전압(VPP)은 VPP동작회로(1300)에 인가하여 동작하고 결과에 따른 출력데이터를 데이터 버퍼(1400)를 통해 데이터 입/출력 패드(1100)로 출력한다.The high potential voltage VPP generated by the
전술한 제1VPP생성기(1200) 및 제2VPP생성기(1500)에서 고전위 전압(VPP)을 생성하기 위해 사용하는 기준전압(VREFP)은 반도체 소자 내부의 정 전원회로에서 출력되어 PVT(PROCESS, VOLTAGE, TEMPERATURE)의 변동에 영향을 받지않고 일정한 전위레벨을 유지하는 전압으로써 이상적인 고전위 전압의 전위레벨 - 미리 설정된 값으로서 모든 반도체 소자에서 동일한 값을 갖는다 - 을 의미한다. 본 발명에서는 이상적인 고전위 전압의 전위레벨을 일정한 비율로 분배하여 사용한다.The reference voltage VREFP used to generate the high potential voltage VPP in the above-described
이상에서 살펴본 바와 같이 본 실시 예를 적용하면, 반도체 소자에서 VPP동작회로(1300)를 테스트하기 위한 테스트 모드에서 한 개의 N/C 핀(No Connection PIN)을 통하여 제2외부전원전압(VEXT_REG)를 입력받아 고전위 전압(VPP)을 생성함으로써 VPP동작회로(1300)를 테스트하기 위해 DQ 패드를 사용하지 않아도 된다. 즉, DQ 패드를 사용하여 고전위 전압(VPP)을 인가받지 않아도 VPP동작회로를 테스트할 수 있으므로 특정한 출력결과가 생략되어 발생할 수 있는 오류를 방지할 수 있다.As described above, when the present embodiment is applied, the second external power voltage VEXT_REG is applied through one N / C pin (No Connection PIN) in a test mode for testing the
도 3은 도 2의 제2내부전압 생성기의 구현예를 나타낸 회로도이다.FIG. 3 is a circuit diagram illustrating an embodiment of the second internal voltage generator of FIG. 2.
도 3을 참조하면, 본 발명에서 고전위 전압(VPP)을 생성하는 장치인 제2VPP생성기(1500)는 N/C 핀(No Connection PIN)을 통해 제2외부전원전압(VEXT_REG)을 인가받고 기준전압(VREFP)에 응답하여 고전위 전압(VPP)을 생성한다.Referring to FIG. 3, in the present invention, the
도 3에서는 제2VPP생성기(1500)의 구현예를 설명하겠다. 하지만, 도 2에 도시된 제2VCORE생성기(1500a)와 제2VCP생성기(1500b)을 포함하여 반도체 소자 내부에서 사용되는 모든 내부전압을 생성하는 장치도 제2VPP생성기(1500)의 구현예와 같다.In FIG. 3, an implementation example of the
구체적으로 제2VPP생성기(1500)는, 제2인에이블 신호(VPDRVEN)에 제어받고, 기준전압(VREFP)과 피드백전압(FB_VREFP)을 비교하는 비교부(1520)과, 비교부(1520)의 출력신호(COMPS)에 응답하여 고전위 전압을 풀업 드라이빙하는 드라이빙부(1540) 및 제2인에이블 신호(VPDRVEN)에 제어받고, 고전위 전압(VPP)을 분배하여 피드백전압(FB_VREFP)을 생성하는 분배부(1560)을 포함한다.Specifically, the
여기서, 드라이빙부(1540)는, 게이트(gate)로 입력받은 비교신호(COMPS)에 응답하여 드레인(drain)에 접속된 제2외부전원전압(VEXT_REG)을 고전위 전압(VPP)으로 드라이빙하는 제1PMOS트랜지스터(MP1), 및 게이트(gate)로 입력받은 제2인에이블 신호(VPDRVEN)에 응답하여 드레인-소스(drain-source) 경로에 접속된 제2외부전원전압단(VEXT_REG)이 상기 제1PMOS트랜지스터(MP1)의 게이트(gate)와 연결되는 것을 제어하는 제2PMOS트랜지스터(MP2)를 구비한다.Here, the
또한, 분배부(1560)는, 드라이버의 출력단(제1PMOS트랜지스터(MP1)의 출력단 즉, 고전위 전압(VPP)이 출력되는 단)과 접지전압(Vss)단 사이에 차례로 직렬접속된 다이오드 접속된 제3PMOS트랜지스터(MP3)와, 제2인에이블 신호(VPDRVEN)에 제어받는 제1NMOS트랜지스터(MN1, diode_1)와, 제2인에이블 신호(VPDRVEN)에 제어받는 제2NMOS트랜지스터(MN2), 및 다이오드접속된 제4PMOS트랜지스터(MP4, diode_2)를 구비한다. 그리고, 제1NMOS트랜지스터(MN1)와 제2NMOS트랜지스터(NMOS2)의 접속노드(c_node)로 피드백전압(FB_VREFP)을 출력한다.In addition, the
전술한 본 발명과 같이 반도체 소자에서 제2VPP생성기(1500)를 사용하여 고전위 전압(VPP)을 인가하는 테스트 동작을 수행하면, 한 개의 N/C 핀(No Connection PIN)만을 사용하여 제2외부전원전압(VEXT_REG)만을 입력받아 고전위 전압(VPP)을 생성할 수 있다. 즉, DQ패드는 테스트 결과를 출력하는데만 사용할 수 있다. 또한, 노멀 모드일 때는 생성기 인에이블 신호(VPDRVEN)를 로직'로우'(Low)로 비활성화함으로써 제2VPP생성기(1500)를 완전히 끌 수 있다. 즉, 전류 소모를 하지 않는다.As described above, when the test operation of applying the high potential voltage VPP is performed using the
또한, 한 개의 N/C 핀(No Connection PIN)만을 사용하므로 테스트해야하는 내부전압 동작회로의 개수가 늘어나도 테스트 결과에 영향을 미치지 않는다.In addition, since only one N / C pin (No Connection PIN) is used, the increase in the number of internal voltage operation circuits to be tested does not affect the test results.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions and modifications can be made without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.
예컨대, 전술한 실시 예에서 예시한 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.For example, the position and type of the transistor illustrated in the above-described embodiment should be implemented differently according to the polarity of the input signal.
전술한 본 발명은 반도체 소자에서 내부전압 동작회로를 테스트하기 위한 테스트 모드에서 N/C 핀(No Connection PIN)을 통하여 반도체 소자의 내부에서 사용되는 내부전압을 생성함으로써 내부전압 동작회로를 테스트할 수 있다. 때문에 내부전압을 인가받기 위해 DQ핀을 사용하지 않으므로 테스트 출력결과가 생략되어 발생할 수 있는 오류를 방지한다.The present invention described above can test the internal voltage operation circuit by generating the internal voltage used inside the semiconductor device through the N / C pin (No Connection PIN) in the test mode for testing the internal voltage operation circuit in the semiconductor device. have. Therefore, the DQ pin is not used to receive the internal voltage, so the test output result is omitted to prevent an error that may occur.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/540,982 US20070070672A1 (en) | 2005-09-29 | 2006-09-28 | Semiconductor device and driving method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050090912 | 2005-09-29 | ||
KR1020050090912 | 2005-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070036639A KR20070036639A (en) | 2007-04-03 |
KR100804148B1 true KR100804148B1 (en) | 2008-02-19 |
Family
ID=38158767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060049115A KR100804148B1 (en) | 2005-09-29 | 2006-05-31 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100804148B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8618540B2 (en) | 2010-06-08 | 2013-12-31 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100907930B1 (en) * | 2007-07-03 | 2009-07-16 | 주식회사 하이닉스반도체 | Semiconductor memory device can reduce test time |
KR20120121707A (en) | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521552A (en) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
KR960035656A (en) * | 1995-03-24 | 1996-10-24 | 김주용 | Voltage Drop Converter with Unconnected Pins |
KR20000055257A (en) * | 1999-02-04 | 2000-09-05 | 윤종용 | Generation circuit of mode signal in semiconductor memory device |
KR20010048249A (en) * | 1999-11-26 | 2001-06-15 | 박종섭 | Semiconductor device for sharing default pad with test pad |
JP2003329735A (en) | 2002-05-14 | 2003-11-19 | Nec Micro Systems Ltd | Control circuit for internal voltage |
KR20040096399A (en) * | 2003-05-09 | 2004-11-16 | 아남반도체 주식회사 | Semiconductor device capable of self via measurement and via measurement apparatus and its measuring method |
-
2006
- 2006-05-31 KR KR1020060049115A patent/KR100804148B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521552A (en) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
KR960035656A (en) * | 1995-03-24 | 1996-10-24 | 김주용 | Voltage Drop Converter with Unconnected Pins |
KR20000055257A (en) * | 1999-02-04 | 2000-09-05 | 윤종용 | Generation circuit of mode signal in semiconductor memory device |
KR20010048249A (en) * | 1999-11-26 | 2001-06-15 | 박종섭 | Semiconductor device for sharing default pad with test pad |
JP2003329735A (en) | 2002-05-14 | 2003-11-19 | Nec Micro Systems Ltd | Control circuit for internal voltage |
KR20040096399A (en) * | 2003-05-09 | 2004-11-16 | 아남반도체 주식회사 | Semiconductor device capable of self via measurement and via measurement apparatus and its measuring method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8618540B2 (en) | 2010-06-08 | 2013-12-31 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Also Published As
Publication number | Publication date |
---|---|
KR20070036639A (en) | 2007-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7643356B2 (en) | Semiconductor memory device having input device | |
US7782684B2 (en) | Semiconductor memory device operating in a test mode and method for driving the same | |
US6836104B2 (en) | Internal power supply voltage control apparatus having two internal power supply reference voltage generating circuits | |
KR100804148B1 (en) | Semiconductor device | |
KR20180127776A (en) | Semiconductor apparatus including power gating circuit and repair method thereof | |
US8248882B2 (en) | Power-up signal generator for use in semiconductor device | |
KR100361658B1 (en) | Semiconductor memory device and voltage level control method thereof | |
KR100341191B1 (en) | Semiconductor integrated circuit device capable of externally applying power supply potential to internal circuit while restricting noise | |
US6535440B2 (en) | Apparatus and method for package level burn-in test in semiconductor device | |
KR102685617B1 (en) | Reference selecting circuit | |
KR20070006267A (en) | Semiconductor memory device | |
KR100671752B1 (en) | Method of generating a wafer burn-in test current in semiconductor memory devices and semiconductor devices using the same | |
KR100867638B1 (en) | Circuit for selecting supply voltages and semiconductor device having the same | |
KR20070079111A (en) | Circuit for generating reference voltage in semiconductor memory apparatus | |
KR100311972B1 (en) | Generation circuit of mode signal in semiconductor memory device | |
US20090206918A1 (en) | Semiconductor device and cell plate voltage generating apparatus thereof | |
KR100460073B1 (en) | Burn-in mode control circuit of semiconductor memory | |
US20070070672A1 (en) | Semiconductor device and driving method thereof | |
KR100799109B1 (en) | Semiconductor device | |
US7477067B2 (en) | Semiconductor integrated circuit which can be burn-in-tested even when packaged and method of burn-in-testing semiconductor integrated circuit even when the semiconductor integrated circuit is packaged | |
KR100264727B1 (en) | Internal voltage generater of semiconductor memory device | |
KR101163033B1 (en) | Bit line precharge power generation circuit | |
KR100462101B1 (en) | Burn in voltage control method | |
KR100439101B1 (en) | Burn-in stress voltage control device | |
KR100234385B1 (en) | Circuit for burn-in stressing for semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |