KR100802317B1 - 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법 - Google Patents

스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법 Download PDF

Info

Publication number
KR100802317B1
KR100802317B1 KR1020070016141A KR20070016141A KR100802317B1 KR 100802317 B1 KR100802317 B1 KR 100802317B1 KR 1020070016141 A KR1020070016141 A KR 1020070016141A KR 20070016141 A KR20070016141 A KR 20070016141A KR 100802317 B1 KR100802317 B1 KR 100802317B1
Authority
KR
South Korea
Prior art keywords
stud
bonding
capillary
wire bonding
bond
Prior art date
Application number
KR1020070016141A
Other languages
English (en)
Inventor
김석원
김현찬
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020070016141A priority Critical patent/KR100802317B1/ko
Application granted granted Critical
Publication of KR100802317B1 publication Critical patent/KR100802317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

스터드 와이어 본딩(stud wire bonding)을 수행하면서, 각 스터드 본드 사이에 발생하는 높이 편차를 없앨 수 있는 스터드 와이어 본딩용 캐필러리(capillary) 및 본딩방법에 관해 개시한다. 이를 위해 본 발명은, 캐필러리 본체와, 상기 캐필러리 본체 끝단에 설치되어 반도체 칩의 본드패드에 스터드 본딩을 수행하는 팁(tip)과, 상기 캐필러리 본체에 설치되고 인접하는 스터드(stud) 본드의 레벨링을 수행하는 스터드 본딩 레벨부를 구비하는 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리와 이를 이용한 본딩방법을 제공한다.
와이어 본딩, 스터드 본딩, 캐필러리, 레벨링.

Description

스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드 와이어 본딩 방법{Capillary for stud wire bonding and method of stud wire bonding using the same}
도 1은 종래 기술에 의한 스터드 와이어 본딩 방법을 설명하는 단면도이다.
도 2는 본 발명의 바람직한 실시예에 의한 스터드 와이어 본딩용 캐필러리를 이용한 본딩방법을 설명하는 단면도이다.
도 3은 도 2의 변형예를 설명하기 위한 단면도이다.
도 4 및 도 5는 스터드 와이어 본딩용 캐필러리에서 스터드 본딩 레벨부의 구조를 설명하기 위한 단면도들이다.
도 6은 본 발명의 바람직한 실시예에 의한 스터드 와이어 본딩 방법을 설명하기 위한 플루 차트(flowchart)이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 반도체 칩, 210: 본드 패드,
220: 스터드 본드, 230: 캐필러리,
240: 스터드 본딩 레벨부, 250: 팁(tip).
본 발명은 반도체 패키지의 와이어 본딩에 관한 것으로, 더욱 상세하게는 반도체 칩의 본드 패드 위에 범프(bump)를 형성하는 스터드 와이어 본딩 및 이에 사용되는 캐필러리(capillary)에 관한 것이다.
컴퓨터, 가전, 휴대용 단말기를 포함하는 첨단 전자 제품은 그 기능이 점차 복합화, 소형화 및 저가화를 지향하고 있다. 이로 인하여 전자제품 안에 탑재되는 반도체 패키지들 역시 그 기능이 복합화, 소형화, 저가화 실현을 위해 지속적으로 발전하고 있다. 이러한 사용자의 욕구를 충족시키기 위해, 기존의 와이어 본딩은 금선(gold wire)을 이용한 반도체 칩과 인터포저(interposer)를 연결하는 방식 대신에, 반도체 칩 위에 범프 형태의 스터드 본드를 마련하여 인터포저와 반도체 칩을 직접 연결하는 플립 칩(flip chip) 본딩 방식의 사용이 보편화되고 있다.
따라서 플립 칩 본딩방식을 구현하기 위해서는, 먼저 집적회로가 만들어진 실리콘 웨이퍼에 있는 본드 패드에 스터드 본드(stud bond)를 만드는 것이 필요하며, 이때 스터드 본드를 만들기 위해서는 별도의 스터드 와이어 본딩 설비와 별도의 캐필러리가 필요하다.
도 1은 종래 기술에 의한 스터드 와이어 본딩 방법을 설명하는 단면도이다.
도 1을 참조하면, 웨이퍼의 반도체 칩(100) 표면에 형성된 본드패드(110) 위에 캐필러리(130)가 하강하여 스터드 와이어 본딩 설비에 이미 정해진 조건인 파라메터(parameter)에 따라서 금(Au)으로 이루어진 스터드 본드(120A, 120B)들을 형성하는 모습을 보여준다.
그러나 종래 기술에 의한 캐필러리(130)를 이용하여 반도체 칩(100) 위에 스터드 본드(120A, 120B)를 만들면, 최초에 만들어진 스터드 본드(120B)와 두 번째로 만들어진 스터드 본드(120A) 사이에 도면과 같이 높이 편차(Hd)가 발생할 수 있다. 이러한 스터드 본드(120A, 120B)의 높이편차(Hd)는, 반도체 칩(100)을 인터포저(interposer)에 연결할 때, 높이가 낮게 만들어진 스터드 본드(120B)는 인터포저에 전기적으로 연결되지 않는 불량이 발생할 수 있다. 이를 방지하기 위하여 별도의 스터드 본드(120A, 120B)의 높이를 일정하게 유지시키는 레벨링(leveling) 작업이 필요한 문제가 발생한다. 이러한 레벨링 작업은 별도의 작업을 통하여 달성되기 때문에 비효율적이며 반도체 패키지의 제조시간을 연장시키며, 이에 따른 원가상승의 원인이 되고 있는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 반도체 칩의 스터드 본드에서 발생하는 높이 편차를 줄일 수 있는 스터드 와이어 본딩용 캐필러리를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 스터드 와이어 본딩용 캐필러리를 이용한 스터드 와이어 본딩 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 스터드 와이어 본딩용 캐필러리는, 캐필러리 본체와, 상기 캐필러리 본체 끝단에 설치되어 반도체 칩의 본드패드에 스터드 본딩을 수행하는 팁(tip)과, 상기 캐필러리 본체에 설치되고 인접 하는 스터드(stud) 본드의 레벨링을 수행하는 스터드 본딩 레벨부를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 인접하는 스터드 본드는 하나 혹은 복수개일 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 스터드 본딩 레벨부는 평면이거나 요철구조인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 스터드 와이어 본딩방법은, 스터드 본딩 레벨부가 마련되어 있는 캐필러리를 준비하는 제1 단계와, 상기 캐필러리를 이용하여 반도체 칩의 본드패드에 1차 스터드 본딩을 수행하는 제2 단계와, 상기 캐필러리를 이용하여 상기 1차 스터드 본드 옆에 위치한 반도체 칩의 본드패드에 2차 스터드 본딩을 수행하면서 상기 1차 스터드 본드에 대한 레벨링을 동시에 수행하는 제3 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제3 단계의 1차 스터드 본드에 대한 레벨링을 수행하는 방법은, 상기 캐필러리에 마련된 스터드 본딩 레벨부를 이용하여 수행하는 것이 적합하다.
바람직하게는, 상기 스터드 본딩 레벨부는 평면 구조이거나 요철구조일 수 있다.
본 발명에 따르면, 스터드 와이어 본딩을 수행하면서 캐필러리의 내부에 별도로 마련된 스터드 본딩 레벨부를 이용하여 레벨링을 동시에 수행하기 때문에 별도의 레벨링 작업을 수행할 필요가 없으며, 반도체 칩이 인터포저에 연결될 때에 발생할 수 있는 전기적 연결 불량을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 바람직한 실시예에 의한 스터드 와이어 본딩용 캐필러리를 이용한 본딩방법을 설명하는 단면도이다.
도 2를 참조하면, 기존의 캐필러리(도1의 130) 형태는 끝단이 뾰족한 낱알 모양의 형태(Corn type)이기 때문에 인접하는 스터드 본드의 높이를 조절할 수 있는 수단이 오직 파라메터를 이용한 조절 방식밖에 없었다. 그러나 본 발명에 의한 스터드 와이어 본딩은, 캐필러리의 형태를 근본적으로 변경하여 종래 기술의 문제를 해결한다.
먼저 본 발명의 바람직한 실시예에 의한 스터드 와이어 본딩용 캐필러리(230)의 구성은, 캐필러리 본체(235)와, 상기 캐필러리 본체(235) 끝단에 설치되어 반도체 칩(200)의 본드패드(210)에 스터드 본딩을 수행하는 팁(tip, 250)과, 상기 캐필러리 본체(235)에 설치되고 인접하는 스터드 본드(220B)의 레벨링을 수행하는 스터드 본딩 레벨부(240)로 이루어진다.
따라서 본 발명에 의한 스터드 와이어 본딩은, 캐필러리(230)가 하강하여 반도체 칩(200)의 본드패드(210) 위에 스터드 본드(220)를 형성하는 방법은 동일하 다. 그러나 본 발명의 바람직한 실시예에 의하여 추가된 상기 스터드 본딩 레벨부(240)는, 캐필러리의 팁(250)에서 스터드 본딩을 수행하는 동안에 완전히 응고되지 않는 인접하는 스터드 본드(220B)의 상부를 눌러 일정한 높이로 만드는 역할을 수행함으로써 본 발명의 목적을 달성하는 중요한 역할을 수행한다. 따라서 수십에서 수백개의 스터드 본드(220)를 만든 후에도 각각의 스터드 본드의 높이가 일정하게 유지될 수 있도록 하는 역할을 수행한다.
도 3은 도 2의 변형예를 설명하기 위한 단면도이다.
도 3을 참조하면, 위의 도 2에서는 스터드 본딩 레벨부(240)가 인접하는 하나의 스터드 본드(220B)만을 레벨링 하는 구조였으나, 본 발명에 의한 스터드 본딩용 캐필러리(230A)는, 다양한 형태로 변형이 가능하다. 즉 인접하는 2개의 스터드 본드(220A, 220C)에 대하여 동시에 레벨링을 수행할 수 있도록 스터드 본딩 레벨부(240A)의 크기를 조절함으로써 레벨링 효과를 극대화시킬 수 있다. 따라서 본 발명에 의한 스터드 본딩 레벨부(240A)의 높이 및 길이는, 본드패드(210)의 간격에 따라, 스터드 본드(220)의 높이에 따라 다양하게 변경할 수 있다.
도 4 및 도 5는 스터드 와이어 본딩용 캐필러리에서 스터드 본딩 레벨부의 구조를 설명하기 위한 단면도들이다.
도 4 및 도 5를 참조하면, 본 발명에 의한 캐필러리(230B)는, 스터드 본딩 레벨부(240, 240B)의 표면 형상에 대한 변형도 가능하다. 가령 도 4처럼 스터드 본딩 레벨부(240)의 표면을 평면구조로 가져갈 수 있으며, 도 5와 같이 스터드 본딩 레벨부(240B)의 표면을 굴곡이 있는 요철구조로 만들 수 있다. 만약, 도 5와 같이 스터드 본딩 레벨부(240B)를 요철구조로 만든 경우, 스터드 본드(도3의 220)의 높이가 평균 이하로 낮게 형성된 경우, 특정 부분을 눌러 위로 높여주는 효과를 달성하기 때문에, 후속공정에서 반도체 칩을 인터포저(interposer)에 연결할 때 전기적 연결 불량의 발생을 감소시킬 수 있다.
도 6은 본 발명의 바람직한 실시예에 의한 스터드 와이어 본딩 방법을 설명하기 위한 플루 차트이다.
도 6을 참조하면, 먼저 반도체 칩의 본드패드에 본 발명에 의한 스터드 본딩용 캐필러리를 이용하여 1차 스터드 본딩을 수행(S100)한다. 이어서 상기 반도체 칩의 다른 본드패드에 2차 스터드 본딩을 수행하면서, 이와 동시에 1차 스터드 본드에 대한 레벨링을 함께 수행(S110)한다. 마지막으로 인접하는 반도체 칩의 또 다른 본드패드에 3차 스터드 본딩을 수행하면서 2차 스터드 본드에 대한 레벨링을 수행하는 작업을 반복(S120)함으로써 스터드 본딩시 높이 편차 문제를 해결할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 스터드 본딩용 캐필러리의 형태를 개선하고 스터드 본딩 방법을 개선함으로써, 반도체 칩 위에 형성된 각각의 스터드 본드가 갖는 높이 편차 문제를 해결할 수 있다. 이에 따라 반도체 칩을 인터포저에 연결할 때 발생할 수 있는 전기적 불량을 해결하고, 별도의 레벨링 작업을 생략하여 공정을 단순화시키고, 와이어 본딩 공정의 수율을 높여 반도체 패키지의 제조원가를 절감할 수 있다.

Claims (9)

  1. 캐필러리 본체;
    상기 캐필러리 본체 끝단에 설치되어 반도체 칩의 본드패드에 스터드 본딩을 수행하는 팁(tip); 및
    상기 캐필러리 본체에 설치되고 인접하는 스터드(stud) 본드의 레벨링을 수행하는 스터드 본딩 레벨부를 구비하는 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리.
  2. 제1항에 있어서,
    상기 인접하는 스터드 본드는 하나인 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리.
  3. 제1항에 있어서,
    상기 인접하는 스터드 본드는 하나 이상 복수개인 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리.
  4. 제1항에 있어서,
    상기 스터드 본딩 레벨부는 평면인 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리.
  5. 제1항에 있어서,
    상기 스터드 본딩 레벨부는 요철구조인 것을 특징으로 하는 스터드 와이어 본딩용 캐필러리.
  6. 스터드 본딩 레벨부가 마련되어 있는 캐필러리를 준비하는 제1 단계;
    상기 캐필러리를 이용하여 반도체 칩의 본드패드에 1차 스터드 본딩을 수행하는 제2 단계; 및
    상기 캐필러리를 이용하여 상기 1차 스터드 본드 옆에 위치한 반도체 칩의 본드패드에 2차 스터드 본딩을 수행하면서 상기 1차 스터드 본드에 대한 레벨링을 동시에 수행하는 제3 단계를 구비하는 것을 특징으로 하는 스터드 와이어 본딩 방법.
  7. 제6항에 있어서,
    상기 제3 단계의 1차 스터드 본드에 대한 레벨링을 수행하는 방법은,
    상기 캐필러리에 마련된 스터드 본딩 레벨부를 이용하여 수행하는 것을 특징으로 하는 스터드 와이어 본딩 방법.
  8. 제6항에 있어서,
    상기 스터드 본딩 레벨부는 평면 구조인 것을 특징으로 하는 스터드 와이어 본딩방법.
  9. 제6항에 있어서,
    상기 스터드 본딩 레벨부는 요철구조인 것을 특징으로 하는 스터드 와이어 본딩 방법.
KR1020070016141A 2007-02-15 2007-02-15 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법 KR100802317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070016141A KR100802317B1 (ko) 2007-02-15 2007-02-15 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016141A KR100802317B1 (ko) 2007-02-15 2007-02-15 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법

Publications (1)

Publication Number Publication Date
KR100802317B1 true KR100802317B1 (ko) 2008-02-13

Family

ID=39342847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016141A KR100802317B1 (ko) 2007-02-15 2007-02-15 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법

Country Status (1)

Country Link
KR (1) KR100802317B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010033A (ko) * 1997-07-14 1999-02-05 윤종용 코팅된 팁을 갖는 캐필러리
KR20010009783A (ko) * 1999-07-14 2001-02-05 윤종용 와이어 본딩 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010033A (ko) * 1997-07-14 1999-02-05 윤종용 코팅된 팁을 갖는 캐필러리
KR20010009783A (ko) * 1999-07-14 2001-02-05 윤종용 와이어 본딩 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국특허공개공보 1019990010033호
한국특허공개공보 1020010009783호

Similar Documents

Publication Publication Date Title
JP5320611B2 (ja) スタックダイパッケージ
US6316838B1 (en) Semiconductor device
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
JP2006202991A (ja) 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
US20070182026A1 (en) Semiconductor device
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
TW201316462A (zh) 封裝件及其製法
TW200527556A (en) Wire bonding method and semiconductor package using the method
CN100466246C (zh) 用于封装的柔性基板
KR100802317B1 (ko) 스터드 와이어 본딩용 캐필러리 및 이를 이용한 스터드와이어 본딩 방법
TW200605304A (en) Flip-chip semiconductor package with lead frame and method for fabricating the same
KR20110062482A (ko) 본딩 구조물의 형성 방법
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
CN100481407C (zh) 晶片上引脚球格阵列封装构造
JP4007917B2 (ja) 半導体装置及びその製造方法
WO2017190347A1 (zh) 具有焊球的封装结构及封装结构的制造方法
JPH09223721A (ja) 半導体装置及びその製造方法及び実装基板及びその製造方法
KR20070000178A (ko) 플립 칩 패키지
KR20060136148A (ko) 플립 칩 패키지
JP2012146882A (ja) 半導体装置
JP5048990B2 (ja) 半導体装置及びその製造方法
US8546942B2 (en) Flip-chip semiconductor device having anisotropic electrical interconnection and substrate utilized for the package
TWI441296B (zh) 封裝結構及其製法
JP4723312B2 (ja) 半導体チップおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee