KR100801921B1 - Fabrication method of light emitting diode - Google Patents
Fabrication method of light emitting diode Download PDFInfo
- Publication number
- KR100801921B1 KR100801921B1 KR20060096264A KR20060096264A KR100801921B1 KR 100801921 B1 KR100801921 B1 KR 100801921B1 KR 20060096264 A KR20060096264 A KR 20060096264A KR 20060096264 A KR20060096264 A KR 20060096264A KR 100801921 B1 KR100801921 B1 KR 100801921B1
- Authority
- KR
- South Korea
- Prior art keywords
- phosphor
- semiconductor layer
- light emitting
- layer
- emitting diode
- Prior art date
Links
Images
Abstract
Description
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도.1 is a perspective view of a light emitting diode according to a first embodiment of the present invention;
도 2는 본 발명의 제 1 실시예에 따른 형광체층의 사시도.2 is a perspective view of a phosphor layer according to a first embodiment of the present invention;
도 3 내지 도 6은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도.3 to 6 are perspective views illustrating a manufacturing process of a light emitting diode according to a first embodiment of the present invention.
도 7은 본 발명의 제 2 실시예에 따른 발광 다이오드의 개략 단면도.7 is a schematic cross-sectional view of a light emitting diode according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 기판 210: 반도체층100: substrate 210: semiconductor layer
210a: 제 1 반도체층 210b: 제 2 반도체층210a:
210c: 활성층 212: 전극210c: active layer 212: electrode
212a: 제 1 전극 212b: 제 2 전극212a:
214: 와이어 본딩 패드 214a: 제 1 와이어 본딩 패드214:
214b: 제 2 와이어 본딩 패드 230: 배선214b: second wire bonding pad 230: wiring
230a: 제 1 배선 230b: 제 2 배선230a:
240: 형광체층 241: 형광체 함유 파우더240: phosphor layer 241: phosphor-containing powder
본 발명은 발광 다이오드에 관한 것으로, 특히 형광체가 균일하게 분포된 형광체층이 형성된 발광 다이오드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes, and more particularly, to light emitting diodes having a phosphor layer in which phosphors are uniformly distributed.
발광 다이오드(Light Emitting Diode; LED)는 화합물 반도체의 P-N 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 상기와 같은 발광 다이오드를 이용한 발광 장치는 기존의 전구 또는 형광등에 비하여 소모 전력이 작고 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다. 상기와 같이 발광 다이오드를 조명용으로 사용하기 위해서는 발광 다이오드가 가시광을 방출해야하며, 이러한 조명용 발광 다이오드로는 통상 백색광을 발출하는 발광 다이오드를 사용한다. 이처럼 발광 다이오드가 백색 영역의 광파장을 방출하기 위해서 특정 범위의 광파장을 방출하는 발광칩과, 상기 발광칩에서 방출된 광을 사용자가 원하는 범위의 광파장으로 여기시킬 수 있는 형광체를 조합하여 백색광을 구현 하였다. 이때, 상기 발광칩에서 방출된 광을 형광체가 여기하기 위해서는 상기 발광칩 상에 형광체가 형성되어야 한다.A light emitting diode (LED) refers to a device that generates a small number of carriers (electrons or holes) injected using a P-N junction structure of a compound semiconductor, and emits predetermined light by recombination thereof. The light emitting device using the light emitting diode as described above has a small power consumption and a lifetime of several to several tens of times compared to a conventional light bulb or a fluorescent lamp, and is superior in terms of reducing power consumption and durability. In order to use the light emitting diode as described above, the light emitting diode should emit visible light. As the light emitting diode for lighting, a light emitting diode emitting white light is usually used. In order to emit light wavelength of the white region, the light emitting diode implements white light by combining a light emitting chip emitting a specific range of light wavelengths and a phosphor that can excite the light emitted from the light emitting chip to a light wavelength in a desired range. . In this case, in order for the phosphor to excite the light emitted from the light emitting chip, a phosphor should be formed on the light emitting chip.
종래에는 상기 발광칩 상에 형광체를 형성할 때 형광체와 액상수지 혼합물을 발광칩 상에 도포하거나 몰딩하였다. 하지만 상기와 같은 구조를 갖는 종래 기술에 따른 발광 다이오드는 상기 형광체가 액상수지 내에 불균일하게 분포되어 발광칩에서 방출된 광이 상기 형광체에 의해 여기될 때 균일한 색상의 광을 구현할 수 없다 는 문제점이 있다. 다양한 형광체 분말을 혼합하여 사용하는 경우, 예를 들어 자외선 발광칩과 적절한 배합비를 갖는 적색(R), 녹색(G), 청색(B) 형광체 분말의 혼합물을 이용하여 백색 발광 다이오드를 제조하는 경우, 각 형광체마다 다른 비중과 입도를 가지므로 형광체의 분포가 불균일하여 색의 불균일 문제는 보다 심화된다. 또한, 상기와 같이 형광체를 액상수지에 혼합할 경우 경화시간에 따라 침전정도가 커지므로 결과적으로 공정시간에 따라 색좌표가 변화될 수 있으며, 이로 인해 불량률도 증가될 뿐만 아니라 패키지에 따른 색좌표의 산포가 커지는 문제점이 발생된다.Conventionally, when the phosphor is formed on the light emitting chip, a mixture of the phosphor and the liquid resin is applied or molded on the light emitting chip. However, the light emitting diode according to the related art having the structure described above has a problem that the phosphor is not uniformly distributed in the liquid resin, so that light having a uniform color cannot be realized when the light emitted from the light emitting chip is excited by the phosphor. have. When a mixture of various phosphor powders are used, for example, when a white light emitting diode is manufactured using a mixture of red (R), green (G), and blue (B) phosphor powders having an appropriate blending ratio with an ultraviolet light emitting chip, Since each phosphor has a different specific gravity and particle size, the distribution of the phosphor is nonuniform and the problem of color nonuniformity is further exacerbated. In addition, as described above, when the phosphor is mixed with the liquid resin, the degree of precipitation increases according to the curing time, and as a result, the color coordinates may change depending on the process time, thereby increasing the defect rate and spreading the color coordinates along the package. There is a growing problem.
또한, 발광칩의 하부에 반사판을 설치할 경우 액상수지에 혼합된 형광체가 반사판 쪽으로 침전되어 반사판의 반사효과를 저감시키고 결과적으로 발광휘도를 저하시키는 문제점이 발생된다.In addition, when the reflecting plate is installed below the light emitting chip, the phosphor mixed in the liquid resin is precipitated toward the reflecting plate to reduce the reflecting effect of the reflecting plate, and as a result, a problem of lowering the luminance of light is generated.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 균일한 색상의 광을 구현할 수 있는 발광 다이오드를 제공하는 것이다.An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a light emitting diode capable of realizing uniform color light.
본 발명의 다른 목적은 형광체층의 형성이 용이한 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode in which the phosphor layer is easily formed.
상술한 목적을 달성하기 위해 본 발명은 기판을 마련하는 단계; 상기 기판 상에 반도체층을 형성하는 단계; 형광체 함유 파우더를 마련하는 단계; 상기 반도체층 상에 상기 형광체 함유 파우더를 도포하여 형광체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법을 제공한다. 이때, 상기 형광체 함유 파우더를 마련하는 단계는, 분말 수지와 형광체 분말을 혼합하여 형광체 함유 파우더를 제조하는 단계를 포함할 수 있다. 또한, 상기 반도체층 상에 상기 형광체 함유 파우더를 도포하여 형광체층을 형성하는 단계는, 상기 형광체 함유 파우더를 상기 반도체층 상에 도포하는 단계; 상기 형광체 함유 파우더를 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 단계를 포함할 수 있다.In order to achieve the above object, the present invention comprises the steps of preparing a substrate; Forming a semiconductor layer on the substrate; Preparing a phosphor-containing powder; It provides a light emitting diode manufacturing method comprising the step of forming a phosphor layer by applying the phosphor-containing powder on the semiconductor layer. In this case, the preparing of the phosphor-containing powder may include preparing a phosphor-containing powder by mixing the powder resin and the phosphor powder. The forming of the phosphor layer by applying the phosphor-containing powder on the semiconductor layer may include applying the phosphor-containing powder on the semiconductor layer; The phosphor-containing powder may include curing at 150 degrees to 350 degrees for 2 hours to 3 hours.
이때, 상기 형광체 함유 파우더는 분말 수지에 대해 5wt% 내지 50wt%인 형광체를 혼합할 수 있다.
또한, 본 발명은 반도체층을 형성하는 단계; 분말 수지에 대해 5wt% 내지 50wt%인 형광체를 혼합한 형광체 함유 파우더를 마련하는 단계; 상기 반도체층 상에 상기 형광체 함유 파우더를 도포하여 형광체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법을 제공한다.In this case, the phosphor-containing powder may mix a phosphor of 5wt% to 50wt% with respect to the powder resin.
In addition, the present invention comprises the steps of forming a semiconductor layer; Preparing a phosphor-containing powder in which phosphors of 5 wt% to 50 wt% are mixed with respect to the powder resin; It provides a light emitting diode manufacturing method comprising the step of forming a phosphor layer by applying the phosphor-containing powder on the semiconductor layer.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like reference numerals in the drawings refer to like elements.
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도이고, 도 2는 본 발명의 제 1 실시예에 따른 형광체층의 사시도이다.1 is a perspective view of a light emitting diode according to a first embodiment of the present invention, Figure 2 is a perspective view of a phosphor layer according to a first embodiment of the present invention.
본 발명의 제 1 실시예에 따른 발광 다이오드는 도 1에 도시된 바와 같이 기판(100)과, 상기 기판(100) 상에 형성된 반도체층(210)과, 상기 반도체층(210) 상에 형성된 형광체층(240)을 포함한다.As shown in FIG. 1, the light emitting diode according to the first embodiment of the present invention includes a
상기 기판(100)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로서, 사파이어(Al2O3), 탄화실리콘(SiC), 질화알루미늄(AlN), 실리콘(Si) 기판(100) 등을 포함할 수 있다. 하지만 이에 한정되는 것은 아니며, 상기 반도체층(210)을 형성할 수 있는 기판이라면 어떤 기판이라도 사용할 수 있다.The
상기 반도체층(210)은 p-n 접합구조를 가지는 화합물 반도체 적층구조로서 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다. 상기 반도체층(210)은 제 1 및 제 2 반도체층(210a, 210b)과 상기 제 1 및 제 2 반도체층(210a, 210b) 사이에 형성된 활성층(210c)을 포함할 수 있다. 이때, 본 실시예에서는 상기 제 2 반도체층(210b) 상의 일부영역에 활성층(210c)이 형성되며, 상기 활성층(210c) 상에 제 1 반도체층(210a)이 형성된다.The
상기 제 1 반도체층(210a)은 진성반도체에 P형 불순물 즉, 3족 원소를 도핑하여 정공이 많아진 P형 반도체층일 수 있으며 상기 제 2 반도체층(210b)은 진성반도체에 N형 불순물 즉, 5족 원소가 도핑되어 전자가 많아진 N형 반도체층일 수 있다. 이때, 상기 P형 반도체층은 P형 클래드층과 P형 화합물 반도체층으로 형성될 수 있으며, 상기 N형 반도체층은 N형 클래드층과 N형 화합물 반도체층으로 형성될 수 있다. 본 발명에서는 상기 제 1 반도체층(210a)을 P형 반도체층으로, 상기 제 2 반도체층(210b)을 N형 반도체층으로 하여 설명하기로 한다. 하지만 이에 한정되는 것은 아니며, 상기 제 1 반도체층(210a)을 N형 반도체층으로, 상기 제 2 반도체층(210b)을 P형 반도체층으로 할 수도 있다.The
상기 활성층(210c)은 소정의 밴드갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, 활성층(210c)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 조성이 제어된 반도체 재료를 활성층(210c)으로 사용하는 것이 바람직하다.The
이러한 상기 반도체층(210)에는 외부전원을 인가하기 위한 전극(212)이 형성될 수 있다.The
상기 전극(212)은 제 1 및 제 2 전극(212a, 212b)를 포함하며, 상기 제 1 및 2 반도체층(210a, 210b) 상에 각각 형성될 수 있다. 상기 전극(212)은 제 1 및 2 반도체층(210a, 210b)과 오믹접촉을 이루는 오믹성 금속으로서, 게르마늄(Ge), 니켈(Ni) 및 금(Au) 또는 이들의 합금을 도포하여 형성할 수 있다.The
또한, 상기 제 1 및 제 2 전극(212a, 212b) 상의 일정 위치에 크롬(Cr) 및 금(Au) 또는 이들의 합금을 도포하여 본딩패드용 전극물질 즉, 와이어 본딩 패드(214)가 형성될 수 있다. 상기 와이어 본딩 패드(214)는 제 1 및 제 2 와이어 본딩 패드(214a, 214b)를 포함한다. 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)는 외부전원을 인가하기 위한 배선(230)을 형성할 때 접점이 되는 부분으로서, 상기 배선(230)이 제 1 및 제 2 전극(212a, 212b) 상에 견고하게 본딩될 수 있도록 한다.In addition, by applying chromium (Cr) and gold (Au) or alloys thereof at predetermined positions on the first and
상기 배선(230)은 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)와 도시되지 않은 리드패턴과 같은 외부전원 입력부재를 연결하기 위한 것으로서, 본 실시예에서는 제 1 및 제 2 배선(230a, 230b)을 포함한다. 상기 외부전원 입력부재를 통해 입력된 외부전원은 상기 제 1 및 제 2 와이어 본딩패드(214a, 214b)에 전달되 어 제 1 및 제 2 전극(212a, 212b)을 통해 제 1 및 제 2 반도체층(210a, 210b)과 활성층(210c)에 인가된다. 이러한 배선(230)으로는 금(Au) 또는 알루미늄(Al)과 같이 전기전도성 및 연성이 좋은 금속을 사용할 수 있다.The
상기 형광체층(240)은 상기 반도체층(210)에서 방출되는 광을 여기하여 다른 파장의 광으로 변환시키기 위한 것으로서, 구현하고자 하는 색에 따라 상기 반도체층(210)과 조합될 수 있는 여러 가지 형광체를 포함할 수 있다. 예를 들어, 발광 다이오드가 백색광을 발광하기 위해서는 청색을 발광하는 반도체층과 황색 형광체가 혼합된 형광체층을 사용할 수 있다. 본 발명에 따른 상기 형광체층(240)은 형광체 분말이 분말 수지와 혼합되어 경화된 균일한 두께의 고형물의 형태이다. 이때, 도 1에 도시된 본 실시예에 따른 발광 다이오드는 상기 형광체층(240)이 상기 제 1 전극(212a)이 노출되도록 형성되나 이에 한정되는 것은 아니며, 노출된 상기 제 1 전극(212a)의 일부 또는 전체 영역을 덮도록 형성될 수도 있다. 또한, 상기 형광체층(240)은 상기 반도체층(210)의 측면에도 형성될 수도 있다. 즉, 상기 반도체층(210) 측면의 일부 또는 전체 영역에 상기 형광체층(240)이 형성될 수도 있다. 상기 형광체층(240)에 분포된 형광체(240a)는 균일한 밀도로 형성된다. 즉, 상기 형광체(240a)는 상기 형광체층(240)의 x,y,z축 방향으로 고르게 분포된다. 이에 따라, 본 발명에 따른 발광 다이오드는 상기 반도체층(210)에서 방출되는 광이 상기 형광체층(240)에 의해 여기될 때 종래보다 균일한 색을 구현할 수 있다. 상기와 같이 본 발명은 형광체가 균일한 밀도로 분포된 형광체층(240)에 의해 상기 반도체층(210)에서 방출된 광이 여기되어 균일한 색을 가질 수 있다.The
한편, 본 실시예에 따른 발광 다이오드는 상기 제 1 반도체층(210a) 상에 투명전극인 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zink Oxide; IZO)가 전극으로 형성될 수도 있다. 물론, 상기 투명전극은 형성되지 않을 수도 있다.In the light emitting diode according to the present embodiment, indium tin oxide (ITO) or indium zinc oxide (IZO), which are transparent electrodes, may be formed on the
다음은 전술한 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.Next, a manufacturing process of the light emitting diode according to the first embodiment of the present invention described above will be described with reference to the drawings. In the following description, duplicated descriptions will be omitted or briefly described.
도 3 내지 도 6은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도이다.3 to 6 are perspective views illustrating a manufacturing process of a light emitting diode according to a first embodiment of the present invention.
도 3을 참조하면, 우선 준비된 기판(100) 상에 제 1 및 제 2 반도체층(210a, 210b)과 활성층(210c)을 포함하는 반도체층(210)을 형성한다. 이때, 상기 반도체층(210)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 화학 증착법(Chemical Vapor Deposition, CVD), 플라즈마 화학 증착법(Plasma-enhanced Chemical Vapor Deposition, PCVD), 분자선 성장법(Molecular Beam Epitaxy, MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy, HVPE) 등을 포함한 다양한 방법으로 증착 및 성장시킬 수 있다.Referring to FIG. 3, first, a
이후, 상기 제 1 반도체층(210a) 상에 감광막을 도포한 다음 사진 식각공정을 통해 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴은 반도체층(210)간의 사이 영역을 개방하는 형상으로 형성한다. 즉, 상기 감광막 패턴을 식각마스크로 하는 식각공정으로 제 1 반도체층(210a), 활성층(210c) 및 제 2 반도체층(210b)을 식각하고 기판(100)의 일부를 노출시켜 기판(100)상에 다수의 반도체층(210)을 형성한다. 상기와 같이 다수의 반도체층(210)을 형성한 뒤 상기 감광막 패턴을 소정의 스트립 공정을 통해 제거한다. 이때, 상기 감광막 패턴 대신 다양한 물질의 마스크막이 가능하다.Subsequently, a photoresist film is coated on the
상기 공정을 실시한 다음, 각 반도체층(210)의 제 2 반도체층(210b)이 노출되도록 제 1 반도체층(210a) 및 활성층(210c)을 식각한다. 이를 위해 전체 구조상에 제 1 반도체층의 일부를 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 제 1 반도체층 및 활성층을 식각한다. 이후 상기 감광막 패턴을 제거한다. 상기 패터닝 공정 시 사용되는 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 본 실시예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다.After the above process, the
상기 마스크를 제거한 다음, 도 4에 도시된 바와 같이 상기 제 1 및 제 2 반도체층(210a, 210b) 상에 제 1 및 제 2 전극(212a, 212b)을 각각 형성하고, 상기 제 1 및 제 2 전극(212a, 212b) 상에 제 1 및 제 2 와이어 본딩 패드(214a, 214b)를 각각 형성한다. 상기 공정을 수행한 후 각 반도체층(210)을 분리하기 위해 기판(100)을 절단(A 영역)한다.After removing the mask, as shown in FIG. 4, first and
상기와 같이 기판(100)을 절단한 후 도 5에 도시된 바와 같이 와이어 본딩 공정을 실시한다. 상기 와이어 본딩 공정으로 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)와 도시되지 않은 리드패턴과 같은 외부전원 입력부재가 배선(230) 으로 연결된다.After cutting the
다음으로, 도 6에 도시된 바와 같이 제 1 반도체층(210a) 상에 분말 수지와 형광체 분말을 고르게 혼합한 형광체 함유 파우더(241)를 일정량 도포한다. 이때, 상기 형광체 함유 파우더(241)는 분말 수지에 대해 형광체를 5wt% 내지 50wt% 범위로 혼합하며, 이와 같이 혼합된 형광체 함유 파우더(241)를 노즐(250) 등을 이용하여 상기 제 1 반도체층(210a) 상에 도포한다.Next, as shown in FIG. 6, a phosphor-containing
상기와 같이 제 1 반도체층(210a) 상에 형광체 함유 파우더(241)를 일정량 도포한 후 이를 경화시켜 도 1에 도시된 것처럼 형광체층(240)이 형성된 발광 다이오드를 완성한다. 이때, 본 실시예에서는 상기 형광체 함유 파우더(241)는 섭씨 150도 내지 350도에서 1시간 이상 경화시키는 것이 바람직하며, 섭씨 250도 내지 350도에서 2시간 내지 3시간 경화시키는 것이 더욱 바람직하다. 이때, 상기 형광체층(240)은 노출된 상기 제 1 전극(212a)의 일부 또는 전체영역을 덮도록 형성될 수도 있다.As described above, the phosphor-containing
상기와 같이 본 실시예는 분말 수지와 형광체를 혼합한 형광체 함유 파우더를 사용하여 종래 기술에 따른 액상 수지와 형광체를 혼합하여 몰딩된 형광체 몰딩부의 단점인 기포발생을 방지할 수 있다. 또한, 액상 수지가 아닌 분말 수지를 이용하므로 앞서 언급한 상기 형광체 분말이 침전되어 발생될 수 있는 문제점을 방지할 수 있다. 또한, 국제조명위원회(Commission Internationale de I'Eclairage; CIE)에 의한 색좌표상의 색도편차가 극히 적고, 엄격한 품질 수준에 맞는 우수한 수율을 실현할 수 있다.As described above, the present embodiment can prevent the generation of bubbles, which is a disadvantage of the phosphor molding part molded by mixing the liquid resin and the phosphor according to the prior art by using the phosphor-containing powder in which the powder resin and the phosphor are mixed. In addition, since the powder resin is used rather than the liquid resin, the above-mentioned phosphor powder may be prevented from being precipitated. In addition, the chromaticity deviation of the color coordinates by the Commission Internationale de I'Eclairage (CIE) is extremely small, and excellent yields for strict quality levels can be realized.
다음은 본 발명의 제 2 실시예에 따른 발광 다이오드에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 실시예들과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.Next, a light emitting diode according to a second embodiment of the present invention will be described with reference to the accompanying drawings. Duplicate contents that will be described later with the above-described embodiments will be omitted or briefly described.
도 7은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도이다.7 is a perspective view of a light emitting diode according to a second embodiment of the present invention.
본 발명의 제 2 실시예에 따른 발광 다이오드는 도 7에 도시된 바와 같이 반도체층(310)과, 상기 반도체층(310)의 상부 및 하부에 각각 형성된 전극(312)과, 상기 반도체층(310)에 형성된 형광체층(340)을 포함한다.As shown in FIG. 7, the light emitting diode according to the second embodiment of the present invention includes a
상기 반도체층(310)은 전술한 본 발명의 제 1 실시예와 동일하게 제 1 및 제 2 반도체층(310a, 310b)과 활성층(310c)을 포함한다. 하지만, 본 실시예에서는 전술한 제 1 실시예와는 달리 상기 제 1 반도체층(310a)과 활성층(310c)이 상기 제 2 반도체층(310b) 상의 일부 영역에 형성되지 않고 전체영역에 형성된다.The
상기 전극(312)은 외부전원을 상기 반도체층(310)에 인가하기 위한 것으로서, 제 1 및 제 2 전극(312a, 312b)을 포함한다. 상기 제 1 전극(312a)은 상기 제 1 반도체층(310a)에 형성되며, 크롬(Cr), 금(Au), 크롬/금(Cr/Au) 중 어느 하나를 포함할 수 있다. 상기 제 2 전극(312b)은 상기 제 2 반도체층(310b)에 형성되며, 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 금(Au), 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 중 적어도 하나를 포함할 수 있다.The
한편, 본 실시예에 따른 발광 다이오드는 상기 제 1 반도체층(310a)과 제 1 전극(312a) 사이에 반사층(330)을 더 포함할 수 있다. 상기 반사층(330)은 활성 층(310c)에서 방출된 광을 제 2 반도체층(310b)으로 반사시키기 위한 것으로서, 니켈/금(Ni/Au), 은(Ag), 구리(Cu) 중 어느 하나를 포함할 수 있다. 상기 반사층(330)에 의해 반사된 광은 제 2 반도체층(310b)을 통해 외부로 출사될 수 있다.Meanwhile, the light emitting diode according to the present embodiment may further include a
상기 형광체층(340)은 전술한 제 1 실시예와 동일하게 상기 반도체층(310)에서 방출되는 광을 여기하여 다른 파장의 광으로 변환시키기 위한 것으로서, 구현하고자 하는 색에 따라 상기 반도체층(310)과 조합될 수 있는 여러 가지 형광체층(340)을 포함할 수 있다. 본 발명 실시예에 따른 상기 형광체층(340)은 형광체 분말과 분말 수지가 고르게 혼합되어 경화된 고형물의 형태이며, 전술한 제 1 실시예와 동일하게 상기 제 2 반도체층(310b) 상에 분말 수지와 형광체 분말이 혼합된 형광체 함유 파우더를 도포하고 경화시켜 형성할 수 있다. 이때, 상기 형광체층(340)은 상기 제 2 반도체층(310b) 상에 형성될 때 상기 제 2 전극(312b)을 덮지 않는 형상으로 제작되며, 형광체층(340)에 분포된 형광체의 밀도는 전체적으로 균일하게 형성된다. 하지만 이에 한정되는 것은 아니며, 상기 형광체층(340)은 노출된 상기 제 2 전극(213b)의 일부 또는 전체를 덮을 수도 있다.The
상기와 같이 본 실시예에 따른 발광 다이오드는 상기 반도체층(310)에서 방출되는 광이 상기 형광체층(340)에 의해 여기될 때 종래보다 균일한 색을 구현할 수 있다.As described above, when the light emitted from the
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the drawings and embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit of the invention described in the claims below. I can understand.
예를 들어, 도시된 실시예에서는 수평형 및 수직형 발광 다이오드를 예로 하여 설명하였으나, 이에 한정되는 것은 아니며 본 발명은 형광체를 사용하는 모든 발광 다이오드에 적용될 수 있다.For example, in the illustrated embodiment, the horizontal and vertical light emitting diodes have been described as examples, but the present invention is not limited thereto. The present invention may be applied to all light emitting diodes using phosphors.
상술한 바와 같이 본 발명은 분말 수지와 형광체 분말이 혼합되어 균일한 형광체 분포 밀도를 갖는 형광체 함유 파우더를 반도체층 상에 도포하여 형광체층을 형성함으로써, 균일한 색상의 광을 구현할 수 있고 제조공정이 간편한 발광 다이오드를 제공할 수 있다.As described above, in the present invention, the powder resin and the phosphor powder are mixed to apply a phosphor-containing powder having a uniform phosphor distribution density on the semiconductor layer to form a phosphor layer, thereby realizing light of uniform color and the manufacturing process It is possible to provide a simple light emitting diode.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060096264A KR100801921B1 (en) | 2006-09-29 | 2006-09-29 | Fabrication method of light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060096264A KR100801921B1 (en) | 2006-09-29 | 2006-09-29 | Fabrication method of light emitting diode |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100801921B1 true KR100801921B1 (en) | 2008-02-12 |
Family
ID=39342692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20060096264A KR100801921B1 (en) | 2006-09-29 | 2006-09-29 | Fabrication method of light emitting diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100801921B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040067434A (en) * | 2003-01-23 | 2004-07-30 | 주식회사 엘지화학 | Reparation method of phosphor toner for plasma display panel and patterning method using the same prepared therefrom |
KR20060040321A (en) * | 2004-11-05 | 2006-05-10 | 삼성전기주식회사 | White light emitting diode package and method of producing the same |
-
2006
- 2006-09-29 KR KR20060096264A patent/KR100801921B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040067434A (en) * | 2003-01-23 | 2004-07-30 | 주식회사 엘지화학 | Reparation method of phosphor toner for plasma display panel and patterning method using the same prepared therefrom |
KR20060040321A (en) * | 2004-11-05 | 2006-05-10 | 삼성전기주식회사 | White light emitting diode package and method of producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015512B2 (en) | High power flip chip LED | |
US7420217B2 (en) | Thin film LED | |
US7691650B2 (en) | Thin film light emitting diode | |
CN105609606B (en) | Light emitting device and its manufacturing method | |
CN102067346B (en) | Semiconductor light-emitting device with passivation layer and manufacture method thereof | |
JP5175885B2 (en) | White light emitting diode chip and manufacturing method thereof | |
US7329907B2 (en) | Phosphor-converted LED devices having improved light distribution uniformity | |
US20130146936A1 (en) | Light emitting diode chip, light emitting diode package structure, and method for forming the same | |
US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
TWI548111B (en) | Light emitting devices having shielded silicon substrates | |
CN109301047B (en) | Micro-size imaging LED chip and manufacturing method thereof | |
CN109148652A (en) | Inorganic light-emitting diode display panel and preparation method thereof and display device | |
CN102244087A (en) | Controllable power flip array light emitting diode (LED) chip and manufacturing method thereof | |
CN109285925A (en) | Full-color imaging LED chip of one kind and preparation method thereof | |
KR100803730B1 (en) | Fabrication method of light emitting diode | |
KR100670929B1 (en) | Flip chip light-emitting device and Method of manufacturing the same | |
KR100801921B1 (en) | Fabrication method of light emitting diode | |
CN110875358A (en) | White light emitting chip with LED and OLED connected in series and preparation method thereof | |
KR100748708B1 (en) | Light-emitting diode and method of manufacturing the same | |
KR100646635B1 (en) | Light-emitting device having arrayed cells and method of manufacturing the same | |
KR102110446B1 (en) | Nanowire white light emitting diode and its fabrication method | |
KR101232069B1 (en) | Light emitting device and method fabricating the same | |
KR100801922B1 (en) | Production method for light emitting element | |
JP2023507445A (en) | Light-emitting diode precursor and manufacturing method thereof | |
KR20110073114A (en) | Light emitting device and method for manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131211 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141211 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151201 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161212 Year of fee payment: 10 |