KR100800235B1 - 진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템 - Google Patents

진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템 Download PDF

Info

Publication number
KR100800235B1
KR100800235B1 KR1020037003894A KR20037003894A KR100800235B1 KR 100800235 B1 KR100800235 B1 KR 100800235B1 KR 1020037003894 A KR1020037003894 A KR 1020037003894A KR 20037003894 A KR20037003894 A KR 20037003894A KR 100800235 B1 KR100800235 B1 KR 100800235B1
Authority
KR
South Korea
Prior art keywords
phase
signals
resistors
capacitors
product
Prior art date
Application number
KR1020037003894A
Other languages
English (en)
Other versions
KR20040005821A (ko
Inventor
몰나르알료샤씨.
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20040005821A publication Critical patent/KR20040005821A/ko
Application granted granted Critical
Publication of KR100800235B1 publication Critical patent/KR100800235B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템에 관한 것인데, 여기서 완전한 8상 45°분할은 두 개의 오프셋 4상 90°위상 분할기들(14 및 16)의 입력들(V i1 및 V i2)을 같이 묶음으로써 성취될 수 있다. 진폭 정합은 추가적인 하나의 4상 90°위상 분할기(12)로부터 그러한 입력들을 얻음으로써 성취될 수 있다. 상기 추가적인 위상 분할기(12)는 어떠한 불균등한 전력 분배의 발생을 상쇄할 수 있도록 두 개의 오프셋 위상 분할기들(14 및 16)의 입력들 사이에 균등하게 전력을 분배할 수 있다.

Description

진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템{SYSTEM FOR EIGHT-PHASE 45° POLYPHASE FILTER WITH AMPLITUDE MATCHING}
본 발명은 다위상 필터(polyphase filters)에 관한 것이며, 특히 진폭 정합을 갖는 8상 45°다위상 필터(eight-phase 45°polyphase filter)에 관한 것이다.
어떤 라디오 수신기의 구성에서는 서로간에 일정한 45°위상 분할(phase split)을 갖는 8개의 분리된 위상들로 균일하게 신호가 위상 분할되는 것이 필요하다. 예를 들면, 직접 변환 수신기(direct conversion receivers)와 이들 수신기에서 사용되는 저조파 주파수 변환기(subharmonic frequency translators)는 그러한 필요조건을 가질 수 있다. 게다가, 이러한 주파수 변환기에 대한 로컬 발진기 입력의 스위칭 특성을 개선하기 위한 전처리기(preprocessors)도 또한 그러한 필요조건을 가질 수 있다.
일반적으로 위상 분할을 성취하는 가장 일반적이면서 신뢰성있는 방법의 하나는 수동 RC 필터의 사용을 통해서이고, 이 수동 RC 필터는 일반적으로 다위상 필터로 불린다. 가장 단순한 RC 직렬 회로에서, 커패시터 양단의 전압은 전류에 대해서, 그리고 저항기 양단의 전압에 대해서 90°만큼 늦다. 차분(differential) RC 위상 분할기에서, 두 개의 입력은 서로 180°위상이 틀리며, 네 개의 출력이 이용가능한데, 이들 각각은 다음 출력에 대해서 상대적으로 90°의 위상각 차이를 갖는다.
저항기와 커패시터의 값을 선택함으로써, 입력 전압에 상대적인 출력 전압의 위상각을 특정한 주파수에 대해서 성취할 수 있다. 두 개의 차분 RC 위상 분할기의 입력들은 서로 연결될 수 있다. 두 개의 위상 분할기의 저항기와 커패시터의 값들은 특정 주파수에서 제 1 위상 분할기의 출력과 그에 상응하는 제 2 위상 분할기의 출력 사이에 45°위상각 차이가 존재하도록 선택될 수 있다. 그 결과, 특정 주파수에서 서로간에 45°위상 분할을 갖는 8개의 출력을 얻는다.
하나의 차분 RC 위상 분할기로부터 이용가능한 네 개의 출력은 적절한 저항기와 커패시터의 값들을 선택함으로써 특정 주파수에서 진폭 정합될 수 있다. 그러나, 일반적으로 저항기와 커패시터의 값들은 입력에 상대적인 특정 위상차와 진폭 정합을 동시에 성취하게끔 선택될 수는 없다.
두 개의 오프셋(offset) 4상 90°위상 분할기의 입력들을 같이 묶음으로써 완전한 8상 45°분할이 성취된다. 저항기와 커패시터의 값들은 두 개의 오프셋 위상 분할기의 상응하는 출력들 사이에서 45°위상각 차이를 얻게끔 선택된다. 진폭 정합은 다위상 필터의 그 단(stage)에 대한 입력들을 추가적인 단일 4상 90°위상 분할기로부터 얻음으로써 성취되는데, 이 추가적인 위상 분할기의 저항기와 커패시터의 값들은 진폭 정합이 성취되게끔 선택된다. 특정 주파수에서, 상기 추가적인 위상 분할기는 두 개의 오프셋 위상 분할기의 네 개의 입력 사이에 균등하게 전력을 분배할 수 있는데, 이렇게 함으로써 그렇지 않을 경우에 두 개의 오프셋 위상 분할기의 출력들 사이에서 발생할 수 있는 불균등한 전력 분배를 상쇄한다.
본 발명의 다른 시스템, 방법, 특성 및 이점들은 이하의 도면과 상세 설명을 검토함으로써 당업자들에게 명백해 질 것이다. 그러한 모든 추가적인 시스템, 방법, 특성 및 이점들은 본 설명내에 포함되고, 본 발명의 범위내에 있으며, 첨부된 청구범위에 의해서 보호받게끔 의도되었다.
본 발명은 이하의 도면을 참조함으로써 보다 잘 이해될 수 있다. 도면에서 구성 요소들은 반드시 수치가 정해지는 것은 아니며, 대신에 본 발명의 원리를 예시하는 데에 강조가 주어진다.
도 1은 정현파 전압원을 갖는 RC 직렬 회로의 회로도,
도 2는 도 1에서의 전압의 페이저(phasor)도,
도 3은 2상 90°다위상 필터의 회로도,
도 4는 두 개의 입력을 갖는 4상 90°다위상 필터의 회로도,
도 5는 두 개의 입력을 갖는 8상 45°다위상 필터의 회로도,
도 6은 네 개의 입력을 갖는 8상 45°다위상 필터의 회로도,
도 7은 진폭 정합을 갖는 8상 45°위상 분할을 성취하기 위한 위상 분할의 예를 도시하는 블록도,
도 8은 두 개의 입력을 갖는 8상 45°다위상 필터의 회로도,
도 9a는 (출력과 입력 사이의) 위상각 대 주파수를 나타내는 그래프 및
도 9b는 두 개의 출력의 위상각들 사이의 차이 대 주파수를 나타내는 그래프이다.
도 1은 저항기 R과 커패시터 C를 통해 흐르는 전류 I(이하, 굵은 글자체는 페이저(phasor)임을 나타냄)를 구동하는 정현파 전압원 V i 를 갖는 종래 기술의 RC 직렬 회로도이다. 도 2는 도 1에서의 전압의 페이저도이다. 저항기 R 양단의 전압은 IR이고, 커패시터 C 양단의 전압은
Figure 112003009352512-pct00001
이다.
Figure 112003009352512-pct00002
. 저항기 R 양단의 전압 IR은 항상 위상각 φ만큼 V i 를 앞서며, 커패시터 C 양단의 전압
Figure 112003009352512-pct00003
는 항상 90°만큼 IR에 뒤진다. 위상각
Figure 112003009352512-pct00004
. 저항기 R 양단의 전압과 커패시터 C 양단의 전압은
Figure 112003009352512-pct00005
혹은
Figure 112003009352512-pct00006
일 때 동일한 진폭을 갖는다. 이 경우에, φ=45°이고, 저항기 R 양단의 전압은 45°만큼 V i 를 앞서고, 커패시터 C 양단의 전압은 45°만큼 V i 에 뒤진다.
도 3은 2상 90° 다위상 필터의 회로도이다("다위상 필터"와 "위상 분할기"는 교환가능하게 사용된다). 도 3에서,
Figure 112003009352512-pct00007
Figure 112003009352512-pct00008
Figure 112003009352512-pct00009
Figure 112003009352512-pct00010
V 1과 V 2는 주파수, R의 값, C의 값에 상관없이 서로에 대해서 90°의 위상차가 있다. 그러나 V 1과 V 2의 진폭은
Figure 112003009352512-pct00011
일 때, 즉
Figure 112003009352512-pct00012
일 때만 동일하다. 이러한 경우에, V i에 대한 V 1과 V 2의 위상각은 각각 -45°와 +45°이다. 도 3의 좌우측은 사실상 도 1에 있는 RC 직렬 회로와 같다.
도 4는 차분 4상 90°다위상 필터의 회로도이다. 입력 V i1과 V i2는 동일한 진폭을 가지며, 서로에 대해 180°위상차를 띤다. V i1 = -V i2 이고, 각각의 저항기가 같은 값을 가지고, 각각의 커패시터가 같은 값을 가질 때, 대칭성은 A점과 B점을 가상 접지로 만든다. 도 4의 회로는 도 3의 회로와 같은 회로 두 개가 결합한 것이다. 결과적으로, V o1은 V o2 에 90°만큼 뒤지고, 이들 두 전압은 위상각에 대해서 V i1 에 걸쳐있다(straddle). 유사하게, V o3은 V o4 에 90°만큼 뒤지고, 이들 두 전압은 위상각에 대해서 V i2 에 걸쳐있다. 대칭성 때문에, V o1과 V o2 는 각각 V o3와 V o4 에 대해서 180°위상차를 띤다. 따라서, 네 개 출력 각각의 위상각은 다음 출력과 90°다르다. 전술한 바와 같이, 진폭 정합은 오직
Figure 112003009352512-pct00013
일 때만 발생한다. 이 경우 에, V o1, V o2 , V o3, V o4 는 V i1 에 대해서 각각 -45°, 45°, 135°, 225°의 위상각을 갖는다.
도 5는 차분 8상 45°다위상 필터의 회로도이다. 이것은 도 4의 회로와 같은 회로 두 개가 결합한 것인데, 여기서 두 개 회로의 각각의 입력들이 서로 연결되어 있고, 두 개 회로의 각각의 가상 접지들이 서로 연결되어 있다. 입력 V i1과 V i2는 동일한 진폭을 가지며, 서로에 대해 180°위상차를 띤다. 각각의 출력 V o11, V o12 , V o13, V o14 는 다음 출력에 대해서 90°위상차를 띠며, 유사하게, 각각의 출력 V o21, V o22 , V o23, V o24 는 다음 출력에 대해서 90°위상차를 띤다.
도 2에 도시된 바와 같이, 입력 전압에 상대적인 출력 전압의 위상각은 저항기와 커패시터의 값들을 선택함으로써 특정 주파수에 대해서 성취될 수 있다. 도 5의 회로에서, R1C1 및 R2C2 의 값은 V o21, V o22 , V o23, V o24 가 각각 V o11, V o12 , V o13, V o14 를 특정 주파수에서 45°만큼 앞서게끔 선택될 수 있다(무부하 필터에 대해서). 예를 들어, V o11은
Figure 112003009352512-pct00014
= tan 22.5°= 0.41421 일 때 V i1을 22.5°만큼 앞서고, V o21은
Figure 112003009352512-pct00015
= tan 67.5°= 2.41421 일 때 V i1을 67.5°만큼 앞선다(무부하 필터에 대해서). 이 경우, 무부하 필터에 대해서 V o11, V o21 , V o12, V o22 , V o13, V o23 , V o14, V o24 의 위상각은 V i1에 대해 각각 22.5°, 67.5°, 112.5°, 157.5°, 202.5°, 247.5°, 292.5°, 337.5°이다. 이 경우,
Figure 112003009352512-pct00016
Figure 112003009352512-pct00017
(이것은 필연적으로 뒤따르는데, 왜냐하면 22.5°와 67.5°는 보각(complementary angles)이고, 그것들의 탄젠트(tangents)는 역수들(reciprocals)이기 때문이다);
Figure 112003009352512-pct00018
및
Figure 112003009352512-pct00019
이 예는 특정 주파수에서 서로간에 45° 위상 분할을 갖는 8개의 출력을 낳는다. 그러나, 두 개의 관계
Figure 112003009352512-pct00020
및
Figure 112003009352512-pct00021
은
Figure 112003009352512-pct00022
을 요구한다. 즉, 이 예에서 도 5의 회로의 어떠한 부분도 진폭 정합점에 있을 수 없다. 입력 V i1과 V i2는 동일한 진폭을 가지며, 서로에 대해 180°위상차를 띠기 때문에, 진폭 정합된 출력은 만약
Figure 112003009352512-pct00023
이었다면 성취될 수 있었을 것이다. 그러나 그 경우에는 출력들 사이에서 윈하는 45°위상 분할은 발생하지 않을 것이다.
도 6은 도 5와 유사한 회로도인데, 그러나 여기서는 네 개의 입력 V i1, V i2 , V i3, V i4가 있다. 도 5에서 가상 접지였던 중간점들은 도 6에서는 추가적인 전압 입력들이다. 도 6의 회로에서, 무부하 필터에 대해서,
Figure 112003009352512-pct00024
Figure 112003009352512-pct00025
유사하게, 도 6에 있는 일곱 개의 다른 출력들도 다음과 같이 입력들의 항으로 표현될 수 있다.
Figure 112003009352512-pct00026
Figure 112003009352512-pct00027
Figure 112003009352512-pct00028
Figure 112003009352512-pct00029
Figure 112003009352512-pct00030
Figure 112003009352512-pct00031
Figure 112003009352512-pct00032
각각의 출력은 두 개의 입력으로부터의 기여를 갖는다. 두 개의 입력에 적용되는 전달함수들은 동일한 분모를 가지며, 하나의 전달함수의 분자는 전적으로 "실수"이고, 다른 하나의 전달함수의 분자는 전적으로 "허수"이다.
만약 V i2가 V i1을 90°만큼 앞선다면, 이들 입력의 각각은 V o11에 대해서 동위상으로 더해질 것이고, 이들 입력의 각각은 V o21에 대해서 동위상으로 더해질 것이다. 유사하게, 각각의 입력이 바로 앞의 입력을 90°만큼 앞선다면, 각각의 출력에 대한 두 개의 입력들은 동위상으로 더해질 것이다.
도 6의 회로에서, 바로 앞의 입력을 90°만큼 앞서는 것 외에 추가로 만약에 각각의 입력 V i1, V i2, V i3, V i4가 동일한 진폭을 가진다면,
Figure 112003009352512-pct00033
,
Figure 112003009352512-pct00034
및
Figure 112003009352512-pct00035
이다.
이 경우,
Figure 112003009352512-pct00036
Figure 112003009352512-pct00037
Figure 112003009352512-pct00038
Figure 112003009352512-pct00039
Figure 112003009352512-pct00040
Figure 112003009352512-pct00041
Figure 112003009352512-pct00042
Figure 112003009352512-pct00043
각각의 출력 V o11, V o12 , V o13, V o14 는 동일한 진폭을 가질 것이며, 각각의 출력 V o21, V o22 , V o23, V o24 는 동일한 진폭을 가질 것이다. V o21에 대한 V o11의 비는
Figure 112003009352512-pct00044
이다. 만약
Figure 112003009352512-pct00045
이면, V o21에 대한 V o11의 비는
Figure 112003009352512-pct00046
이다. 분자와 분모의 절대값은 동일하고, V o11과 V o21은 동일한 진폭을 가지며, 8개의 출력 모두는 동일한 진폭을 가질 것이다.
그러므로, 무부하 필터에 대해서, 만약에
Figure 112003009352512-pct00047
이고, 각각의 입력 V i1, V i2, V i3, V i4가 동일한 진폭을 가지며 바로 앞의 입력을 90°만큼 앞선다면, 도 6의 회로에 있는 8개의 출력은 진폭 정합될 것이고, 각각의 출력 V o11, V o12 , V o13, V o14 는 이전 출력을 90°만큼 앞설 것이며, 각각의 출력 V o21, V o22 , V o23, V o24 는 이전 출력을 90°만큼 앞설 것이다. 추가로, 만약에
Figure 112003009352512-pct00048
이면, V o11, V o21 , V o12, V o22 , V o13, V o23 , V o14, V o24 의 위상각들은 (V i1 - V i2)에 대해서 각각 22.5°, 67.5°, 112.5°, 157.5°, 202.5°, 247.5°, 292.5°, 337.5°이다. 이것이 원하고 있던 바인 진폭 정합을 가진 8상 45°위상 분할일 것이다. (V i1 - V i2) = (1 - j)V i1 이므로, (V i1 - V i2)는 V i1 에 45°만큼 뒤진다.
도 7은 진폭 정합을 가진 8상 45°위상 분할을 성취하기 위한 위상 분할의 예를 도시하는 블록도이다. 동일한 진폭을 가지며 서로 180°위상차가 나는 두 개의 입력 V i1 과 V i2는 4개의 중간 신호들로 분할(12)될 수 있는데, 여기서 이들 4개의 중간 신호들은 동일한 진폭을 가지며 각각의 중간 신호는 상기 4개 신호들 중에서 다음 신호와 90°위상차가 난다. 제 2 입력 V i2는 어떤 실시예들에서는 이미 이용가능할 수 있으며, 다른 실시예들에서는 종래 기술에서 잘 알려진 바와 같이, V i1을 반전시킴으로써 쉽게 얻을 수 있다. 하나의 실시예에서, 결과적인 4개의 중간 신호들의 진폭 정합은 4상 90°다위상 필터에 있는 구성요소들의 값을 적절히 선택함으로써, 특정 주파수에 대해서 성취될 수 있다. 도 7에서, 진폭 정합점은 V i1에 대해서 45°, 135°, 225°, 315°의 위상각들을 갖는 4개의 중간 신호들로 귀결될 수 있다. 이것은 도 4에 도시된 회로에 대한 설명에서 다루어졌다.
4개의 중간 신호들은 4개의 출력 신호의 제 1 그룹으로 변환(14)될 수 있는데, 여기서 이들 4개의 출력 신호 각각은 다음 신호와 90°위상차가 난다. 4개의 중간 신호들은 또한 4개의 출력 신호의 제 2 그룹으로 변환(16)될 수 있는데, 여기서 이들 4개의 출력 신호 각각은 다음 신호와 90°위상차가 난다. 도 7에서 출력 신호들의 제 1 그룹과 제 2 그룹은 각각 서로에 대해서 45°만큼 오프셋팅(offset)될 수 있다. 이것은 도 5에 도시된 회로에 대한 설명에서 다루어졌다. 무부하 필터에 대해서, 하나의 실시예에서, 이것은 동일한 입력 신호들을 갖는 두 개의 4상 90°다위상 필터에 있는 구성요소들의 값을 적절히 선택함으로써 특정 주파수에 대해서 성취될 수 있다. 이것은 V i1에 대해서 22.5°, 67.5°, 112.5°, 157.5°, 202.5°, 247.5°, 292.5°, 337.5°의 위상각들을 갖는 8개의 출력 신호들로 귀결될 수 있다. 도 7에 있는 8개의 출력 신호들의 진폭 정합은 4개의 중간 신호들의 진폭 정합 때문에 성취될 수 있다. 이것은 도 6에 도시된 회로에 대한 설명에서 다루어졌다.
도 8은 도 7의 블록도를 구현하는 차분 8상 45°다위상 필터의 회로도이다. 입력 V i1과 V i2는 동일한 진폭을 가지며 서로 180°위상차가 난다. 제 1 단은 도 4의 회로와 유사하다.
Figure 112003009352512-pct00049
일 때, 제 1 단의 4개의 출력(즉, 제 2 단에 대한 입력이 되는 중간 신호들)은 90°위상 분할되고 진폭 정합될 것이다. 이것은 도 6의 회로의 한 예에서 논의되었던 입력 조건들이다. 제 1 단의 출력들(제 2 단의 입력들)은 V i1에 대해서 45°, 135°, 225°, 315°의 위상각을 가질 것이다.
도 8의 회로의 제 2 단은 도 6의 회로와 유사하다. 무부하 필터에 대해서,
Figure 112003009352512-pct00050
,
Figure 112003009352512-pct00051
및
Figure 112003009352512-pct00052
일 때, 제 2 단의 출력들은 45°위상 분할되고 진폭 정합될 것이다. 이들은 V i1에 대해서 22.5°, 67.5°, 112.5°, 157.5°, 202.5°, 247.5°, 292.5°, 337.5°의 위상각을 가질 것이다.
도 9a는 (도 8의 회로의 입력과 출력 사이의)위상각 φ대 log ω의 그래프를 나타내는 예시도이다. 도 2에 도시된 바와 같이, 위상각
Figure 112003009352512-pct00053
이다. 위상각 φ는
Figure 112003009352512-pct00054
가 증가함에 따라서 점근선적으로 90°에 접근하며, 1/RC 보다 작은 크기(magnitude)의 대략적인 차수(order)보다 ω가 작을 때 위상각 φ는 사실상 90°로 일정하다. 위상각 φ는
Figure 112003009352512-pct00055
가 감소함에 따라서 점근선적으로 0°에 접근하며, 1/RC 보다 큰 크기의 대략적인 차수보다 ω가 클 때 위상각 φ는 사실상 0°로 일정하다. ω에서의 주어진 변화에 대한 φ에서의 변화는, ω= 1/RC 이고 φ= 45°일 때 가장 크다. 그것은 또한 φ= 45°부근에서 상대적으로 일정하며, φ가 0°혹은 90°로 접근함에 따라서 0을 향해 감소한다.
도 9a는 RC의 두 개의 다른 값인 R1C1 및 R2C2에 대한 위상각을 각각 나타내는
Figure 112003009352512-pct00056
및
Figure 112003009352512-pct00057
에 대한 두 개의 그래프를 도시하고 있다. 만약 R1C1 = (K)(R2C2) (여기서 K는 상수)이면,
Figure 112003009352512-pct00058
일 때
Figure 112003009352512-pct00059
은,
Figure 112003009352512-pct00060
이므로,
Figure 112003009352512-pct00061
일 때의
Figure 112003009352512-pct00062
와 동일한 값을 갖는다. log((1/K)ω) = log ω+ log(1/K)이고 log(1/K)는 상수이므로,
Figure 112003009352512-pct00063
을 나타내는 그래프는
Figure 112003009352512-pct00064
를 나타내는 그래프를 log ω축을 따라 단지 평행이동한 것이다.
도 9b는 도 9a의
Figure 112003009352512-pct00065
과
Figure 112003009352512-pct00066
사이의 위상각 차이
Figure 112003009352512-pct00067
대 log ω의 그래프를 나타내는 예시도이다. 만약
Figure 112003009352512-pct00068
이면,
Figure 112003009352512-pct00069
은
Figure 112003009352512-pct00070
가 67.5°일 때 22.5°일 것이다. 이것은 도 5에 도시된 회로에 대한 설명에서 다루어졌다. 이 경우,
Figure 112003009352512-pct00071
는 그 점에서 최고치를 이룰 것이며 45°와 같을 것이다. ω가 그 점으로부터 어느 한 방향으로 변화함에 따라서, 두 개의 위상각 중의 하나(
Figure 112003009352512-pct00072
혹은
Figure 112003009352512-pct00073
)는 45°에 가까운 쪽으로 이동할 것이고, 다른 하나는 멀어지는 쪽으로 이동할 것이다. ω에서의 주어진 변화에 대해서, 45°에 가까워지는 위상각은 다른 하나의 위상각보다 많이 증가(혹은 감소)할 것이고,
Figure 112003009352512-pct00074
는 도 9b에 도시된 바와 같이 감소할 것이다.
동작 주파수에서 22.5°/ 67.5°위상 분할에 대해서,
Figure 112003009352512-pct00075
는 광대역(대략 원하는 동작 주파수 ±50%)에 걸쳐 상대적으로 평탄하게 남아있다. 그러나 도 5에 도 시된 것과 같은 회로는 두 개의 RC 상수의 오프셋 성질의 결과로, 출력에서 심각한 진폭 부정합을 가질 것이다. 도 8의 예에서처럼, 제 1 단의 추가는 진폭 정합을 갖는 8상 45°분할을 가능하게 한다. 제 1 단은 제 2 단에 대한 4개의 입력 사이에 균등하게 전력을 분배하며, 이를 통해 그렇지 않을 경우 제 2 단에서 발생할 불균등한 분배를 상쇄한다.
이상에서 논의된 회로들은 전압 모드에서 분석되었으나, 동일한 원리가 전류 모드 신호에 대해서도 적용된다. 전류 입력과 출력을 사용함에 의해서도 동일한 위상 분할과 진폭 정합으로 귀결될 것이다.
본 출원의 다양한 실시예들이 설명되는 과정에서, 본 발명의 범위 내에서 보다 많은 실시예들과 구현예들이 가능하다는 것이 당업자들에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들과 그 등가물들에 의해서만 제한될 것이다.

Claims (21)

  1. 다위상 필터에 있어서,
    4개의 출력을 갖는 제 1 4상 90°위상 분할기,
    상기 제 1 위상 분할기의 상기 4개 출력에 각각 결합된 4개의 입력을 가지는 제 2 4상 90°위상 분할기, 및
    상기 제 1 위상 분할기의 상기 4개 출력에 각각 결합된 4개의 입력을 가지는 제 3 4상 90°위상 분할기를 포함하는 것을 특징으로 하는 다위상 필터.
  2. 제 1 항에 있어서,
    상기 제 1 위상 분할기는
    사실상 동일한 저항 값을 갖는 4개의 제 1 저항기들, 및
    사실상 동일한 커패시턴스 값을 갖는 4개의 제 1 커패시터들을 추가로 포함하고,
    상기 4개의 제 1 저항기들의 각각은 상기 4개의 제 1 커패시터들의 각각에 직렬 루프에서 후속하는 것을 특징으로 하는 다위상 필터.
  3. 제 2 항에 있어서,
    상기 저항 값과 상기 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하는 것을 특징으로 하는 다위상 필터.
  4. 제 1 항에 있어서,
    상기 제 2 위상 분할기는
    사실상 동일한 저항 값을 갖는 4개의 제 2 저항기들, 및
    사실상 동일한 커패시턴스 값을 갖는 4개의 제 2 커패시터들을 추가로 포함하고,
    상기 4개의 제 2 저항기들의 각각은 상기 4개의 제 2 커패시터들의 각각에 직렬 루프에서 후속하며,
    상기 제 3 위상 분할기는
    사실상 동일한 저항 값을 갖는 4개의 제 3 저항기들, 및
    사실상 동일한 커패시턴스 값을 갖는 4개의 제 3 커패시터들을 추가로 포함하고,
    상기 4개의 제 3 저항기들의 각각은 상기 4개의 제 3 커패시터들의 각각에 직렬 루프에서 후속하는 것을 특징으로 하는 다위상 필터.
  5. 제 4 항에 있어서,
    tan22.5°와 상기 제 2 저항기들의 저항 값과 상기 제 2 커패시터들의 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하고,
    tan67.5°와 상기 제 3 저항기들의 저항 값과 상기 제 3 커패시터들의 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하는 것을 특징으로 하는 다위상 필터.
  6. 제 4 항에 있어서,
    상기 제 2 저항기들의 저항 값과 상기 제 2 커패시터들의 커패시턴스 값의 곱이 제 2 곱을 정의하고,
    상기 제 3 저항기들의 저항 값과 상기 제 3 커패시터들의 커패시턴스 값의 곱이 제 3 곱을 정의하며,
    상기 제 2 곱을 상기 제 3 곱으로 나눈 비는 tan67.5°를 tan22.5°로 나눈 비에 수치상 근접하고,
    상기 제 2 곱과 상기 제 3 곱의 곱은 1을 소정의 동작 주파수의 제곱 - 이 때 동작 주파수는 라디안으로 표시됨 - 으로 나눈 비에 수치상 근접하는 것을 특징으로 하는 다위상 필터.
  7. 다위상 필터에 있어서,
    2개의 신호를 4개의 중간 신호로 분할하기 위한 수단, 및
    상기 4개의 중간 신호를 8개의 출력 신호로 변환하기 위한 수단을 포함하고,
    상기 4개의 중간 신호의 각각은 상기 4개의 중간 신호 중에서 후속하는 신호 하나와 사실상 진폭이 동일하고, 상기 4개의 중간 신호의 각각은 상기 4개의 중간 신호 중에서 상기 후속하는 신호 하나와 사실상 90°위상차가 나고,
    상기 8개의 출력 신호의 각각은 상기 8개의 출력 신호 중에서 후속하는 신호 하나와 사실상 진폭이 동일하고, 상기 8개의 출력 신호의 각각은 상기 8개의 출력 신호 중에서 상기 후속하는 신호 하나와 사실상 45°위상차가 나는 것을 특징으로 하는 다위상 필터.
  8. 제 7 항에 있어서,
    상기 2개의 신호를 제공하기 위한 수단을 추가로 포함하고, 상기 2개의 신호는 사실상 진폭이 동일하고, 사실상 서로 180°위상차가 나는 것을 특징으로 하는 다위상 필터.
  9. 제 7 항에 있어서,
    상기 변환 수단은
    상기 4개의 중간 신호를 4개 출력 신호들의 제 1 그룹으로 변환하는 수단 - 여기서, 상기 4개의 출력 신호들 각각은 4개 출력 신호들의 상기 제 1 그룹 중에서 후속하는 신호 하나와 사실상 90°위상차가 남 -, 및
    상기 4개의 중간 신호를 4개 출력 신호들의 제 2 그룹으로 변환시키는 수단 - 여기서, 상기 4개의 출력 신호들 각각은 4개 출력 신호들의 상기 제 2 그룹 중에서 후속하는 신호 하나와 사실상 90°위상차가 남 - 을 추가로 포함하는 것을 특징으로 하는 다위상 필터.
  10. 제 9 항에 있어서,
    상기 제 1 그룹의 상기 4개의 출력 신호들 각각은 상기 제 2 그룹의 상기 4개의 출력 신호들 중에서 후속하는 신호 하나와 각각 사실상 45°위상차가 나는 것을 특징으로 하는 다위상 필터.
  11. 신호 위상 분할의 방법에 있어서,
    상기 위상 분할 방법은
    2개의 신호를 4개의 중간 신호로 분할하는 단계 - 여기서 상기 4개의 중간 신호의 각각은 상기 4개의 중간 신호 중에서 후속하는 신호 하나와 사실상 진폭이 동일하고, 상기 4개의 중간 신호의 각각은 상기 4개의 중간 신호 중에서 상기 후속하는 신호 하나와 사실상 90°위상차가 남 -, 및
    상기 4개의 중간 신호를 8개의 출력 신호로 변환하는 단계 - 여기서 상기 8개의 출력 신호의 각각은 상기 8개의 출력 신호 중에서 후속하는 신호 하나와 사실상 진폭이 동일하고, 상기 8개의 출력 신호의 각각은 상기 8개의 출력 신호 중에서 상기 후속하는 신호 하나와 사실상 45°위상차가 남 - 를 포함하는 것을 특징으로 하는 신호 위상 분할 방법.
  12. 제 11 항에 있어서,
    상기 2개의 신호는 사실상 진폭이 동일하고, 사실상 서로 180°위상차가 나 는 것을 특징으로 하는 신호 위상 분할 방법.
  13. 제 11 항에 있어서,
    상기 2개 신호 중의 제 1 신호를 반전시킴으로써 상기 2개 신호 중의 제 2 신호를 제공하는 단계를 추가로 포함하는 것을 특징으로 하는 신호 위상 분할 방법.
  14. 제 11 항에 있어서,
    상기 변환 단계는
    상기 4개 중간 신호를 4개 출력 신호들의 제 1 그룹으로 변환하는 단계 - 여기서, 상기 4개 출력 신호의 각각은 4개 출력 신호들의 상기 제 1 그룹 중에서 후속하는 신호 하나와 사실상 90°위상차가 남 -, 및
    상기 4개 중간 신호를 4개 출력 신호들의 제 2 그룹으로 변환하는 단계 - 여기서, 상기 4개 출력 신호의 각각은 4개 출력 신호들의 상기 제 2 그룹 중에서 후속하는 신호 하나와 사실상 90°위상차가 남 - 를 추가로 포함하는 것을 특징으로 하는 신호 위상 분할 방법.
  15. 제 14 항에 있어서,
    상기 제 1 그룹의 상기 4개의 출력 신호들 각각은 상기 제 2 그룹의 상기 4개의 출력 신호들 중에서 후속하는 신호 하나와 각각 사실상 45°위상차가 나는 것을 특징으로 하는 신호 위상 분할 방법.
  16. 제 11 항에 있어서,
    상기 분할 단계는
    상기 2개의 신호를 제 1 4상 90°위상 분할기에 입력하는 단계 - 여기서, 상기 제 1 위상 분할기는 직렬 루프에 있는 4개의 제 1 저항기들과 4개의 제 1 커패시터들을 포함하는데, 상기 직렬 루프에서 상기 4개의 제 1 저항기들 각각의 뒤에는 각각 상기 4개의 제 1 커패시터들 중의 하나가 위치하며, 상기 4개의 제 1 저항기들의 각각은 사실상 동일한 저항 값을 가지고, 상기 4개의 제 1 커패시터들의 각각은 사실상 동일한 커패시턴스 값을 가짐 - 를 추가로 포함하는 것을 특징으로 하는 신호 위상 분할 방법.
  17. 제 16 항에 있어서,
    상기 저항 값과 상기 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하는 것을 특징으로 하는 신호 위상 분할 방법.
  18. 제 11 항에 있어서,
    상기 변환 단계는
    상기 4개의 중간 신호를 제 2 4상 90°위상 분할기에 입력하는 단계, 및
    상기 4개의 중간 신호를 제 3 4상 90°위상 분할기에 입력하는 단계를 추가로 포함하는 것을 특징으로 하는 신호 위상 분할 방법.
  19. 제 18 항에 있어서,
    상기 제 2 위상 분할기는 직렬 루프에 있는 4개의 제 2 저항기들과 4개의 제 2 커패시터들을 포함하는데, 상기 직렬 루프에서 상기 4개의 제 2 저항기들 각각의 뒤에는 각각 상기 4개의 제 2 커패시터들 중의 하나가 위치하며, 상기 4개의 제 2 저항기들의 각각은 사실상 동일한 저항 값을 가지고, 상기 4개의 제 2 커패시터들의 각각은 사실상 동일한 커패시턴스 값을 가지며,
    상기 제 3 위상 분할기는 직렬 루프에 있는 4개의 제 3 저항기들과 4개의 제 3 커패시터들을 포함하는데, 상기 직렬 루프에서 상기 4개의 제 3 저항기들 각각의 뒤에는 각각 상기 4개의 제 3 커패시터들 중의 하나가 위치하며, 상기 4개의 제 3 저항기들의 각각은 사실상 동일한 저항 값을 가지고, 상기 4개의 제 3 커패시터들의 각각은 사실상 동일한 커패시턴스 값을 가지는 것을 특징으로 하는 신호 위상 분할 방법.
  20. 제 19 항에 있어서,
    tan22.5°와 상기 제 2 저항기들의 저항 값과 상기 제 2 커패시터들의 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하고,
    tan67.5°와 상기 제 3 저항기들의 저항 값과 상기 제 3 커패시터들의 커패시턴스 값의 곱은 1을 소정의 동작 주파수 - 이 때 동작 주파수는 라디안으로 표시됨 - 로 나눈 비에 수치상 근접하는 것을 특징으로 하는 신호 위상 분할 방법.
  21. 제 19 항에 있어서,
    상기 제 2 저항기들의 저항 값과 상기 제 2 커패시터들의 커패시턴스 값의 곱인 제 2 곱과, 상기 제 3 저항기들의 저항 값과 상기 제 3 커패시터들의 커패시턴스 값의 곱인 제 3 곱은,
    상기 제 2 곱을 상기 제 3곱으로 나눈 비가 tan67.5°를 tan22.5°로 나눈 비에 수치상 근접하고,
    상기 제 2 곱과 상기 제 3 곱의 곱이 1을 소정의 동작 주파수의 제곱 - 이 때 동작 주파수는 라디안으로 표시됨 - 으로 나눈 것에 수치상 근접하는 것을 특징으로 하는 신호 위상 분할 방법.
KR1020037003894A 2000-09-18 2001-09-10 진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템 KR100800235B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/666,501 US6388543B1 (en) 2000-09-18 2000-09-18 System for eight-phase 45° polyphase filter with amplitude matching
US09/666,501 2000-09-18
PCT/US2001/042114 WO2002023749A1 (en) 2000-09-18 2001-09-10 System for eight-phase 45° polyphase filter with amplitude matching

Publications (2)

Publication Number Publication Date
KR20040005821A KR20040005821A (ko) 2004-01-16
KR100800235B1 true KR100800235B1 (ko) 2008-02-01

Family

ID=24674336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003894A KR100800235B1 (ko) 2000-09-18 2001-09-10 진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템

Country Status (6)

Country Link
US (1) US6388543B1 (ko)
EP (1) EP1323237B1 (ko)
JP (1) JP4740408B2 (ko)
KR (1) KR100800235B1 (ko)
CN (1) CN100373788C (ko)
WO (1) WO2002023749A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375582B2 (en) * 2002-04-11 2008-05-20 Nxp B.V. Polyphase filter with integrators
US7558351B2 (en) * 2004-02-10 2009-07-07 Wionics Research Super harmonic filter and method of filtering frequency components from a signal
US20050175130A1 (en) * 2004-02-10 2005-08-11 Tony Yang Current mode image rejection mixer and method thereof
US7078986B2 (en) * 2004-02-10 2006-07-18 Wionics Research Symmetrical polyphase network
KR100618347B1 (ko) * 2005-02-01 2006-08-31 삼성전자주식회사 생성하는 4개의 쿼드러쳐신호 모두에 대해 위상조정이가능한 쿼드러쳐신호 생성장치
US7332976B1 (en) * 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US20060252396A1 (en) * 2005-05-09 2006-11-09 Dspg Ltd. Phase generator using polyphase architecture
JP4818809B2 (ja) * 2006-05-22 2011-11-16 三菱電機株式会社 ポリフェーズフィルタ回路、イメージリジェクションミクサ及び直交変調器
JP4778374B2 (ja) * 2006-07-12 2011-09-21 富士通株式会社 移相器回路
US8244197B2 (en) * 2007-03-29 2012-08-14 Panasonic Corporation Receiving device and electronic equipment using the same
JP4836868B2 (ja) * 2007-05-29 2011-12-14 三菱電機株式会社 マイクロ波移相回路、イメージリジェクションミクサおよび直交変調器
US8412141B2 (en) * 2009-10-19 2013-04-02 Qualcomm Incorporated LR polyphase filter
US9007143B2 (en) * 2011-04-28 2015-04-14 Toyon Research Corporation Wide bandwidth integrated 2X4 RF divider
US10119285B2 (en) 2017-01-20 2018-11-06 The Wave Pool Company, LLC Systems and methods for generating waves

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559042A (en) 1968-06-07 1971-01-26 Int Standard Electric Corp Polyphase symmetrical network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530365A (en) * 1967-09-27 1970-09-22 James A Peugh Phase shifting network for producing a phase of any value from 0 to 360
GB1174709A (en) * 1968-06-07 1969-12-17 Standard Telephones Cables Ltd A Symmetrical Polyphase Network
US4123712A (en) * 1977-04-22 1978-10-31 Northern Telecom Limited Symmetrical polyphase network
US4326109A (en) * 1980-04-11 1982-04-20 Northern Telecom Limited Apparatus for coupling a two-way transmission path to a one-way transmitting path and a one-way receiving path
DE3105436A1 (de) * 1981-02-14 1982-10-07 Robert Bosch Gmbh, 7000 Stuttgart Schaltung zur signalaufspaltung eines pal-farbartsignals
CA1204176A (en) * 1984-02-16 1986-05-06 Mumtaz B. Gawargy Trimming resistances in symmetrical polyphase networks
US4893035A (en) * 1988-07-18 1990-01-09 Hittite Microwave Corporation Cascaded low pass/high pass filter phase shifter system
KR920002694B1 (ko) 1989-12-29 1992-03-31 삼성전자 주식회사 90°위상 스프리터
JPH05191129A (ja) * 1992-01-13 1993-07-30 Nippon Telegr & Teleph Corp <Ntt> チルトビームアンテナ
TW228043B (ko) 1992-06-26 1994-08-11 Philips Electronics Nv
JP3181124B2 (ja) * 1992-12-28 2001-07-03 株式会社エヌ・ティ・ティ・ドコモ 指向性アンテナ
JP2729150B2 (ja) * 1994-08-19 1998-03-18 日本電気航空宇宙システム株式会社 ポリフェーズ回路型位相推移器
US5608796A (en) 1995-02-10 1997-03-04 Lucent Technologies Inc. Balanced phase splitting circuit
JPH11298293A (ja) * 1998-04-16 1999-10-29 Asahi Chem Ind Co Ltd 位相シフト回路
JP3314726B2 (ja) * 1998-07-17 2002-08-12 日本電気株式会社 位相シフト回路、それを用いた移相回路、発振回路、及びイメージリジェクションミキサ
US6031739A (en) 1998-08-12 2000-02-29 Lucent Technologies Inc. Two-stage, three-phase split boost converter with reduced total harmonic distortion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559042A (en) 1968-06-07 1971-01-26 Int Standard Electric Corp Polyphase symmetrical network

Also Published As

Publication number Publication date
JP4740408B2 (ja) 2011-08-03
KR20040005821A (ko) 2004-01-16
WO2002023749A1 (en) 2002-03-21
EP1323237B1 (en) 2018-11-14
CN1475050A (zh) 2004-02-11
EP1323237A1 (en) 2003-07-02
JP2004524716A (ja) 2004-08-12
CN100373788C (zh) 2008-03-05
EP1323237A4 (en) 2004-12-22
US6388543B1 (en) 2002-05-14

Similar Documents

Publication Publication Date Title
KR100800235B1 (ko) 진폭 정합을 갖는 8상 45°다위상 필터를 위한 시스템
EP2408118B1 (en) Conversion system
US4524326A (en) Digitally-driven sine/cosine generator and modulator
US6798678B2 (en) Frequency voltage converter
US7911281B2 (en) PLL circuit and radio communication apparatus
WO2004019477A2 (en) Input filter for a.c. motor phase current sensing
CN106610688B (zh) 用于旋转行波振荡器中相位线性度和内插的装置和方法
US8774336B2 (en) Low-power highly-accurate passive multiphase clock generation scheme by using polyphase filters
KR100836950B1 (ko) 고조파 믹서
US7679543B2 (en) Current sampling mixer with harmonic rejection
US10389456B2 (en) Wake up receiver using multiphase peak detector and demodulator
RU2127949C1 (ru) Схема нормализации для предотвращения расходимости нормализующего напряжения в цепи связи, применяемой для режима с разнесением в цифровой системе диапазона сверхвысокой частоты
WO2019058419A1 (ja) 局部発振器
US20060252396A1 (en) Phase generator using polyphase architecture
KR100671093B1 (ko) 복조기 회로
US5510737A (en) Method and apparatus for sampling of electrical signals
US6163582A (en) Differentiator, rectifier, mixer, and low-pass filter circuit
Frey Synchronous filtering
Howson et al. Parametric up-conversion by the use of non-linear resistance and capacitance
Ghoshal et al. Reconfiguration of Three Phase MAF-SRF-PLL as Single Phase PLL
RU2143785C1 (ru) Система передачи и приема сигналов в трехфазной электрической сети
WO2005043744A1 (ja) パルス変調回路
Hartley Transient response of narrow-band networks to narrow-band signals with applications to frequency shift keying
EP0363947A2 (de) Phasenschieber für Taktsignale
JPS60130922A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20030318

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060907

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110113

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120110

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130109

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140108

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150108

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160112

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170117

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180110

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190110

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20210114

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20220310

Termination category: Expiration of duration