KR100800140B1 - Package stack - Google Patents

Package stack Download PDF

Info

Publication number
KR100800140B1
KR100800140B1 KR1020050055719A KR20050055719A KR100800140B1 KR 100800140 B1 KR100800140 B1 KR 100800140B1 KR 1020050055719 A KR1020050055719 A KR 1020050055719A KR 20050055719 A KR20050055719 A KR 20050055719A KR 100800140 B1 KR100800140 B1 KR 100800140B1
Authority
KR
South Korea
Prior art keywords
package
main substrate
sub
substrate
attached
Prior art date
Application number
KR1020050055719A
Other languages
Korean (ko)
Other versions
KR20070000187A (en
KR20060136157A (en
Inventor
정영희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055719A priority Critical patent/KR100800140B1/en
Publication of KR20070000187A publication Critical patent/KR20070000187A/en
Publication of KR20060136157A publication Critical patent/KR20060136157A/en
Application granted granted Critical
Publication of KR100800140B1 publication Critical patent/KR100800140B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts

Abstract

본 발명은 다수의 FBGA 패키지가 버티컬(vertical) 타입으로 적층되는 패키지 스택에 관한 것이다. 이러한 패키지 스택은, 패키지 스택은 하부면에 볼 랜드를 구비하며, 아울러 상부면에 다수의 슬롯이 구비된 메인 기판; 상부면에 다수의 전극 패드를 구비하고, 측면 일단에 회로패턴을 통해 상기 전극 패드와 각각 연결된 다수의 접속 리드를 구비하며, 상기 다수의 접속 리드 상에 접착제를 매개로 부착된 리드 로드(rod)를 포함하는 다수의 서브 기판; 및 상기 메인 기판의 볼 랜드 상에 부착된 솔더 볼;을 구비하며, 상기 다수의 서브 기판 각각은 전극 패드 상에 부착된 FBGA 패키지를 포함하며, 상기 리드 로드를 통하여 상기 메인 기판의 슬롯에 버티컬(vertical) 타입으로 삽입 고정된다.The present invention relates to a package stack in which a plurality of FBGA packages are stacked in a vertical type. The package stack may include a main substrate having ball lands on a lower surface of the package stack and a plurality of slots on the upper surface thereof; A lead rod having a plurality of electrode pads on an upper surface thereof, and a plurality of connecting leads connected to the electrode pads through circuit patterns at one end of the side, and attached to the plurality of connecting leads by an adhesive agent. A plurality of sub substrates including; And a solder ball attached to a ball land of the main substrate, wherein each of the plurality of sub-substrates includes an FBGA package attached to an electrode pad, and includes a vertical (vertical) slot in the main substrate through the lead rod. vertical) and inserted and fixed.

Description

패키지 스택{Package stack}Package stack {Package stack}

도 1은 본 발명의 실시예에 따른 패키지 스택을 도시한 도면.1 illustrates a package stack in accordance with an embodiment of the present invention.

도 2는 기존 양산되는 FBGA 패키지를 도시한 도면.2 is a view showing a conventional mass-produced FBGA package.

도 3은 본 발명에 따른 메인 기판의 구조를 도시한 도면.3 is a view showing a structure of a main substrate according to the present invention.

도 4는 본 발명에 따른 서브 기판의 구조를 도시한 도면.4 is a diagram illustrating a structure of a sub substrate according to the present invention;

도 5는 FBGA 패키지와 서브 기판의 접합 방법을 설명하기 위한 도면.5 is a view for explaining a bonding method of an FBGA package and a sub substrate;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10: 기판 11: 솔더 볼10: Substrate 11: Solder Ball

12: 슬롯 20: 서브 기판12: slot 20: sub board

21: 전극 패드 22: 회로 패턴21: electrode pad 22: circuit pattern

23: 접속 리드 24: 접착제23: connection lead 24: adhesive

24: 리드 로드 30: FBGA 패키지24: Lead Load 30: FBGA Package

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 본 발명은 전술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 다수의 패키지가 버티컬(vertical) 타입으로 적층되는 패키지 스택에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package. More particularly, the present invention has been proposed to solve the above-mentioned conventional problems, and relates to a package stack in which a plurality of packages are stacked in a vertical type.

최근 전기·전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 그 기본으로 하는 바, 이러한 패키지로는 소망하는 용량을 얻는데 한계가 있고, 그에 따라, 대용량 시스템에 적용할 경우에는 용량 부족이라는 문제점이 존재한다.Recently, as the performance of electric and electronic products is advanced, many technologies for mounting a larger number of packages on a limited size substrate have been proposed and researched. By the way, the package is based on the one semiconductor chip is mounted, there is a limit in obtaining the desired capacity in such a package, and therefore, there is a problem that the capacity is insufficient when applied to a large capacity system.

따라서, 용량 부족이라는 문제를 보완하기 위해 스택 패키지(Stack Package)가 제안되었으며, 이러한 적층 패키지는 하나의 패키지에 두 개 이상의 반도체 칩을 탑재시키는 칩 스택 패키지, 또는 제작이 완료된 두 개 이상의 패키지들을 적층시키는 패키지 스택 방식을 통해 제조되고 있다.Therefore, a stack package has been proposed to compensate for the lack of capacity, and such a stack package is a stack stack of two or more semiconductor chips in one package, or a stack of two or more completed packages. It is manufactured through a package stack method.

먼저, 일반적인 상기 칩 스택 패키지는, 회로패턴이 형성된 기판 상에 두개 이상의 반도체 칩을 상하로 적층시키고, 본딩 와이어 또는 범프를 통해 반도체 칩과 기판간을 적기적으로 연결한다. 그리고, 기판의 상부면을 포함한 적층된 반도체 칩을 포함하는 영역은 봉지제로 밀봉됨으로써, 패키지가 완성된다.First, in the general chip stack package, two or more semiconductor chips are stacked up and down on a substrate on which a circuit pattern is formed, and timely connects the semiconductor chip and the substrate through bonding wires or bumps. The region including the stacked semiconductor chips including the upper surface of the substrate is sealed with an encapsulant to complete the package.

다음, 일반적인 상기 패키지 스택은, 개별 공정을 통해 제작된 두개 이상의 패키지가 적층되며, 동일 기능을 하는 각각의 패키지의 리드 프레임이 서로 연결됨으로써, 패키지가 완성된다.Next, in the general package stack, two or more packages manufactured by individual processes are stacked and lead frames of respective packages having the same function are connected to each other, thereby completing the package.

그러나, 이와 같은 종래의 적층 패키지는, 패키지의 적층 또는 반도체 칩을 적층한 패키지를 제조함에 있어, 제조 공정이 매우 까다로우며, 아울러, 생산단가가 비싸 제품의 수율 및 양산성이 저하되는 문제가 있다.However, such a conventional laminated package has a very difficult manufacturing process in manufacturing a package of laminated packages or a semiconductor chip, and at the same time, the production cost is high and the yield and mass productivity of the product are deteriorated. have.

따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 다수의 패키지가 버티컬(vertical) 타입으로 적층되는 패키지 스택을 제공함에 있다. Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems, and an object of the present invention is to provide a package stack in which a plurality of packages are stacked in a vertical type.

상기와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 패키지 스택이 제공되며: 이러한, 패키지 스택은 하부면에 볼 랜드를 구비하며, 아울러 상부면에 다수의 슬롯이 구비된 메인 기판; 상부면에 다수의 전극 패드를 구비하고, 측면 일단에 회로 패턴을 통해 상기 전극 패드와 각각 연결된 다수의 접속 리드를 구비하며, 상기 다수의 접속 리드 상에 접착제를 매개로 부착된 리드 로드(rod)를 포함하는 다수의 서브 기판; 및 상기 메인 기판의 볼 랜드 상에 부착된 솔더 볼;을 구비하며, 상기 다수의 서브 기판 각각은 전극 패드 상에 부착된 FBGA 패키지를 포함하며, 상기 리드 로드를 통하여 상기 메인 기판의 슬롯에 버티컬(vertical) 타입으로 삽입 고정되는 것을 특징으로 한다.In order to achieve the above object, according to an aspect of the present invention, there is provided a package stack: This, the package stack is provided with a ball land on the lower surface, and also provided with a plurality of slots on the upper surface; A lead rod having a plurality of electrode pads on an upper surface, a plurality of connecting leads connected to the electrode pads respectively through a circuit pattern at one end of the side, and attached to the plurality of connecting leads by an adhesive agent. A plurality of sub substrates including; And a solder ball attached to a ball land of the main substrate, wherein each of the plurality of sub-substrates includes an FBGA package attached to an electrode pad, and includes a vertical (vertical) slot in the main substrate through the lead rod. vertical) and is inserted and fixed.

상기 구성에서, 상기 리드 로드는 접속 단자를 구비하며, 상기 접속 단자를 통해 상기 서브 기판의 접속 리드와 메인 기판의 슬롯을 전기적으로 연결한다.In the above configuration, the lead rod has a connection terminal, and electrically connects the connection lead of the sub-substrate and the slot of the main substrate via the connection terminal.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한 다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 패키지 스택을 도시한 도면이다.1 is a diagram illustrating a package stack according to an embodiment of the present invention.

도시한 바와 같이, 본 발명에 따른 패키지 스택은 하부면에 볼 랜드(도시안됨)를 구비하며, 아울러 상부면에 다수의 슬롯(12)이 구비된 메인 기판(10) 상에 다수의 서브 기판(20)이 접착제(도시안됨)를 통해 버티컬(vertical) 타입으로 삽입 고정된 구조를 가진다. 여기서, 각각의 서브 기판(20)에는 도 2에 도시한 바와 같은, 개별 공정을 통해 완성된 FBGA 패키지(30)가 실장되며, 그리고, 메인 기판(10)의 볼 랜드 상에는 솔더 볼(11)이 부착된다.As shown, the package stack according to the present invention includes a plurality of sub-boards on the main board 10 having ball lands (not shown) on the bottom surface and a plurality of slots 12 on the top surface. 20) has a structure inserted and fixed in the vertical (vertical) type through the adhesive (not shown). Here, the FBGA package 30 completed through the individual process, as shown in FIG. 2, is mounted on each sub-substrate 20, and the solder balls 11 are disposed on the ball lands of the main substrate 10. Attached.

이와 같이, 본 발명에 따른 패키지 스택은 개별 공정을 통해 완성된 기존의 FBGA 패키지(30)를 서브 기판(20) 상에 실장하고, FBGA 패키지(30)가 실장된 서브 기판(20)을 메인 기판(10) 상에 버티컬 타입으로 실장함으로써, 실장 밀도를 높일 수 있다.As described above, the package stack according to the present invention mounts the existing FBGA package 30 completed through individual processes on the sub substrate 20, and the sub substrate 20 on which the FBGA package 30 is mounted is the main substrate. By mounting in vertical type on (10), mounting density can be raised.

이하에서는, 도 3 내지 도 5를 참조하여, 본 발명에 따른 패키지 스택의 구성요소를 자세히 살펴보기로 한다. 참고적으로, 도 3은 본 발명에 따른 메인 기판의 구조를 도시한 도면이며, 도 4는 본 발명에 따른 서브 기판의 구조를 도시한 도면이고, 도 5는 FBGA 패키지와 서브 기판의 접합 방법을 설명하기 위한 도면이다.Hereinafter, the components of the package stack according to the present invention will be described in detail with reference to FIGS. 3 to 5. For reference, FIG. 3 is a diagram illustrating a structure of a main substrate according to the present invention, FIG. 4 is a diagram illustrating a structure of a sub substrate according to the present invention, and FIG. 5 is a view illustrating a method of bonding an FBGA package to a sub substrate. It is a figure for demonstrating.

먼저, 도 3을 참조하면, 본 발명에 따른 메인 기판(10)은, 하부면에 솔더 볼(11)이 부착되는 볼 랜드(도시안됨)를 구비하며, 아울러, 상부면에는 하부면에 부착된 솔더 볼과 각각 연결되는 단자(도시안됨)를 구비한 다수의 슬롯(12)이 구비된다.First, referring to FIG. 3, the main substrate 10 according to the present invention includes a ball land (not shown) to which the solder balls 11 are attached to the lower surface, and is attached to the lower surface on the upper surface. A plurality of slots 12 are provided, each having a terminal (not shown) connected to the solder balls.

다음, 도 4를 참조하면, 본 발명에 따른 서브 기판(20)은 기존의 단품 FBGA 패키지(30)의 솔더 볼이 부착될 수 있도록, 상기 솔더 볼과 동일한 수로 형성된 전극 패드(21)를 구비한다. 그리고, 기판의 측면 일단에는 전극 패드(21)와 동일한 수로 형성된 접속 리드(23)가 구비된다. 이 때, 각각 전극 패드(21)와 접속 리드(23)는 기판 상에 형성된 회로 패턴(22)을 통해 상호 연결된다.
덧붙여, 도 5를 참조하면, 접속 리드(23) 상에는 접착제(도시안됨)를 매개로 리드 로드(lead lod:25)가 부착된다. 리드 로드(25)는 접속 리드(23)와 각각 접속되는 접속 단자(도시안됨)를 구비하며, 이 후, 상기 접속 단자를 통해 메인 기판(10)의 슬롯(12)과 전기적으로 연결된다. 따라서, 서브 기판(20) 상에 부착된 FBGA 패키지(30)의 솔더 볼(31)은 서브 기판(20)의 리드 로드(25) 및 메인 기판(10)의 슬롯(12)을 통해 상기 메인 기판(10)의 솔더 볼(11)과 전기적으로 연결된다.Next, referring to FIG. 4, the sub-substrate 20 according to the present invention includes the electrode pads 21 formed in the same number as the solder balls so that the solder balls of the conventional single-piece FBGA package 30 can be attached. . And one end of the side surface of the board | substrate is provided with the connection lead 23 formed in the same number as the electrode pad 21. As shown in FIG. At this time, the electrode pad 21 and the connection lead 23 are connected to each other through the circuit pattern 22 formed on the substrate.
In addition, referring to FIG. 5, a lead rod 25 is attached to the connection lead 23 via an adhesive (not shown). The lead rod 25 has connection terminals (not shown) which are respectively connected to the connection leads 23, and are then electrically connected to the slots 12 of the main substrate 10 through the connection terminals. Accordingly, the solder balls 31 of the FBGA package 30 attached on the sub substrate 20 are transferred through the lead rod 25 of the sub substrate 20 and the slots 12 of the main substrate 10. It is electrically connected with the solder ball 11 of (10).

이상에서 살펴본 바와 같이, 본 발명에 따른 패키지 스택은 단품 FBGA 패키지의 스택을 위해 별도로 패키지의 형태를 변형하지 않고, 기존 양산 형태의 FBGA 패키지를 그대로 실장 가능하다. 아울러, 서브 기판을 이용하여, 단품 FBGA 패키지를 버티컬 타입으로 실장함으로써, 고밀도 실장이 가능하다.As described above, the package stack according to the present invention can be mounted in the existing mass production FBGA package without changing the form of the package separately for the stack of the single-piece FBGA package. In addition, high-density mounting is possible by mounting a single-piece FBGA package in a vertical type using a sub substrate.

더욱이, 스택되는 단품 FBGA 패키지의 솔더 볼이 개수가 변경될 경우, 서브 기판의 전극 패드의 개수를 조절함으로써, 용이하게 대응이 가능하다.In addition, when the number of solder balls of the stacked single piece FBGA package is changed, it is possible to easily cope by adjusting the number of electrode pads of the sub substrate.

본 발명의 상기한 바와 같은 구성에 따라, 기존 양산되는 FBGA 패키지가 그대로 스택됨에 따라, 생산성을 향상 할 수 있으며, 아울러, 버티컬 타입의 실장을 통해 고밀도의 패키지 스택이 가능하다.According to the configuration as described above of the present invention, as the existing mass-produced FBGA package is stacked as it is, the productivity can be improved, and the high-density package stack is possible through the vertical type mounting.

본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the spirit and scope of the invention as set forth in the following claims. It will be readily apparent to those skilled in the art that these various modifications and variations can be made.

Claims (2)

하부면에 볼 랜드를 구비하며, 아울러 상부면에 다수의 슬롯이 구비된 메인 기판;A main substrate having a ball land on a lower surface thereof, and having a plurality of slots on an upper surface thereof; 상부면에 다수의 전극 패드를 구비하고, 측면 일단에 회로 패턴을 통해 상기 전극 패드와 각각 연결된 다수의 접속 리드를 구비하며, 상기 다수의 접속 리드 상에 접착제를 매개로 부착된 리드 로드(rod)를 포함하는 다수의 서브 기판; 및A lead rod having a plurality of electrode pads on an upper surface, a plurality of connecting leads connected to the electrode pads respectively through a circuit pattern at one end of the side, and attached to the plurality of connecting leads by an adhesive agent. A plurality of sub substrates including; And 상기 메인 기판의 볼 랜드 상에 부착된 솔더 볼;을 구비하며,A solder ball attached to a ball land of the main substrate; 상기 다수의 서브 기판 각각은 전극 패드 상에 부착된 FBGA 패키지를 포함하며, 상기 리드 로드를 통하여 상기 메인 기판의 슬롯에 버티컬(vertical) 타입으로 삽입 고정되는 것을 특징으로 하는 패키지 스택.Each of the plurality of sub substrates includes an FBGA package attached on an electrode pad, and is inserted into and fixed in a vertical type to a slot of the main substrate through the lead rod. 제 1 항에 있어서,The method of claim 1, 상기 리드 로드는 접속 단자를 구비하며, 상기 접속 단자를 통해 상기 서브 기판의 접속 리드와 메인 기판의 슬롯을 전기적으로 연결하는 것을 특징으로 하는 패키지 스택.The lead rod has a connection terminal, the package stack, characterized in that for electrically connecting the connection lead of the sub-substrate and the slot of the main substrate through the connection terminal.
KR1020050055719A 2005-06-27 2005-06-27 Package stack KR100800140B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055719A KR100800140B1 (en) 2005-06-27 2005-06-27 Package stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055719A KR100800140B1 (en) 2005-06-27 2005-06-27 Package stack

Publications (3)

Publication Number Publication Date
KR20070000187A KR20070000187A (en) 2007-01-02
KR20060136157A KR20060136157A (en) 2007-01-02
KR100800140B1 true KR100800140B1 (en) 2008-02-01

Family

ID=37868177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055719A KR100800140B1 (en) 2005-06-27 2005-06-27 Package stack

Country Status (1)

Country Link
KR (1) KR100800140B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138948A1 (en) 2016-02-11 2017-08-17 Intel Corporation Equipment process monitoring system with automatic configuration of control limits and alert zones

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112348A (en) 1981-12-25 1983-07-04 Fujitsu Ltd Semiconductor device
JPH06204396A (en) * 1992-12-28 1994-07-22 Rohm Co Ltd Semiconductor device
US5773321A (en) 1992-01-24 1998-06-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit devices having particular terminal geometry and mounting method
US6611058B2 (en) 1998-03-30 2003-08-26 Micron Technology, Inc. Vertical surface mount assembly and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112348A (en) 1981-12-25 1983-07-04 Fujitsu Ltd Semiconductor device
US5773321A (en) 1992-01-24 1998-06-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit devices having particular terminal geometry and mounting method
JPH06204396A (en) * 1992-12-28 1994-07-22 Rohm Co Ltd Semiconductor device
US6611058B2 (en) 1998-03-30 2003-08-26 Micron Technology, Inc. Vertical surface mount assembly and methods

Also Published As

Publication number Publication date
KR20070000187A (en) 2007-01-02

Similar Documents

Publication Publication Date Title
US8283767B1 (en) Dual laminate package structure with embedded elements
KR100753415B1 (en) Stack package
US7435619B2 (en) Method of fabricating a 3-D package stacking system
KR100886100B1 (en) Semiconductor package and method for manufacturing the same
KR101070913B1 (en) Stacked die package
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US5849608A (en) Semiconductor chip package
JP2009506571A (en) MICROELECTRONIC DEVICE HAVING INTERMEDIATE CONTACTS FOR CONNECTING TO INTERPOSER SUBSTRATE AND METHOD OF PACKAGING MICROELECTRONIC DEVICE WITH INTERMEDIATE CONTACTS RELATED TO THE SAME
US20090243069A1 (en) Integrated circuit package system with redistribution
KR20040014156A (en) Semiconductor device
KR20040080955A (en) Method of encapsulating semiconductor device on a print circuit board, and a print circuit board for use in the method
US10032652B2 (en) Semiconductor package having improved package-on-package interconnection
JP2001156251A (en) Semiconductor device
KR100800140B1 (en) Package stack
KR100808582B1 (en) Chip stack package
KR20060136157A (en) Package stack
KR101046392B1 (en) A semiconductor package substrate, a semiconductor package comprising the same, and a stack package using the same
KR20080067891A (en) Multi chip package
KR20090036948A (en) Bga package and method for fabricating of the same
KR20110130017A (en) Multi-chip package and method of manufacturing the same
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
KR101332873B1 (en) Interposer for providing capacitance and lead frame type semiconductor package using the same
KR20020028473A (en) Stack package
KR20070019359A (en) Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same
KR20110107117A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee