KR100799045B1 - 발진 회로 - Google Patents

Abstract

LC 발진기를 이용한 90°의 위상차를 갖는 2개의 발진 신호를 생성하는 발진 회로는, 집적화에 불리하다. 원발진기(20)로서, LC 발진기가 아니라 4단의 보간형 지연 회로(16)로 이루어지는 차동형 링 발진기를 이용한다. 원발진기(20)의 발진 주파수는 f/2로 설정한다. 원발진기(20)의 각 단의 출력으로서, 기준 위상에 대하여 45(k-1)°의 위상차를 갖는 중간 신호 S(k)가 얻어진다. 체배 회로(22)는, 혼합기 MX1, MX2에 의해, S(2)와 S(4)와의 곱 신호를 생성한다. 이 곱 신호는 cos(ft/2)에서 진동하고, 이것에 기초하여 출력 신호 Vout1을 생성한다. 체배 회로(24)는, 혼합기 MX3, MX4에 의해, S(1)과 S(3)와의 곱 신호를 생성한다. 이 곱 신호는 cos(ft/2+π/2)에서 진동하고, 이것에 기초하여 출력 신호 Vout2를 생성한다. 주파수 f 또한 상호 90°의 위상차를 갖는 발진 신호로서, Vout1, Vout2를 출력한다.

원발진기, 체배 회로, 발진 신호, 혼합기

Description

발진 회로{OSCILLATION CIRCUIT}

도 1은 본 발명의 기초가 되는 전압 제어형 발진 회로를 설명하는 모식적인 구성도.

도 2는 실시예에 따른 발진 회로의 개략의 블록도.

도 3은 실시예의 전류 제어형 발진 회로의 구성을 도시하는 회로도.

도 4는 LC 발진기 신호를 2 분주함으로써 상호 90°의 위상차를 갖는 신호를 얻는 방법을 설명하는 모식적인 타이밍도.

<도면의 주요 부분에 대한 부호의 설명>

4, 16 : 보간형 지연 회로

6 : 전류 제어형 발진 회로

8 : PLL

10 : 기준 신호원

12 : LPF

14 : 발진 주파수 제어 회로

20 : 원발진기

22, 24 : 체배 회로

MX1, MX2, MX3, MX4 : 혼합기

SM1, SM2 : 가산기

본 발명은, 90°의 위상차를 가진 2개의 출력 신호를 생성하는 발진 회로에 관한 것이다.

통상적으로, 수신기는 국부 발진기가 생성하는 로컬 신호를 이용하여, 무선 주파수의 수신 신호를 소정의 중간 주파수 f_IF로 다운 컨버트한다. 예를 들면, 주파수 f_A의 방송국 A를 수신할 때, 국부 발진기는 f_A-f_LO = f_IF를 만족하는 주파수 f_LO의 로컬 신호를 생성한다. 여기서, 이 로컬 신호는, f_LO-f_B = f_IF를 만족하는 주파수 f_B의 수신 신호도 중간 주파수 f_IF로 변환한다. 그 때문에, 이 주파수 f_B에 대응하는 위치에 다른 방송국 B의 신호가 존재하면, 방송국 A도 포함하여 방송국 B도 수신된다고 하는 현상이 발생한다. 여기서의 방송국 B의 수신은 이미지 수신이라고 불린다.

또한, 무선 주파수의 수신 신호에 이것과 동일한 주파수의 로컬 신호를 혼합하여, 직접 인간의 가청 영역에 따른 저주파 신호로 변환하는 다이렉트 컨버젼이라는 방식도 존재한다. 이 방식에서는, 중간 주파수를 통하지 않아, 회로 구성이 심플하게 된다.

그런데, 전술한 이미지를 제거하는 이미지 리젝션 믹서를 구성하기 위해서 는, 상호 π/2 래디안[rad], 즉 90°의 위상차를 갖는 로컬 신호가 필요하게 된다. 또한, 다이렉트 컨버젼을, I/Q 콤포지트 신호를 복조하는 믹서를 이용하여 행하는 경우에도, 90°의 위상차를 갖는 로컬 신호가 필요하게 된다.

종래, 통상의 수신기에서 채용되고 있는 하나의 방법은, LC 발진기 신호를 2 분주함으로써 상호 90°의 위상차를 갖는 신호를 얻는다는 것이다. 도 4는, 이 방법을 설명하는 모식적인 타이밍도이다. 2 분주 회로는, LC 발진기 신호에 따른 주파수의 신호 SG에 기초하여, 그 상승에서 반전하는 신호 SG2와, 하강에서 반전하는 신호 SG2'를 생성한다. 이와 같이 하여, 상호 90°의 위상차를 갖는 신호 SG2, SG2'가 얻어진다.

이 방법은, 원하는 주파수의 2배의 주파수를 LC 발진기에서 생성한다. 여기서, 발진기의 발진 주파수를 로컬 신호와 동일하게 한 경우, 강도가 강한 입력 신호에 연동하여 로컬 신호의 주파수가 흔들린 결과, 다이렉트 컨버젼이 곤란하게 된다. 전술한 2배의 주파수를 생성하는 방법은, 이 문제를 발생하지 않는 점에서 다이렉트 컨버젼에 적합하다.

종래의 90° 위상차를 갖는 신호를 얻는 다른 방법은, RC 필터를 이용하여 LC 발진기 신호를 위상 시프트하는 것이다. 이 방법은, RC 필터에 의해 고역 통과 필터(HPF) 및 저역 통과 필터(LPF)를 구성한다. HPF에서는, 컷오프 주파수의 입력 신호에 대하여, 출력 신호의 위상이 45°진행하고, 한편, LPF에서는, 반대로 45°의 지연이 발생한다. 따라서 LC 발진기 신호를 그 주파수에 컷오프 주파수를 설정한 HPF, LPF에 입력함으로써, 양 필터의 출력 신호로서, 상호 90°의 위상차를 가 진 신호가 얻어진다.

전술한 LC 발진기 신호를 2 분주하는 구성은, 다이렉트 컨버젼에 적합할 뿐만 아니라, LC 발진기를 구성하는 컨덴서를 가변 콘덴서 등으로 구성함으로써 발진 주파수를 가변할 수 있기 때문에, 90°위상차의 신호를 광대역에서 얻는 것이 가능하다. 그러나, LC 발진기는 반도체 집적 회로로서 구성하는 데에는 적합하지 않다고 하는 문제점이 있었다. 특히, 텔레비전 등의 광대역에서의 수신을 행하기 위해서는, 복수의 LC 발진기가 필요하게 되어, LSI 칩에의 내장이 곤란하게 된다.

또한, 전술한 RC 필터를 이용하는 구성은, 90° 위상차 신호의 주파수가, RC 필터의 컷오프 주파수의 제한을 받아, 협대역으로 된다고 하는 문제점이 있었다. 또한, 이 구성에서는, LC 발진기의 발진 주파수가 수신 주파수에 일치하기 때문에, 다이렉트 컨버젼에는 부적합하다고 하는 문제도 있었다. 또한, 역시 집적화에 적합하지 않다고 하는 문제도 있었다.

본 발명은 전술한 문제점을 해결하기 위해 이루어진 것으로, 집적화가 용이하고, 또한 다이렉트 컨버젼에도 적합하며, 게다가 90° 위상차의 신호를 광대역에서 얻을 수 있는 발진 회로를 제공하는 것을 목적으로 한다.

본 발명에 따른 발진 회로는, 주파수 f에서 위상이 상호 π/2 래디안만큼 상위한 2개의 제1 출력 신호 및 제2 출력 신호를 생성하는 것이며, 주파수 f/n(n은 2 이상의 정수임)에서 발진하는 링 발진기로서, 발진 루프에 설치한 4n개의 노드로부터 기준 위상에 대하여 (k-1)π/2n 래디안의 위상차를 갖는 4n개의 중간 신호 S(k)(k는 1 ≤ k ≤ 4n 되는 정수임)를 출력하는 원발진기와, n개의 상기 중간 신호 S(k_1j)(j는 1 ≤ j ≤ n 되는 정수이며, 각 k_1j는 1부터 4n까지의 임의의 정수임)의 곱에 따른 제1 혼합 신호를 생성하고, 이 제1 혼합 신호에 기초하여 상기 제1 출력 신호를 생성하는 제1 체배부와, 다음 수학식,

를 만족하는 k_2j에 대응하는 n개의 상기 중간 신호 S(k_2j)의 곱에 따른 제2 혼합 신호를 생성하고, 이 제2 혼합 신호에 기초하여 상기 제2 출력 신호를 생성하는 제2 체배부를 갖는다.

다른 본 발명에 따른 발진 회로에서는, 상기 k_1j가 2n-1 이하의 n개의 홀수이며, 상기 k_2j가 2n 이하의 n개의 짝수이다.

또한 다른 본 발명에 따른 발진 회로에서는, 상기 원발진기가, 2n 단의 차동형 반전 증폭기로 이루어지는 차동형 링 발진기이며, 상기 중간 신호가, 상기 각 차동형 반전 증폭기의 출력 신호이다.

다른 본 발명에 따른 발진 회로에서는, 상기 제1 체배부가, 제(2j-1)단의 상기 차동형 반전 증폭기 각각으로부터의 n개의 차동 출력의 곱에 기초하여 상기 제1 혼합 신호를 생성하고, 상기 제2 체배부가, 제2j단의 상기 차동형 반전 증폭기 각 각으로부터의 n개의 차동 출력의 곱에 기초하여 상기 제2 혼합 신호를 생성한다.

또 다른 본 발명에 따른 발진 회로는, 상기 n이 2인 발진 회로로서, 상기 제1 체배부가, 각각 2개의 입력 단자를 구비한 상호 공통의 회로 구성이며, 제1단 및 제3단의 상기 차동형 반전 증폭기 각각의 상기 차동 출력을 혼합하는 2개의 제1 혼합기와, 상기 2개의 제1 혼합기 각각으로부터 상기 제1 혼합 신호를 입력받아, 이들의 가산 합성에 의해 상기 제1 출력 신호를 생성하여 출력하는 제1 가산기를 갖고, 상기 제2 체배부가, 각각 2개의 입력 단자를 구비한 상호 공통의 회로 구성이며, 제2단 및 제4단의 상기 차동형 반전 증폭기 각각의 상기 차동 출력을 혼합하는 2개의 제2 혼합기와, 상기 2개의 제2 혼합기 각각으로부터 상기 제2 혼합 신호를 입력받아, 이들의 가산 합성에 의해 상기 제2 출력 신호를 생성하여 출력하는 제2 가산기를 갖고, 상기 2개의 제1 혼합기가, 상호 반대의 입력 단자에 각각 상기 제1단 및 상기 제3단의 상기 차동형 반전 증폭기의 상기 차동 출력을 입력받고, 상기 2개의 제2 혼합기가, 상호 반대의 입력 단자에 각각 상기 제2단 및 상기 제4단의 상기 차동형 반전 증폭기의 상기 차동 출력을 입력받는다.

다른 본 발명에 따른 발진 회로는, 상기 제1단 또는 상기 제3단의 상기 차동형 반전 증폭기 중 어느 한 쪽의 상기 차동 출력이, 상기 2개의 제1 혼합기 중 어느 한 쪽에 극성을 반전하여 입력되고, 상기 제2단 또는 상기 제4단의 상기 차동형 반전 증폭기 중 어느 한쪽의 상기 차동 출력이, 상기 2개의 제2 혼합기 중 어느 한 쪽에 극성을 반전하여 입력되고, 상기 2개의 상기 제1 혼합기 중 어느 한쪽의 상기 제1 혼합 신호가, 상기 제1 가산기에 극성을 반전하여 입력되고, 상기 2개의 상기 제2 혼합기 중 어느 한쪽의 상기 제2 혼합 신호가, 상기 제2 가산기에 극성을 반전하여 입력되는 것이다.

[기본적 구성예]

도 1은, 본 발명의 기초로 되는 전압 제어형 발진 회로를 설명하는 모식적인 구성도이다. 이 전압 제어형 발진 회로는, 보간형 지연 회로(4)를 예를 들면 4단 접속한 차동형 링 발진기이다. 보간형 지연 회로(4)는 차동형 반전 증폭기로서, 도 1에 도시한 바와 같이 짝수단으로 링 발진기를 구성하는 경우에는, 보간형 지연 회로(4) 상호간의 접속 중 1 개소에서 전단의 차동 출력과 다음 단의 차동 입력을 위상을 반전시키지 않도록 접속하고, 남은 개소에서 반전하도록 접속한다. 덧붙여서 말하면 도 1의 구성에서는, 제4단의 보간형 지연 회로(4-4)와 제1단의 보간형 지연 회로(4-1) 사이에서 위상을 반전시키지 않도록 접속되어 있다.

보간형 지연 회로(4-1)의 비반전 입력 단자에의 입력 신호의 위상을 기준 위상으로 한 경우의 각 단의 출력 신호의 위상 δ이 도 1에는 도시되어 있다. 구체적으로는, 보간형 지연 회로(4-1)의 비반전 출력 단자(플러스 출력 단자), 반전 출력 단자(마이너스 출력 단자)에서의 위상 δ은 각각 45°, 225°이며, 계속해서, 보간형 지연 회로(4-2)의 플러스 출력 단자, 마이너스 출력 단자에서의 위상 δ은 각각 270°, 90°, 보간형 지연 회로(4-3)의 플러스 출력 단자, 마이너스 출력 단자에서의 위상 δ는 각각 135°, 315°, 보간형 지연 회로(4-4)의 플러스 출력 단자, 마이너스 출력 단자에서의 위상 δ은 각각 0°, 180°로 된다.

이와 같이 보간형 지연 회로(4)의 출력 신호의 위상은, 45°씩 어긋난 8 종 류의 값을 취한다. 따라서, 이들 중 상호 90° 위상이 상이한 것을 로컬 신호로서 취출하여, 수신 회로에 이용하는 것이 생각되어진다. 단, 그 로컬 신호를 이용하여 다이렉트 컨버젼을 행하면, 링 발진기의 발진 주파수와 로컬 신호의 주파수가 일치하고 있기 때문에, 강도가 강한 수신 신호에 연동하여 로컬 신호의 주파수가 흔들리기 쉽다. 그 때문에, 이 1배 발진의 구성은, 다이렉트 컨버젼에는 적합하지 않다.

또한, 이 문제는, 예를 들면, 링 발진기의 발진 주파수를 필요로 하는 로컬 신호의 주파수 f의 2배로 설정하고, 링 발진기에서 생성된 주파수(2f)의 신호를 2 분주하여 로컬 신호를 생성한다고 하는 구성에 의해 회피할 수 있다. 그러나, 높은 주파수에서 안정적으로 발진하는 링 발진기를 구성하는 것이 어렵기 때문에, 필요로 하는 로컬 신호의 주파수가 높은 경우에는, 이 2배 발진의 구성을 이용하는 것이 곤란하다고 하는 문제가 있다.

<실시예>

이하, 본 발명의 실시예에 대하여, 도면에 기초하여 설명한다.

도 2는, 본 발진 회로의 개략의 블록도이다. 이 발진 회로는, 전류 제어형 발진 회로(6), 페이즈 로크 회로(PLL : Phase Locked Loop)(8), 기준 신호원(10), 저역 통과 필터(LPF : Low Pass Filter)(12), 발진 주파수 제어 회로(14)를 포함하여 구성되고, 예를 들면, 수신 회로 등에 의해 로컬 신호로서 이용되는 주파수 f에서 상호 위상이 90° 상이한 출력 신호 Vout1, Vout2를 출력한다.

전류 제어형 발진 회로(6)는, 입력단으로부터 출력단에의 신호의 전달 시간이 발진 주파수 제어 회로(14)가 출력하는 전류에 따라 가변 제어되는 차동형의 보간형 지연 회로(16)를 복수단 접속한 차동형 링 발진기를 포함하고, 본 발진 회로의 출력 신호 Vout1, Vout2를 출력한다.

PLL(8)은, 전류 제어형 발진 회로(6) 내의 링 발진기가 출력하는 발진 신호 Vosc와 기준 신호원(10)이 출력하는 기준 신호와의 위상차에 따른 발진 주파수 제어 전압 Vtune를 생성하여 출력한다. Vtune는 소정의 시상수를 갖는 LPF(12)에서 평활화되어, 발진 주파수 제어 회로(14)에 입력된다.

발진 주파수 제어 회로(14)는 차동 증폭 회로로서, Vtune와 소정의 기준 전압 Vc과의 차에 따라, 2개의 출력 전류 Ia, Ib의 상호의 비율을 변화시킨다. 이들 전류 Ia, Ib는 각각 전류 제어형 발진 회로(6)를 구성하는 보간형 지연 회로(16)에 공급된다.

여기서, 보간형 지연 회로(16)는, 차동 입력 단자와 차동 출력 단자 사이에 상호 병렬로 구성된 고속 패스 및 저속 패스를 갖는다. 예를 들면, 전류 Ib는 보간형 지연 회로(16)의 저속 패스의 차동 증폭 회로의 전류원으로 되고, 한편, 전류 Ia는 보간형 지연 회로(16)의 고속 패스의 차동 증폭 회로의 전류원으로 된다. Vtune가 하강하고 Ia가 증가함에 따라, 보간형 지연 회로(16)에서 병렬 접속된 고속 패스 및 저속 패스 중 고속 패스에서의 신호 전달이 우세하게 되고, 신호 전달 시간이 감소하여, Vosc의 위상 지연을 해소할 수 있다. 한편, Vtune이 상승하고 Ib가 증가함에 따라, 저속 패스에서의 신호 전달이 우세하게 되고, 신호 전달 시간이 증가하여, Vosc의 위상 진행을 해소할 수 있다.

본 발진 회로에서는, 기준 신호원(10)의 주파수는, 목적으로 하는 출력 신호 Vout1, Vout2의 주파수 f의 1/2로 설정되고, 이것에 대응하여, 보간형 지연 회로(16)로 이루어지는 링 발진기의 발진 주파수도 f/2로 제어된다.

도 3은, 전류 제어형 발진 회로(6)의 구성을 도시하는 회로도이다. 전류 제어형 발진 회로(6)는, 발진 주파수 f/2로 제어되는 링 발진기인 원발진기(20)와, 2개의 체배 회로(22, 24)로 이루어진다.

원발진기(20)는 4단의 보간형 지연 회로(16)로 이루어지고, 전술한 도 1의 링 발진기와 마찬가지의 구성이다. 보간형 지연 회로(16)는 차동형이고, 8개의 출력 단자에 대응하여 설치된 출력 노드로부터, 발진 루프에서의 중간 신호 S(k)(k는 1 ≤ k ≤ 8되는 정수)가 취출된다. 여기서, 중간 신호 S(k)는, 기준 위상에 대하여, (k-1)π/4[rad], 즉 45(k-1)°의 위상차를 갖는 신호이다. 이후, 제i단의 보간형 지연 회로(16)의 플러스 출력 단자, 마이너스 출력 단자에 대응하여 설치되는 출력 노드를 각각 N_{i +}, N_{i -}, 이들로부터 취출되는 신호를 V_{i +}, V_{i -}로 나타낸다. 예를 들면, 보간형 지연 회로(16-1)의 비반전 입력 단자에서의 발진 신호의 위상을 기준 위상으로 한 경우, 출력 노드 N_{1 +}, N_{1 -} 각각으로부터 S(2), S(6)이 취출되고, N₂+, N₂- 각각으로부터 S(7), S(3)이 취출되고, N_{3 +}, N_{3 -} 각각으로부터 S(4), S(8)이 취출되고, N_{4 +}, N_{4 -} 각각으로부터 S(1), S(5)가 취출된다.

체배 회로(22)는, 보간형 지연 회로(16-1)의 차동 출력과 보간형 지연 회로(16-3)의 차동 출력과의 곱에 따른 신호를 각각 생성하는 2개의 혼합기 MX1, MX2 와, 이들 MX1, MX2의 출력을 가산 합성하여 Vout1을 출력하는 가산기 SM1로 이루어진다. 한편, 체배 회로(24)는, 보간형 지연 회로(16-2)의 차동 출력과 보간형 지연 회로(16-4)의 차동 출력과의 곱에 따른 신호를 각각 생성하는 2개의 혼합기 MX3, MX4와, 이들 MX3, MX4의 출력을 가산 합성하여 Vout2를 출력하는 가산기 SM2로 이루어진다.

각 혼합기 MX1∼MX4는, 예를 들면, 2개의 차동 입력에 따라 1개의 차동 출력을 생성하는 이중 평형 변조기로서, 구체적으로는 길버트(Gilbert) 혼합기로 구성할 수 있다. 이 혼합기는, 입력 신호를 입력받는 단자(제1 입력 단자)와 스위치 신호를 입력받는 단자(제2 입력 단자)를 갖고, 이들에 입력되는 신호의 곱을 출력한다. 제1 입력 단자와 제2 입력 단자는 회로 구성 상, 비대칭이며, 각각에의 입력 신호에 대한 부하가 상이하다. 그 때문에, 각 체배 회로(22, 24)는 각각 2개의 혼합기를 구비하고, 한 쪽의 혼합기에 대한 2개의 입력과, 다른 쪽의 혼합기에 대한 2개의 입력이 상호 반대로 되도록 중간 신호의 출력 노드와 혼합기의 입력 단자를 접속하고 있다. 이에 의해, 보간형 지연 회로(16)의 각 단에 대한 부하를 균등화하여, 각 단에서의 위상 δ의 변화량의 균등화를 도모하고 있다.

구체적으로는, 체배 회로(22)는, 차동 신호(V₁₊-V_1-)를, MX1의 제1 입력 단자 및 MX2의 제2 입력 단자로 입력받고, 차동 신호(V₃₊-V_3-)를, MX1의 제2 입력 단자 및 MX2의 제1 입력 단자로 입력받는다.

여기서, 2개의 차동 신호(V₁₊-V_1-) 및 (V₃₊-V_3-) 중 어느 한 쪽은, MX1, MX2 중 어느 한 쪽에 극성을 반전하여 입력된다. 예를 들면, 도 3에 도시하는 구성에서는, MX1의 제1 입력 단자와 MX2의 제2 입력 단자에 의해, (V₁₊-V_1-)가 극성이 반대로서 입력된다. 그 때문에, MX1의 출력 신호와 MX2의 출력 신호는, 기본적으로는, 상호 극성이 반전한 관계에 있는 신호로 된다. 이들 2개의 출력 신호는 가산기 SM1의 차동 입력으로 된다. 그 때, 이들 2개의 출력 신호 중 한쪽은 반전하여 입력되고, SM1은, 2(V₁₊-V_1-)(V₃₊-V_3-)에 따른 신호 Vout1을 출력한다. 이 구성에 따르면, 예를 들면, 입력 신호에 상관없이 MX1, MX2의 출력 신호에 생길 수 있는 DC 오프셋 성분이, SM1의 출력에서는 상쇄되어 감소하는 것이 기대된다.

체배 회로(24)의 구성도 기본적으로 체배 회로(22)와 마찬가지이다. 만약을 위해, 구체적으로 설명하면, 체배 회로(24)는, 차동 신호(V₄₊-V_4-)를, MX3의 제1 입력 단자 및 MX4의 제2 입력 단자로 입력받고, 차동 신호(V₂₊-V_2-)를, MX3의 제2 입력 단자 및 -MX4의 제1 입력 단자로 입력받는다. 이 경우, MX3의 제1 입력 단자와 MX4의 제2 입력 단자에 의해, (V₄₊-V_4-)가 극성이 반대로서 입력된다. MX3의 출력 신호와 MX4의 출력 신호는 가산기 SM2의 차동 입력으로 된다. 그 때, 이들 2개의 출력 신호 중 한쪽은 반전하여 입력되고, SM2는, 2(V₂₊-V_2-)(V₄₊-V_4-)에 따른 신호 Vout2를 출력한다.

예를 들면, 시각을 t로 나타내고, S(1)을 sin(ft/2)로 한 경우,

V_{1 +}-V_{1 -} = 2sin(ft/2+π/4)

V_{2 +}-V_{2 -} = 2sin(ft/2+π/2)

V_{3 +}-V_{3 -} = 2sin(ft/2+3π/4)

V_{4 +}-V_{4 -} = 2sin(ft/2)

이다. 삼각함수의 곱의 합 공식을 이용함으로써, SM1의 출력 신호 Vout1 및 SM2의 출력 신호 Vout2는 각각 다음 수학식으로 주어진다.

Vout1 = -2cos(ft/2)

Vout2 = -2cos(ft/2+π/2)

이와 같이, 전류 제어형 발진 회로(6)로부터 본 발진 회로의 출력 신호 Vout1, Vout2로서, 각각 원발진기(20)의 발진 주파수 f/2를 2 체배한 주파수 f를 갖고, 상호 90° 위상이 상위한 신호가 출력된다.

전술한 구성에서는, 원발진기(20)는 4단의 보간형 지연 회로(16)로 이루어지고 f/2에서 발진하는 링 발진기이었지만, 일반적으로 2n단(n은 2 이상의 정수)의 보간형 지연 회로(16)로 이루어지고 f/n에서 발진하는 링 발진기로서도, 각각 주파수 f를 갖고, 또한 상호 90° 위상이 상위한 출력 신호 Vout1, Vout2를 얻을 수 있다. 그 경우, 원발진기(20)에 설치한 출력 노드로부터, 각각 기준 위상에 대하여 (k-1)π/2n[rad]의 위상차를 갖는 4n개의 중간 신호 S(k)를 취출할 수 있다. 이들 중, n개의 S(k_1j)(j는 1 ≤ j ≤ n 되는 정수이며, 각 k_1j는 1부터 4n까지의 임의의 정수)를 취출하고, 혼합기를 이용하여 이들의 곱에 따른 제1 혼합 신호 Vmx1을 생성하고, 한편, 다음 수학식 2

를 만족하는 k_2j에 대응하는 n개의 중간 신호 S(k_2j)를 취출하고, 혼합기를 이용하여 이들의 곱에 따른 제2 혼합 신호 Vmx2를 생성한다. 이들, Vmx1과 Vmx2는, 각각 주파수 f를 갖고, 상호 위상이 90° 상위하는 신호로 되고, 이것을 이용하여, Vout1, Vout2를 얻을 수 있다. 예를 들면, n = 3의 경우, Vmx1은 S(1), S(5), S(9)로부터 생성하고, Vmx2는 S(2), S(6), S(10)로부터 생성할 수 있다. 여기서, 전술한 바와 같이, 원발진기(20)를 구성하는 보간형 지연 회로(16)의 각 단의 부하를 균등화한 구성이 적합하다. 그와 같은 구성의 일례에서는, S(1), S(5), S(9)를 혼합하는 혼합 회로와 마찬가지의 혼합 회로를 설치하여 S(3), S(7), S(11)를 혼합하여 혼합 신호 Vmx1'를 생성하고, S(2), S(6), S(10)를 혼합하는 혼합 회로와 마찬가지의 혼합 회로를 설치하여 S(4), S(8), S(12)를 혼합하여, 혼합 신호 Vmx2'를 생성한다. 정현파에 대하여,

Vmx1' = -Vmx1

Vmx2' = -Vmx2

이므로, 각각 가산기를 이용하여, (Vmx1-Vmx1'), (Vmx2-Vmx2')를 생성하고, 이들을 각각 Vout1, Vout2로 한다. 이 구성에 의해, 12개의 중간 신호 모두에 대하여, 즉, 각 출력 노드에 대하여 혼합 회로가 부하로서 접속되어, 보간형 지연 회로(16) 각 단에서 위상차의 균등화를 도모할 수 있다.

또한, 혼합하는 S(k_1j) 및 S(k_2j)의 선택법은, 수학식 2를 만족하는 한 임의성이 있다. 예를 들면, n = 2에 대한 S(k_1j) 및 S(k_2j)의 1개의 선택법으로서, 도 3에 도시한 구성이 있다. 이 구성에서는, MX1, MX2의 입력 신호는, S(2)인 V_{1 +}과 그 반전 신호로 되는 V_{1 -}와의 차인 (V_{1 +}-V_{1 -}), 및 S(4)인 V_{3 +}와 그 반전 신호로 되는 V_{3 -}와의 차인 (V_{3 +}-V_{3 -})이며, 체배 회로(22)는, 실질적으로, 2n 이하의 n개의 짝수번째의 중간 신호인 S(2) 및 S(4)의 혼합에 기초하여 Vout1을 생성한다. 마찬가지로, 체배 회로(24)는, 실질적으로, 2n-1 이하의 n개의 홀수번째의 중간 신호인 S(1) 및 S(3)의 혼합에 기초하여 Vout2를 생성한다.

n = 2에 대한 S(k_1j) 및 S(k_2j)의 다른 선택법은, MX1에의 2개의 입력 신호를 양쪽 모두 S(2)에 따른 신호로 하고, MX2에의 2개의 입력 신호를 양쪽 모두 S(4)에 따른 신호로 하고, MX3에의 2개의 입력 신호를 양쪽 모두 S(3)에 따른 신호로 하고, MX4에의 2개의 입력 신호를 양쪽 모두 S(1)에 따른 신호로 하는 것이다. 구체적으로 도 3에 도시하는 회로 구성에서는, MX1에의 2개의 차동 입력으로서, S(2)인 V₁₊와 그 반전 신호로 되는 V_{1 -}와의 차를 입력하고, MX2에의 2개의 차동 입력으로서, S(4)인 V_{3 +}와 그 반전 신호로 되는 V_{3 -}와의 차를 입력하고, MX3에의 2개의 차동 입력으로서, S(3)인 V_{2 +}와 그 반전 신호로 되는 V_{2 -}와의 차를 입력하고, MX4에의 2개의 차동 입력으로서, S(1)인 V_{4 +}와 그 반전 신호로 되는 V_{4 -}와의 차를 입력한다.

또한, 전술한 구성은 원발진기(20)가 차동형의 링 발진기로 구성되는 것이었지만, 원발진기(20)는 4n단의 싱글 엔드형의 링 발진기로 구성하여도 된다. 이 경우, 각 단을 구성하는 인버터의 출력 단자에 대응하여 출력 노드가 설치되고, 4n개의 중간 신호 S(k)가 취출된다.

본 발명에 따르면, 원발진기는, 목적으로 하는 출력 주파수 f의 1/n 배의 주파수에서 발진한다. 원발진기를 구성하는 링 발진기의 발진 루프에 설치한 4n개의 노드로부터 n개의 중간 신호를 취출하고, 이들을 혼합함으로써 n 체배 신호인 주파수 f의 혼합 신호가 얻어진다. 각 노드 사이에서 중간 신호는 등간격의 위상 어긋남을 갖고, 혼합하는 중간 신호가 조합하는 방법에 따라, 상호 90° 위상차를 갖는 2개의 출력 신호를 얻을 수 있다. 본 발명에 따르면, 출력 주파수 f와 원발진기의 주파수가 상이하기 때문에, 본 발진 회로의 출력을 로컬 신호로서 이용하는 다이렉트 컨버젼 수신 회로를 구성한 경우, 강도가 강한 입력 신호에 연동하여 로컬 신호의 주파수가 흔들리는 것이 억제된다. 즉, 본 발명에 따른 발진 회로는 다이렉트 컨버젼에 적합하다. 또한, 출력 주파수 f가 높은 경우에도, 링 발진기의 발진 주파수는 그것보다 낮아도 되므로, 링 발진기의 구성이 용이하다. 링 발진기의 발진 주파수를 바꿈으로써 본 발진 회로의 2개의 출력 신호는 90°의 위상차를 유지한 상태에서 발진 주파수 f가 변화한다. 즉, 광대역에서 90° 위상차의 출력 신호를 얻을 수 있다. 또한, 집적화가 어려운 LC 발진기를 이용하지 않고, 집적화가 용이한 링 발진기를 원발진기에 이용함으로써 본 발진 회로는 집적화가 용이하다.

Claims (6)

1. 삭제
2. 주파수 f에서 위상이 상호 π/2 래디안만큼 상위한 2개의 제1 출력 신호 및 제2 출력 신호를 생성하는 발진 회로로서,

   주파수 f/n(n은 2 이상의 정수임)에서 발진하는 링 발진기로서, 발진 루프에 설치한 4n개의 노드로부터 기준 위상에 대하여 (k-1)π/2n 래디안의 위상차를 갖는 4n개의 중간 신호 S(k)(k는 1 ≤ k ≤ 4n 되는 정수임)를 출력하는 원발진기와,

   n개의 상기 중간 신호 S(k_1j)(j는 1 ≤ j ≤ n 되는 정수이며, 각 k_1j는 1부터 4n까지의 임의의 정수임)의 곱에 따른 제1 혼합 신호를 생성하고, 상기 제1 혼합 신호에 기초하여 상기 제1 출력 신호를 생성하는 제1 체배부와,

   다음 수학식,

   

   을 만족하는 k_2j에 대응하는 n개의 상기 중간 신호 S(k_2j)의 곱에 따른 제2 혼합 신호를 생성하고, 상기 제2 혼합 신호에 기초하여 상기 제2 출력 신호를 생성하는 제2 체배부

   를 가지며,

   상기 k_1j는 2n-1 이하의 n개의 홀수이며,

   상기 k_2j는 2n 이하의 n개의 짝수인 것을 특징으로 하는 발진 회로.
3. 주파수 f에서 위상이 상호 π/2 래디안만큼 상위한 2개의 제1 출력 신호 및 제2 출력 신호를 생성하는 발진 회로로서,

   주파수 f/n(n은 2 이상의 정수임)에서 발진하는 링 발진기로서, 발진 루프에 설치한 4n개의 노드로부터 기준 위상에 대하여 (k-1)π/2n 래디안의 위상차를 갖는 4n개의 중간 신호 S(k)(k는 1 ≤ k ≤ 4n 되는 정수임)를 출력하는 원발진기와,

   n개의 상기 중간 신호 S(k_1j)(j는 1 ≤ j ≤ n 되는 정수이며, 각 k_1j는 1부터 4n까지의 임의의 정수임)의 곱에 따른 제1 혼합 신호를 생성하고, 상기 제1 혼합 신호에 기초하여 상기 제1 출력 신호를 생성하는 제1 체배부와,

   다음 수학식,

   

   을 만족하는 k_2j에 대응하는 n개의 상기 중간 신호 S(k_2j)의 곱에 따른 제2 혼합 신호를 생성하고, 상기 제2 혼합 신호에 기초하여 상기 제2 출력 신호를 생성하는 제2 체배부

   를 가지며,

   상기 원발진기는, 2n 단의 차동형 반전 증폭기로 이루어지는 차동형 링 발진기이고,

   상기 중간 신호는, 상기 각 차동형 반전 증폭기의 출력 신호인 것

   을 특징으로 하는 발진 회로.
4. 제3항에 있어서,

   상기 제1 체배부는, 제(2j-1)단의 상기 차동형 반전 증폭기 각각으로부터의 n개의 차동 출력의 곱에 기초하여 상기 제1 혼합 신호를 생성하고,

   상기 제2 체배부는, 제2j 단의 상기 차동형 반전 증폭기 각각으로부터의 n개의 차동 출력의 곱에 기초하여 상기 제2 혼합 신호를 생성하는 것

   을 특징으로 하는 발진 회로.
5. 제4항에 있어서,

   n이 2인 발진 회로에서,

   상기 제1 체배부는,

   각각 2개의 입력 단자를 구비한 상호 공통의 회로 구성이며, 제1단 및 제3단의 상기 차동형 반전 증폭기 각각의 상기 차동 출력을 혼합하는 2개의 제1 혼합기와,

   상기 2개의 제1 혼합기 각각으로부터 상기 제1 혼합 신호를 입력받아, 이들의 가산 합성에 의해 상기 제1 출력 신호를 생성하여 출력하는 제1 가산기

   를 갖고,

   상기 제2 체배부는,

   각각 2개의 입력 단자를 구비한 상호 공통의 회로 구성이며, 제2단 및 제4단의 상기 차동형 반전 증폭기 각각의 상기 차동 출력을 혼합하는 2개의 제2 혼합기와,

   상기 2개의 제2 혼합기 각각으로부터 상기 제2 혼합 신호를 입력받아, 이들의 가산 합성에 의해 상기 제2 출력 신호를 생성하여 출력하는 제2 가산기

   를 갖고,

   상기 2개의 제1 혼합기는, 상호 반대의 입력 단자로 각각 상기 제1단 및 상기 제3단의 상기 차동형 반전 증폭기의 상기 차동 출력을 입력받고,

   상기 2개의 제2 혼합기는, 상호 반대의 입력 단자로 각각 상기 제2단 및 상기 제4단의 상기 차동형 반전 증폭기의 상기 차동 출력을 입력받는 것

   을 특징으로 하는 발진 회로.
6. 제5항에 있어서,

   상기 제1단 또는 상기 제3단의 상기 차동형 반전 증폭기 중 어느 한 쪽의 상기 차동 출력은, 상기 2개의 제1 혼합기 중 어느 한 쪽에 극성을 반전하여 입력되고,

   상기 제2단 또는 상기 제4단의 상기 차동형 반전 증폭기 중 어느 한 쪽의 상기 차동 출력은, 상기 2개의 제2 혼합기 중 어느 한 쪽에 극성을 반전하여 입력되고,

   상기 2개의 상기 제1 혼합기 중 어느 한 쪽의 상기 제1 혼합 신호는, 상기 제1 가산기에 극성을 반전하여 입력되고,

   상기 2개의 상기 제2 혼합기 중 어느 한 쪽의 상기 제2 혼합 신호는, 상기 제2 가산기에 극성을 반전하여 입력되는 것을 특징으로 하는 발진 회로.

Images