KR100796180B1 - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device Download PDF

Info

Publication number
KR100796180B1
KR100796180B1 KR1020060104896A KR20060104896A KR100796180B1 KR 100796180 B1 KR100796180 B1 KR 100796180B1 KR 1020060104896 A KR1020060104896 A KR 1020060104896A KR 20060104896 A KR20060104896 A KR 20060104896A KR 100796180 B1 KR100796180 B1 KR 100796180B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
insulating film
process gas
film
Prior art date
Application number
KR1020060104896A
Other languages
Korean (ko)
Inventor
이창원
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020060104896A priority Critical patent/KR100796180B1/en
Application granted granted Critical
Publication of KR100796180B1 publication Critical patent/KR100796180B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

A method for forming a semiconductor device is provided to prevent damage of an insulating layer in an ashing process by forming a polymer layer on a sidewall of an exposed insulating layer. An insulating layer(125) including a low dielectric material is formed on a substrate(110). A photoresist pattern(150) is formed on the insulating layer. An opening part(151) is formed by etching the insulating layer. The process for etching the insulating layer is performed by using the photoresist pattern as an etch mask. A polymer layer(155) is formed on a sidewall of the opening part by reacting the photoresist pattern with a first process gas selected from a group including CHF3, CH2F2, CH3F, C4F8 and CO. A removal process is performed to remove the photoresist pattern.

Description

반도체 장치의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of forming a semiconductor device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a method of forming a semiconductor device according to the prior art.

도 2 내지 도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.2 to 5 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention.

도 6 내지 도 11은 본 발명의 제2 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.6 to 11 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention.

도 12 내지 도 17은 본 발명의 제3 다른 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.12 to 17 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another third embodiment of the present invention.

본 발명은 반도체 장치의 형성 방법에 관한 것으로, 더욱 상세하게는 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정과 상기 포토레지스트 패턴을 제거하는 공정을 포함하는 반도체 장치의 형성 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor device, and more particularly, to a method of forming a semiconductor device including an etching process using a photoresist pattern as an etching mask and a step of removing the photoresist pattern.

일반적으로, 반도체 장치는 트랜지스터, 저항, 커패시터 및 이들을 전기적으로 연결하는 배선 등의 전기적 장치들과, 상기 전기적 장치들을 구조적으로 지지하 는 동시에 전기적으로 절연시키는 절연막들을 포함한다. 그런데, 반도체 장치가 고집적화됨에 따라, 배선간 간섭(crosstalk) 현상 등이 발생한다. 이러한 배선간 간섭 현상 등은 반도체 장치의 동작특성 및 신뢰성을 저하시킨다. 따라서, 최근에 층간 절연막(ILD:interlayer dielectric) 및/또는 배선간 절연막(IMD:intermetal dielectric)을 낮은 유전 상수를 갖는 저유전막(low-k dielectric)으로 형성하는 기술이 제안되고 있다. Generally, semiconductor devices include electrical devices such as transistors, resistors, capacitors, and wirings that electrically connect them, and insulating films that structurally support and electrically insulate the electrical devices. However, as semiconductor devices are highly integrated, crosstalk between wires and the like occur. Such inter-wire interference phenomenon lowers the operation characteristics and the reliability of the semiconductor device. Therefore, recently, a technique of forming an interlayer dielectric (ILD) and / or an intermetal dielectric (IMD) into a low-k dielectric having a low dielectric constant has been proposed.

도 1은 종래 기술에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도로서, 층간 절연막이 저유전막으로 형성된다.1 is a cross-sectional view for explaining a method of forming a semiconductor device according to the prior art, wherein an interlayer insulating film is formed of a low dielectric film.

도 1을 참조하면, 반도체 기판(10) 상에 절연막(10)과 포토레지스트 패턴(50)이 형성된다. 절연막(10)은 저유전막(low-k dielectric)으로 형성된다. 포토레지스트 패턴(50)을 식각마스크로 사용하는 식각 공정을 수행하여 반도체 기판(10)을 노출시키는 개구부(51)가 형성된다. 이어서, 애싱(ashing) 공정을 수행하여 포토레지스트 패턴(50)이 제거된다. 이때, 저유전막은 기계적 특성이 취약하기 때문에, 상기 애싱 공정에서, 개구부에 의해 노출되는 절연막(25)의 측벽이 손상을 받는다. 이러한 손상은 반도체 장치의 동작 특성 및 신뢰성을 저하시킬 수 있다.Referring to FIG. 1, an insulating film 10 and a photoresist pattern 50 are formed on a semiconductor substrate 10. The insulating film 10 is formed of a low-k dielectric. An opening 51 exposing the semiconductor substrate 10 is formed by performing an etching process using the photoresist pattern 50 as an etching mask. Subsequently, an ashing process is performed to remove the photoresist pattern 50. At this time, since the low dielectric film is weak in mechanical properties, the side wall of the insulating film 25 exposed by the opening is damaged in the ashing process. Such damage can degrade the operating characteristics and reliability of the semiconductor device.

본 발명은 이상에서 언급한 상황을 고려하여 제안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 동작 특성 및 신뢰성이 향상된 고집적 반도체 장치의 형성 방법을 제공하는 것이다.The present invention has been proposed in consideration of the above-mentioned situation, and a technical problem to be achieved by the present invention is to provide a method for forming a highly integrated semiconductor device having improved operation characteristics and reliability.

본 발명의 실시예에 따른 반도체 장치의 형성 방법은: 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막을 식각하여 개구부를 형성하는 단계; CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 포토레지스트 패턴을 반응시켜 상기 개구부 측벽에 폴리머막을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함한다.A method of forming a semiconductor device according to an embodiment of the present invention includes: forming an insulating film on a substrate; Forming a photoresist pattern on the insulating film; Etching the insulating layer using the photoresist pattern as an etching mask to form an opening; Reacting the photoresist pattern with a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO to form a polymer film on sidewalls of the opening; And removing the photoresist pattern.

상기 형성 방법에서, 상기 절연막은 저유전막으로 형성될 수 있다.In the forming method, the insulating film may be formed of a low dielectric film.

상기 형성 방법에서, 상기 폴리머막을 형성하는 단계 및 상기 포토레지스트 패턴을 제거하는 단계는 인 시츄로 수행될 수 있다.In the forming method, forming the polymer film and removing the photoresist pattern may be performed in situ.

상기 형성 방법에서, 상기 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제2 공정가스를 사용하는 애싱 공정을 수행하는 것을 포함할 수 있다. 상기 폴리머막은 상기 제2 공정가스로부터 상기 절연막을 보호할 수 있다.In the forming method, removing the photoresist pattern may include performing an ashing process using a second process gas including O 2 . The polymer film may protect the insulating film from the second process gas.

본 발명의 실시예에 따른 반도체 장치의 형성 방법은: 기판 상에 제1 절연막과 제2 절연막을 차례로 형성하는 단계; 상기 제2 절연막 상에 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 식각마스크로 사용하여 상기 제1 절연막과 상기 제2 절연막을 식각하여 비아홀을 형성하는 단계; 상기 비아홀 측벽에 제1 폴리머막을 형성하는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 제2 절연막 상에 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토 레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식각하여 상기 비아홀과 연결되는 트렌치를 형성하는 단계; 상기 트렌치 측벽에 제2 폴리머막을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.A method of forming a semiconductor device according to an embodiment of the present invention includes: sequentially forming a first insulating film and a second insulating film on a substrate; Forming a first photoresist pattern on the second insulating film; Etching the first insulating film and the second insulating film using the first photoresist pattern as an etching mask to form via holes; Forming a first polymer film on sidewalls of the via holes; Removing the first photoresist pattern; Forming a second photoresist pattern on the second insulating film; Etching the second insulating layer using the second photoresist pattern as an etching mask to form a trench connected to the via hole; Forming a second polymer film on the sidewalls of the trench; And removing the second photoresist pattern.

상기 형성 방법에서, 상기 제1 절연막과 상기 제2 절연막은 저유전막으로 형성될 수 있다.In the forming method, the first insulating film and the second insulating film may be formed of a low dielectric film.

상기 형성 방법에서, 상기 제1 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 제1 포토레지스트 패턴을 반응시키는 것을 포함할 수 있다. 상기 제2 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 상기 제2 포토레지스트 패턴을 반응시키는 것을 포함할 수 있다.In the forming method, the forming of the first polymer layer may include forming a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO and the first photoresist pattern. It may include reacting. Forming the second polymer film includes reacting the second photoresist pattern with a second process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. can do.

상기 형성 방법에서, 상기 제1 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제3 공정가스를 사용하는 제1 애싱 공정을 수행하는 것을 포함할 수 있다. 상기 제2 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제4 공정가스를 사용하는 제2 애싱 공정을 수행하는 것을 포함할 수 있다. 상기 제1 폴리머막은 상기 제3 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호할 수 있다. 상기 제2 폴리머막은 상기 제4 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호할 수 있다.In the forming method, removing the first photoresist pattern may include performing a first ashing process using a third process gas including O 2 . Removing the second photoresist pattern may include performing a second ashing process using a fourth process gas including O 2 . The first polymer film may protect the first insulating film and the second insulating film from the third process gas. The second polymer layer may protect the first insulating layer and the second insulating layer from the fourth process gas.

상기 형성 방법에서, 상기 제1 포토레지스트를 제거한 후 상기 제2 포토레지 스트를 형성하기 전에 상기 비아홀 내에 희생 절연막을 형성하는 단계를 더 포함할 수 있다. 상기 트렌치를 형성하는 단계는 상기 희생 절연막을 상기 트렌치의 저면까지 리세스시키는 것을 포함하고, 상기 제2 포토레지스트 패턴을 제거하는 단계는 상기 리세스된 희생 절연막을 제거하는 것을 포함할 수 있다.The forming method may further include forming a sacrificial insulating layer in the via hole after removing the first photoresist and before forming the second photoresist. The forming of the trench may include recessing the sacrificial insulating layer to the bottom of the trench, and removing the second photoresist pattern may include removing the recessed sacrificial insulating layer.

본 발명의 실시예에 따른 형성 방법은: 기판 상에 제1 절연막과 제2 절연막을 차례로 형성하는 단계; 상기 제2 절연막 상에 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 측벽에 제1 폴리머막을 형성하는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 트렌치 저면의 일부를 노출하는 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식각하여 상기 트렌치와 연결되는 비아홀을 형성하는 단계; 상기 비아홀 측벽에 제2 폴리머막을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.A forming method according to an embodiment of the present invention includes: sequentially forming a first insulating film and a second insulating film on a substrate; Forming a first photoresist pattern on the second insulating film; Etching the second insulating layer using the first photoresist pattern as an etching mask to form a trench; Forming a first polymer film on the sidewalls of the trench; Removing the first photoresist pattern; Forming a second photoresist pattern exposing a portion of the bottom of the trench; Etching the second insulating layer using the second photoresist pattern as an etching mask to form via holes connected to the trenches; Forming a second polymer film on sidewalls of the via holes; And removing the second photoresist pattern.

상기 형성 방법에서, 상기 제1 절연막과 상기 제2 절연막은 저유전막으로 형성될 수 있다.In the forming method, the first insulating film and the second insulating film may be formed of a low dielectric film.

상기 형성 방법에서, 상기 제1 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 제1 포토레지스트 패턴을 반응시키는 것을 포함할 수 있다. 상기 제2 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 상 기 제2 포토레지스트 패턴을 반응시키는 것을 포함할 수 있다.In the forming method, the forming of the first polymer layer may include forming a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO and the first photoresist pattern. It may include reacting. Forming the second polymer film may include reacting the second photoresist pattern with a second process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. It may include.

상기 형성 방법에서, 상기 제1 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제3 공정가스를 사용하는 제1 애싱 공정을 수행하는 것을 포함할 수 있다. 상기 제2 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제4 공정가스를 사용하는 제2 애싱 공정을 수행하는 것을 포함할 수 있다. 상기 제1 폴리머막은 상기 제3 공정가스로부터 상기 제2 절연막을 보호할 수 있다. 상기 제2 폴리머막은 상기 제4 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호할 수 있다. In the forming method, removing the first photoresist pattern may include performing a first ashing process using a third process gas including O 2 . Removing the second photoresist pattern may include performing a second ashing process using a fourth process gas including O 2 . The first polymer layer may protect the second insulating layer from the third process gas. The second polymer layer may protect the first insulating layer and the second insulating layer from the fourth process gas.

이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art.

본 명세서에서 제1, 제2 등의 용어가 다양한 요소들을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위 하여 과장되게 표현될 수 있다.Although terms such as first, second, etc. are used herein to describe various elements, the elements should not be limited by such terms. These terms are only used to distinguish the elements from one another. In addition, when it is mentioned that a film is on another film or substrate, it means that it may be formed directly on another film or substrate or a third film may be interposed therebetween. In the drawings, the thickness or the like of the film or regions may be exaggerated for clarity.

도 2 내지 도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.2 to 5 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention.

도 2를 참조하면, 기판(110) 상에 제1 식각 정지막(120), 절연막(125), 및 제2 식각 정지막(130)이 형성된다. 기판(110)은 도전영역 및/또는 배선 등을 포함할 수 있다. Referring to FIG. 2, a first etch stop layer 120, an insulating layer 125, and a second etch stop layer 130 are formed on the substrate 110. The substrate 110 may include a conductive region and / or a wiring.

제1 식각 정지막(120)은 예컨대, SiN, SiC, 또는 SiCN로 형성될 수 있다. 제1 식각 정지막(120)은 식각 공정에서 노출되는 기판(110)의 배선(미도시) 등이 손상되는 것을 방지할 수 있다. 또, 상기 배선에 포함된 금속물질이 그 상부로 확산되는 것을 방지하는 확산 방지막의 기능을 수행할 수도 있다.The first etch stop layer 120 may be formed of, for example, SiN, SiC, or SiCN. The first etch stop layer 120 may prevent the wiring (not shown) of the substrate 110 exposed in the etching process from being damaged. In addition, the metal material included in the wiring may also function as a diffusion barrier to prevent the diffusion of the metal material thereon.

절연막(125)은 저유전물질 예컨대, 탄소를 포함하는 실리콘산화물(SiOC)로 형성될 수 있다. SiOC는 오가노-실리케이트 글래스(OSG)라고 불리우며, 오가노-실란(organo-silane) 및 오가노-실록산(organo-siloxane)을 사용하는 화학기상증착 공정을 수행하여 형성될 수 있다.The insulating layer 125 may be formed of a low dielectric material such as silicon oxide (SiOC) containing carbon. SiOC is called organo-silicate glass (OSG) and can be formed by performing a chemical vapor deposition process using organo-silane and organo-siloxane.

제2 식각 정지막(130)은 예컨대, SiO2, SiN, SiC, 또는 SiCN로 형성될 수 있다. 제2 식각 정지막(130)은 평탄화 공정에서 하부막인 절연막(125)이 손상되는 것을 방지할 수 있다. 또, 그 상부에 배치되는 배선에 포함된 금속물질이 그 하부로 확산되는 것을 방지하는 확산 방지막의 기능을 수행할 수도 있다.The second etch stop layer 130 may be formed of, for example, SiO 2 , SiN, SiC, or SiCN. The second etch stop layer 130 may prevent the insulating layer 125, which is a lower layer, from being damaged in the planarization process. In addition, it may serve as a diffusion barrier to prevent the metal material contained in the wiring disposed above the diffusion of the metal material.

제2 식각 정지막(130) 상에 포토레지스트 패턴(150)이 형성된다. 예컨대, 포토레지스트 패턴(150)은 기판 전면에 감광성 유기막을 형성한 후 사진 공정을 수행하여 형성될 수 있다.The photoresist pattern 150 is formed on the second etch stop layer 130. For example, the photoresist pattern 150 may be formed by forming a photosensitive organic layer on the entire surface of the substrate and then performing a photo process.

도 3 및 도 4를 참조하면, 포토레지스트 패턴(150)을 식각 마스크로 사용하는 식각 공정을 수행하여 기판(110)을 노출하는 개구부(151)가 형성된다. 3 and 4, an opening 151 exposing the substrate 110 is formed by performing an etching process using the photoresist pattern 150 as an etching mask.

이어서, 개구부(151) 측벽에 폴리머막(155)이 형성된다. 폴리머막(155)은 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 포토레지스트 패턴(150)을 반응시켜 형성될 수 있다.Subsequently, a polymer film 155 is formed on the sidewall of the opening 151. The polymer layer 155 may be formed by reacting the photoresist pattern 150 with a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO.

애싱 공정(ashing process)을 수행하여 포토레지스트 패턴(150)이 제거된다. 상기 애싱 공정은 O2를 포함하는 제2 공정가스를 사용한다. 폴리머막(155)은 상기 애싱 공정이 수행되는 동안 상기 제2 공정가스에 의해 절연막(125)이 손상되는 것을 방지할 수 있다. 즉, 상기 제2 공정가스는 폴리머막(155)때문에 절연막(125)과 반응하지 못하고, 포토레지스트 패턴(150)하고만 반응하며, 이에 의해, 절연막(125)의 손상없이 포토레지스트 패턴(150)이 제거될 수 있다.The ashing process is performed to remove the photoresist pattern 150. The ashing process uses a second process gas containing O 2 . The polymer layer 155 may prevent the insulating layer 125 from being damaged by the second process gas while the ashing process is performed. That is, the second process gas does not react with the insulating film 125 because of the polymer film 155, but only with the photoresist pattern 150, whereby the photoresist pattern 150 is damaged without damaging the insulating film 125. This can be removed.

본 실시예에 따르면, 상기 식각 공정, 상기 폴리머막 형성 공정, 및 상기 애싱 공정은 동일한 공정 챔버 내에서 인 시츄(in-situ)로 수행될 수 있다. 단, 상기 공정들이 진행되면서, 각 공정에 필요한 공정 가스들이 변경되어 상기 공정 챔버 내로 공급된다. 이와 달리, 상기 식각 공정과 상기 애싱 공정은 다른 공정 챔버에서 수행될 수 있다. 이때, 상기 폴리머막 형성 공정과 상기 애싱 공정은 동일한 공정 챔버 내에서 인 시츄로 수행될 수 있다. 즉, 상기 폴리머막 형성 공정 은 상기 애싱 공정을 수행하기 위한 전처리 공정으로서의 기능을 수행한다.According to the present embodiment, the etching process, the polymer film forming process, and the ashing process may be performed in-situ in the same process chamber. However, as the processes proceed, process gases required for each process are changed and supplied into the process chamber. Alternatively, the etching process and the ashing process may be performed in different process chambers. In this case, the polymer film forming process and the ashing process may be performed in situ in the same process chamber. That is, the polymer film forming process performs a function as a pretreatment process for performing the ashing process.

도 5를 참조하면, 세정 공정을 수행하여 폴리머막(155)이 제거되고, 개구부(151) 내에 도전 패턴(170)이 형성된다. 도전 패턴(170)은 기판 전면에 개구부(151)를 채우는 도전막을 형성한 후 제2 식각 정지막(130)의 상부면을 노출하는 평탄화 공정을 수행하여 형성될 수 있다. 제2 식각 정지막(130)은 상기 평탄화 공정에서 절연막(125)의 상부면이 손상되는 것을 방지할 수 있다.Referring to FIG. 5, the polymer layer 155 is removed by a cleaning process, and a conductive pattern 170 is formed in the opening 151. The conductive pattern 170 may be formed by forming a conductive layer filling the opening 151 on the entire surface of the substrate and then performing a planarization process of exposing an upper surface of the second etch stop layer 130. The second etch stop layer 130 may prevent the upper surface of the insulating layer 125 from being damaged in the planarization process.

도 6 내지 도 11은 본 발명의 제2 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.6 to 11 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention.

도 6을 참조하면, 기판(210) 상에 제1 식각 정지막(220), 제1 절연막(225), 제2 식각 정지막(230), 제2 절연막(235), 및 제3 식각 정지막(240)이 형성된다. 기판(210)은 도전영역 및/또는 배선 등을 포함할 수 있다. Referring to FIG. 6, the first etch stop layer 220, the first insulating layer 225, the second etch stop layer 230, the second insulating layer 235, and the third etch stop layer may be disposed on the substrate 210. 240 is formed. The substrate 210 may include a conductive region and / or a wiring.

제1, 제2 및 제3 식각 정지막(220,230,240)은 예컨대, SiO2, SiN, SiC, 또는 SiCN로 형성될 수 있다. 제1, 제2 및 제3 식각 정지막(220,230,240)은 식각 공정 또는 평탄화 공정에서 그 하부막이 손상되는 것을 방지할 수 있다. 또, 그 상부 또는 하부에 배치되는 배선에 포함된 금속물질이 그 상부 또는 하부로 확산되는 것을 방지하는 확산 방지막의 기능을 수행할 수도 있다. 제1 및 제2 절연막(225,235)은 저유전물질 예컨대, 탄소를 포함하는 실리콘산화물(SiOC)로 형성될 수 있다.The first, second and third etch stop layers 220, 230, and 240 may be formed of, for example, SiO 2 , SiN, SiC, or SiCN. The first, second and third etch stop layers 220, 230, and 240 may prevent the lower layer from being damaged in the etching process or the planarization process. In addition, it may also function as a diffusion barrier to prevent the metal material contained in the wiring disposed above or below the diffusion of the metal material. The first and second insulating layers 225 and 235 may be formed of a low dielectric material such as silicon oxide (SiOC) containing carbon.

제3 식각 정지막(240) 상에 제1 포토레지스트 패턴(250)이 형성된다. 제1 포토레지스트 패턴(250)은 예컨대, 감광성 유기막으로 형성될 수 있다.The first photoresist pattern 250 is formed on the third etch stop layer 240. The first photoresist pattern 250 may be formed of, for example, a photosensitive organic layer.

도 7 및 도 8을 참조하면, 제1 포토레지스트 패턴(250)을 식각 마스크로 사용하는 식각 공정을 수행하여 기판(210)을 노출하는 비아홀(251)이 형성된다. 7 and 8, a via hole 251 exposing the substrate 210 is formed by performing an etching process using the first photoresist pattern 250 as an etching mask.

이어서, 비아홀(251) 측벽에 제1 폴리머막(255)이 형성된다. 제1 폴리머막(255)은 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 제1 포토레지스트 패턴(250)을 반응시켜 형성될 수 있다.Subsequently, a first polymer film 255 is formed on the sidewall of the via hole 251. The first polymer film 255 is formed by reacting the first photoresist pattern 250 with a first process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. Can be.

애싱 공정(ashing process)을 수행하여 제1 포토레지스트 패턴(250)이 제거된다. 상기 애싱 공정은 O2를 포함하는 제3 공정가스를 사용한다. 제1 폴리머막(255)은 상기 애싱 공정이 수행되는 동안 상기 제3 공정가스에 의해 제1 및 제2 절연막(225,235)이 손상되는 것을 방지할 수 있다. 즉, 상기 제3 공정가스는 제1 폴리머막(255)때문에 제1 및 제2 절연막(225,235)과 반응하지 못하고, 제1 포토레지스트 패턴(250)하고만 반응하며, 이에 의해, 제1 및 제2 절연막(225,235)의 손상없이 제1 포토레지스트 패턴(250)이 제거될 수 있다.The ashing process is performed to remove the first photoresist pattern 250. The ashing process uses a third process gas containing O 2 . The first polymer layer 255 may prevent the first and second insulating layers 225 and 235 from being damaged by the third process gas while the ashing process is performed. That is, the third process gas does not react with the first and second insulating layers 225 and 235 because of the first polymer layer 255, and reacts only with the first photoresist pattern 250. The first photoresist pattern 250 may be removed without damaging the second insulating layers 225 and 235.

이어서, 기판 전면에 비아홀(251)을 채우는 희생 절연막(257)이 형성된다. 희생 절연막(260)은 예컨대, 산소와 반응성이 큰 유기막으로 형성될 수 있다. 희생 절연막(257) 상에 제2 포토레지스트 패턴(260)이 형성된다. 제2 포토레지스트 패턴(260)은 예컨대, 감광성 유기막으로 형성될 수 있다. Subsequently, a sacrificial insulating layer 257 is formed in the entire surface of the substrate to fill the via hole 251. The sacrificial insulating layer 260 may be formed of, for example, an organic layer having high reactivity with oxygen. The second photoresist pattern 260 is formed on the sacrificial insulating layer 257. The second photoresist pattern 260 may be formed of, for example, a photosensitive organic layer.

도 9 및 도 10을 참조하면, 제2 포토레지스트 패턴(260)을 식각 마스크로 사용하는 식각 공정을 수행하여 제2 식각 정지막(230)을 노출하는 트렌치(261)가 형성된다. 이때, 비아홀(251) 내의 희생 절연막(257)은 그 상부면이 트렌치(261)의 저면과 같은 높이를 갖도록 리세스된다. 9 and 10, a trench 261 exposing the second etch stop layer 230 is formed by performing an etching process using the second photoresist pattern 260 as an etching mask. At this time, the sacrificial insulating layer 257 in the via hole 251 is recessed so that the upper surface thereof has the same height as the bottom surface of the trench 261.

이어서, 트렌치(261) 측벽에 제2 폴리머막(265)이 형성된다. 제2 폴리머막(265)은 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 제2 포토레지스트 패턴(260)을 반응시켜 형성될 수 있다.Next, a second polymer film 265 is formed on the sidewalls of the trench 261. The second polymer film 265 is formed by reacting the second process gas selected from the group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO with the second photoresist pattern 260. Can be.

애싱 공정(ashing process)을 수행하여 제2 포토레지스트 패턴(260)이 제거된다. 이때, 희생 절연막(257)도 함께 제거될 수 있다. 이에 의해, 트렌치(261) 저면에 기판(210)을 노출하는 비아홀(251)인 연결된다. 상기 애싱 공정은 O2를 포함하는 제4 공정가스를 사용한다. 제1 및 제2 폴리머막(255,265)은 상기 애싱 공정이 수행되는 동안 상기 제4 공정가스에 의해 제1 및 제2 절연막(225,235)이 손상되는 것을 방지할 수 있다. 즉, 상기 제4 공정가스는 제1 및 제2 폴리머막(255,265)때문에 제1 및 제2 절연막(225,235)과 반응하지 못하고, 제2 포토레지스트 패턴(260)하고만 반응하며, 이에 의해, 제1 및 제2 절연막(225,235)의 손상없이 제2 포토레지스트 패턴(260)이 제거될 수 있다.The second photoresist pattern 260 is removed by an ashing process. In this case, the sacrificial insulating layer 257 may also be removed. As a result, the via hole 251 exposing the substrate 210 is connected to the bottom surface of the trench 261. The ashing process uses a fourth process gas containing O 2 . The first and second polymer layers 255 and 265 may prevent the first and second insulating layers 225 and 235 from being damaged by the fourth process gas while the ashing process is performed. That is, the fourth process gas does not react with the first and second insulating layers 225 and 235 because of the first and second polymer films 255 and 265, and reacts only with the second photoresist pattern 260. The second photoresist pattern 260 may be removed without damaging the first and second insulating layers 225 and 235.

본 실시예에 따르면, 상기 식각 공정들, 상기 제1 및 제2 폴리머막 형성 공정, 및 상기 애싱 공정들은 동일한 공정 챔버 내에서 인 시츄(in-situ)로 수행될 수 있다. 이와 달리, 상기 식각 공정과 상기 애싱 공정은 다른 공정 챔버에서 수행될 수 있지만, 상기 폴리머막 형성 공정과 상기 애싱 공정은 동일한 공정 챔버 내에서 인 시츄로 수행될 수 있다.According to the present embodiment, the etching processes, the first and second polymer film forming processes, and the ashing processes may be performed in-situ in the same process chamber. Alternatively, the etching process and the ashing process may be performed in different process chambers, but the polymer film forming process and the ashing process may be performed in situ within the same process chamber.

도 11을 참조하면, 세정 공정을 수행하여 제1 및 제2 폴리머막(255,265)이 제거되고, 비아홀(251)과 트렌치(261) 내에 각각 도전 플러그(270)와 도전 배선(275)이 형성된다. 도전 플러그(270) 및 도전 배선(275)은 기판 전면에 비아홀(251) 및 트렌치(261)를 채우는 도전막을 형성한 후 제3 식각 정지막(240)의 상부면을 노출하는 평탄화 공정을 수행하여 형성될 수 있다. 제3 식각 정지막(240)은 상기 평탄화 공정에서 제2 절연막(235)의 상부면이 손상되는 것을 방지할 수 있다.Referring to FIG. 11, the cleaning process is performed to remove the first and second polymer layers 255 and 265, and the conductive plugs 270 and the conductive lines 275 are formed in the via holes 251 and the trench 261, respectively. . The conductive plug 270 and the conductive wire 275 form a conductive film filling the via hole 251 and the trench 261 on the entire surface of the substrate, and then perform a planarization process exposing the top surface of the third etch stop layer 240. Can be formed. The third etch stop layer 240 may prevent the top surface of the second insulating layer 235 from being damaged in the planarization process.

도 12 내지 도 17은 본 발명의 제3 다른 실시예에 따른 반도체 장치의 형성 방법을 설명하기 위한 단면도들이다.12 to 17 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with another third embodiment of the present invention.

도 12를 참조하면, 기판(310) 상에 제1 식각 정지막(320), 제1 절연막(325), 제2 식각 정지막(330), 제2 절연막(335), 및 제3 식각 정지막(340)이 형성된다. 기판(310)은 도전영역 및/또는 배선 등을 포함할 수 있다. 12, a first etch stop layer 320, a first insulating layer 325, a second etch stop layer 330, a second insulating layer 335, and a third etch stop layer on the substrate 310. 340 is formed. The substrate 310 may include a conductive region and / or a wiring.

제1, 제2 및 제3 식각 정지막(320,330,340)은 예컨대, SiO2, SiN, SiC, 또는 SiCN로 형성될 수 있다. 제1, 제2 및 제3 식각 정지막(320,330,340)은 식각 공정 또는 평탄화 공정에서 그 하부막이 손상되는 것을 방지할 수 있다. 또, 그 상부 또는 하부에 배치되는 배선에 포함된 금속물질이 그 상부 또는 하부로 확산되는 것을 방지하는 확산 방지막의 기능을 수행할 수도 있다. 제1 및 제2 절연막(325,335)은 저유전물질 예컨대, 탄소를 포함하는 실리콘산화물(SiOC)로 형성될 수 있다.The first, second and third etch stop layers 320, 330, and 340 may be formed of, for example, SiO 2 , SiN, SiC, or SiCN. The first, second, and third etch stop layers 320, 330, and 340 may prevent the lower layer from being damaged during the etching process or the planarization process. In addition, it may also function as a diffusion barrier to prevent the metal material contained in the wiring disposed above or below the diffusion of the metal material. The first and second insulating layers 325 and 335 may be formed of silicon oxide (SiOC) containing low dielectric material, for example, carbon.

제3 식각 정지막(330) 상에 제1 포토레지스트 패턴(350)이 형성된다. 제1 포토레지스트 패턴(350)은 예컨대, 감광성 유기막으로 형성될 수 있다.The first photoresist pattern 350 is formed on the third etch stop layer 330. The first photoresist pattern 350 may be formed of, for example, a photosensitive organic layer.

도 13 및 도 14를 참조하면, 제1 포토레지스트 패턴(350)을 식각 마스크로 사용하는 식각 공정을 수행하여 제2 식각 정지막(330)을 노출하는 트렌치(351)가 형성된다. Referring to FIGS. 13 and 14, a trench 351 exposing the second etch stop layer 330 is formed by performing an etching process using the first photoresist pattern 350 as an etching mask.

이어서, 트렌치(351) 측벽에 제1 폴리머막(355)이 형성된다. 제1 폴리머막(355)은 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 제1 포토레지스트 패턴(350)을 반응시켜 형성될 수 있다.Subsequently, a first polymer film 355 is formed on the sidewalls of the trench 351. The first polymer film 355 is formed by reacting a first photoresist pattern 350 with a first process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. Can be.

애싱 공정(ashing process)을 수행하여 제1 포토레지스트 패턴(350)이 제거된다. 상기 애싱 공정은 O2를 포함하는 제3 공정가스를 사용한다. 제1 폴리머막(355)은 상기 애싱 공정이 수행되는 동안 상기 제3 공정가스에 의해 제2 절연막(335)이 손상되는 것을 방지할 수 있다. 즉, 상기 제3 공정가스는 제1 폴리머막(355)때문에 제2 절연막(235)과 반응하지 못하고, 제1 포토레지스트 패턴(350)하고만 반응하며, 이에 의해, 제2 절연막(335)의 손상없이 제1 포토레지스트 패턴(350)이 제거될 수 있다.An ashing process is performed to remove the first photoresist pattern 350. The ashing process uses a third process gas containing O 2 . The first polymer layer 355 may prevent the second insulating layer 335 from being damaged by the third process gas while the ashing process is performed. That is, the third process gas does not react with the second insulating film 235 because of the first polymer film 355, but only with the first photoresist pattern 350, whereby the second insulating film 335 The first photoresist pattern 350 may be removed without damage.

이어서, 기판(310) 상에 트렌치(351)의 저면의 일부를 노출하는 제2 포토레지스트 패턴(260)이 형성된다. 제2 포토레지스트 패턴(260)은 예컨대, 감광성 유기막으로 형성될 수 있다. Next, a second photoresist pattern 260 is formed on the substrate 310 to expose a portion of the bottom surface of the trench 351. The second photoresist pattern 260 may be formed of, for example, a photosensitive organic layer.

도 15 및 도 16을 참조하면, 제2 포토레지스트 패턴(260)을 식각 마스크로 사용하는 식각 공정을 수행하여 기판(310)을 노출하고, 트렌치(351) 저면에 연결되는 비아홀(361)이 형성된다. Referring to FIGS. 15 and 16, an etching process using the second photoresist pattern 260 as an etching mask is performed to expose the substrate 310 and to form a via hole 361 connected to the bottom of the trench 351. do.

이어서, 비아홀(361) 측벽에 제2 폴리머막(365)이 형성된다. 제2 폴리머막(365)은 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 제2 포토레지스트 패턴(360)을 반응시켜 형성될 수 있다.Next, a second polymer film 365 is formed on the sidewalls of the via hole 361. The second polymer film 365 is formed by reacting the second process gas selected from the group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO with the second photoresist pattern 360. Can be.

애싱 공정(ashing process)을 수행하여 제2 포토레지스트 패턴(360)이 제거된다. 상기 애싱 공정은 O2를 포함하는 제4 공정가스를 사용한다. 제1 및 제2 폴리머막(355,365)은 상기 애싱 공정이 수행되는 동안 상기 제4 공정가스에 의해 제1 및 제2 절연막(325,335)이 손상되는 것을 방지할 수 있다. 즉, 상기 제4 공정가스는 제1 및 제2 폴리머막(355,365)때문에 제1 및 제2 절연막(325,335)과 반응하지 못하고, 제2 포토레지스트 패턴(360)하고만 반응하며, 이에 의해, 제1 및 제2 절연막(325,335)의 손상없이 제2 포토레지스트 패턴(360)이 제거될 수 있다.The second photoresist pattern 360 is removed by an ashing process. The ashing process uses a fourth process gas containing O 2 . The first and second polymer layers 355 and 365 may prevent the first and second insulating layers 325 and 335 from being damaged by the fourth process gas during the ashing process. That is, the fourth process gas does not react with the first and second insulating layers 325 and 335 because of the first and second polymer layers 355 and 365, and reacts only with the second photoresist pattern 360. The second photoresist pattern 360 may be removed without damaging the first and second insulating layers 325 and 335.

본 실시예에 따르면, 상기 식각 공정들, 상기 제1 및 제2 폴리머막 형성 공정, 및 상기 애싱 공정들은 동일한 공정 챔버 내에서 인 시츄(in-situ)로 수행될 수 있다. 이와 달리, 상기 식각 공정과 상기 애싱 공정은 다른 공정 챔버에서 수행될 수 있지만, 상기 폴리머막 형성 공정과 상기 애싱 공정은 동일한 공정 챔버 내에서 인 시츄로 수행될 수 있다.According to the present embodiment, the etching processes, the first and second polymer film forming processes, and the ashing processes may be performed in-situ in the same process chamber. Alternatively, the etching process and the ashing process may be performed in different process chambers, but the polymer film forming process and the ashing process may be performed in situ within the same process chamber.

도 17을 참조하면, 세정 공정을 수행하여 제1 및 제2 폴리머막(355,365)이 제거되고, 비아홀(351)과 트렌치(361) 내에 각각 도전 플러그(370)와 도전 배 선(375)이 형성된다. 도전 플러그(370) 및 도전 배선(375)은 기판 전면에 비아홀(351) 및 트렌치(361)를 채우는 도전막을 형성한 후 제3 식각 정지막(340)의 상부면을 노출하는 평탄화 공정을 수행하여 형성될 수 있다. 제3 식각 정지막(340)은 상기 평탄화 공정에서 제2 절연막(335)의 상부면이 손상되는 것을 방지할 수 있다.Referring to FIG. 17, the first and second polymer layers 355 and 365 are removed by performing a cleaning process, and conductive plugs 370 and conductive wires 375 are formed in the via holes 351 and the trench 361, respectively. do. The conductive plug 370 and the conductive wiring 375 are formed on the entire surface of the substrate to form a conductive film filling the via hole 351 and the trench 361, and then perform a planarization process exposing the top surface of the third etch stop layer 340. Can be formed. The third etch stop layer 340 may prevent the top surface of the second insulating layer 335 from being damaged in the planarization process.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예들에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.On the other hand, in the detailed description of the present invention has been described with respect to specific embodiments, various modifications are possible without departing from the scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined not only by the claims below but also by the equivalents of the claims of the present invention.

본 발명의 실시예들에 따르면, 식각되어 노출된 절연막 측벽에 형성된 폴리머막은 포토레지스트 패턴을 제거하는 애싱 공정에서 절연막이 손상되는 것을 방지할 수 있다. 따라서, 절연막이 손상이 없는 저유전막으로 형성될 수 있다. 이에 의해, 배선간 간섭 현상 등이 방지될 수 있고, 반도체 장치의 동작특성 및 신뢰성이 향상될 수 있다. According to embodiments of the present invention, the polymer film formed on the etched and exposed insulating film sidewalls may prevent the insulating film from being damaged in the ashing process of removing the photoresist pattern. Therefore, the insulating film can be formed into a low dielectric film without damage. As a result, interference between wires and the like can be prevented, and operation characteristics and reliability of the semiconductor device can be improved.

Claims (13)

삭제delete 기판 상에 저유전물질을 포함하는 절연막을 형성하는 단계;Forming an insulating film including a low dielectric material on the substrate; 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the insulating film; 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막을 식각하여 개구부를 형성하는 단계;Etching the insulating layer using the photoresist pattern as an etching mask to form an opening; CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 포토레지스트 패턴을 반응시켜 상기 개구부 측벽에 폴리머막을 형성하는 단계; 및Reacting the photoresist pattern with a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO to form a polymer film on sidewalls of the opening; And 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 장치의 형성 방법.Removing the photoresist pattern. 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the insulating film; 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막을 식각하여 개구부를 형성하는 단계;Etching the insulating layer using the photoresist pattern as an etching mask to form an opening; CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 포토레지스트 패턴을 반응시켜 상기 개구부 측벽에 폴리머막을 형성하는 단계; 및Reacting the photoresist pattern with a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO to form a polymer film on sidewalls of the opening; And 상기 포토레지스트 패턴을 제거하는 단계를 포함하되,Removing the photoresist pattern; 상기 폴리머막을 형성하는 단계 및 상기 포토레지스트 패턴을 제거하는 단계는 인 시츄로 수행되는 반도체 장치의 형성 방법.And forming the polymer film and removing the photoresist pattern are performed in situ. 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the insulating film; 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막을 식각하여 개구부를 형성하는 단계;Etching the insulating layer using the photoresist pattern as an etching mask to form an opening; CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 포토레지스트 패턴을 반응시켜 상기 개구부 측벽에 폴리머막을 형성하는 단계; 및Reacting the photoresist pattern with a first process gas selected from a group including CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO to form a polymer film on sidewalls of the opening; And O2를 포함하는 제2 공정가스를 사용하는 애싱 공정을 수행하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하되,Performing an ashing process using a second process gas including O 2 to remove the photoresist pattern; 상기 폴리머막은 상기 제2 공정가스로부터 상기 절연막을 보호하는 반도체 장치의 형성 방법.And the polymer film protects the insulating film from the second process gas. 기판 상에 제1 절연막과 제2 절연막을 차례로 형성하는 단계;Sequentially forming a first insulating film and a second insulating film on the substrate; 상기 제2 절연막 상에 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the second insulating film; 상기 제1 포토레지스트 패턴을 식각마스크로 사용하여 상기 제1 절연막과 상기 제2 절연막을 식각하여 비아홀을 형성하는 단계;Etching the first insulating film and the second insulating film using the first photoresist pattern as an etching mask to form via holes; 상기 비아홀 측벽에 제1 폴리머막을 형성하는 단계;Forming a first polymer film on sidewalls of the via holes; 상기 제1 포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 상기 제2 절연막 상에 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern on the second insulating film; 상기 제2 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식각하여 상기 비아홀과 연결되는 트렌치를 형성하는 단계;Etching the second insulating layer using the second photoresist pattern as an etching mask to form a trench connected to the via hole; 상기 트렌치 측벽에 제2 폴리머막을 형성하는 단계; 및Forming a second polymer film on the sidewalls of the trench; And 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 장치의 형성 방법.And removing the second photoresist pattern. 제 5 항에 있어서,The method of claim 5, 상기 제1 절연막과 상기 제2 절연막은 저유전막으로 형성되는 반도체 장치의 형성 방법.And the first insulating film and the second insulating film are formed of a low dielectric film. 제 5 항에 있어서,The method of claim 5, 상기 제1 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 제1 포토레지스트 패턴을 반응시키는 것을 포함하고,Forming the first polymer film includes reacting the first photoresist pattern with a first process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. and, 상기 제2 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 상기 제2 포토레지스트 패턴을 반응시키는 것을 포함하는 반도체 장치의 형성 방법.Forming the second polymer film includes reacting the second photoresist pattern with a second process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. A method of forming a semiconductor device. 제 5 항에 있어서,The method of claim 5, 상기 제1 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제3 공정가스를 사용하는 제1 애싱 공정을 수행하는 것을 포함하고,Removing the first photoresist pattern includes performing a first ashing process using a third process gas including O 2 , 상기 제2 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제4 공정가스를 사용하는 제2 애싱 공정을 수행하는 것을 포함하며,Removing the second photoresist pattern includes performing a second ashing process using a fourth process gas including O 2 , 상기 제1 폴리머막은 상기 제3 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호하고,The first polymer film protects the first insulating film and the second insulating film from the third process gas, 상기 제2 폴리머막은 상기 제4 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호하는 반도체 장치의 형성 방법. And the second polymer film protects the first insulating film and the second insulating film from the fourth process gas. 제 5 항에 있어서,The method of claim 5, 상기 제1 포토레지스트를 제거한 후 상기 제2 포토레지스트를 형성하기 전에 상기 비아홀 내에 희생 절연막을 형성하는 단계를 더 포함하며,Forming a sacrificial insulating film in the via hole after removing the first photoresist and before forming the second photoresist; 상기 트렌치를 형성하는 단계는 상기 희생 절연막을 상기 트렌치의 저면까지 리세스시키는 것을 포함하고,Forming the trench comprises recessing the sacrificial insulating film to the bottom of the trench, 상기 제2 포토레지스트 패턴을 제거하는 단계는 상기 리세스된 희생 절연막을 제거하는 것을 포함하는 상기 반도체 장치의 형성 방법.And removing the second photoresist pattern comprises removing the recessed sacrificial insulating film. 기판 상에 제1 절연막과 제2 절연막을 차례로 형성하는 단계;Sequentially forming a first insulating film and a second insulating film on the substrate; 상기 제2 절연막 상에 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the second insulating film; 상기 제1 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식각하여 트렌치를 형성하는 단계;Etching the second insulating layer using the first photoresist pattern as an etching mask to form a trench; 상기 트렌치 측벽에 제1 폴리머막을 형성하는 단계;Forming a first polymer film on the sidewalls of the trench; 상기 제1 포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 상기 트렌치 저면의 일부를 노출하는 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern exposing a portion of the bottom of the trench; 상기 제2 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 절연막을 식 각하여 상기 트렌치와 연결되는 비아홀을 형성하는 단계;Forming a via hole connected to the trench by etching the second insulating layer using the second photoresist pattern as an etching mask; 상기 비아홀 측벽에 제2 폴리머막을 형성하는 단계; 및Forming a second polymer film on sidewalls of the via holes; And 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 장치의 형성 방법.And removing the second photoresist pattern. 제 10 항에 있어서,The method of claim 10, 상기 제1 절연막과 상기 제2 절연막은 저유전막으로 형성되는 반도체 장치의 형성 방법.And the first insulating film and the second insulating film are formed of a low dielectric film. 제 10 항에 있어서,The method of claim 10, 상기 제1 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제1 공정가스와 상기 제1 포토레지스트 패턴을 반응시키는 것을 포함하고,Forming the first polymer film includes reacting the first photoresist pattern with a first process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. and, 상기 제2 폴리머막을 형성하는 단계는 CHF3, CH2F2, CH3F, C4F8, 및 CO를 포함하는 그룹에서 선택된 제2 공정가스와 상기 제2 포토레지스트 패턴을 반응시키는 것을 포함하는 반도체 장치의 형성 방법.Forming the second polymer film includes reacting the second photoresist pattern with a second process gas selected from the group consisting of CHF 3 , CH 2 F 2 , CH 3 F, C 4 F 8 , and CO. A method of forming a semiconductor device. 제 10 항에 있어서,The method of claim 10, 상기 제1 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제3 공정가스 를 사용하는 제1 애싱 공정을 수행하는 것을 포함하고,Removing the first photoresist pattern includes performing a first ashing process using a third process gas including O 2 , 상기 제2 포토레지스트 패턴을 제거하는 단계는 O2를 포함하는 제4 공정가스를 사용하는 제2 애싱 공정을 수행하는 것을 포함하며,Removing the second photoresist pattern includes performing a second ashing process using a fourth process gas including O 2 , 상기 제1 폴리머막은 상기 제3 공정가스로부터 상기 제2 절연막을 보호하고,The first polymer film protects the second insulating film from the third process gas, 상기 제2 폴리머막은 상기 제4 공정가스로부터 상기 제1 절연막과 상기 제2 절연막을 보호하는 반도체 장치의 형성 방법. And the second polymer film protects the first insulating film and the second insulating film from the fourth process gas.
KR1020060104896A 2006-10-27 2006-10-27 Method for forming semiconductor device KR100796180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060104896A KR100796180B1 (en) 2006-10-27 2006-10-27 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104896A KR100796180B1 (en) 2006-10-27 2006-10-27 Method for forming semiconductor device

Publications (1)

Publication Number Publication Date
KR100796180B1 true KR100796180B1 (en) 2008-01-21

Family

ID=39218590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104896A KR100796180B1 (en) 2006-10-27 2006-10-27 Method for forming semiconductor device

Country Status (1)

Country Link
KR (1) KR100796180B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (en) * 2013-04-10 2014-10-20 삼성전자주식회사 Method for fabricating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001327A (en) * 1997-06-13 1999-01-15 문정환 Manufacturing Method of Semiconductor Device
KR20000008838A (en) * 1998-07-16 2000-02-15 윤종용 Method for forming contact hole in semiconductor devices
KR100447263B1 (en) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 Process for preparation of semiconductor device by using etching polymer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001327A (en) * 1997-06-13 1999-01-15 문정환 Manufacturing Method of Semiconductor Device
KR20000008838A (en) * 1998-07-16 2000-02-15 윤종용 Method for forming contact hole in semiconductor devices
KR100447263B1 (en) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 Process for preparation of semiconductor device by using etching polymer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (en) * 2013-04-10 2014-10-20 삼성전자주식회사 Method for fabricating semiconductor device
KR102068677B1 (en) 2013-04-10 2020-01-22 삼성전자 주식회사 Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US6573168B2 (en) Methods for forming conductive contact body for integrated circuits using dummy dielectric layer
US7611986B2 (en) Dual damascene patterning method
US7790601B1 (en) Forming interconnects with air gaps
KR100430472B1 (en) Method for forming wiring using dual damacine process
US20090314743A1 (en) Method of etching a dielectric layer
EP1619718A1 (en) Electronic device and its manufacturing method
US7569481B2 (en) Method for forming via-hole in semiconductor device
KR100454128B1 (en) Inter Metal Dielectric Pattern And Method Of Forming The Same
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US6881661B2 (en) Manufacturing method of semiconductor device
US8735301B2 (en) Method for manufacturing semiconductor integrated circuit
KR100796180B1 (en) Method for forming semiconductor device
US20080122107A1 (en) Poly silicon hard mask
US6147007A (en) Method for forming a contact hole on a semiconductor wafer
KR100778869B1 (en) Method for forming contact of semiconductor device
CN109755175B (en) Interconnect structure and method of forming the same
KR20000071346A (en) Manufacturing method of semiconductor device using a dual damascene process
KR100866688B1 (en) Method for forming via hole of semiconductor device
EP1646083B1 (en) Alternative dual damascene patterning approach
US20080057727A1 (en) Method of manufacturing a semiconductor device
US6723636B1 (en) Methods for forming multiple damascene layers
KR100737701B1 (en) Method of manufacturing wire in a semiconductor device
KR20100076457A (en) Method for forming semiconductor device
KR100399906B1 (en) Method for forming contact hole of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee