KR100792780B1 - A low voltage flexible organic thin film transistor and manufacturing method thereof - Google Patents

A low voltage flexible organic thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
KR100792780B1
KR100792780B1 KR1020060052041A KR20060052041A KR100792780B1 KR 100792780 B1 KR100792780 B1 KR 100792780B1 KR 1020060052041 A KR1020060052041 A KR 1020060052041A KR 20060052041 A KR20060052041 A KR 20060052041A KR 100792780 B1 KR100792780 B1 KR 100792780B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film transistor
organic thin
metal
Prior art date
Application number
KR1020060052041A
Other languages
Korean (ko)
Other versions
KR20070117867A (en
Inventor
박찬언
양찬우
신권우
Original Assignee
학교법인 포항공과대학교
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교, 포항공과대학교 산학협력단 filed Critical 학교법인 포항공과대학교
Priority to KR1020060052041A priority Critical patent/KR100792780B1/en
Publication of KR20070117867A publication Critical patent/KR20070117867A/en
Application granted granted Critical
Publication of KR100792780B1 publication Critical patent/KR100792780B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Abstract

본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 보다 상세하게는 경제적인 롤투롤 방식으로 게이트 전극을 형성하는 유기 박막 트랜지스터의 제조방법에 관한 것이다. 본 발명에 따른 유기 박막트랜지스터는 플레서블 기판위에 라미네이션(lamination) 공정과 전해연마(electro-polishing) 공정을 이용하여 게이트전극을 형성시킨 후, 게이트 절연층, 유기 활성층 그리고 소스/드레인 전극을 형성되어 제조된다. 본 발명에서는 상업적으로 값싸게 생산되는 알루미늄 호일을 플렉서블 기판위에 롤투롤(roll-to-roll)방식의 라미네이터(laminator)을 이용하여 게이트전극의 밑바탕을 형성시킨 후 표면의 거칠기(roughness)를 줄이는 전해연마처리를 수행하는 것을 특징으로 한다. 그리고 저전압에서 구동하기 위해 게이트 절연층의 높은 전기용량(capacitance)을 확보하는 방법을 포함한다. The present invention relates to a method for manufacturing an organic thin film transistor, and more particularly, to a method for manufacturing an organic thin film transistor in which a gate electrode is formed in an economical roll-to-roll manner. In the organic thin film transistor according to the present invention, a gate electrode is formed on a flexible substrate using a lamination process and an electro-polishing process, and then a gate insulating layer, an organic active layer, and a source / drain electrode are formed. Are manufactured. In the present invention, a commercially produced aluminum foil is used to form a base of the gate electrode using a roll-to-roll laminator on the flexible substrate, thereby reducing the roughness of the surface. It is characterized by performing a polishing treatment. And a method of securing a high capacitance of the gate insulating layer for driving at a low voltage.

유기 박막 트랜지스터, 유기 반도체, 플렉서블, 저전압 구동 Organic Thin Film Transistor, Organic Semiconductor, Flexible, Low Voltage Drive

Description

저전압 구동의 플렉서블 유기 박막 트랜지스터 및 이의 제조방법{A LOW VOLTAGE FLEXIBLE ORGANIC THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF} Low voltage driving flexible organic thin film transistor and method for manufacturing same {A LOW VOLTAGE FLEXIBLE ORGANIC THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 실시 형태에 따른 유기 박막 트랜지스터의 구조를 모식적으로 나타내는 단면도.1 is a cross-sectional view schematically showing the structure of an organic thin film transistor according to an embodiment of the present invention.

도 2의 (a)-(g)는 본 발명의 실시 행태에 따른 유기 박막 트랜지스터의 제조방법을 모식적으로 나타내는 단면도.(A)-(g) is sectional drawing which shows typically the manufacturing method of the organic thin-film transistor which concerns on embodiment of this invention.

도 3의 (a)는 플렉서블(flexible) 기판위에 라미네이션(lamination)공정으로 형성된 알루미늄 호일 표면의 원자력 현미경(atomic force microscopy, AFM)사진.3A is an atomic force microscopy (AFM) photograph of an aluminum foil surface formed by a lamination process on a flexible substrate.

도 3의 (b)는 전해연마(electropolishing)처리한 알루미늄 호일 게이트전극 표면의 원자력 현미경(atomic force microscopy, AFM)사진.FIG. 3B is an atomic force microscopy (AFM) photograph of the surface of an aluminum foil gate electrode subjected to electropolishing; FIG.

도 3의 (c)는 전해연마 처리한 알루미늄 호일 게이트전극을 양극산화(anodizing)처리 후 스핀코팅으로 고분자 박막을 형성시킨 게이트 절연층 표면의 원자력 현미경 (atomic force microscopy, AFM)사진.Figure 3 (c) is an atomic force microscope (atomic force microscopy, AFM) photograph of the surface of the gate insulating layer to form a polymer thin film by spin coating after anodizing the aluminum foil gate electrode subjected to electropolishing.

도 4는 본 발명의 실시 형태에 따른 유기 박막 트랜지스터 시험체의 구부린 사진.4 is a bent photo of an organic thin film transistor test body according to an embodiment of the present invention.

도 5는 본 발명의 실시 형태에 따른 시험체의 포화영역(saturation regime) 에서 게이트 전압(VG)과 드레인 전류(ID) 및 드레인 전류의 제곱근(ID1/2)의 관계를 나타내는 도면.Fig. 5 is a diagram showing the relationship between the gate voltage VG, the drain current ID, and the square root of the drain current ID1 / 2 in the saturation regime of the test body according to the embodiment of the present invention.

도 6은 본 발명의 실시 형태에 따른 시험체의 드레인 전압(VD)과 드레인 전류(ID)의 관계를 나타내는 도면.Fig. 6 is a diagram showing a relationship between the drain voltage VD and the drain current ID of the test body according to the embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 플렉서블 기판 102 : 양면접착필름100: flexible substrate 102: double-sided adhesive film

104 : 알루미늄 호일 104: aluminum foil

105 : 전해연마 처리한 알루미늄 호일 게이트 전극105: electrolytically polished aluminum foil gate electrode

106 : 무기 절연층 108 : 고분자 절연층106: inorganic insulating layer 108: polymer insulating layer

110 : 유기 활성층 112 : 소스 전극110: organic active layer 112: source electrode

114 : 드레인 전극114: drain electrode

본 발명은 유기 박막 트랜지스터 분야에 관한 것이며, 특히 롤투롤(roll-to-roll)방식의 라미네이션(lamination)과 전해연마(electropolishing) 공정을 이용하여 게이트전극을 형성시키는 것을 특징으로 하는 저전압 구동의 플렉서블 유기 박막 트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of organic thin film transistors. In particular, a low voltage driving flexible device is formed by forming a gate electrode using a roll-to-roll lamination and an electropolishing process. It relates to a method for manufacturing an organic thin film transistor.

최근 들어 박막 트랜지스터용의 반도체 재료로서, 기존의 고온 및 고진공 공정과 복잡한 패턴 공정이 요구되는 무기 반도체 재료를 대체할만한 대표주자로서 대면적, 저온 및 저비용 공정이 가능하고 유연성(flexibility)을 가진 유기 반도체 재료가 주목을 받고 있다. 하지만 유기 반도체 재료의 성능은 무기 반도체 재료에 비해 낮은 전하이동도(carrier mobility)에 의해 제한을 받기 때문에 빠른 스위칭 속도가 요구되는 메모리 소자나 중앙처리장치(CPU)와 같은 곳에는 적용되기 어렵다. 그러므로 유기 반도체 재료는 앞서 말한 특징을 살려 전자신문, 스마트카드, 전자식별태그(RFID), 일회용 전자종이와 같은 저가의 전자제품분야에 응용될 것으로 예상되며 그러기 위해서는 유기 박막 트랜지스터가 낮은 전압에서 구동하여야 하고 저온 및 상압에서도 연속공정이 용이하여 생산단가를 낮춰야한다.Recently, as a semiconductor material for thin film transistors, it is possible to replace a conventional inorganic semiconductor material requiring high temperature and high vacuum processes and complex pattern processes. The material is getting attention. However, since the performance of the organic semiconductor material is limited by lower carrier mobility compared to the inorganic semiconductor material, it is difficult to be applied to a memory device or a central processing unit (CPU) where fast switching speed is required. Therefore, organic semiconductor materials are expected to be applied to low-cost electronic products such as electronic newspapers, smart cards, RFIDs, and disposable electronic papers utilizing the aforementioned characteristics. In addition, the production cost should be lowered because the continuous process is easy even at low temperature and normal pressure.

그러나 종래기술은 유기 박막 트랜지스터가 구동하는데 20V이상의 높은 전압이 요구될 뿐만 아니라 게이트전극을 형성하는데 있어서 고온 및 고진공에서 금속을 증착하거나 플렉서블하지 않는 실리콘웨이퍼를 게이트전극으로 사용하는 경우가 일반적이어서 유기 박막 트랜지스터의 실용화에 어려움이 있다.However, the conventional technology requires not only a high voltage of 20V or more to drive an organic thin film transistor, but also a silicon wafer which does not deposit or be flexible at high temperature and high vacuum to form a gate electrode. There is a difficulty in the practical use of the transistor.

본 발명의 목적은 롤투롤 방식으로 게이트 전극을 형성하는 유기 박막 트랜지스터의 제조 방법을 제공하는 것이다. An object of the present invention is to provide a method for manufacturing an organic thin film transistor that forms a gate electrode in a roll-to-roll manner.

본 발명의 다른 목적은 롤투롤 방식으로 형성되는 게이트 전극을 포함하는 유기 박막트랜지스터를 제공하는 것이다. Another object of the present invention is to provide an organic thin film transistor including a gate electrode formed in a roll-to-roll manner.

본 발명의 또 다른 목적은 저전압으로 구동가능한 유기 박막트랜지스터 제조 방법을 제공하는 것이다. It is still another object of the present invention to provide a method for manufacturing an organic thin film transistor capable of driving at low voltage.

본 발명의 또 다른 목적은 저전압으로 구동되는 유기 박막트랜지스터를 제공하는 것이다. Still another object of the present invention is to provide an organic thin film transistor which is driven at a low voltage.

본 발명의 또 다른 목적은 유기 박막 트랜지스터에 롤투롤 방식으로 게이트 전극을 형성하는 방법을 제공하는 것이다. Still another object of the present invention is to provide a method of forming a gate electrode in a roll-to-roll method on an organic thin film transistor.

본 발명의 또 다른 목적은 기존의 게이트전극 형성과는 달리 가격이 저렴한 알루미늄 호일을 사용하여 상온 및 상압에서 생산성이 높은 연속공정이 가능한 롤투롤 방식의 라미네이션 공정과 용액공정이 가능하고 공업적으로 널리 이용되는 전해연마 공정으로 게이트전극을 형성함으로써 생산비용을 절감하고 실용화가 가능하며 저전압에서도 구동할 수 있는 플렉서블 유기 박막 트랜지스터 제조 방법을 제공하는 것에 있다.Another object of the present invention is a roll-to-roll lamination process and a solution process capable of a high productivity continuous process at room temperature and pressure using an inexpensive aluminum foil, unlike conventional gate electrode formation, and industrially widely The present invention provides a method for manufacturing a flexible organic thin film transistor which can reduce production costs, make practical use, and can operate at low voltage by forming a gate electrode using an electropolishing process.

상기와 같은 목적을 달성하기 위해, 본 발명에 따른 유기박막트랜지스터는In order to achieve the above object, the organic thin film transistor according to the present invention

라미네이션된 금속층으로 이루어진 게이트 전극을 포함한다. And a gate electrode made of a laminated metal layer.

본 발명에 있어서, 게이트 전극을 형성하기 위해서 라미네이션되는 금속층은 탄타늄, 텅스텐, 티타늄, 몰비브덴, 알루미늄, 금, 구리, 이트륨, 아연, 하프늄, 지르코늄, 또는 이들의 합금에서 선택된다. 본 발명의 실시에 있어서, 상기 금속층은 쉽게 라미네이션 될 수 있는 형태로 제공될 수 있는 필름, 박막, 또는 호일과 같은 형태로 제조되어 제공될 수 있다. 발명의 바람직한 실시에 있어서, 상기 라미네이션된 금속층은 롤투롤 방식으로 라미네이션될 수 있는 호일형태가 바람직하며, 경제적인 관점에서 알루미늄 또는 알루미늄 합금 호일을 사용하는 것이 가장 바람직하다.In the present invention, the metal layer laminated to form the gate electrode is selected from titanium, tungsten, titanium, molybdenum, aluminum, gold, copper, yttrium, zinc, hafnium, zirconium, or an alloy thereof. In the practice of the present invention, the metal layer may be prepared and provided in the form of a film, a thin film, or a foil that may be provided in a form that can be easily laminated. In a preferred embodiment of the invention, the laminated metal layer is preferably in the form of a foil that can be laminated in a roll-to-roll manner, it is most preferable to use aluminum or aluminum alloy foil from the economic point of view.

본 발명에 있어서, 라미네이션되는 금속층은 필요에 따라 다양한 두께로 성형되어 기판상에 라미네이션될 수 있으며, 바람직하게는 1 - 100 ㎛, 더욱 바람직하게는 10 - 80 ㎛ 두께의 금속호일을 사용할 수 있다. In the present invention, the metal layer to be laminated may be formed into various thicknesses and laminated on a substrate as necessary, and preferably, a metal foil having a thickness of 1 to 100 μm, more preferably 10 to 80 μm, may be used.

본 발명에 있어서, 게이트 전극을 형성하는 라미네이션되는 금속층은 이론적으로 한정되는 것은 아니나 상부에 형성되는 게이트 절연층의 표면거칠기에 영향을 주게 되고, 상기 게이트 절연층의 표면거칠기는 그 위에 형성되는 유기활성층의 전하이동도나 구동전압에 영향을 미치게 되므로 표면거칠기가 낮은 라미네이션 금속층인 것이 바람직하다. In the present invention, the laminated metal layer forming the gate electrode is not limited in theory, but affects the surface roughness of the gate insulating layer formed thereon, and the surface roughness of the gate insulating layer is formed on the organic active layer. It is preferable that the lamination metal layer has a low surface roughness because it affects the charge mobility and the driving voltage.

본 발명의 바람직한 실시에 있어서, 게이트 전극을 형성하는 라미네이션 금속층은 표면 거칠기를 향상된 연마된 라미네이션 금속층일 수 있다. 발명의 바람직한 실시에 있어서, 상기 라미네이션 금속층은 전해연마된 라미네이션 금속층을 사용하는 것이 바람직하다. In a preferred embodiment of the present invention, the lamination metal layer forming the gate electrode may be a polished lamination metal layer with improved surface roughness. In a preferred embodiment of the invention, it is preferable that the lamination metal layer uses an electropolished lamination metal layer.

본 발명에 따른 상기 유기박막트랜지스터는 일 측면에 있어서, The organic thin film transistor according to the present invention in one aspect,

기판; Board;

연마된 금속 라미네이트층으로 이루어진 게이트 전극;A gate electrode made of a polished metal laminate layer;

상기 게이트 전극에 형성된 게이트 절연층;A gate insulating layer formed on the gate electrode;

상기 게이트 절연층에 형성된 유기물 활성층; 및An organic active layer formed on the gate insulating layer; And

상기 유기물 활성층에 형성된 드레인 및 소스 전극Drain and source electrodes formed on the organic active layer

을 포함하는 이루어진다. It is made to include.

본 발명에 있어서, 상기 유기 박막트랜지스터는 상기 게이트 전극을 이루는 연마된 금속 라미네이트층이 기판에 보다 용이하게 라미네이트 될 수 있도록 게이트 전극과 기판사이에 접착층을 더 포함할 수 있다.In the present invention, the organic thin film transistor may further include an adhesive layer between the gate electrode and the substrate so that the polished metal laminate layer constituting the gate electrode can be more easily laminated to the substrate.

본 발명에 있어서, 상기 접착층은 기판과 금속라미네이트층사이에 충분한 접착성을 제공할 수 있는 한 특별한 제한은 없다. 발명의 일 실시에 있어서, 상기 접착층은 양면 접착 폴리프로필렌 또는 폴리에틸렌테레프탈레이트 필름이며, 상기 접착층의 두께가 10-30 ㎛ 인 제품을 사용하는 것이 바람직하다. In the present invention, the adhesive layer is not particularly limited as long as it can provide sufficient adhesiveness between the substrate and the metal laminate layer. In one embodiment of the invention, the adhesive layer is a double-sided adhesive polypropylene or polyethylene terephthalate film, it is preferable to use a product having a thickness of 10-30 ㎛.

본 발명에 있어서, 상기 유리, 플라스틱, 사파이어 또는 석영기판등을 사용할 수 있으며, 기판의 강성에 제한되지 않지만 바람직하게는 플렉시블한 플라스틱 기판을 사용하는 것이 좋다. In the present invention, the glass, plastic, sapphire or quartz substrate can be used, and the like, although not limited to the rigidity of the substrate, it is preferable to use a flexible plastic substrate.

본 발명에 있어서, 상기 게이트 절연층은 무기 절연층을 사용할 수 있으며, 게이트 절연층의 표면의 거칠기를 낮추고 유기 활성층(110)과의 호환성(compatibility)을 더 향상시키기 위해 유기 절연층, 바람직하게는 고분자 절연층을 형성할 수 있다.In the present invention, the gate insulating layer may use an inorganic insulating layer, in order to lower the roughness of the surface of the gate insulating layer and further improve compatibility with the organic active layer 110, preferably an organic insulating layer, A polymer insulating layer can be formed.

본 발명의 일 실시에 있어서, 상기 무기 게이트 절연층은 게이트 전극을 산화함으로써 형성되는 산화막일 수 있다. 상기 게이트 전극을 산화하는 것은 양극 산화법(anodic oxidation), 플라즈마 산화법(plasma oxidation) 또는 UV 오존 산화법(UV ozone oxidation)을 사용하여 수행할 수 있다. 본 발명의 바람직한 실시에 있어서, 상기 무기 게이트 절연막은 롤투롤 방식을 적용하기 용이한 양극산화법을 사용하여 형성하는 것이 좋다. In one embodiment of the present invention, the inorganic gate insulating layer may be an oxide film formed by oxidizing the gate electrode. Oxidation of the gate electrode may be performed using an anodic oxidation, plasma oxidation, or UV ozone oxidation. In a preferred embodiment of the present invention, the inorganic gate insulating film is preferably formed using an anodization method which is easy to apply a roll-to-roll method.

본 발명에 있어서, 상기 무기 게이트 절연층은 게이트 전극을 형성하는 라미 네이트되는 금속층의 성분, 예를 들어 알루미늄(Al), 이트륨(Y), 아연(Zn), 하프늄(Hf), 지르코늄(Zr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 합금으로 이루어질 수 있다. 발명의 바람직한 일 실시예에서, 상기 무기게이트 절연층은 알루미늄 또는 알루미늄 합금으로 이루어진 호일을 양극산화하여 형성되는 알루미늄 물질막이다.In the present invention, the inorganic gate insulating layer is a component of the laminated metal layer forming the gate electrode, for example, aluminum (Al), yttrium (Y), zinc (Zn), hafnium (Hf), zirconium (Zr) , Tantalum (Ta), titanium (Ti) and alloys thereof. In one preferred embodiment of the invention, the inorganic gate insulating layer is an aluminum material film formed by anodizing a foil made of aluminum or an aluminum alloy.

본 발명에 있어서, 상기 무기 게이트 절연층상에 형성될 수 있는 상기 유기 게이트 절연막은 비닐계 고분자, 스티렌계 고분자, 아크릴계 고분자, 에폭시계 고분자, 에스테르계 고분자, 페놀계 고분자, 이미드계 고분자 및 사이클로 알켄으로 이루어진 군에서 선택되는 적어도 하나의 물질막일 수 있다. 자세하게는 상기 유기 게이트 절연막은 폴리에틸렌(polyethylene; PE), 폴리프로플렌(polypropylene; PP), 폴리테트라플루오로에틸렌(poly(tetrafluoro ethylene); PTFE), 폴리비닐클로라이드(poly(vinyl chloride); PVC), 폴리비닐알코올(poly(vinyl alchol); PVA), 폴리비닐피롤리돈(poly(vinyl pyrrolidone); PVP), 폴리스티렌(polystyrene; PS), 폴리아크릴레이트(polyacrylate),폴리메틸메타크릴레이트(poly(methylmethacrylate); PMMA), 폴리아크릴로니트릴(poly(acrylonitrile); PAN), 폴리카보네이트계(polycarbonate; PC), 폴리에틸렌테레프탈레이트(poly(ethyleneterephthalate); PET), 파릴렌(parylene), 폴리페닐렌설파이드(poly(phenylene sulfide); PPS), 폴리이미드(polyimide;PI), 벤조사이클로부텐(benzocyclobutene; BCB) 및 사이클로 펜텐(cyclopentene; CyPe)으로 이루어진 군에서 선택되는 적어도 하나의 물질막일 수 있다.In the present invention, the organic gate insulating film that can be formed on the inorganic gate insulating layer is a vinyl polymer, styrene polymer, acrylic polymer, epoxy polymer, ester polymer, phenolic polymer, imide polymer and cyclo alkenes At least one material film selected from the group consisting of. In detail, the organic gate insulating layer may include polyethylene (PE), polypropylene (PP), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC) , Poly (vinyl alchol) (PVA), polyvinyl pyrrolidone (poly (vinyl pyrrolidone); PVP), polystyrene (PS), polyacrylate, polymethyl methacrylate (poly (methylmethacrylate); PMMA), polyacrylonitrile (PAN), polycarbonate (PC), polyethylene terephthalate (PET), parylene, polyphenylene It may be at least one material film selected from the group consisting of sulfide (poly (phenylene sulfide) (PPS), polyimide (PI), benzocyclobutene (BCB) and cyclopentene (CyPee).

본 발명에 있어서, 상기 유기물활성층은 유기박막트랜지스터에 공지된 통상의 유기물 활성층일 수 있으며, 특별한 제한은 없다. 발명의 실시에 있어서, 상기 유기물 활성층은 폴리아세틸렌(polyacetylene), 폴리씨오펜(polythiophene), P3HT(poly(3-hexylthiophene-2,5-diyl)),F8T2(poly(9,9'-dioctylfluorene-co-bithiophene)), PTV(poly(thienylene vinylene)), 펜타센(pentacene), 테트라센(tetracene), 루브렌(rubrene) 및 α-6T(alpha-hexathienylene)으로 이루어진 군에서 선택되는 적어도 하나의 물질막일 수 있다.In the present invention, the organic active layer may be a conventional organic active layer known in the organic thin film transistor, there is no particular limitation. In the practice of the invention, the organic active layer is polyacetylene (polyacetylene), polythiophene (polythiophene), P3HT (poly (3-hexylthiophene-2,5-diyl)), F8T2 (poly (9,9'-dioctylfluorene- co-bithiophene), PTV (poly (thienylene vinylene)), pentacene (pentacene), tetracene (tetracene), at least one selected from the group consisting of (rubrene) and α-6T (alpha-hexathienylene) It may be a material film.

본 발명에 있어서, 상기 드레인 및 소스 전극은 통상의 유기박막트랜지스터에서 사용하는 전극을 사용할 수 있다. 본 발명의 다른 일 실시에 있어서, 상기 드레인 및 소스 전극은 상기 유기물활성층과 적층순서가 바뀔 수 있다. In the present invention, the drain and source electrodes can be used in the electrode used in the conventional organic thin film transistor. In another embodiment of the present invention, the drain and source electrodes may be changed in the stacking order with the organic active layer.

본 발명은 일 측면에서, 기판상에 게이트 전극으로 이용되는 연마된 금속 라미네이트층을 형성하는 단계;In one aspect, the invention provides a method for forming a polished metal laminate layer for use as a gate electrode on a substrate;

상기 게이트 전극에 절연막을 형성하는 단계;및Forming an insulating film on the gate electrode; and

상기 절연막상에 유기물 활성층, 드레인 전극 및 소스전극을 형성하는 단계;Forming an organic active layer, a drain electrode, and a source electrode on the insulating film;

를 포함하는 유기박막 트랜지스터 제조 방법으로 이루어진다. It consists of a method for manufacturing an organic thin film transistor comprising a.

본 발명에 있어서, 상기 게이트 전극을 형성하는 단계는 금속라미네이트층은 형성하는 단계와 금속 라미네이트층을 연마하는 단계로 이루어질 수 있다. In the present invention, the forming of the gate electrode may include forming the metal laminate layer and polishing the metal laminate layer.

본 발명의 실시에 있어서, 상기 금속라미네이트층을 형성하는 단계는 기판상에 접착층을 형성하는 단계; 및 상기 접착층상에 금속박막을 형성하는 단계로 구분될 수 있다. 발명의 일 실시에 있어서, 상기 접착층은 양면접착필름은 롤투롤 방식으로 기판에 부착함으로서 이루어질 수 있다. In the practice of the present invention, the forming of the metal laminate layer may include forming an adhesive layer on the substrate; And forming a metal thin film on the adhesive layer. In one embodiment of the invention, the adhesive layer may be made by attaching the double-sided adhesive film to the substrate in a roll-to-roll manner.

본 발명에 있어서, 상기 금속라미네이트층은 금속을 호일형태로 가공하여 호일을 롤투롤 방식으로 형성시켜 이루어질 수 있다. 발명의 일 실시에 있어서, 상기 금속호일은 탄타늄, 텅스텐, 티타늄, 몰비브덴, 알루미늄, 금, 구리, 이트륨, 아연, 하프늄, 지르코늄, 또는 이들의 합금으로 이루어진 그룹에서 선택되는 금속을 통상의 호일 제조 방식으로 가공하여 이루어질 수 있다.In the present invention, the metal laminate layer may be formed by forming a foil in a roll-to-roll manner by processing the metal in the form of a foil. In one embodiment of the invention, the metal foil is a metal selected from the group consisting of titanium, tungsten, titanium, molybdenum, aluminum, gold, copper, yttrium, zinc, hafnium, zirconium, or alloys thereof. It can be made by processing in a foil manufacturing manner.

본 발명은 일 측면에서, 기판상에 접착층을 형성하는 단계;The present invention in one aspect, the step of forming an adhesive layer on the substrate;

상기 접착층에 알루미늄 호일층을 부착시키는 단계;Attaching an aluminum foil layer to the adhesive layer;

상기 알루미늄 호일층을 연마하여 게이트 전극을 형성하는 단계;Polishing the aluminum foil layer to form a gate electrode;

상기 게이트 전극에 절연막을 형성하는 단계;및Forming an insulating film on the gate electrode; and

상기 절연막상에 유기물 활성층, 드레인 전극 및 소스전극을 형성하는 단계;Forming an organic active layer, a drain electrode, and a source electrode on the insulating film;

를 포함하는 유기박막 트랜지스터 제조 방법으로 이루어진다. It consists of a method for manufacturing an organic thin film transistor comprising a.

본 발명에 있어서, 상기 접착층은 양면접착필름을 롤투롤 방식의 라미네이터로 접착시켜 형성된다. 본 발명의 실시에 있어서, 상기 양면접착필름은 예를 들어, 두께가 10-30 ㎛ 인 양면접착성을 가지는 PP나 PET 필름이다.In the present invention, the adhesive layer is formed by adhering the double-sided adhesive film with a roll-to-roll laminator. In the practice of the present invention, the double-sided adhesive film is, for example, PP or PET film having double-sided adhesiveness having a thickness of 10-30 μm.

본 발명에 있어서, 상기 알루미늄 호일은 알루미늄 호일을 롤투롤 방식의 라미네이터로 기판에 접착되어 형성된다. 본 발명의 실시에 있어서, 상기 알루미늄 호일의 두께는 연마시 마모되더라도 알루미늄층이 유지될 수 있도록 1 - 100 ㎛로 이루어지는 것이 좋으며, 바람직하게는 10-80 ㎛, 보다 바람직하게는 15 - 50 ㎛ 이다. In the present invention, the aluminum foil is formed by bonding the aluminum foil to the substrate with a roll-to-roll laminator. In the practice of the present invention, the thickness of the aluminum foil is preferably made of 1 to 100 ㎛, preferably 10 to 80 ㎛, more preferably 15 to 50 ㎛ so that the aluminum layer can be maintained even when worn. .

본 발명에 있어서, 상기 알루미늄 호일은 RMS(root mean square) roughness (Rq)값이 통상 10 nm 정도로 거칠기 때문에 적절한 전압구동특성을 나타내기 위해서는 연마처리가 요구된다. 통상 트랜지스터가 적절한 전압구동특성을 가지기 위해서는 절연층의 RMS rougness(Rq)값이 1.00 nm 이하로 유지될 수 있도록 상기 절연층이 형성되는 연마된 알루미늄 호일 게이트 전극의 표면은 2.0 nm 이내로 유지되는 것이 바람직하다. In the present invention, since the aluminum foil has a root mean square (RMS) roughness (Rq) of roughly about 10 nm, polishing is required in order to exhibit proper voltage driving characteristics. In general, in order for the transistor to have proper voltage driving characteristics, it is preferable that the surface of the polished aluminum foil gate electrode on which the insulating layer is formed is kept within 2.0 nm so that the RMS rougness (Rq) value of the insulating layer is maintained at 1.00 nm or less. Do.

본 발명에 있어서, 상기 알루미늄 호일의 연마는 전해연마를 사용하는 것이 바람직하다. 본 발명의 일 실시에 있어서, 상기 전해연마는 과염소산(perchloric acid)과 에탄올(ethanol)의 혼합용액을 사용할 수 있다. 본 발명의 실시에 있어서, 상기 전해연마시 알루미늄 호일은 식각이 되어 연마전보다 두께가 감소하게 된다. 상기 연마에 의한 식각 정도는 필요에 따라서 조절할 수 있으며, 통상 5 - 10 ㎛를 식각될 수 있다. In the present invention, the polishing of the aluminum foil is preferably electrolytic polishing. In one embodiment of the present invention, the electropolishing may use a mixed solution of perchloric acid and ethanol. In the practice of the present invention, the aluminum foil during electrolytic polishing is etched to reduce the thickness before polishing. The degree of etching by the polishing can be adjusted as needed, usually 5-10 ㎛ can be etched.

본 발명에 있어서, 상기 절연막은 무기 절연층으로 이루어질 수 있다. 본 발명에 있어서, 상기 무기 절연층은 전해연마 처리한 알루미늄 호일을 양극산화함으로서 형성될 수 있다. 본 발명의 실시에 있어서, 상기 양극산화는 장벽형 전해질, 예를 들어, 보릭엑시드, 시트릭 엑시드, 암모늄 타이트레이트 등을 이용하여 실시할 수 있다. In the present invention, the insulating film may be formed of an inorganic insulating layer. In the present invention, the inorganic insulating layer may be formed by anodizing the electrolytic polishing aluminum foil. In the practice of the present invention, the anodization may be carried out using a barrier electrolyte, for example, boric acid, citric acid, ammonium titrate, or the like.

본 발명에 있어서, 상기 무기 절연층상에는 표면의 거칠기를 낮추고 유기 활성층과의 호환성(compatibility)을 향상시킬 수 있도록 유기 절연층, 바람직하게는 고분자 절연층을 더 형성할 수 있다. 본 발명의 실시에 있어서, 상기 고분자 절연층은 예를 들어, PMMA(polymethylmethacrylate), PAMS(poly(α-methylstylene)), PS(polystyrene), PP(polypropylene), PVA(polyvinylalcohol), PVP(polyvinylphenol), PVC(polyvinylchloride), PVDF(polyvinylidenfluoride), PET(polyethylene terephthalate)으로부터 적어도 1종을 이용할 수 있다.In the present invention, an organic insulating layer, preferably a polymer insulating layer, may be further formed on the inorganic insulating layer so as to lower the roughness of the surface and improve compatibility with the organic active layer. In the practice of the present invention, the polymer insulating layer is, for example, polymethylmethacrylate (PMMA), poly (α-methylstylene) (PAMS), polystyrene (PS), polypropylene (PP), polyvinylalcohol (PVA), polyvinylphenol (PVP). At least one of polyvinylchloride (PVC), polyvinylidenfluoride (PVDF), and polyethylene terephthalate (PET) may be used.

본 발명의 실시에 있어서, 상기 고분자 절연층은 고분자용액의 스핀코팅(spin-coating)법을 이용하여 형성시킬 수 있다.In the practice of the present invention, the polymer insulating layer may be formed using a spin-coating method of the polymer solution.

본 발명에 있어서, 상기 고분자 절연층과 무기 절연층은 높은 전기용량(capacitance)을 통하여 저전압 구동이 가능하도록, 바람직하게는 70 nF/㎠ 이상 전기용량을 가지도록 형성되는 것이 바람직하다. 본 발명의 실시에 있어서, 높은 전기용량을 통하여 저전압 구동이 가능하도록 게이트 절연층의 두께는 얇은 것이 바람직하다. 발명의 실시에 있어서, 무기 절연층의 두께는 10-30 nm가 바람직하며, 고분자 절연층의 두께는 20-40nm이 바람직하다.In the present invention, the polymer insulating layer and the inorganic insulating layer is preferably formed to have a capacitance of 70 nF / ㎠ or more to enable low voltage driving through a high capacitance (capacitance). In the practice of the present invention, the thickness of the gate insulating layer is preferably thin so that low voltage driving is possible through high capacitance. In the practice of the invention, the thickness of the inorganic insulating layer is preferably 10-30 nm, and the thickness of the polymer insulating layer is preferably 20-40 nm.

본 발명의 바람직한 실시에 있어서, 양극산화를 통해 생성된 무기 절연층의 두께는 일반적으로 양극산화 전압에 비례하고 스핀코팅을 통해 생성된 고분자 절연층의 두께는 고분자용액의 농도에 비례하고 스핀코터(spin-coater)의 분당회전속도(rpm)에 반비례하기 때문에, 양극산화 전압은 10-20V, 고분자 용액의 농도는 0.5-1.0wt%, 스핀코터의 분당회전속도는 4000-6000rpm로 유지하는 것이 좋다. In a preferred embodiment of the present invention, the thickness of the inorganic insulating layer produced through anodization is generally proportional to the anodizing voltage, and the thickness of the polymer insulating layer produced through spin coating is proportional to the concentration of the polymer solution and the spin coater ( Since the spin-coater is inversely proportional to the rpm, the anodization voltage should be maintained at 10-20V, the concentration of the polymer solution at 0.5-1.0wt%, and the spin coater at 4000-6000rpm. .

본 발명에 따른 상기 유기물 활성층을 형성함에 있어서, 유기물 활성층은 예를 들어, 펜타센이나 올리고티오펜 등의 유기 저분자, 폴리티오펜 등의 유기 고분자로부터 적어도 1종을 선택하여 이용할 수 있다. 유기물 활성층의 형성 방법으로는 증착법, 스핀코팅법, 캐스팅(casting)법, 잉크젯프린팅(ink-jet printing)법 등 을 이용할 수 있다. 발명의 실시에 있어서, 상기 유기 활성층의 패터닝은 예를 들어, 리소그래피(lithography)법이나 쉐도우마스크(shadow mask)법, 잉크젯프린팅법 등을 사용할 수 있다.In forming the organic active layer according to the present invention, the organic active layer may be selected from, for example, at least one organic low molecule such as pentacene or oligothiophene, or an organic polymer such as polythiophene. As a method of forming the organic active layer, a deposition method, a spin coating method, a casting method, an ink-jet printing method, or the like can be used. In the practice of the invention, the patterning of the organic active layer may be, for example, a lithography method, a shadow mask method, an inkjet printing method, or the like.

본 발명에 있어서, 상기 드레인 전극 및 소스 전극은 금(Au), 백금(Pt), 구리(Cu), 은(Ag)과 같이 일함수(work function)가 큰 금속이나 PEDOT/PSS와 같은 전도성 고분자를 사용하여 형성할 수 있으며, 두께는 예를 들어, 50 - 300 nm 두께로 형성할 수 있다.In the present invention, the drain electrode and the source electrode is a metal having a large work function such as gold (Au), platinum (Pt), copper (Cu), silver (Ag) or a conductive polymer such as PEDOT / PSS. It can be formed using, the thickness can be formed, for example, 50-300 nm thickness.

본 발명의 실시에 있어서, 상기 소스 전극 및 드레인 전극을 형성하는 방법은 금속의 경우 증착법과 쉐도우마스크법을 이용하여 패터닝된 전극을 형성하고 전도성 고분자의 경우 잉크젯프린팅법을 이용하여 패터닝된 전극을 형성할 수 있다. In the practice of the present invention, the method for forming the source electrode and the drain electrode is to form a patterned electrode using a deposition method and a shadow mask method in the case of a metal and to form a patterned electrode in the case of a conductive polymer using an inkjet printing method can do.

본 발명은 일 측면에 있어서, 유기 박막 트랜지스터의 게이트 전극으로 사용되는 금속 호일, 바람직하게는 알루미늄 또는 알루미늄 합금호일의 용도에 관한 것이다. 상기 알루미늄 또는 알루미늄 합금 호일은 박막 트랜지스터의 게이트 전극의 용도를 충족하기 위해서 표면 거칠기가 낮은 연마된 알루미늄 또는 알루미늄 합금 호일이다. 보다 바람직하게는 전해연마된 알루미늄 또는 알루미늄 합금 호일은 박막트랜지스터의 게이트 전극으로서의 용도를 제공하다. In one aspect, the present invention relates to the use of a metal foil, preferably aluminum or an aluminum alloy foil, used as a gate electrode of an organic thin film transistor. The aluminum or aluminum alloy foil is a polished aluminum or aluminum alloy foil having a low surface roughness to satisfy the use of the gate electrode of the thin film transistor. More preferably electropolished aluminum or aluminum alloy foils provide use as thin film transistors as gate electrodes.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 형태에 따른 유기 박막 트랜지스터의 구조를 모식적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing the structure of an organic thin film transistor according to an embodiment of the present invention.

본 발명의 유기 박막 트랜지스터는 양면접착필름(102), 전해연마 처리한 알루미늄 호일 게이트 전극(105), 이중층(double layer) 구조의 게이트 절연층(무기 절연층(106) + 고분자 절연층(108)), 유기 활성층(110), 소스(112)/드레인(114) 전극을 플렉서블 기판(100)상에 갖는다. 유기 활성층(110)과 소스(112)/드레인(114) 전극은 적층순서가 바뀔 수 있다.The organic thin film transistor of the present invention includes a double-sided adhesive film 102, an electropolished aluminum foil gate electrode 105, a gate insulating layer having a double layer structure (inorganic insulating layer 106 + polymer insulating layer 108). ), An organic active layer 110, and a source 112 / drain 114 electrode are provided on the flexible substrate 100. The stacking order of the organic active layer 110 and the source 112 / drain 114 electrode may be changed.

도 2의 (a)-(g)는 본 발명의 바람직한 실시 형태에 따른 유기 박막 트랜지스터의 제조방법을 모식적으로 나타낸 도면이다.2 (a)-(g) are diagrams schematically showing a method for manufacturing an organic thin film transistor according to a preferred embodiment of the present invention.

본 발명의 실시 예(시험체)에서는 기판(100)으로서 PEN(polyethylene naphthalate)을 사용하였다.In the embodiment (test body) of the present invention, polyethylene naphthalate (PEN) was used as the substrate 100.

우선 도 2의 (a)에서 나타낸 바와 같이 기판(100)위에 양면접착필름(102, double-faced adhesive film)을 롤투롤 방식의 라미네이터로 접착시킨다. 양면접착필름(102)은 두께가 10 μm인 양면접착성을 가지는 PET 필름이다. 그 다음 순차적으로 도 2의 (b)에서 나타낸 바와 같이 알루미늄 호일(104)을 마찬가지로 롤투롤 방식의 라미네이터로 접착시켜 게이트 전극의 밑바탕(104)을 형성한다. 알루미늄 호일(104)은 두께가 50 ㎛이다.First, as shown in FIG. 2A, a double-faced adhesive film 102 is adhered onto a substrate 100 using a roll-to-roll laminator. The double-sided adhesive film 102 is a PET film having double-sided adhesiveness having a thickness of 10 μm. Subsequently, as shown in FIG. 2B, the aluminum foil 104 is similarly bonded with a roll-to-roll laminator to form the base 104 of the gate electrode. The aluminum foil 104 is 50 μm thick.

본 발명에서 게이트 절연층(106, 108)의 표면 거칠기를 줄이기 위해 게이트 전극의 밑바탕(104)으로 쓰이는 알루미늄의 호일(104)을 전해연마(electropolishing)하고 무기 절연층(106)위에 스핀코팅된 고분자 절연층(108)을 형성시켰다. 이것을 확인하기 위해 도 3의 (a)-(c)는 표면의 거칠기를 원자력 현미경 (atomic force microscopy, AFM)을 이용하여 3차원적으로 촬영하였다(5μm × 5 μm). 도 3의 (a)에서 보는 바와 같이 알루미늄 호일(104)의 표면의 거칠기는 RMS(root mean square) roughness(Rq)값이 9.91nm 정도의 상당히 큰 거칠기를 나타내었다. 도 3의 (b)에서는 전해연마 처리한 알루미늄 호일(105)의 표면 거칠기가 전해연마 처리 전의 알루미늄 호일(104, 도 3의 (a))에 비해 크게 감소하였음을 알 수 있고 RMS rougness(Rq)값이 1.66nm를 나타내었다. 도 3의 (c)는 전해연마 처리한 알루미늄 호일(105)위에 무기 절연층(106)과 고분자 절연층(108)을 형성시킨 최종적인 게이트 절연층(105, 106)의 표면 거칠기를 나타내는 도면으로서 RMS roughness(Rq)값이 0.85nm 정도로 알루미늄 호일(104)의 표면에 비해 거칠기가 크게 감소한 매끈한 표면을 가지는 것을 알 수 있었다.In order to reduce the surface roughness of the gate insulating layers 106 and 108 in the present invention, the polymer is electropolishing the aluminum foil 104 used as the base 104 of the gate electrode and spin-coated on the inorganic insulating layer 106. The insulating layer 108 was formed. In order to confirm this, (a)-(c) of FIG. 3 photographed the surface roughness three-dimensionally using atomic force microscopy (AFM) (5 μm × 5 μm). As shown in (a) of FIG. 3, the roughness of the surface of the aluminum foil 104 exhibited a considerably larger roughness of about 9.91 nm as the root mean square (RMS) roughness (Rq). 3 (b) shows that the surface roughness of the electropolished aluminum foil 105 is significantly reduced compared to the aluminum foil 104 before electropolishing (FIG. 3 (a)), and the RMS rougness (Rq). The value shows 1.66 nm. FIG. 3C is a diagram showing surface roughnesses of the final gate insulating layers 105 and 106 in which the inorganic insulating layer 106 and the polymer insulating layer 108 are formed on the electropolished aluminum foil 105. It has been found that the RMS roughness (Rq) value has a smooth surface with a rough reduction in the roughness of the aluminum foil 104 at about 0.85 nm.

전해연마는 과염소산(perchloric acid, 60wt%)과 에탄올(ethanol) 1:4 부피비의 혼합용액을 10℃이하에의 온도에서 20V, 10분간 실시한다. 도 2의 (c)에서 나타낸 바와 같이 전해연마 처리 후의 알루미늄 호일(105)은 식각이 되어 처리 전 (104)보다 두께가 감소하게 된다. 본 발명의 실시 예(시험체)에서는 전해연마 처리 후 약 8μm정도의 두께가 식각이 되어 감소함을 Alpha-step surface profiler를 통해 확인할 수 있었다.In electrolytic polishing, a mixed solution of perchloric acid (60 wt%) and ethanol 1: 4 volume ratio is carried out at a temperature of 10 ° C. or below for 20 V for 10 minutes. As shown in FIG. 2C, the aluminum foil 105 after the electropolishing treatment is etched to reduce the thickness of the aluminum foil 105 before the treatment 104. In the embodiment (test body) of the present invention, it was confirmed that the thickness of about 8 μm was reduced by etching after the electropolishing treatment through an Alpha-step surface profiler.

도 2의 (d)에서 나타낸 바와 같이 무기 절연층(106, Al2O3)은 전해연마 처리한 알루미늄 호일(105)을 양극산화(anodizing)함으로써 형성한다.As shown in Fig. 2D, the inorganic insulating layers 106 and Al2O3 are formed by anodizing the aluminum foil 105 which has been electropolished.

양극산화는 장벽형(barrier type) 전해질(예를 들어, boric acid, citric acid, am-monium tartrate, ammonium borate)을 이용하여 0.1-0.5M 농도, pH 5-7, 상온, 양극산화 전압(anodizing voltage) 10-20V, 전류밀도(current density) 0.3- 0.5 mA/㎠의 조건 하에 실시한다.Anodic oxidation is achieved by using a barrier type electrolyte (eg boric acid, citric acid, am-monium tartrate, ammonium borate) at a concentration of 0.1-0.5M, pH 5-7, room temperature, and anodizing voltage. voltage 10-20V, current density 0.3-0.5 mA / cm 2.

무기 절연층(106)의 두께는 예를 들어, 10-30nm이다.The thickness of the inorganic insulating layer 106 is 10-30 nm, for example.

본 발명의 실시 예(시험체)에서는 0.1M, pH7, 상온의 ammonium pentaborate 전해질을 이용하여 20V의 양극산화 전압, 0.32 mA/㎠의 전류밀도 조건 하에 실시하였다.In the example (test body) of the present invention, an ammonium pentaborate electrolyte of 0.1 M, pH 7, and room temperature was used under anodization voltage of 20 V and current density of 0.32 mA / cm 2.

다음으로 게이트 절연층(106, 108)의 표면의 거칠기를 낮추고 유기 활성층(110)과의 호환성(compatibility)을 향상시키기 위해 도 2의 (e)에 나타낸 바와 같이 고분자 절연층(108)을 형성한다.Next, in order to lower the roughness of the surfaces of the gate insulating layers 106 and 108 and to improve compatibility with the organic active layer 110, the polymer insulating layer 108 is formed as shown in FIG. .

고분자 절연층(108)은 상기 명시된 고분자 중 1종을 선택하여 용매에 용해시켜 고분자용액(예를 들어, PMMA - toluene 1wt% 용액)을 제조한 후 스핀코팅(spin-coating)법을 이용하여 형성시킨다.The polymer insulating layer 108 is formed by spin-coating after preparing one of the above-described polymers and dissolving it in a solvent to prepare a polymer solution (eg, PMMA-toluene 1wt% solution). Let's do it.

고분자 절연층(108)의 두께는 예를 들어, 20-40nm이다.The thickness of the polymer insulating layer 108 is, for example, 20-40 nm.

양극산화를 통해 생성된 무기 절연층(106)의 두께는 일반적으로 양극산화 전압에 비례하고 스핀코팅을 통해 생성된 고분자 절연층(108)의 두께는 고분자용액의 농도에 비례하고 스핀코터(spin-coater)의 분당회전속도(rpm)에 반비례하기 때문에 높은 전기용량(capacitance)을 통하여 저전압 구동을 하려면 게이트 절연층(106, 108)의 두께가 얇아야 하므로 양극산화 전압은 10-20V, 고분자 용액의 농도는 0.5-1.0wt%, 스핀코터의 분당회전속도는 4000-6000rpm으로 한다.The thickness of the inorganic insulating layer 106 produced through anodization is generally proportional to the anodization voltage, and the thickness of the polymer insulating layer 108 produced through spin coating is proportional to the concentration of the polymer solution and is spin-coated. Since the gate insulating layers 106 and 108 need to be thin in order to operate at low voltage through high capacitance, the anodization voltage is 10-20 V, and the solution of the polymer solution is inversely proportional to the rpm of the coater. The concentration is 0.5-1.0wt%, and the spin coater's rotational speed per minute is 4000-6000rpm.

본 발명의 실시 예(시험체)에서는 20V의 양극산화 전압, PAMS - toluene 1.0wt% 고분자용액을 6000rpm으로 스핀코팅하여 이중층 구조의 게이트 절연층(106, 108)을 형성하였고 76.1nF/㎠의 전기용량 값을 나타내었다.In the embodiment (test body) of the present invention, the bipolar gate insulating layers 106 and 108 were formed by spin coating anodic oxidation voltage of 20V and PAMS-toluene 1.0wt% polymer solution at 6000rpm, and the capacitance of 76.1nF / ㎠ The value is shown.

다음으로 도 2의 (f)에 나타낸 바와 같이 유기 활성층(110)을 형성한다.Next, as shown in FIG. 2F, the organic active layer 110 is formed.

본 발명의 실시 예(시험체)에서는 유기 활성층(110)으로 펜타센을 유기 분자선 증착법(OMBD)에 의해 성막하였다. 성장시 진공도는 10-7torr, 증착속도는 0.3 Å/s, 기판온도는 25℃이었으며 쉐도우마스크법을 이용하여 패터닝하였다.In an embodiment (test body) of the present invention, pentacene was formed into an organic active layer 110 by organic molecular beam deposition (OMBD). During growth, the degree of vacuum was 10 −7 torr, the deposition rate was 0.3 Å / s, the substrate temperature was 25 ° C. and patterned by using a shadow mask method.

다음으로 도 2의 (g)에서 나타낸 바와 같이 소스 전극(112) 및 드레인 전극(114)을 형성한다.Next, as shown in FIG. 2G, the source electrode 112 and the drain electrode 114 are formed.

소스 전극(112) 및 드레인 전극(114)의 물질은 금(Au), 백금(Pt), 구리(Cu), 은(Ag)과 같이 일함수(work function)가 큰 금속이나 PEDOT/PSS와 같은 전도성 고분자를 사용할 수 있다.The material of the source electrode 112 and the drain electrode 114 is a metal having a large work function such as gold (Au), platinum (Pt), copper (Cu), silver (Ag) or a material such as PEDOT / PSS. Conductive polymers can be used.

소스 전극(112) 및 드레인 전극(114)의 두께는 예를 들어, 50-300nm이다.The thickness of the source electrode 112 and the drain electrode 114 is, for example, 50-300 nm.

본 발명의 실시 예(시험체)에서는 금(Au)을 증착법과 쉐도우마스크법을 이용하여 패터닝된 소스 전극(112) 및 드레인 전극(114)을 형성하였다.In the embodiment (test body) of the present invention, the source electrode 112 and the drain electrode 114 patterned with gold (Au) by using a deposition method and a shadow mask method were formed.

단, 유기 활성층(110)과 소스(112)/드레인(114) 전극은 적층순서가 바뀔 수 있다.However, the stacking order of the organic active layer 110 and the source 112 / drain 114 electrode may be changed.

도 4는 본 발명의 실시 형태에 따른 플렉서블 유기 박막 트랜지스터의 시험체의 구부린 사진을 보여주고 있으며 전자신문, 전자종이와 같은 플렉서블 디스플레이에 적용이 가능함을 알 수 있다.Figure 4 shows a bent picture of the test body of the flexible organic thin film transistor according to the embodiment of the present invention, it can be seen that it can be applied to a flexible display such as an electronic newspaper, electronic paper.

한편, 제조된 시험편을 가지고 KEITHLEY semiconductor characterization system(2400, 236 source/measure unit)을 이용하여 전류의 전달특성곡선을 측정하여 도 5, 도 6에 나타내었고, 이로부터 전기적 특성을 하기(下記)방법으로 계산하였다.Meanwhile, the transmission characteristic curve of the current is measured by using a KEITHLEY semiconductor characterization system (2400, 236 source / measure unit) with the manufactured test specimens, and the results are shown in FIGS. Calculated as

전하이동도 하기 포화영역(saturation regime) 전류식으로부터 ID 1 /2과 VG를 변수로 한 그래프(도 5)를 얻고 그 기울기로부터 구한다:Charge mobility to get to a saturation region (saturation regime) I D 1/ 2 and a graph of V G as a parameter (FIG. 5) from the current type is obtained from the slope:

Figure 112006040658115-pat00001
Figure 112006040658115-pat00001

상기 식에서, ID는 소스-드레인 전류이고, μ는 전하이동도이며, Ci는 게이트 절연층의 전기용량이고, W는 채널 폭이며, L은 채널길이이고, VG는 게이트 전압이며, VT는 문턱전압이다.Where I D is the source-drain current, μ is the charge mobility, Ci is the capacitance of the gate insulation layer, W is the channel width, L is the channel length, V G is the gate voltage, and V T is Is the threshold voltage.

문턱전압(threshold voltage, VT)은 ID 1 /2과 VG간의 그래프(도 5)에서 선형부분의 연장선과 VG축과의 교점으로부터 구한다. 문턱전압은 절대값이 0에 가까워야 전력이 적게 소모된다.Threshold voltage (threshold voltage, VT) was determined from the intersection of the I D 1/2 and the extension of the linear portion in the graph (Fig. 5) between the V G and V G axis. The threshold voltage consumes less power when the absolute value is close to zero.

Ion/Ioff전류비의 계산 방법은 온(on)상태의 최대 전류 값과 오프(off)상태의 최소 전류 값의 비로 구한다.The method of calculating the I on / I off current ratio is obtained by the ratio of the maximum current value in the on state and the minimum current value in the off state.

subthreshold swing의 계산 방법은 log(ID)와 VG간의 그래프(도 5)로부터 subthreshold regime에서 기울기 최대값의 역수로 구한다. subthreshold swing이 작은 값을 가지면 스위칭속도(switching speed)가 빠른 소자임을 의미한다.The method of calculating the subthreshold swing is obtained from the graph between log (I D ) and V G (FIG. 5) as the inverse of the slope maximum in the subthreshold regime. Smaller subthreshold swings mean faster switching speeds.

이로부터 플렉서블 유기 박막 트랜지스터 시험체의 전기적 특성을 계산하면 전하이동도는 0.524±0.027㎠/Vs, 문턱전압은 -2.76V, Ion/Ioff 전류비는 105, subthreshold swing은 0.317V/decade로 우수한 소자성능을 나타내었으며, 도 5에서 나타낸 바와 같이 드레인 전압(VD)을 -5V로 일정하게 하면서 게이트 전압(VG)을 0.5V에서 -5V로 정방향 스윕(forward sweep)한 후 즉시 -5V에서 0.5V로 역방향 스윕(backward sweep)했을 때 전기적 특성을 보게 되면 히스테리시스(hysteresis)가 거의 없음을 알 수 있다.From this, the electrical characteristics of the flexible organic thin film transistor test specimens were calculated: charge mobility of 0.524 ± 0.027㎠ / Vs, threshold voltage of -2.76V, I on / I off current ratio of 10 5 , and subthreshold swing of 0.317V / decade As shown in FIG. 5, the gate voltage V G was forward sweeped from 0.5V to -5V while the drain voltage V D was constant at -5V, as shown in FIG. The electrical characteristics of the reverse sweep at 0.5V at sig- nal show little hysteresis.

도 6은 본 발명에 실시 형태에 따른 플렉서블 유기 박막 트랜지스터 시험체의 아웃풋 특성(output characteristics)을 나타내는 그래프로서 드레인 전압(VD)과 드레인 전류(ID)의 관계를 나타낸다. 도 6을 통해 시험체의 전기적 특성이 포화영역(saturation regime)에서 드레인 전류(ID)의 포화(saturation)가 잘 일어남을 관찰할 수 있으며, -5V이하의 저전압에서 정상적으로 구동함을 알 수 있다.FIG. 6 is a graph showing output characteristics of the flexible organic thin film transistor test body according to the embodiment of the present invention, and shows the relationship between the drain voltage VD and the drain current I D. 6, it can be seen that the electrical characteristics of the test specimen saturation of the drain current I D occurs well in the saturation regime, and it operates normally at a low voltage of -5V or less.

상기 실시예가 비록 상세하게 기재되었다할지라도 상기 실시예는 본 발명의 범위를 한정하기 위한 것으로 해석되어서는 안 되며, 단지 발명의 예시하기 위한 것임을 유의해야 할 것이다. Although the above embodiments have been described in detail, it should be noted that the above examples should not be construed as limiting the scope of the present invention, but merely to illustrate the invention.

본 발명에 의해서, 저전압에서 구동될 수 있으면서도 경제적인 생산기법인 롤투롤 방식으로 생산할 수 있는 게이트 전극이 형성된 유기박막트랜지스터가 제공되었다. 또한 본 발명에 의해서, 금속박막을 이용함으로써 경제적인 롤투롤 방식으로 게이트 전극의 형성을 가능하게 하는 유기박막트랜지스터의 제조 방법이 제공되었다. 상기 유기 박막트랜지스터가 저전압에서 구동가능하도록 표면의 거칠기가 조절되도록 게이트전극의 표면을 연마하는 방법이 제공되었다. According to the present invention, an organic thin film transistor having a gate electrode formed therein, which can be driven at a low voltage and can be produced in an economical production technique, is provided. In addition, according to the present invention, a method of manufacturing an organic thin film transistor which enables the formation of a gate electrode in an economical roll-to-roll manner by using a metal thin film is provided. A method of polishing the surface of the gate electrode is provided so that the surface roughness of the organic thin film transistor can be driven at a low voltage.

Claims (39)

라미네이션된 금속층으로 이루어진 게이트 전극을 포함하며, A gate electrode comprising a laminated metal layer, 상기 라미네이션된 금속층은 연마된 금속층인 유기박막 트랜지스터.And the laminated metal layer is a polished metal layer. 제1항에 있어서, 상기 금속층은 탄탈륨, 텅스텐, 티타늄, 몰비브덴, 알루미늄, 금, 구리, 이트륨, 아연, 하프늄, 지르코늄, 또는 이들의 합금으로 이루어진 그룹에서 선택되는 유기박막 트랜지스터.The organic thin film transistor of claim 1, wherein the metal layer is selected from the group consisting of tantalum, tungsten, titanium, molybdenum, aluminum, gold, copper, yttrium, zinc, hafnium, zirconium, or an alloy thereof. 제1항에 있어서, 상기 라미네이션된 금속층은 알루미늄 또는 알루미늄 합금의 호일인 유기박막 트랜지스터.The organic thin film transistor of claim 1, wherein the laminated metal layer is a foil of aluminum or an aluminum alloy. 삭제delete 제1항에 있어서, 상기 연마된 금속층은 전해연마된 금속층인 유기박막트랜지스터.The organic thin film transistor of claim 1, wherein the polished metal layer is an electropolished metal layer. 제1항 또는 제2항에 있어서, 상기 라미네이트된 금속층은 1 - 100 마이크론 두께인 유기박막트랜지스터.The organic thin film transistor according to claim 1 or 2, wherein the laminated metal layer is 1-100 microns thick. 제1항 또는 제2항에 있어서, 상기 라미네이트된 금속층은 기판상의 접착제 층상에 라미네이트된 유기박막트랜지스터.The organic thin film transistor according to claim 1 or 2, wherein the laminated metal layer is laminated on an adhesive layer on a substrate. 기판;Board; 연마된 금속 라미네이트층으로 이루어진 게이트 전극;A gate electrode made of a polished metal laminate layer; 상기 게이트 전극에 형성된 절연층;An insulating layer formed on the gate electrode; 상기 절연층에 형성된 유기물 활성층; 및An organic active layer formed on the insulating layer; And 상기 유기박막 활성층에 형성된 드레인 및 소스 전극Drain and source electrodes formed on the organic thin film active layer 을 포함하는 유기박막 트랜지스터.Organic thin film transistor comprising a. 제8항에 있어서, 상기 기판은 플렉시블한 기판인 유기박막 트랜지스터.The organic thin film transistor of claim 8, wherein the substrate is a flexible substrate. 제8항에 있어서, 상기 기판과 금속라미네이트층 사이에 접착층이 더 형성된 유기 박막트랜지스터.The organic thin film transistor of claim 8, wherein an adhesive layer is further formed between the substrate and the metal laminate layer. 제10항에 있어서, 상기 접착층은 양면 접착 필름인 유기박막 트랜지스터.The organic thin film transistor of claim 10, wherein the adhesive layer is a double-sided adhesive film. 제11항에 있어서, 상기 양면 접착필름은 두께가 10-30 ㎛ 인 PP 또는 PET 필름인 유기박막 트랜지스터. The organic thin film transistor of claim 11, wherein the double-sided adhesive film is a PP or PET film having a thickness of 10-30 μm. 제8항에 있어서, 상기 금속라미네이트층은 탄탈륨, 텅스텐, 티타늄, 몰비브덴, 알루미늄, 금, 구리, 이트륨, 아연, 하프늄, 지르코늄, 또는 이들의 합금으로 이루어진 그룹에서 선택되는 유기박막 트랜지스터.The organic thin film transistor of claim 8, wherein the metal laminate layer is selected from the group consisting of tantalum, tungsten, titanium, molybdenum, aluminum, gold, copper, yttrium, zinc, hafnium, zirconium, or alloys thereof. 제8항에 있어서, 상기 연마된 금속라미네이트층은 전해연마된 금속라미네이트층인 유기박막 트랜지스터.The organic thin film transistor of claim 8, wherein the polished metal laminate layer is an electropolished metal laminate layer. 제14항에 있어서, 상기 전해연마된 금속라미네이트층은 전해연마된 알루미늄 또는 알루미늄 합금 호일인 유기박막 트랜지스터.15. The organic thin film transistor of claim 14, wherein the electropolished metal laminate layer is electropolished aluminum or aluminum alloy foil. 제8항에 있어서, 연마된 금속라미네이트층은 1 - 100 마이크론 두께인 유기박막트랜지스터.The organic thin film transistor of claim 8, wherein the polished metal laminate layer is 1-100 microns thick. 제8항에 있어서, 상기 절연층은 무기절연층과 고분자 절연층으로 이루어진 유기박막 트랜지스터.The organic thin film transistor of claim 8, wherein the insulating layer comprises an inorganic insulating layer and a polymer insulating layer. 제17항에 있어서, 상기 무기절연층은 금속필름의 양극산화를 통해서 생성되는 유기박막 트랜지스터.The organic thin film transistor of claim 17, wherein the inorganic insulating layer is formed through anodization of a metal film. 기판상에 연마된 금속 라미네이트층을 이용한 게이트 전극을 형성시키는 단계;Forming a gate electrode using the polished metal laminate layer on the substrate; 상기 게이트 전극에 절연막을 형성하는 단계;및Forming an insulating film on the gate electrode; and 상기 절연막상에 유기물 활성층, 드레인 전극 및 소스전극을 형성하는 단계;Forming an organic active layer, a drain electrode, and a source electrode on the insulating film; 를 포함하는 유기박막 트랜지스터 제조 방법.Organic thin film transistor manufacturing method comprising a. 제19항에 있어서, 상기 게이트 전극을 형성하는 단계는The method of claim 19, wherein forming the gate electrode 금속라미네이트층을 형성하는 단계;및Forming a metal laminate layer; and 금속 라미네이트층을 연마하는 단계로 이루어지는 유기 박막트랜지스터 제조 방법.An organic thin film transistor manufacturing method comprising the step of polishing a metal laminate layer. 제20항에 있어서, 상기 금속라미네이트층을 형성하는 단계는 The method of claim 20, wherein forming the metal laminate layer is 기판상에 접착층을 형성하는 단계; 및Forming an adhesive layer on the substrate; And 상기 접착층상에 금속박막을 형성하는 단계Forming a metal thin film on the adhesive layer 로 이루어진 유기 박막트랜지스터 제조 방법.Organic thin film transistor manufacturing method consisting of. 제21항에 있어서, 상기 접착층은 양면 접착필름층인 유기박막트랜지스터 제조 방법.The method of claim 21, wherein the adhesive layer is a double-sided adhesive film layer. 제22항에 있어서, 상기 양면접착필름은 롤투롤 방식으로 형성되는 유기박막트랜지스터 제조 방법.The method of claim 22, wherein the double-sided adhesive film is formed in a roll-to-roll manner. 제21항에 있어서, 상기 금속박막을 형성하는 단계는 The method of claim 21, wherein forming the metal thin film 상기 접착층상에 금속박막을 롤투롤 방식으로 형성시키는 단계인 유기박막 트랜지스터 제조 방법.Forming a metal thin film on the adhesive layer in a roll-to-roll manner. 제24항에 있어서, 상기 금속 박막은 탄탈륨, 텅스텐, 티타늄, 몰비브덴, 알루미늄, 금, 구리, 이트륨, 아연, 하프늄, 지르코늄, 또는 이들의 합금으로 이루어진 그룹에서 선택되는 금속으로 제조된 금속호일인 유기박막 트랜지스터 제조 방법.The metal foil of claim 24, wherein the metal thin film is made of a metal selected from the group consisting of tantalum, tungsten, titanium, molybdenum, aluminum, gold, copper, yttrium, zinc, hafnium, zirconium, or alloys thereof. Phosphorus organic thin film transistor manufacturing method. 기판상에 접착층을 형성하는 단계;Forming an adhesive layer on the substrate; 상기 접착층에 알루미늄 호일층을 부착시키는 단계;Attaching an aluminum foil layer to the adhesive layer; 상기 알루미늄 호일층을 연마하여 게이트 전극을 형성하는 단계;Polishing the aluminum foil layer to form a gate electrode; 상기 게이트 전극에 절연막을 형성하는 단계;및Forming an insulating film on the gate electrode; and 상기 절연막상에 유기물 활성층, 드레인 전극 및 소스전극을 형성하는 단계;Forming an organic active layer, a drain electrode, and a source electrode on the insulating film; 를 포함하는 유기박막 트랜지스터 제조 방법.Organic thin film transistor manufacturing method comprising a. 제26항에 있어서, 상기 알루미늄 호일층은 전해연마되는 유기박막트랜지스터 제조 방법.27. The method of claim 26, wherein the aluminum foil layer is electropolished. 제26항에 있어서, 상기 절연막은 무기절연막과 고분자 절연막을 차례로 형성하여 형성되는 유기박막트랜지스터 제조 방법.27. The method of claim 26, wherein the insulating film is formed by sequentially forming an inorganic insulating film and a polymer insulating film. 제28항에 있어서, 상기 무기절연막은 연마된 알루미늄 호일의 양극산화에 의해서 형성되는 유기박막트랜지스터 제조 방법.29. The method of claim 28, wherein the inorganic insulating film is formed by anodization of polished aluminum foil. 제28항에 있어서, 상기 고분자 절연막은 스핀코팅에 의해서 형성되는 유기 박막트랜지스터 제조 방법.29. The method of claim 28, wherein the polymer insulating film is formed by spin coating. 기판상에 알루미늄 또는 알루미늄 합금 호일을 라미네이션하고 및 이를 연마하여 박막트랜지스터용 게이트 전극 형성 방법.Laminating and polishing the aluminum or aluminum alloy foil on a substrate to form a gate electrode for a thin film transistor. 제31항에 있어서, 상기 호일은 기판상에 형성된 접착필름상에 롤투롤 방식으로 라미네이션 되는 박막트랜지스터용 게이트 전극 형성 방법.32. The method of claim 31, wherein the foil is laminated in a roll-to-roll manner on an adhesive film formed on a substrate. 제31항에 있어서, 상기 호일은 전해연마되는 박막트랜지스터용 게이트 전극 형성 방법.32. The method of claim 31, wherein the foil is electropolished. 제33항에 있어서, 상기 전해연마는 과염소산과 에탄올 혼합용액을 이용하여 이루어지는 박막트랜지스터용 게이트 전극 형성 방법.34. The method of claim 33, wherein the electropolishing is performed using a mixed solution of perchloric acid and ethanol. 제33항에 있어서, 상기 호일은 전해연마에 의해서 식각되는 박막트랜지스터용 게이트 전극 형성 방법.34. The method of claim 33, wherein the foil is etched by electropolishing. 기판;Board; 연마된 알루미늄 또는 알루미늄 합금 호일로 이루어진 게이트 전극;A gate electrode made of polished aluminum or aluminum alloy foil; 상기 게이트 전극에 형성된 무기 절연층Inorganic insulating layer formed on the gate electrode 상기 무기 절연층상에 형성된 고분자 절연층;A polymer insulating layer formed on the inorganic insulating layer; 상기 고분자 절연층에 형성된 유기물 활성층; 및An organic active layer formed on the polymer insulating layer; And 상기 유기박막 활성층에 형성된 드레인 및 소스 전극Drain and source electrodes formed on the organic thin film active layer 을 포함하는 저전압구동성 유기박막 트랜지스터.Low voltage driving organic thin film transistor comprising a. 제36항에 있어서, 상기 무기 절연층의 두께는 10-30 nm인 저전압구동성 유기박막 트랜지스터.The low voltage driving organic thin film transistor of claim 36, wherein the inorganic insulating layer has a thickness of 10-30 nm. 제36항에 있어서, 상기 고분자 절연층의 두께는 20-40 nm인 저전압구동성 유기박막 트랜지스터.The low voltage driving organic thin film transistor of claim 36, wherein the polymer insulating layer has a thickness of 20-40 nm. 제36항에 있어서, 상기 연마된 게이트 전극은 표면 거칠기가 Rq 값이 2.00 nm 이하인 저전압구동성 유기박막 트랜지스터.The low voltage driving organic thin film transistor of claim 36, wherein the polished gate electrode has a surface roughness of Rq of 2.00 nm or less.
KR1020060052041A 2006-06-09 2006-06-09 A low voltage flexible organic thin film transistor and manufacturing method thereof KR100792780B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060052041A KR100792780B1 (en) 2006-06-09 2006-06-09 A low voltage flexible organic thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052041A KR100792780B1 (en) 2006-06-09 2006-06-09 A low voltage flexible organic thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070117867A KR20070117867A (en) 2007-12-13
KR100792780B1 true KR100792780B1 (en) 2008-01-14

Family

ID=39142893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052041A KR100792780B1 (en) 2006-06-09 2006-06-09 A low voltage flexible organic thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100792780B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (en) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
KR20010098463A (en) * 2000-04-06 2001-11-08 이데이 노부유끼 Thin-film transistor and method for making the same
JP2003066489A (en) * 2001-08-20 2003-03-05 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261075A (en) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
KR20010098463A (en) * 2000-04-06 2001-11-08 이데이 노부유끼 Thin-film transistor and method for making the same
JP2003066489A (en) * 2001-08-20 2003-03-05 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Also Published As

Publication number Publication date
KR20070117867A (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR100560796B1 (en) organic TFT and fabrication method of the same
KR100399283B1 (en) Device structure and fabrication process for high performance organic thin film transistor
EP2356706B1 (en) Method of patterning an electronic or photonic material
KR20070045210A (en) Devices and methods of making the same
JP6887806B2 (en) Thin film transistor and its manufacturing method
KR100792780B1 (en) A low voltage flexible organic thin film transistor and manufacturing method thereof
JP2019504501A (en) Structure for improving switching speed of transistor using polar elastomer
Ravi Sankar et al. Local ferroelectric studies on interconnected PVDF nano-dot thin films using piezo force microscopy
JP4729843B2 (en) Thin film transistor manufacturing method
JP5760360B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
KR101004735B1 (en) Organic Thin Film Transistor, Method for Preparation of the Transistor and Biosenser Using the Same
JPWO2005122233A1 (en) Schottky gate organic field effect transistor and manufacturing method thereof
Kang et al. Interfacial oxidized gate insulators for low-power oxide thin-film transistors
KR101755239B1 (en) Laminate, method for anodizing isolated metal patterns and method of organic thin-film transistor circuits using same
JP2006186293A (en) Method of manufacturing thin film transistor
KR20130034015A (en) Method for manufacturing laminated body, and laminated body
JP7163772B2 (en) Organic thin film transistor, manufacturing method thereof, and image display device
JP5640331B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP2020088225A (en) Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor
WO2004093180A1 (en) Flexible carbon-based ohmic contacts for organic transistors
JP4726440B2 (en) ORGANIC OR INORGANIC TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP2020027897A (en) Thin film transistor, manufacturing method thereof, and image display device
Seong et al. Performance of low-operating voltage P3HT-based thin-film transistors with anodized Ta2O5 insulator
JP2006261493A (en) Thin film transistor and its manufacturing method
CN116133440A (en) High-frequency organic planar structure rectifier diode and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101215

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee