JP5640331B2 - FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE - Google Patents

FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE Download PDF

Info

Publication number
JP5640331B2
JP5640331B2 JP2009127561A JP2009127561A JP5640331B2 JP 5640331 B2 JP5640331 B2 JP 5640331B2 JP 2009127561 A JP2009127561 A JP 2009127561A JP 2009127561 A JP2009127561 A JP 2009127561A JP 5640331 B2 JP5640331 B2 JP 5640331B2
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
metal
underlayer
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009127561A
Other languages
Japanese (ja)
Other versions
JP2010278118A (en
Inventor
伊藤 大
大 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2009127561A priority Critical patent/JP5640331B2/en
Priority to US12/732,119 priority patent/US8309954B2/en
Publication of JP2010278118A publication Critical patent/JP2010278118A/en
Application granted granted Critical
Publication of JP5640331B2 publication Critical patent/JP5640331B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、電界効果型トランジスタ及びその製造方法並びに電界効果型トランジスタを用いた画像表示装置に関する。特に、基板と電界効果型トランジスタとの密着性が向上した電界効果型トランジスタ及びその製造方法並びに画像表示装置に関する。   The present invention relates to a field effect transistor, a manufacturing method thereof, and an image display device using the field effect transistor. In particular, the present invention relates to a field effect transistor with improved adhesion between a substrate and a field effect transistor, a method for manufacturing the same, and an image display device.

近年、一般に普及している液晶ディスプレイ、有機ELディスプレイ及び電気泳動型ディスプレイ等の表示装置の多くは薄膜トランジスタ(TFT)を表示スイッチングデバイスとしたアクティブマトリックス型の駆動装置を利用している。このような表示スイッチとしてのTFTには、ゲート電極、ゲート絶縁層、ソース電極−ドレイン電極、ソース電極−ドレイン電極間に配置された半導体からなる電界効果型トランジスタ(FET)が利用されている。FETの駆動原理は、ゲート電極に電圧を印加することにより半導体中の電子またはホールからなるチャージキャリア量をコントロールし、ソース電極−ドレイン電極間のチャージ移動、すなわち電流を制御するもので、このような作用によりスイッチの役割を果たしている。   In recent years, many of the display devices such as a liquid crystal display, an organic EL display, and an electrophoretic display that have been widely used in recent years use an active matrix type drive device using a thin film transistor (TFT) as a display switching device. For such a TFT as a display switch, a field effect transistor (FET) made of a semiconductor disposed between a gate electrode, a gate insulating layer, a source electrode-drain electrode, and a source electrode-drain electrode is used. The driving principle of the FET is to control the charge transfer between the source electrode and the drain electrode, that is, the current, by controlling the amount of charge carriers consisting of electrons or holes in the semiconductor by applying a voltage to the gate electrode. It plays the role of a switch by a special action.

以上のようなTFTアレイの半導体には、従来、アモルファスもしくは多結晶の薄膜シリコンを半導体として利用したものが使われているが、一般的に、薄膜シリコンTFTの電極や半導体、絶縁層等の各層は真空プロセス及び300℃以上の高温プロセスが必要であり、比較的煩雑で高コストなプロセスにより形成されている。   Conventionally, the semiconductors of the TFT array as described above are those using amorphous or polycrystalline thin film silicon as a semiconductor. Generally, each layer such as an electrode, a semiconductor, and an insulating layer of a thin film silicon TFT is used. Requires a vacuum process and a high-temperature process of 300 ° C. or higher, and is formed by a relatively complicated and expensive process.

これに対して近年、透明酸化物半導体、有機半導体などの低温形成可能な半導体材料が開発され、アモルファスシリコン以上の電気伝導特性を有するなど、プロセスの低温化、高速化、低コスト化が実現可能となってきた。また低温プロセスを採用することによりプラスチックフィルムや紙などの可撓性基材を採用し、ロールトゥロールによる製造やフレキシブルデバイスの作製などへの応用が期待されている。   On the other hand, in recent years, semiconductor materials that can be formed at low temperatures such as transparent oxide semiconductors and organic semiconductors have been developed, and it is possible to realize low-temperature, high-speed, and low-cost processes such as having electrical conductivity characteristics higher than amorphous silicon. It has become. In addition, by adopting a low temperature process, a flexible base material such as a plastic film or paper is adopted, and application to production by roll-to-roll or production of a flexible device is expected.

TFTを形成するために、一般的にフォトリソグラフィによるパターニング手法を用いている。フォトリソグラフィにおけるレジスト現像及び剥離、半導体及び電極等のエッチングには強酸や強アルカリを用いるため、基材上に形成する電極や絶縁体、半導体などの材料が、これら現像液やエッチャントによって基材から剥離してしまうという問題があった。特に、プラスチックフィルムを基板として用いた場合、プラスチックと金属や金属酸化物の密着性が十分でなく、またUV/オゾン処理やコロナ処理など、基板の表面処理によって密着性を向上させても、酸やアルカリにより化学的に基板との結合が分解されてしまうため、この問題は顕著であった。   In order to form a TFT, a patterning technique by photolithography is generally used. Since strong acids and strong alkalis are used for resist development and peeling in photolithography, etching of semiconductors and electrodes, etc., materials such as electrodes, insulators, and semiconductors formed on the substrate are removed from the substrate by these developers and etchants. There was a problem of peeling. In particular, when a plastic film is used as a substrate, the adhesion between the plastic and the metal or metal oxide is not sufficient, and even if the adhesion is improved by surface treatment of the substrate such as UV / ozone treatment or corona treatment, This problem is remarkable because the bond with the substrate is chemically decomposed by alkali or alkali.

特開2004−200365号公報JP 2004-200365 A 特開2001−352068号公報JP 2001-352068 A 特開2002−28961号公報JP 2002-28961 A 特開2003−258260号公報JP 2003-258260 A

本発明は、プラスチックフィルム基板と電界効果型トランジスタとの密着性を下地層を形成することで化学的に高め、フォトリソグラフィ工程で用いる強酸や強アルカリへの浸漬によっても電界効果型トランジスタがプラスチックフィルム基板から剥離することなく再現性良く製造する電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供すること。   In the present invention, the adhesion between a plastic film substrate and a field effect transistor is chemically enhanced by forming a base layer, and the field effect transistor is formed by a plastic film by immersion in a strong acid or strong alkali used in a photolithography process. To provide a field effect transistor, a method of manufacturing the same, and an image display device that can be manufactured with good reproducibility without peeling from a substrate.

本発明の請求項1に係る発明は、基板、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体を有して形成された電界効果型トランジスタであって、基板上に高分子化合物と金属化合物との混合物を含有する下地層を備えることを特徴とする電界効果型トランジスタとしたものである。   The invention according to claim 1 of the present invention is a field effect transistor having a substrate, a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and a semiconductor, wherein the polymer compound and the metal are formed on the substrate. A field effect transistor comprising an underlayer containing a mixture with a compound.

本発明の請求項2に係る発明は、下地層の高分子化合物が金属と酸素原子を介して結合を有することを特徴とする請求項1に記載の電界効果型トランジスタとしたものである。   The invention according to claim 2 of the present invention is the field effect transistor according to claim 1, wherein the polymer compound of the underlayer has a bond through a metal and an oxygen atom.

本発明の請求項3に係る発明は、下地層が、高分子化合物または金属と酸素原子または窒素原子を介して結合を有する有機分子を含有することを特徴とする請求項1または2に記載の電界効果型トランジスタとしたものである。   The invention according to claim 3 of the present invention is characterized in that the underlayer contains an organic molecule having a bond with a polymer compound or metal via an oxygen atom or a nitrogen atom. This is a field effect transistor.

本発明の請求項4に係る発明は、下地層の金属が、第4族元素、第5族元素、第6族元素、第13族元素、亜鉛、錫のうちから選ばれる少なくとも1種であることを特徴とする請求項1乃至請求項3のいずれかに記載の電界効果型トランジスタとしたものである。   In the invention according to claim 4 of the present invention, the metal of the underlayer is at least one selected from Group 4 elements, Group 5 elements, Group 6 elements, Group 13 elements, zinc, and tin. The field effect transistor according to any one of claims 1 to 3 is provided.

本発明の請求項5に係る発明は、下地層が少なくとも2種類の金属を含むことを特徴とする請求項4に記載の電界効果型トランジスタとしたものである。   The invention according to claim 5 of the present invention is the field effect transistor according to claim 4, wherein the underlayer contains at least two kinds of metals.

本発明の請求項6に係る発明は、下地層がケイ素化合物を含むことを特徴とする請求項5に記載の電界効果型トランジスタとしたものである。   The invention according to claim 6 of the present invention is the field effect transistor according to claim 5, wherein the underlayer contains a silicon compound.

本発明の請求項7に係る発明は、下地層の金属原子と高分子化合物における単量体の含有比が1:1以上1:5以下であり、金属原子と有機分子の含有比が1:1以上1:6以下であることを特徴とする請求項1乃至請求項6のいずれかに記載の電界効果型トランジスタとしたものである。   In the invention according to claim 7 of the present invention, the content ratio of the metal atom in the underlayer and the monomer in the polymer compound is from 1: 1 to 1: 5, and the content ratio of the metal atom to the organic molecule is 1: 7. The field effect transistor according to claim 1, wherein the field effect transistor is 1 or more and 1: 6 or less.

本発明の請求項8に係る発明は、半導体が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至請求項7のいずれかに記載の電界効果型トランジスタとしたものである。   The invention according to claim 8 of the present invention is the field effect transistor according to any one of claims 1 to 7, wherein the semiconductor is made of a material mainly composed of a metal oxide. is there.

本発明の請求項9に係る発明は、半導体が有機化合物を主成分とする材料からなることを特徴とする請求項1乃至請求項7のいずれかに記載の電界効果型トランジスタとしたものである。   The invention according to claim 9 of the present invention is the field effect transistor according to any one of claims 1 to 7, wherein the semiconductor is made of a material mainly composed of an organic compound. .

本発明の請求項10に係る発明は、基板が可撓性基板であることを特徴とする請求項1乃至請求項9のいずれかに記載の電界効果型トランジスタとしたものである。   The invention according to claim 10 of the present invention is the field effect transistor according to any one of claims 1 to 9, wherein the substrate is a flexible substrate.

本発明の請求項11に係る発明は、基板が紙またはプラスチックを主成分とすることを特徴とする請求項10に記載の電界効果型トランジスタとしたものである。   The invention according to claim 11 of the present invention is the field effect transistor according to claim 10, characterized in that the substrate is mainly composed of paper or plastic.

本発明の請求項12に係る発明は、基板上に高分子化合物と金属化合物を含む溶液を塗布し、溶液を乾燥し、溶液を焼成して下地層を形成することを特徴とする電界効果型トランジスタの製造方法としたものである。   The invention according to claim 12 of the present invention is a field effect type characterized in that a solution containing a polymer compound and a metal compound is applied on a substrate, the solution is dried, and the solution is baked to form an underlayer. This is a method for manufacturing a transistor.

本発明の請求項13に係る発明は、下地層を形成する前に基板の表面を処理することを特徴とする請求項12に記載の電界効果型トランジスタの製造方法としたものである。   The invention according to claim 13 of the present invention is the method for manufacturing a field effect transistor according to claim 12, wherein the surface of the substrate is treated before forming the underlayer.

本発明の請求項14に係る発明は、基板の表面を処理する工程が親水化処理であることを特徴とする請求項13に記載の電界効果型トランジスタの製造方法としたものである。   The invention according to claim 14 of the present invention is the method for producing a field effect transistor according to claim 13, wherein the step of treating the surface of the substrate is a hydrophilic treatment.

本発明の請求項15に係る発明は、親水化処理がUV/オゾン処理、酸素プラズマ処理、窒素プラズマ処理、コロナ処理のいずれか一つであることを特徴とする請求項14に記載の電界効果型トランジスタの製造方法としたものである。   The invention according to claim 15 of the present invention is characterized in that the hydrophilization treatment is any one of UV / ozone treatment, oxygen plasma treatment, nitrogen plasma treatment, and corona treatment. Type transistor manufacturing method.

本発明の請求項16に係る発明は、金属化合物における金属が、第4族元素、第5族元素、第6族元素、第13族元素、亜鉛、錫のうちから選ばれる少なくとも1種であることを特徴とする請求項12乃至請求項15のいずれかに記載の電界効果型トランジスタの製造方法としたものである。   In the invention according to claim 16 of the present invention, the metal in the metal compound is at least one selected from Group 4 elements, Group 5 elements, Group 6 elements, Group 13 elements, zinc, and tin. The field-effect transistor manufacturing method according to any one of claims 12 to 15, wherein the field-effect transistor is manufactured.

本発明の請求項17に係る発明は、金属化合物として、少なくとも2種類の金属化合物を用いることを特徴とする請求項12乃至請求項16のいずれかに記載の電界効果型トランジスタの製造方法としたものである。   The invention according to claim 17 of the present invention is the method for producing a field effect transistor according to any one of claims 12 to 16, wherein at least two kinds of metal compounds are used as the metal compound. Is.

本発明の請求項18に係る発明は、金属化合物として、ケイ素化合物を用いることを特徴とする請求項17に記載の電界効果型トランジスタの製造方法としたものである。   The invention according to claim 18 of the present invention is the method for producing a field effect transistor according to claim 17, wherein a silicon compound is used as the metal compound.

本発明の請求項19に係る発明は、金属酸化物を主成分とする材料からなる半導体を形成する工程を含むことを特徴とする請求項12乃至請求項18のいずれかに記載の電界効果型トランジスタの製造方法としたものである。   The field effect type according to any one of claims 12 to 18, wherein the invention according to claim 19 includes a step of forming a semiconductor made of a material mainly composed of a metal oxide. This is a method for manufacturing a transistor.

本発明の請求項20に係る発明は、有機化合物を主成分とする材料からなる半導体を形成する工程を含むことを特徴とする請求項12乃至請求項18のいずれかに記載の電界効果型トランジスタの製造方法としたものである。   The field effect transistor according to any one of claims 12 to 18, wherein the invention according to claim 20 includes a step of forming a semiconductor made of a material mainly composed of an organic compound. This is a manufacturing method.

本発明の請求項21に係る発明は、請求項1乃至請求項11のいずれかに記載の電界効果型トランジスタを用いたことを特徴とする画像表示装置としたものである。   According to a twenty-first aspect of the present invention, there is provided an image display device using the field effect transistor according to any one of the first to eleventh aspects.

本発明の請求項22に係る発明は、画像表示装置が液晶表示装置、有機EL及び電子ペーパのいずれかであることを特徴とする請求項21に記載の画像表示装置としたものである。   The invention according to claim 22 of the present invention is the image display device according to claim 21, wherein the image display device is any one of a liquid crystal display device, an organic EL, and an electronic paper.

本発明によれば、プラスチックフィルム基板と電界効果型トランジスタとの密着性を下地層を形成することで化学的に高め、フォトリソグラフィ工程で用いる強酸や強アルカリへの浸漬によっても電界効果型トランジスタがプラスチックフィルム基板から剥離することなく再現性良く製造する電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供することができる。   According to the present invention, the adhesion between the plastic film substrate and the field effect transistor is chemically enhanced by forming the base layer, and the field effect transistor can be obtained by immersion in a strong acid or strong alkali used in the photolithography process. It is possible to provide a field effect transistor, a method for manufacturing the same, and an image display device that can be manufactured with good reproducibility without peeling from the plastic film substrate.

本発明の実施の形態に係る電界効果型トランジスタを示す概略断面図である。1 is a schematic cross-sectional view showing a field effect transistor according to an embodiment of the present invention. 本発明の実施の形態に係る電界効果型トランジスタを示す概略断面図である。1 is a schematic cross-sectional view showing a field effect transistor according to an embodiment of the present invention. 本発明の実施の形態に係る電界効果型トランジスタを示す概略断面図である。1 is a schematic cross-sectional view showing a field effect transistor according to an embodiment of the present invention. 本発明の実施の形態に係る電界効果型トランジスタに用いる下地層の化学的構造を示す模式図である。It is a schematic diagram which shows the chemical structure of the base layer used for the field effect transistor which concerns on embodiment of this invention. 本発明の実施の形態に係る電界効果型トランジスタに用いる下地層の形成用溶液を示す模式図である。It is a schematic diagram which shows the formation solution of the base layer used for the field effect transistor which concerns on embodiment of this invention. 本発明の実施の形態に係る画像表示装置を示す概略断面図である。It is a schematic sectional drawing which shows the image display apparatus which concerns on embodiment of this invention.

以下、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

図1乃至図3は、本発明の実施の形態に係る電界効果型トランジスタ100を示す概略断面図である。本発明の実施の形態において、例えば、図1はボトムゲート構造、ボトムコンタクトであり、図2は、ボトムゲート構造、トップコンタクトである。図3はトップゲート構造である。本発明の実施の形態に係る電界効果型トランジスタ100は上述した構造に限定されずいずれの構造にも適用できる。   1 to 3 are schematic sectional views showing a field effect transistor 100 according to an embodiment of the present invention. In the embodiment of the present invention, for example, FIG. 1 shows a bottom gate structure and a bottom contact, and FIG. 2 shows a bottom gate structure and a top contact. FIG. 3 shows a top gate structure. The field effect transistor 100 according to the embodiment of the present invention is not limited to the structure described above, and can be applied to any structure.

図1乃至図3に示すように、本発明の実施の形態に係る電界効果型トランジスタ100は、基板10、下地層20、ゲート電極30、ゲート絶縁層40、ソース電極50、ドレイン電極60及び半導体70を有している。   As shown in FIGS. 1 to 3, a field effect transistor 100 according to an embodiment of the present invention includes a substrate 10, a base layer 20, a gate electrode 30, a gate insulating layer 40, a source electrode 50, a drain electrode 60, and a semiconductor. 70.

本発明の実施の形態に係る電界効果型トランジスタ100に用いる基板10としては、表面に絶縁性がありシート状で、表面が平坦であれば何でも用いることができ、例えば、紙、ソーダライムガラス、石英ガラス、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリイミド(PI)、ポリエーテルスルホン(PES)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)、ポリアリルレートなどを使用することができる。また、ステンレスシート、アルミ箔、銅箔、シリコンウェハ等の導電性あるいは半導体性の基材であっても、表面に絶縁性の、例えば高分子材料あるいは金属酸化物などを塗布または蒸着することにより用いることができる。更に、以上の基板10は表面に易接着層等の表面処理層を形成しても良いし、親水化処理であるコロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良い。   As the substrate 10 used for the field effect transistor 100 according to the embodiment of the present invention, any material can be used as long as the surface is insulative, sheet-like, and the surface is flat. For example, paper, soda lime glass, Uses quartz glass, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), cycloolefin polymer, polyimide (PI), polyethersulfone (PES), polymethyl methacrylate (PMMA), polycarbonate (PC), polyallylate, etc. can do. In addition, even conductive or semiconductive substrates such as stainless steel sheets, aluminum foils, copper foils, silicon wafers, etc. can be coated or vapor-deposited on the surface with insulating materials such as polymer materials or metal oxides. Can be used. Further, the substrate 10 may be provided with a surface treatment layer such as an easy adhesion layer on the surface, or may be subjected to a surface treatment such as a corona treatment, a plasma treatment, or a UV / ozone treatment as a hydrophilic treatment.

本発明の実施の形態に係る電界効果型トランジスタ100に用いる下地層20は、高分子化合物と金属化合物の混合物を含有することを特徴としている。高分子化合物と金属化合物の混合物は、それぞれの前駆体を溶液中で混合し、反応することで高分子化合物骨格と金属間に結合を有する混合物から得られる。反応は下地層20を形成する前の溶液中で行ってもよいし、下地層20を塗布あるいは印刷形成した後に、加熱、乾燥によって行ってもよい。   The underlayer 20 used in the field effect transistor 100 according to the embodiment of the present invention is characterized by containing a mixture of a polymer compound and a metal compound. A mixture of a polymer compound and a metal compound is obtained from a mixture having a bond between a polymer compound skeleton and a metal by mixing and reacting respective precursors in a solution. The reaction may be performed in a solution before the underlayer 20 is formed, or may be performed by heating or drying after the underlayer 20 is applied or printed.

本発明の実施の形態に係る下地層20は高分子化合物と金属は酸素原子を介して結合を有する。具体的には、図4を参照して説明する。図4は、本発明の実施の形態に係る電界効果型トランジスタ100に用いる下地層20の化学的構造を示す模式図である。図4に示すように、本発明の実施の形態に係る下地層20は金属原子が酸素原子を介して高分子と結合している。Mは金属原子を表し、Rは有機分子を表し、Oは酸素原子を表す。図4に示すように、本発明の実施の形態に係る下地層20は、高分子が酸素原子又は窒素原子を介して金属原子と結合することにより、架橋されている。   In the underlayer 20 according to the embodiment of the present invention, the polymer compound and the metal have a bond through an oxygen atom. Specifically, this will be described with reference to FIG. FIG. 4 is a schematic diagram showing a chemical structure of the underlayer 20 used in the field effect transistor 100 according to the embodiment of the present invention. As shown in FIG. 4, in the underlayer 20 according to the embodiment of the present invention, metal atoms are bonded to a polymer via oxygen atoms. M represents a metal atom, R represents an organic molecule, and O represents an oxygen atom. As shown in FIG. 4, the underlayer 20 according to the embodiment of the present invention is crosslinked by bonding a polymer to a metal atom through an oxygen atom or a nitrogen atom.

高分子化合物と金属化合物との混合物を与える高分子化合物としては、金属化合物等と反応し、酸素原子を介して結合を有する高分子を選択する必要がある。例えばヒドロキシル基やアルコール基、カルボキシル基、エポキシ基、あるいはそれらの置換基に変換可能な前駆体となりうる官能基を有する高分子化合物が望ましい。すなわち、当該高分子のモノマー単位に例示したような官能基が各単位、一定間隔あるいはランダムに含まれることが望ましい。具体的な高分子材料としては、ポリビニルアルコール、ポリビニルフェノール、アセチルセルロース、エポキシ樹脂、ヒドロキシアルキルアクリレート等を用いたアクリル樹脂あるいはブロック共重合体、アクリルポリオール樹脂、エステルポリオール樹脂等が挙げられるがこの限りではない。   As a polymer compound that gives a mixture of a polymer compound and a metal compound, it is necessary to select a polymer that reacts with a metal compound or the like and has a bond via an oxygen atom. For example, a polymer compound having a functional group that can be a precursor that can be converted into a hydroxyl group, an alcohol group, a carboxyl group, an epoxy group, or a substituent thereof is desirable. That is, it is desirable that a functional group exemplified in the monomer unit of the polymer is included in each unit, at regular intervals or at random. Specific polymer materials include acrylic resin or block copolymer, acrylic polyol resin, ester polyol resin, etc. using polyvinyl alcohol, polyvinyl phenol, acetyl cellulose, epoxy resin, hydroxyalkyl acrylate, etc. is not.

高分子化合物と金属化合物との混合物を与える金属化合物前駆体としては、ヒドロキシル基やアルコール基、カルボキシル基、エポキシ基、あるいはそれらの置換基に変換可能な前駆体となりうる官能基を有する高分子化合物と反応し、酸素原子を介して結合を有することのできる化合物を用いることができ、金属のアルコキシド化合物、ハロゲン化化合物、アルキル化化合物、シクロペンタジエニル化合物、アミノ化合物、アセチルアセトナート化合物、イソシアネ−ト化合物等が挙げられる。具体的な金属原子としては、第4族元素、第5族元素、第6族元素、第13族元素、亜鉛、錫から選ばれる少なくとも一種の金属であることが好ましく、用いた金属と酸素を介した高分子化合物との結合が酸やアルカリに対して解離しない、あるいは解離しにくいことが好ましい。金属化合物は2種以上用いても良いし、それぞれが異なる金属原子を有する金属化合物を用いても良い。   The metal compound precursor that gives a mixture of a polymer compound and a metal compound includes a hydroxyl group, an alcohol group, a carboxyl group, an epoxy group, or a polymer compound having a functional group that can be converted into a substituent thereof. And a compound that can have a bond through an oxygen atom can be used. A metal alkoxide compound, halogenated compound, alkylated compound, cyclopentadienyl compound, amino compound, acetylacetonate compound, isocyanate -To compounds and the like. The specific metal atom is preferably at least one metal selected from Group 4 elements, Group 5 elements, Group 6 elements, Group 13 elements, zinc, and tin. It is preferable that the bond with the intervening polymer compound does not dissociate or hardly dissociates with respect to the acid or alkali. Two or more metal compounds may be used, or metal compounds each having a different metal atom may be used.

本発明の実施の形態に係る下地層20が2種以上の金属原子を含む時にケイ素原子を含んでいても良いが、ケイ素原子の酸素原子を介した高分子化合物との結合(ケイ素−酸素−炭素結合)はアルカリに対して耐性が無く、結合が解離してしまうため、ケイ素化合物の混入量が多すぎないようにする必要がある。本発明の実施の形態に係る下地層20におけるケイ素原子の含有量は、他金属原子に対して3倍量を超えないようにすることが好ましい。具体的な金属化合物としては、テトライソプロピルチタネート、テトラブチルチタネート、チタンテトラキスアセチルアセトナート、塩化チタン、チタンジオクチロキシビス(オクチレングリコレート)、チタンジイソプロポキシビス(トリエタノールアミネート)、チタンラクテート、テトラプロピルジルコネート、テトラブチルジルコネート、ジルコニウムテトラキスアセチルアセトネート、ジルコニウムトリブトキシモノアセチルアセトネート、塩化ジルコニア、オクタン酸ジルコニウム、テトラキスジメチルアミノジルコニウム、テトラプロピルハフネート、テトラブチルハフネート、ハフニウムテトラキスアセチルアセトナート、塩化ハフニウム、ペンタエチルニオベート、ペンタブトキシニオベート、塩化ニオブ、ペンタエチルタンタレート、ペンタブチルタンタレート、塩化タンタル、塩化モリブデン、塩化亜鉛、しゅう酸亜鉛、プロピオン酸亜鉛、アルミニウムイソプロポキシド、アルミニウムブトキシド、塩化アルミニウム、トリイソブチルアルミニウム、アルミニウムトリスアセチルアセトナート、インジウムトリスアセチルアセトナート、塩化インジウム、塩化錫、塩化ブチル錫、テトラエチルシリケート、テトライソプロピルシリケート、テトラブチルシリケート等があげられるがこの限りではない。   The underlayer 20 according to the embodiment of the present invention may contain a silicon atom when it contains two or more kinds of metal atoms, but is bonded to a polymer compound via an oxygen atom of the silicon atom (silicon-oxygen- Since carbon bonds are not resistant to alkali and the bonds are dissociated, it is necessary to prevent the silicon compound from being mixed in too much. It is preferable that the silicon atom content in the underlayer 20 according to the embodiment of the present invention does not exceed 3 times the amount of other metal atoms. Specific metal compounds include tetraisopropyl titanate, tetrabutyl titanate, titanium tetrakisacetylacetonate, titanium chloride, titanium dioctyloxybis (octylene glycolate), titanium diisopropoxybis (triethanolaminate), titanium Lactate, tetrapropyl zirconate, tetrabutyl zirconate, zirconium tetrakisacetylacetonate, zirconium tributoxymonoacetylacetonate, zirconia chloride, zirconium octoate, tetrakisdimethylaminozirconium, tetrapropylhafnate, tetrabutylhafnate, hafniumtetrakis Acetyl acetonate, hafnium chloride, pentaethyl niobate, pentabutoxy niobate, niobium chloride, pentaethyl Tantalate, pentabutyl tantalate, tantalum chloride, molybdenum chloride, zinc chloride, zinc oxalate, zinc propionate, aluminum isopropoxide, aluminum butoxide, aluminum chloride, triisobutylaluminum, aluminum trisacetylacetonate, indium trisacetylacetonate Indium chloride, tin chloride, butyltin chloride, tetraethyl silicate, tetraisopropyl silicate, tetrabutyl silicate and the like are not limited thereto.

本発明の実施の形態に係る下地層20は、高分子化合物または金属原子と酸素原子あるいは窒素原子を介して金属原子と結合を有する有機分子を含んでいてもよい。有機分子が金属原子と結合を有するのは、架橋による下地層20の構造安定化と、高い絶縁性を得るためであり、更には、反応性の高い金属化合物に安定性を付与する効果と、これらの混合によって溶解性を付与することで下地層20の形成用の塗布溶液を提供するためである。   The underlayer 20 according to the embodiment of the present invention may include a polymer compound or an organic molecule having a bond with a metal atom through a metal atom and an oxygen atom or a nitrogen atom. The organic molecule has a bond with a metal atom in order to obtain structural stability of the underlayer 20 by crosslinking and high insulation, and further, to provide an effect of imparting stability to a highly reactive metal compound, This is to provide a coating solution for forming the underlayer 20 by imparting solubility by mixing them.

本発明の実施の形態に係る下地層20に用いる有機分子は、上記高分子化合物または金属化合物と反応して、酸素原子あるいは窒素原子を介して結合を有する有機分子を選択する必要がある。例えば、ヒドロキシル基やアルコール基、アルデヒド基、カルボキシル基、エポキシ基、アミノ基、イソシアノ基、イミノ基、アクリル基、エステル基、スルホン酸基、あるいはそれらの置換基に変換可能な前駆体となりうる官能基を有する有機分子が望ましい。より具体的には、エチレングリコール、プロピレングリコール、グルコース、尿素、グアニジン、フェノール、クレゾール、カテコール、カテコールアミン、メラミン、ヒドロキシエチルアクリレート、シュウ酸、マロン酸、コハク酸、アジピン酸、フタル酸、イソフタル酸、テレフタル酸、あるいはこれらの類似化合物等が挙げられるがこの限りではない。   The organic molecule used for the underlayer 20 according to the embodiment of the present invention needs to select an organic molecule having a bond through an oxygen atom or a nitrogen atom by reacting with the polymer compound or the metal compound. For example, a hydroxyl group, alcohol group, aldehyde group, carboxyl group, epoxy group, amino group, isocyano group, imino group, acrylic group, ester group, sulfonic acid group, or a functional group that can be converted into a substituent thereof Organic molecules having groups are desirable. More specifically, ethylene glycol, propylene glycol, glucose, urea, guanidine, phenol, cresol, catechol, catecholamine, melamine, hydroxyethyl acrylate, oxalic acid, malonic acid, succinic acid, adipic acid, phthalic acid, isophthalic acid, Examples include, but are not limited to, terephthalic acid or similar compounds thereof.

本発明の実施の形態に係る下地層20は、上記金属原子から少なくとも1種選択し、金属原子に対応する金属化合物を溶媒中に溶解し、更に、上記した高分子、及び有機分子を適宜選択した上でそれぞれ同溶媒、あるいは別種の溶媒に溶解した上で、適宜条件を勘案した後に混合することで得ることができる。図5は、本発明の実施の形態に係る電界効果型トランジスタ100に用いる下地層20の形成用溶液を示す模式図である。金属化合物のみの場合、金属化合物の反応性が早く、常温でも重合が進むことから、高分子の架橋に用いる際に一定量を超えると、凝集し、溶媒中で沈殿してしまう。そこで金属化合物の一部に有機分子を結合しておくことにより、溶解性を制御することができ、安定した溶液となる。   The underlayer 20 according to the embodiment of the present invention is selected from at least one of the above metal atoms, a metal compound corresponding to the metal atom is dissolved in a solvent, and the above-described polymer and organic molecule are appropriately selected. In addition, it can be obtained by dissolving in the same solvent or another kind of solvent and mixing after considering the conditions as appropriate. FIG. 5 is a schematic view showing a solution for forming the underlayer 20 used in the field effect transistor 100 according to the embodiment of the present invention. In the case of only the metal compound, the reactivity of the metal compound is fast and the polymerization proceeds even at room temperature. Therefore, when the amount exceeds a certain amount when used for crosslinking of the polymer, it aggregates and precipitates in the solvent. Thus, by binding organic molecules to a part of the metal compound, the solubility can be controlled and a stable solution can be obtained.

金属原子と高分子化合物における単量体の含有比は1:1以上1:5以下であることが好ましく、金属原子と有機分子の含有比が1:1以上1:6以下であることが好ましい。金属原子の混入量が高分子や有機分子に対して多すぎる場合、金属化合物の反応性の速さから、非常に早い硬化が起こってしまい溶解性が得られなくなる他、絶縁性も低くなる傾向にある。また、金属原子の混入量が高分子や有機分子に対して少なすぎる場合、金属化合物の添加の効果が得られず、酸やアルカリに対する耐性が得られない。この時、下地層20中の金属原子及び高分子における単量体あるいは有機分子の含有比は、XPS(X線光電子分光)等の元素分析手法より得られた元素組成比から求めることができる。金属化合物、高分子及び有機分子の最終的な混合物は全て溶液中に溶解していることが好ましく、不溶物が発生した場合はPTFEフィルタ等でろ過することにより除去することが好ましい。金属化合物、高分子、及び有機分子を溶解させる溶媒は、それぞれの物性に合わせて急な反応促進の無いように適宜選択する必要があり、水、アルコール、有機溶媒等を用いることができる。より具体的には、水、メタノール、エタノール、イソプロパノール、ノルマルブタノール、ノルマルペンタノール、ノルマルヘキサノール、トルエン、キシレン、メシチレン、テトラリン、アニソール、アセチルアセトン、シクロペンタノン、シクロヘキサノン、エチレングリコール、ジエチレングリコール、ペンタン、ヘキサン、ヘプタン、テトラヒドロフラン等が挙げられるがこの限りではない。溶媒は単一の溶媒であってもよいし、複数種を混合してもよい。   The content ratio of the monomer in the metal atom and the polymer compound is preferably 1: 1 or more and 1: 5 or less, and the content ratio of the metal atom and the organic molecule is preferably 1: 1 or more and 1: 6 or less. . If the amount of metal atoms mixed is too large for the polymer or organic molecule, the rapidity of the reactivity of the metal compound will cause very fast curing, resulting in poor solubility and a tendency to lower insulation. It is in. In addition, when the amount of metal atoms mixed is too small relative to the polymer or organic molecule, the effect of adding the metal compound cannot be obtained, and resistance to acid or alkali cannot be obtained. At this time, the content ratio of the monomer or organic molecule in the metal atom and polymer in the underlayer 20 can be determined from the elemental composition ratio obtained by an elemental analysis technique such as XPS (X-ray photoelectron spectroscopy). The final mixture of the metal compound, polymer and organic molecule is preferably dissolved in the solution, and when insoluble matter is generated, it is preferably removed by filtering with a PTFE filter or the like. The solvent for dissolving the metal compound, the polymer, and the organic molecule needs to be appropriately selected according to the physical properties so that there is no sudden reaction promotion, and water, alcohol, an organic solvent, or the like can be used. More specifically, water, methanol, ethanol, isopropanol, normal butanol, normal pentanol, normal hexanol, toluene, xylene, mesitylene, tetralin, anisole, acetylacetone, cyclopentanone, cyclohexanone, ethylene glycol, diethylene glycol, pentane, hexane , Heptane, tetrahydrofuran and the like, but not limited thereto. A single solvent may be sufficient as a solvent and multiple types may be mixed.

本発明の実施の形態に係る下地層20は、以上で得られた形成用溶液を塗布、あるいは印刷し、乾燥または焼成することにより形成することができる。具体的な形成方法としては、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート等既存のウエットコーティング法を用いることができる。焼成温度は、用いた溶媒がほぼ完全に蒸発し、得られた薄膜が再溶解せず、また基板10への十分な密着性を得ることを満たすように適宜選択し、耐熱性の基板10を用いている場合は60℃から250℃の間、フィルム基板等の耐熱性の低い基板10を用いている場合は、60℃から200℃程度で選択することが好ましい。また乾燥および焼成に当たっては、真空下で行ってもよい。   The underlayer 20 according to the embodiment of the present invention can be formed by applying or printing the forming solution obtained above, and drying or baking. As a specific forming method, existing wet coating methods such as micro gravure coating, dip coating, screen coating, die coating, and spin coating can be used. The baking temperature is appropriately selected so that the solvent used is almost completely evaporated, the obtained thin film is not redissolved, and sufficient adhesion to the substrate 10 is obtained. When using, it is preferable to select between 60 ° C. and 250 ° C., and when using a substrate 10 having low heat resistance such as a film substrate, the temperature is selected from about 60 ° C. to 200 ° C. The drying and firing may be performed under vacuum.

本発明の実施の形態に係る電界効果型トランジスタ100に用いるゲート電極30、ソース電極50、及びドレイン電極60としては、Al、Cr、Mo、Cu、Au、Pt、Pd、Fe、Mn、Agなどの金属をPVDやCVD、めっき等の方法で成膜した後にフォトリソグラフィなどの方法を用いて形成できる。また、インジウム・錫酸化物(ITO)、フッ素ドープ酸化錫(FTO)、アルミニウムドープ酸化亜鉛(AZO)、ガリウムドープ酸化亜鉛(GZO)等の透明導電性材料や、PEDOT:PSS、ポリアニリン、ポリチオフェン等の有機導電性材料等を用いることもできるが、これらを用いた時に比較的高い配線抵抗を有する場合は金属バス電極を用いて抵抗の軽減を図ることがより好ましい。また、以上の金属、透明酸化物、有機導電性高分子等の導電性材料あるいはそれらの前駆体を、溶液、ペースト、ナノ粒子分散液等に加工した後、印刷法で塗工し、乾燥、焼成、光硬化あるいはエージング等によって形成することもできる。用いられる印刷方法は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ等のパターニング可能な印刷方法を用いることが工程の簡略化、低コスト化、高速化を達成できることから、より好ましい。また、スピンコート、ダイコート、マイクログラビアコート、ディップコート等とフォトリソグラフィ等のパターニング手法を組み合わせても良い。さらに、以上の印刷法を組み合わせて用いても良い。   Examples of the gate electrode 30, the source electrode 50, and the drain electrode 60 used in the field effect transistor 100 according to the embodiment of the present invention include Al, Cr, Mo, Cu, Au, Pt, Pd, Fe, Mn, and Ag. This metal can be formed by a method such as photolithography after being formed by a method such as PVD, CVD, or plating. In addition, transparent conductive materials such as indium tin oxide (ITO), fluorine doped tin oxide (FTO), aluminum doped zinc oxide (AZO), gallium doped zinc oxide (GZO), PEDOT: PSS, polyaniline, polythiophene, etc. However, it is more preferable to reduce the resistance by using a metal bus electrode when the wiring resistance is relatively high when these are used. In addition, after processing the above metals, transparent oxides, conductive materials such as organic conductive polymers or their precursors into solutions, pastes, nanoparticle dispersions, etc., they are coated by a printing method, dried, It can also be formed by baking, photocuring or aging. The printing method to be used is not particularly limited, but it is possible to use a patternable printing method such as letterpress printing, intaglio printing, planographic printing, reverse offset printing, screen printing, inkjet, thermal transfer printing, dispenser, etc. Since simplification, cost reduction, and high speed can be achieved, it is more preferable. Further, a spin coating, a die coating, a micro gravure coating, a dip coating, and the like may be combined with a patterning method such as photolithography. Further, a combination of the above printing methods may be used.

本発明の実施の形態に係る電界効果型トランジスタ100に用いるゲート絶縁層40としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、ポリイミド、ポリエステル、エポキシ樹脂、ポリビニルフェノール(PVP)、ポリ塩化ビニル(PVC)、ポリフッ化ビニリデン(PVDF)、ポリテトラフルオロエチレン(PTFE)、ポリジメチルシロキサン(PDMS)、ブタジエンゴム等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、より好ましくは1014Ωcm以上であることが好ましい。膜厚は50nm〜2μmであることが好ましい。 As the gate insulating layer 40 used for the field effect transistor 100 according to the embodiment of the present invention, silicon oxide, silicon nitride, silicon oxynitride (SiNxOy), aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminum Inorganic materials such as nates, zirconia oxide and titanium oxide, or polyacrylates such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), PS (polystyrene), polyimide, polyester, epoxy resin, polyvinylphenol (PVP), poly Examples include, but are not limited to, vinyl chloride (PVC), polyvinylidene fluoride (PVDF), polytetrafluoroethylene (PTFE), polydimethylsiloxane (PDMS), and butadiene rubber. Not. In order to suppress the gate leakage current, the resistivity of the insulating material is preferably 10 11 Ωcm or more, more preferably 10 14 Ωcm or more. The film thickness is preferably 50 nm to 2 μm.

本発明の実施の形態に係るゲート絶縁層40は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、光CVD法、ホットワイヤCVD法、スピンコート法、ディップコート法、スクリーン印刷法、マイクログラビア印刷法、ダイコート法などの方法を用いて形成することができる。ゲート絶縁層40は単層として用いても構わないし、複数の層を積層したものを用いても構わない。また層の成長方向に向けて組成を傾斜したものもまた好適に用いられる。以上のゲート絶縁層40は、コロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。ゲート絶縁層40の表面は比較的平滑でピンホールや突起、起伏が無いことが好ましい。   The gate insulating layer 40 according to the embodiment of the present invention includes a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a photo CVD method, a hot wire CVD method, a spin coat method. It can be formed using a method such as a method, a dip coating method, a screen printing method, a micro gravure printing method, or a die coating method. The gate insulating layer 40 may be used as a single layer, or a stacked layer of a plurality of layers may be used. In addition, a material whose composition is inclined toward the growth direction of the layer is also preferably used. The gate insulating layer 40 described above may be subjected to surface treatment such as corona treatment, plasma treatment, UV / ozone treatment, but care must be taken so that the surface roughness due to the treatment does not become rough. The surface of the gate insulating layer 40 is preferably relatively smooth and free from pinholes, protrusions, and undulations.

なお本発明の実施の形態に係る電界効果型トランジスタ100は半導体層70とその下層との界面に自己組織化単分子膜(図示せず)を形成しても良い。すなわち、図1あるいは図2のようなボトムゲート構造の電界効果型トランジスタの場合には、ゲート絶縁層40上、図3のようなトップゲート構造の電界効果型トランジスタの場合には下地層20上にそれぞれ自己組織化単分子膜を形成しても良い。自己組織化単分子膜の形成方法は、自己組織化単分子膜を形成する化合物を真空下で対応する基板に蒸着する方法、該化合物の溶液中に基板を浸漬する方法、Langmuir−Blodgett法などを用いることができるがこれらに限るものではない。しかしながら、例えば、化合物がより緻密で確実に自己組織化単分子膜のみを得る方法として、Langmuir 19, 1159 (2003).及びJ. Phys. Chem. B 110, 21101 (2006).に記載の方法を用いることがより好ましい。自己組織化単分子膜を半導体70とその下層との界面の間に形成することにより、半導体層形成面の濡れ性や表面エネルギーを制御することができ、特性の優れた電界効果型トランジスタ100を作製することができる。   In the field effect transistor 100 according to the embodiment of the present invention, a self-assembled monolayer (not shown) may be formed at the interface between the semiconductor layer 70 and its lower layer. That is, in the case of a field effect transistor having a bottom gate structure as shown in FIG. 1 or FIG. 2, on the gate insulating layer 40, and in the case of a field effect transistor having a top gate structure as shown in FIG. Alternatively, a self-assembled monolayer may be formed respectively. The method for forming a self-assembled monolayer includes a method in which a compound that forms a self-assembled monolayer is deposited on a corresponding substrate under vacuum, a method in which a substrate is immersed in a solution of the compound, a Langmuir-Blodgett method, etc. However, the present invention is not limited to these. However, for example, as a method of obtaining only a self-assembled monolayer with a denser and more reliable compound, Langmuir 19, 1159 (2003). And J.A. Phys. Chem. B 110, 21101 (2006). It is more preferable to use the method described in 1. By forming the self-assembled monomolecular film between the interface between the semiconductor 70 and its lower layer, the wettability and surface energy of the semiconductor layer forming surface can be controlled, and the field effect transistor 100 having excellent characteristics can be obtained. Can be produced.

自己組織化単分子膜を形成する前に、ゲート絶縁層40あるいは下地層20の表面にコロナ処理、プラズマ処理、UV/オゾン処理等の表面処理を施しても良い。特に図3に示す電界効果型トランジスタ100のように下地層20と半導体層70が接している場合には、下地層20にこのような表面処理を施すことにより、酸素と金属原子との結合が一部切断してヒドロキシル基を表出させることができる。このため、ゲート絶縁膜30上に緻密な自己組織化単分子膜を形成することができ、特性の優れた電界効果型トランジスタ100を作製できる。   Before forming the self-assembled monomolecular film, the surface of the gate insulating layer 40 or the base layer 20 may be subjected to surface treatment such as corona treatment, plasma treatment, or UV / ozone treatment. In particular, when the base layer 20 and the semiconductor layer 70 are in contact with each other as in the field-effect transistor 100 shown in FIG. 3, the surface layer 20 is subjected to such a surface treatment, so that the bond between oxygen and metal atoms is reduced. It can be partially cleaved to expose the hydroxyl group. Therefore, a dense self-assembled monomolecular film can be formed on the gate insulating film 30, and the field effect transistor 100 with excellent characteristics can be manufactured.

本発明の実施の形態に係る電界効果型トランジスタ100に用いる半導体70としては、金属酸化物半導体材料、もしくは有機半導体材料が好適に使用できる。本発明の実施の形態に係る半導体70で用いられる金属酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち1種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン(WO)、酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)等の材料が挙げられるがこれらに限定されるものではない。これらの材料は実質的に透明であり、バンドギャップが2.8eV以上、好ましくはバンドギャップが3.2eV以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体70の膜厚は少なくとも20nm以上が望ましい。   As the semiconductor 70 used in the field effect transistor 100 according to the embodiment of the present invention, a metal oxide semiconductor material or an organic semiconductor material can be preferably used. The metal oxide semiconductor material used in the semiconductor 70 according to the embodiment of the present invention is an oxide containing one or more elements of zinc, indium, tin, tungsten, magnesium, and gallium, zinc oxide, indium oxide, Examples include, but are not limited to, materials such as indium zinc oxide, tin oxide, tungsten oxide (WO), and zinc gallium indium oxide (In—Ga—Zn—O). These materials are substantially transparent and have a band gap of 2.8 eV or more, and preferably a band gap of 3.2 eV or more. The structure of these materials may be single crystal, polycrystal, microcrystal, crystal / amorphous mixed crystal, nanocrystal scattered amorphous, or amorphous. The film thickness of the semiconductor 70 is desirably at least 20 nm.

金属酸化物からなる半導体70は、スパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法、MBE(Molecular Beam Epitaxy)法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法である。スパッタリング法ではRFマグネトロンスパッタリング法、DCスパッタリング法、真空蒸着法では加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法、CVD法ではホットワイヤCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。   The semiconductor 70 made of a metal oxide is formed using a sputtering method, a pulse laser deposition method, a vacuum evaporation method, a CVD method, an MBE (Molecular Beam Epitaxy) method, a sol-gel method, etc., preferably a sputtering method, Pulse laser deposition, vacuum deposition, and CVD. Examples of the sputtering method include RF magnetron sputtering method, DC sputtering method, vacuum deposition method include heating evaporation method, electron beam evaporation method, ion plating method, and CVD method include hot wire CVD method and plasma CVD method. It is not something.

本発明の実施の形態に係る半導体70で用いられる有機半導体材料としては、半導体性を示すπ共役有機高分子、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ(p−フェニレンビニレン)類などや、π共役系を持つ低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができるがこの限りではない。有機半導体の形成法は、真空蒸着法、CVD法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な半導体を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。   Examples of the organic semiconductor material used in the semiconductor 70 according to the embodiment of the present invention include π-conjugated organic polymers exhibiting semiconductivity, such as polypyrroles, polythiophenes, polyanilines, polyallylamines, fluorenes, and polycarbazoles. , Polyindoles, poly (p-phenylene vinylenes) and the like, low molecular substances having a π-conjugated system, for example, polycyclic aromatic derivatives such as pentacene, phthalocyanine derivatives, perylene derivatives, tetrathiafulvalene derivatives, tetracyano Quinodimethane derivatives, fullerenes, carbon nanotubes and the like can be used, but are not limited thereto. The method for forming the organic semiconductor can be a vacuum deposition method, a CVD method, a printing method using a solution, or the like, but it is applied using a semiconductor soluble in a solvent from the viewpoint of productivity and cost reduction. More preferably, the method is used. When using the printing method, there is no particular limitation, but letterpress printing, intaglio printing, planographic printing, reverse offset printing, screen printing method, ink jet, thermal transfer printing, dispenser, spin coating, die coating, micro gravure coating, dip A coat or the like can be used, and the above printing methods may be used in combination.

本発明の実施の形態に係る電界効果型トランジスタ100は、さらに保護層、層間絶縁膜、上部画素電極、保護膜、エッチングストッパ層等を形成して用いても良い。保護層や層間絶縁膜には、ポリビニルフェノール(PVP)、ポリスチレン(PS)、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、ポリ塩化ビニル(PVC)、ポリフッ化ビニリデン(PVDF)、ポリテトラフルオロエチレン(PTFE)、ポリイミド(PI)、エポキシ樹脂、ポリジメチルシロキサン(PDMS)、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、さらには、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物なども用いることができる。   The field effect transistor 100 according to the embodiment of the present invention may be used by further forming a protective layer, an interlayer insulating film, an upper pixel electrode, a protective film, an etching stopper layer, and the like. For the protective layer and interlayer insulating film, polyvinylphenol (PVP), polystyrene (PS), polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), polyvinyl chloride (PVC), polyvinylidene fluoride (PVDF), polytetrafluoro Reactions such as organic polymer compounds such as ethylene (PTFE), polyimide (PI), epoxy resin, polydimethylsiloxane (PDMS), butadiene rubber, or mixtures thereof, or alkoxysilane groups, vinyl groups, acrylate esters, epoxy groups, etc. A mixture with a compound having a functional substituent can be used, and furthermore, oxidation of silicon oxide, titanium oxide, tantalum oxide, aluminum oxide, niobium oxide, zirconium oxide, copper oxide, nickel oxide, indium oxide, hafnium oxide, etc. Thing, there is It can also be used such as composite oxides thereof or oxide mixtures, oxynitride.

以上、一画素の構造に沿って本発明の実施の形態に係る電界効果型トランジスタ100の詳細を説明したが、本発明の実施の形態に係る電界効果型トランジスタ100は通常、画素をアレイ状に配列させることにより、画像表示装置の画素点灯装置として用いることができる。   Although the details of the field effect transistor 100 according to the embodiment of the present invention have been described above along the structure of one pixel, the field effect transistor 100 according to the embodiment of the present invention normally has pixels arranged in an array. By arranging them, it can be used as a pixel lighting device of an image display device.

図6は、本発明の実施の形態に係る電界効果型トランジスタ100を画素点灯装置として用いた画像表示装置300の例を示す概略断面図である。図6に示すように、本発明の実施の形態に係る画像表示装置300は、上述した電界効果型トランジスタ100を画素ごとに少なくとも一つ配置した電界効果型トランジスタアレイとし、画像表示媒体303と接続する。画像表示媒体303の例としては、電気泳動方式の表示媒体(電子ペーパ)や、液晶表示媒体、有機EL、無機EL等が挙げられる。   FIG. 6 is a schematic cross-sectional view showing an example of an image display device 300 using the field effect transistor 100 according to the embodiment of the present invention as a pixel lighting device. As shown in FIG. 6, an image display apparatus 300 according to an embodiment of the present invention is a field effect transistor array in which at least one field effect transistor 100 described above is arranged for each pixel, and is connected to an image display medium 303. To do. Examples of the image display medium 303 include an electrophoretic display medium (electronic paper), a liquid crystal display medium, an organic EL, an inorganic EL, and the like.

図6の本発明の実施の形態に係る画像表示装置300の例では、電界効果型トランジスタ100を形成した基板110上に層間絶縁膜301が形成され、ソース電極150又はドレイン電極160と画素電極302が接続され、画素電極302と対向電極304で画像表示媒体303を挟持する構成となっている。本発明の実施の形態に係る電界効果型トランジスタ100は、材料の選択によって透明とすることができるため、対向電極304側、電界効果型トランジスタ100側のいずれから視認できるようにしても良い。図6の画像表示装置300の例では、層間絶縁膜301上の全面に画素電極302を配置できる。その上に例えば対向電極302を形成した電気泳動方式の表示媒体を貼り合わせることにより、画像表示装置200を作製することができる。   In the example of the image display device 300 according to the embodiment of the present invention shown in FIG. 6, an interlayer insulating film 301 is formed on a substrate 110 on which a field effect transistor 100 is formed, and a source electrode 150 or a drain electrode 160 and a pixel electrode 302 are formed. Are connected, and the image display medium 303 is sandwiched between the pixel electrode 302 and the counter electrode 304. Since the field effect transistor 100 according to the embodiment of the present invention can be made transparent by selecting a material, it may be visible from either the counter electrode 304 side or the field effect transistor 100 side. In the example of the image display device 300 in FIG. 6, the pixel electrode 302 can be disposed on the entire surface of the interlayer insulating film 301. The image display device 200 can be manufactured by attaching an electrophoretic display medium having the counter electrode 302 formed thereon, for example.

また本発明の実施の形態に係る画像表示装置300の別の例として、電界効果型トランジスタ100上に画素を区画する隔壁を形成し、ソース電極150又はドレイン電極160から延長された画素電極302上に画像表示媒体303を形成した構成としても良い。例えば、インクジェット法や印刷法を用いて形成した有機ELを表示媒体として用いることができる。   As another example of the image display device 300 according to the embodiment of the present invention, a partition wall for partitioning pixels is formed on the field effect transistor 100, and the pixel electrode 302 is extended from the source electrode 150 or the drain electrode 160. Alternatively, the image display medium 303 may be formed. For example, an organic EL formed using an inkjet method or a printing method can be used as a display medium.

以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものではない。   Hereinafter, the present invention will be described in detail by way of specific examples. However, these examples are for the purpose of explanation, and the present invention is not limited thereto.

まず、下地層20の溶液には、金属化合物としてテトラ−n−ブチルチタネート((BuO)Ti)1gを、高分子としてポリビニルフェノール(PVP)1gを、有機分子としてメチロールメラミン2gを選択し、それぞれn−ブタノール、トルエン/n−ブタノール、トルエン/n−ブタノール溶媒に溶解させ、Ar雰囲気下で攪拌しながら慎重に滴下することで混合し、オレンジ色溶液を得た。更に得られたオレンジ色溶液を0.2μmのPTFEフィルタに通すことで、透明なオレンジ色溶液を得た。 First, the solution of the underlayer 20, a tetra -n- butyl titanate ((n BuO) 4 Ti) 1g metal compound, a polyvinyl phenol (PVP) 1 g as the polymer, selected methylolmelamine 2g as organic molecules These were dissolved in n-butanol, toluene / n-butanol and toluene / n-butanol solvents, respectively, and mixed by carefully dropping while stirring under an Ar atmosphere to obtain an orange solution. Further, the obtained orange solution was passed through a 0.2 μm PTFE filter to obtain a transparent orange solution.

次に、得られた溶液の2mLをガラス基板及びPET基板上にスピンコートし、90℃で10分間乾燥、さらに120℃で1時間焼成することにより膜厚200nmの薄膜(下地層20)を得た。溶液の塗布に先立ち、ガラス基板及びPET基板をUV/オゾン洗浄器で5分間表面を洗浄した。   Next, 2 mL of the obtained solution is spin-coated on a glass substrate and a PET substrate, dried at 90 ° C. for 10 minutes, and further baked at 120 ° C. for 1 hour to obtain a thin film (underlayer 20) having a thickness of 200 nm. It was. Prior to application of the solution, the glass substrate and the PET substrate were cleaned with a UV / ozone cleaner for 5 minutes.

以上で得られた薄膜を形成したガラス基板及びPET基板を30分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜の剥離は無かった。   When the glass substrate and PET substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 30 minutes, there was no peeling of the thin film.

得られた薄膜をXPSで分析した。Arイオンビームで10秒間エッチングすることで薄膜の内部を分析した。チタンとPVPのモノマーの含有比は1:3であり、チタンとメチロールメラミンの含有比は1:2であった。   The obtained thin film was analyzed by XPS. The inside of the thin film was analyzed by etching with an Ar ion beam for 10 seconds. The content ratio of titanium and PVP monomers was 1: 3, and the content ratio of titanium and methylol melamine was 1: 2.

実施例1と同様に、まず、下地層20の溶液には、金属化合物としてテトラ−n−ブチルチタネート((BuO)Ti)1gを、高分子としてポリビニルフェノール(PVP)1gを、有機分子としてメチロールメラミン2gを選択し、それぞれn−ブタノール、トルエン/n−ブタノール、トルエン/n−ブタノール溶媒に溶解させ、さらに、テトラブチルシリケート1gのブタノール溶液を用意し、Ar雰囲気下で攪拌しながら慎重に滴下することで混合し、オレンジ色溶液を得た。更に得られたオレンジ色溶液を0.2μmのPTFEフィルタに通すことで、透明なオレンジ色溶液を得た。 As in Example 1, first, the solution of the underlayer 20, tetra -n- butyl titanate as a metal compound ((n BuO) 4 Ti) 1g, polyvinyl phenol (PVP) 1 g as the polymer, organic molecule 2 g of methylol melamine was selected and dissolved in n-butanol, toluene / n-butanol and toluene / n-butanol solvents, respectively, and a butanol solution of tetrabutyl silicate 1 g was prepared and carefully stirred under an Ar atmosphere. Was added dropwise to give an orange solution. Further, the obtained orange solution was passed through a 0.2 μm PTFE filter to obtain a transparent orange solution.

次に、得られた溶液の2mLをガラス基板及びPEN基板上にスピンコートし、90℃で10分間乾燥、さらに120℃で1時間焼成することにより膜厚200nmの薄膜(下地層20)を得た。溶液の塗布に先立ち、ガラス基板及びPET基板をUV/オゾン洗浄器で5分間表面を洗浄した。   Next, 2 mL of the obtained solution was spin-coated on a glass substrate and a PEN substrate, dried at 90 ° C. for 10 minutes, and further baked at 120 ° C. for 1 hour to obtain a thin film (underlayer 20) having a thickness of 200 nm. It was. Prior to application of the solution, the glass substrate and the PET substrate were cleaned with a UV / ozone cleaner for 5 minutes.

以上で得られた薄膜を形成したガラス基板およびPEN基板を30分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜の剥離は無かった。   When the glass substrate and the PEN substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 30 minutes, the thin film was not peeled off.

得られた薄膜をXPSで分析した。Arイオンビームで10秒間エッチングすることで薄膜の内部を分析した。チタンとPVPのモノマーの含有比は1:3であり、チタンとケイ素の含有比は1:1であり、チタンとメチロールメラミンの含有比は1:2であった。   The obtained thin film was analyzed by XPS. The inside of the thin film was analyzed by etching with an Ar ion beam for 10 seconds. The content ratio of the titanium and PVP monomers was 1: 3, the content ratio of titanium and silicon was 1: 1, and the content ratio of titanium and methylol melamine was 1: 2.

まず、下地層20の溶液には、金属化合物としてチタンジイソプロポキシビス(トリエタノールアミネート)80%溶液1.5gを、高分子としてポリビニルアルコール(PVA)1gを、有機分子として3−アミノ−1,2,4−トリアゾール2gを選択し、それぞれ水に溶解させ、Ar雰囲気下で攪拌しながら慎重に滴下することで混合し、無色溶液を得た。更に得られた無色溶液を0.2μmの親水性PTFEフィルタに通すことで、透明溶液を得た。   First, the solution of the underlayer 20 includes 1.5 g of a titanium diisopropoxybis (triethanolamate) 80% solution as a metal compound, 1 g of polyvinyl alcohol (PVA) as a polymer, and 3-amino- 2, g of 1,2,4-triazole was selected, dissolved in water, and mixed by careful dropwise addition with stirring under an Ar atmosphere to obtain a colorless solution. Further, the obtained colorless solution was passed through a 0.2 μm hydrophilic PTFE filter to obtain a transparent solution.

次に、得られた溶液の2mLをガラス基板及びPEN基板上にスピンコートし、90℃で10分間乾燥、さらに150℃で1時間焼成することにより膜厚100nmの薄膜(下地層20)を得た。溶液の塗布に先立ち、ガラス基板及びPET基板をUV/オゾン洗浄器で5分間表面を洗浄した。   Next, 2 mL of the obtained solution is spin-coated on a glass substrate and a PEN substrate, dried at 90 ° C. for 10 minutes, and further baked at 150 ° C. for 1 hour to obtain a thin film (underlayer 20) having a thickness of 100 nm. It was. Prior to application of the solution, the glass substrate and the PET substrate were cleaned with a UV / ozone cleaner for 5 minutes.

以上で得られた薄膜を形成したガラス基板及びPEN基板を30分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜の剥離は無かった。   When the glass substrate and the PEN substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 30 minutes, there was no peeling of the thin film.

得られた薄膜をXPSで分析した。Arイオンビームで10秒間エッチングすることで薄膜の内部を分析した。チタンとPVAのモノマーの含有比は1:2であり、チタンと3−アミノ−1,2,4−トリアゾールの含有比は1:3であった。   The obtained thin film was analyzed by XPS. The inside of the thin film was analyzed by etching with an Ar ion beam for 10 seconds. The content ratio of titanium and PVA monomer was 1: 2, and the content ratio of titanium and 3-amino-1,2,4-triazole was 1: 3.

まず、下地層20の溶液には、金属化合物としてテトラブチルジルコネート1gを、高分子としてポリビニルフェノール(PVP)1gを、有機分子としてメチロールメラミン3gを選択し、実施例1と同様に混合することで、透明溶液を得た。   First, 1 g of tetrabutyl zirconate as a metal compound, 1 g of polyvinylphenol (PVP) as a polymer, and 3 g of methylol melamine as an organic molecule are mixed in the solution of the underlayer 20 in the same manner as in Example 1. A clear solution was obtained.

次に、得られた溶液の2mLをガラス基板及びPEN基板上にスピンコートし、90℃で10分間乾燥、さらに150℃で1時間焼成することにより膜厚100nmの薄膜(下地層20)を得た。溶液の塗布に先立ち、ガラス基板及びPET基板をUV/オゾン洗浄器で5分間表面を洗浄した。   Next, 2 mL of the obtained solution is spin-coated on a glass substrate and a PEN substrate, dried at 90 ° C. for 10 minutes, and further baked at 150 ° C. for 1 hour to obtain a thin film (underlayer 20) having a thickness of 100 nm. It was. Prior to application of the solution, the glass substrate and the PET substrate were cleaned with a UV / ozone cleaner for 5 minutes.

以上で得られた薄膜を形成したガラス基板及びPEN基板を30分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜の剥離は無かった。   When the glass substrate and the PEN substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 30 minutes, there was no peeling of the thin film.

得られた薄膜をXPSで分析した。Arイオンビームで10秒間エッチングすることで薄膜の内部を分析した。ジルコニウムとPVPのモノマーの含有比は1:3であり、ジルコニウムとメチロールメラミンの含有比は1:3であった。   The obtained thin film was analyzed by XPS. The inside of the thin film was analyzed by etching with an Ar ion beam for 10 seconds. The content ratio of the zirconium and PVP monomers was 1: 3, and the content ratio of zirconium and methylol melamine was 1: 3.

図2と同様の構造を有する電界効果型トランジスタ100を作製した。基板10として125μm厚のPENを用い、片側の表面を5分間UV/オゾン洗浄した後、実施例1乃至実施例4で作製した下地層20の溶液をそれぞれスピンコートにより塗布して、150℃で1時間焼成することにより下地層20として膜厚100nmでそれぞれ形成した。   A field effect transistor 100 having the same structure as that of FIG. 2 was manufactured. 125 μm-thick PEN was used as the substrate 10, and the surface of one side was subjected to UV / ozone cleaning for 5 minutes, and then the solution of the underlayer 20 produced in Examples 1 to 4 was applied by spin coating at 150 ° C. By baking for 1 hour, the underlayer 20 was formed with a film thickness of 100 nm.

次に、下地層20上にゲート電極30としてアルミニウムを真空蒸着法により50nm形成したのちフォトリソグラフィ及びエッチングによってパターニングした。続いて、ゲート電極30を覆うように、ゲート絶縁層40として窒化シリコン(Si)のターゲットを用いてRFスパッタリング法でSiONを膜厚350nmに形成し、次に、ゲート絶縁層40上に半導体70として、InGaZnOのターゲットを用いて、アモルファスIn−Ga−Zn−OをRFスパッタリング法で膜厚15nmに形成した。 Next, 50 nm of aluminum was formed as a gate electrode 30 on the underlayer 20 by vacuum deposition, and then patterned by photolithography and etching. Subsequently, SiON is formed to a thickness of 350 nm by RF sputtering using a silicon nitride (Si 3 N 4 ) target as the gate insulating layer 40 so as to cover the gate electrode 30, and then on the gate insulating layer 40. In addition, as a semiconductor 70, an InGaZnO 4 target was used to form amorphous In—Ga—Zn—O with a film thickness of 15 nm by an RF sputtering method.

次に、半導体70上にレジストを塗布し、乾燥、現像を行った後、ITOをDCマグネトロンスパッタリング法により膜厚50nmで形成し、リフトオフを行いソース電極50及びドレイン電極60として形成した。   Next, a resist was applied onto the semiconductor 70, dried and developed, and then ITO was formed to a thickness of 50 nm by DC magnetron sputtering, and lift-off was performed to form the source electrode 50 and the drain electrode 60.

以上より得られた電界効果型トランジスタ100の伝達特性をゲート電圧20Vから−20V、ドレイン電圧15Vで測定したところ、移動度は3.4cm/Vs〜8.2cm/Vs、on/offは約10、閾値電圧は−2V〜5Vであった。 -20V a transfer characteristic of a field-effect transistor 100 obtained from the above the gate voltage 20V, as measured by the drain voltage 15V, mobility 3.4cm 2 /Vs~8.2cm 2 / Vs, on / off is About 10 5 , the threshold voltage was −2V to 5V.

フォトリソグラフィ工程によって各薄膜の剥離は観察されず、再現性良く電界効果型トランジスタ100を作製することができた。   The peeling of each thin film was not observed by the photolithography process, and the field effect transistor 100 could be manufactured with good reproducibility.

図1と同様の構造を有する電界効果型トランジスタ100を作製した。基板10として125μm厚のPENを用い、片側の表面を5分間UV/オゾン洗浄した後、実施例1乃至実施例4で作製した下地層20の溶液をそれぞれスピンコートにより塗布して、150℃で1時間焼成することにより下地層20として膜厚100nmでそれぞれ形成した。   A field effect transistor 100 having the same structure as that of FIG. 1 was manufactured. 125 μm-thick PEN was used as the substrate 10, and the surface of one side was subjected to UV / ozone cleaning for 5 minutes, and then the solution of the underlayer 20 produced in Examples 1 to 4 was applied by spin coating at 150 ° C. By baking for 1 hour, the underlayer 20 was formed with a film thickness of 100 nm.

次に、下地層20上にゲート電極30としてアルミニウムを真空蒸着法により50nm形成したのちフォトリソグラフィ及びエッチングによってパターニングした。続いて、ゲート電極30を覆うように、ゲート絶縁層40として窒化シリコン(Si)のターゲットを用いてRFスパッタリング法でSiONを膜厚350nmに形成し、次に、ゲート絶縁層40上にレジストを塗布し、乾燥、現像を行った後、チタン及び金を、電子ビームを用いた真空蒸着法によりそれぞれ膜厚5nm及び膜厚50nmで連続して形成した後、リフトオフを行いソース電極50及びドレイン電極60としてパターン形成した。 Next, 50 nm of aluminum was formed as a gate electrode 30 on the underlayer 20 by vacuum deposition, and then patterned by photolithography and etching. Subsequently, SiON is formed to a thickness of 350 nm by RF sputtering using a silicon nitride (Si 3 N 4 ) target as the gate insulating layer 40 so as to cover the gate electrode 30, and then on the gate insulating layer 40. After applying a resist, drying and developing, titanium and gold are successively formed with a film thickness of 5 nm and a film thickness of 50 nm by a vacuum vapor deposition method using an electron beam, respectively, and then lifted off to form the source electrode 50. A pattern was formed as the drain electrode 60.

次に、にゲート絶縁層40の表面にオクタデシルトリメトキシシラン(OTS)自己組織化単分子膜(図示せず)をCVD法により形成し、続いて半導体70としてペンタセンを60℃で40nm蒸着することで電界効果型トランジスタ100を得た。   Next, an octadecyltrimethoxysilane (OTS) self-assembled monomolecular film (not shown) is formed on the surface of the gate insulating layer 40 by a CVD method, and then pentacene is deposited as a semiconductor 70 at 60 ° C. to a thickness of 40 nm. Thus, a field effect transistor 100 was obtained.

以上より得られた電界効果型トランジスタ100の伝達特性をゲート電圧20Vから−20V、ドレイン電圧−15Vで測定したところ、移動度は0.85cm/Vs〜1.2cm/Vs、on/offは約10、閾値電圧は−6V〜−2Vであった。 -20V a transfer characteristic of a field-effect transistor 100 obtained from the above the gate voltage 20V, as measured by the drain voltage -15V, mobility 0.85cm 2 /Vs~1.2cm 2 / Vs, on / off Was about 10 5 , and the threshold voltage was −6V to −2V.

フォトリソグラフィ工程によって各薄膜の剥離は観察されず、再現性良く電界効果型トランジスタを作製することができた。   The peeling of each thin film was not observed by the photolithography process, and a field effect transistor could be manufactured with good reproducibility.

[比較例1]
PVPとメチロールメラミンの10:1混合物をシクロヘキサノン溶液にして、得られた溶液の2mLをガラス基板及びPET基板上にスピンコートし、90℃で10分間乾燥、さらに150℃で1時間焼成することにより膜厚200nmの薄膜を得た。溶液の塗布に先立ち、ガラス基板及びPET基板をUV/オゾン洗浄器で5分間表面を洗浄した。
[Comparative Example 1]
By making a 10: 1 mixture of PVP and methylolmelamine into a cyclohexanone solution, spin-coating 2 mL of the resulting solution onto a glass substrate and a PET substrate, drying at 90 ° C. for 10 minutes, and further baking at 150 ° C. for 1 hour A thin film having a thickness of 200 nm was obtained. Prior to application of the solution, the glass substrate and the PET substrate were cleaned with a UV / ozone cleaner for 5 minutes.

以上で得られた薄膜を形成したガラス基板及びPET基板を15分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜は剥離した。   When the glass substrate and PET substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 15 minutes, the thin film was peeled off.

[比較例2]
PVP1gとメチロールメラミン1gの混合物をシクロヘキサノン溶液にし、テトラブチルシリケート1gのブタノール溶液を用意し、Ar雰囲気下で攪拌しながら慎重に滴下することで混合し、得られた溶液の2mLをガラス基板及びPEN基板上にスピンコートし、90℃で10分間乾燥、さらに180℃で1時間焼成することにより膜厚100nmの薄膜を得た。溶液の塗布に先立ち、ガラス基板及びPEN基板をUV/オゾン洗浄器で5分間表面を洗浄した。
[Comparative Example 2]
A mixture of 1 g of PVP and 1 g of methylol melamine is made into a cyclohexanone solution, and a butanol solution of 1 g of tetrabutyl silicate is prepared and mixed by carefully adding dropwise with stirring in an Ar atmosphere. 2 mL of the resulting solution is mixed with a glass substrate and PEN. A thin film having a thickness of 100 nm was obtained by spin coating on a substrate, drying at 90 ° C. for 10 minutes, and baking at 180 ° C. for 1 hour. Prior to application of the solution, the glass substrate and the PEN substrate were cleaned for 5 minutes with a UV / ozone cleaner.

以上で得られた薄膜を形成したガラス基板及びPEN基板を15分間、2.38%テトラメチルアンモニウムヒドロキシド水溶液に浸漬したところ、薄膜は剥離した。   When the glass substrate and PEN substrate on which the thin film obtained above was formed were immersed in a 2.38% tetramethylammonium hydroxide aqueous solution for 15 minutes, the thin film was peeled off.

実施例及び比較例に係る電界効果型トランジスタ100を比較すると、基板10上に下地層20を形成することで、密着性を化学的に高め、フォトリソグラフィによって電界効果型トランジスタ100が基板10から剥離することなく再現性良く製造することができる。   When comparing the field effect transistor 100 according to the example and the comparative example, the base layer 20 is formed on the substrate 10 to chemically improve the adhesion, and the field effect transistor 100 is peeled off from the substrate 10 by photolithography. And can be manufactured with good reproducibility.

本発明は、電界効果型トランジスタ(FET)、及びそれを用いたアクティブマトリックス型のTFTアレイを背面板として有する液晶表示素子、有機EL、電子ペーパ等の表示素子に利用される。   The present invention is used for a field effect transistor (FET) and a display element such as a liquid crystal display element, an organic EL, and an electronic paper having an active matrix TFT array using the same as a back plate.

10…基板、20…下地層、30…ゲート電極、40…ゲート絶縁層、50…ソース電極、60…ドレイン電極、70…半導体、100…電界効果型トランジスタ、110…基板、120…下地層、130…ゲート電極、140…ゲート絶縁層、150…ソース電極、160…ドレイン電極、170…半導体、180…保護層、301…層間絶縁膜、302…画素電極、303…画像表示媒体、304…対向電極、300…画像表示装置   DESCRIPTION OF SYMBOLS 10 ... Substrate, 20 ... Underlayer, 30 ... Gate electrode, 40 ... Gate insulating layer, 50 ... Source electrode, 60 ... Drain electrode, 70 ... Semiconductor, 100 ... Field effect transistor, 110 ... Substrate, 120 ... Underlayer, DESCRIPTION OF SYMBOLS 130 ... Gate electrode, 140 ... Gate insulating layer, 150 ... Source electrode, 160 ... Drain electrode, 170 ... Semiconductor, 180 ... Protective layer, 301 ... Interlayer insulating film, 302 ... Pixel electrode, 303 ... Image display medium, 304 ... Opposite Electrode, 300 ... image display device

Claims (18)

基板、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極及び半導体を有して形成された電界効果型トランジスタであって、
前記基板上に高分子化合物と金属化合物と有機分子との混合物を含有する下地層を備え、
前記下地層の前記高分子化合物が金属と酸素原子を介して結合を有し、
前記下地層の前記有機分子が、前記高分子化合物または前記金属と前記酸素原子または窒素原子を介して結合を有し、
前記下地層の前記金属が、第4族元素、第5族元素、第6族元素、第13族元素、亜鉛、錫のうちから選ばれる少なくとも1種であることを特徴とする電界効果型トランジスタ。
A field effect transistor formed with a substrate, a gate electrode, a gate insulating layer, a source electrode, a drain electrode and a semiconductor,
An underlayer containing a mixture of a polymer compound, a metal compound, and an organic molecule on the substrate;
The polymer compound of the underlayer has a bond via a metal and an oxygen atom;
The organic molecule of the underlayer has a bond with the polymer compound or the metal through the oxygen atom or nitrogen atom,
The field effect transistor characterized in that the metal of the underlayer is at least one selected from Group 4 elements, Group 5 elements, Group 6 elements, Group 13 elements, zinc and tin .
前記下地層が少なくとも2種類の前記金属を含むことを特徴とする請求項1に記載の電界効果型トランジスタ。   The field effect transistor according to claim 1, wherein the underlayer includes at least two kinds of the metals. 前記下地層がケイ素化合物を含むことを特徴とする請求項2に記載の電界効果型トランジスタ。   The field effect transistor according to claim 2, wherein the underlayer includes a silicon compound. 前記下地層の前記金属原子と前記高分子化合物における単量体の含有比が1:1以上1:5以下であり、前記金属原子と前記有機分子の含有比が1:1以上1:6以下であることを特徴とする請求項1乃至請求項3のいずれかに記載の電界効果型トランジスタ。   The content ratio of the metal atom in the underlayer and the monomer in the polymer compound is 1: 1 or more and 1: 5 or less, and the content ratio of the metal atom and the organic molecule is 1: 1 or more and 1: 6 or less. The field effect transistor according to any one of claims 1 to 3, wherein the field effect transistor is. 前記半導体が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の電界効果型トランジスタ。   5. The field effect transistor according to claim 1, wherein the semiconductor is made of a material containing a metal oxide as a main component. 前記半導体が有機化合物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれかに記載の電界効果型トランジスタ。   5. The field effect transistor according to claim 1, wherein the semiconductor is made of a material containing an organic compound as a main component. 前記基板が可撓性基板であることを特徴とする請求項1乃至請求項6のいずれかに記載の電界効果型トランジスタ。   The field effect transistor according to claim 1, wherein the substrate is a flexible substrate. 前記基板が紙またはプラスチックを主成分とすることを特徴とする請求項7に記載の電界効果型トランジスタ。   8. The field effect transistor according to claim 7, wherein the substrate is mainly composed of paper or plastic. 基板上に高分子化合物と金属化合物と有機分子を含む溶液を塗布し、
前記溶液を乾燥し、
前記溶液を焼成して下地層を形成する電界効果型トランジスタの製造方法であって、
前記下地層の前記高分子化合物が金属と酸素原子を介して結合を有し、
前記下地層の前記有機分子が、前記高分子化合物または前記金属と前記酸素原子または窒素原子を介して結合を有し、
前記金属化合物における金属が、第4族元素、第5族元素、第6族元素、第13族元素、亜鉛、錫のうちから選ばれる少なくとも1種であることを特徴とする電界効果型トランジスタの製造方法。
Apply a solution containing a polymer compound, a metal compound, and an organic molecule on the substrate,
Drying the solution;
A method of manufacturing a field effect transistor in which the solution is baked to form a base layer,
The polymer compound of the underlayer has a bond via a metal and an oxygen atom;
The organic molecule of the underlayer has a bond with the polymer compound or the metal through the oxygen atom or nitrogen atom,
The metal in the metal compound is at least one selected from Group 4 elements, Group 5 elements, Group 6 elements, Group 13 elements, zinc, and tin. Production method.
前記下地層を形成する前に前記基板の表面を処理することを特徴とする請求項9に記載の電界効果型トランジスタの製造方法。   10. The method of manufacturing a field effect transistor according to claim 9, wherein the surface of the substrate is treated before forming the underlayer. 前記基板の表面を処理する工程が親水化処理であることを特徴とする請求項10に記載の電界効果型トランジスタの製造方法。   The method for manufacturing a field effect transistor according to claim 10, wherein the step of treating the surface of the substrate is a hydrophilization treatment. 前記親水化処理がUV/オゾン処理、酸素プラズマ処理、窒素プラズマ処理、コロナ処理のいずれか一つであることを特徴とする請求項11に記載の電界効果型トランジスタの製造方法。   12. The method of manufacturing a field effect transistor according to claim 11, wherein the hydrophilization treatment is any one of UV / ozone treatment, oxygen plasma treatment, nitrogen plasma treatment, and corona treatment. 前記金属化合物として、少なくとも2種類の金属化合物を用いることを特徴とする請求項9乃至請求項12のいずれかに記載の電界効果型トランジスタの製造方法。   The method of manufacturing a field effect transistor according to claim 9, wherein at least two kinds of metal compounds are used as the metal compound. 前記金属化合物として、ケイ素化合物を用いることを特徴とする請求項13に記載の電界効果型トランジスタの製造方法。   The method of manufacturing a field effect transistor according to claim 13, wherein a silicon compound is used as the metal compound. 金属酸化物を主成分とする材料からなる半導体を形成する工程を含むことを特徴とする請求項9乃至請求項14のいずれかに記載の電界効果型トランジスタの製造方法。   15. The method of manufacturing a field effect transistor according to claim 9, further comprising a step of forming a semiconductor made of a material mainly containing a metal oxide. 有機化合物を主成分とする材料からなる半導体を形成する工程を含むことを特徴とする請求項9乃至請求項14のいずれかに記載の電界効果型トランジスタの製造方法。   15. The method for manufacturing a field effect transistor according to claim 9, further comprising a step of forming a semiconductor made of a material containing an organic compound as a main component. 請求項1乃至請求項8のいずれかに記載の電界効果型トランジスタを用いたことを特徴とする画像表示装置。   An image display device using the field effect transistor according to claim 1. 前記画像表示装置が液晶表示装置、有機EL及び電子ペーパのいずれかであることを特徴とする請求項17に記載の画像表示装置。   The image display device according to claim 17, wherein the image display device is any one of a liquid crystal display device, an organic EL, and an electronic paper.
JP2009127561A 2009-05-12 2009-05-27 FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE Expired - Fee Related JP5640331B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009127561A JP5640331B2 (en) 2009-05-27 2009-05-27 FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
US12/732,119 US8309954B2 (en) 2009-05-12 2010-03-25 Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127561A JP5640331B2 (en) 2009-05-27 2009-05-27 FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE

Publications (2)

Publication Number Publication Date
JP2010278118A JP2010278118A (en) 2010-12-09
JP5640331B2 true JP5640331B2 (en) 2014-12-17

Family

ID=43424836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127561A Expired - Fee Related JP5640331B2 (en) 2009-05-12 2009-05-27 FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE

Country Status (1)

Country Link
JP (1) JP5640331B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201201A (en) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd Thin film transistor array, thin film transistor array manufacturing method and image display device
JP2013206994A (en) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd Thin film transistor and image display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139052B1 (en) * 2005-12-06 2012-04-30 삼성전자주식회사 Organic Insulator composition having Fluorine and Organic Semiconductor Thin Film using the Same
JP4860448B2 (en) * 2006-12-07 2012-01-25 新日鉄マテリアルズ株式会社 Insulated metal foil for electronic device fabrication
JP5127277B2 (en) * 2007-04-05 2013-01-23 新日鉄住金マテリアルズ株式会社 Surface flatness insulating film forming coating solution, surface flatness insulating film coated base material, and method for producing surface flatness insulating film coated base material

Also Published As

Publication number Publication date
JP2010278118A (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US8309954B2 (en) Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
US20090297868A1 (en) Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
JP5054885B2 (en) Organic thin-film transistor including multi-layer gate insulating film
JP5262974B2 (en) Insulating thin film, solution for forming insulating thin film, method for producing insulating thin film, field effect transistor, method for producing the same, and image display device
US7838916B2 (en) Thin-film transistor, electronic circuit, display unit, and electronic device
US8114704B2 (en) Method for fabricating an organic thin film transistor
KR101353824B1 (en) Composition for Preparing Organic Insulator and Organic Insulator Prepared using the same
US8134145B2 (en) Organic electronic device
JP5565038B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP2007154164A (en) Organic insulator composition, organic insulating film, organic thin film transistor and electronic device
JP2009246342A (en) Field-effect transistor, method of manufacturing the same, and image display apparatus
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JPWO2004023560A1 (en) Organic thin film transistor and method for producing organic thin film transistor
JP5141476B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP5640331B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP2003309265A (en) Organic thin-film transistor and method for manufacturing the organic thin-film transistor
JP2010080896A (en) Field effect transistor, its manufacturing method, and image display
JP5671911B2 (en) THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
JP5760360B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
JP4419425B2 (en) Organic thin film transistor element
JP2013201363A (en) Organic thin film transistor, organic thin film transistor array and display device
WO2013008880A1 (en) Method for manufacturing organic semiconductor element, and semiconductor element
JP4419383B2 (en) Thin film transistor sheet manufacturing method
KR101910680B1 (en) Method for producing organic transistor, organic transistor, method for producing semiconductor device, semiconductor device, and electronic apparatus
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R150 Certificate of patent or registration of utility model

Ref document number: 5640331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees