JP2020088225A - Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor - Google Patents
Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor Download PDFInfo
- Publication number
- JP2020088225A JP2020088225A JP2018222203A JP2018222203A JP2020088225A JP 2020088225 A JP2020088225 A JP 2020088225A JP 2018222203 A JP2018222203 A JP 2018222203A JP 2018222203 A JP2018222203 A JP 2018222203A JP 2020088225 A JP2020088225 A JP 2020088225A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- forming
- self
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、フレキシブルな基材上に形成した薄膜トランジスタに関する。更に詳しくは、フレキシブルな基材が湾曲しても動作不良を起こすことが無い薄膜トランジスタに関する。 The present invention relates to a thin film transistor formed on a flexible base material. More specifically, the present invention relates to a thin film transistor that does not malfunction even when a flexible substrate is curved.
現在、半導体材料の主流はシリコン系(Si系)である。シリコン系材料を用いて半導体層を形成する方法としては、シリコン薄膜や金属および絶縁体材料の薄膜をスパッタやCVD等のドライ成膜法で形成した後、フォトリソグラフィ法を用いてパターニングすることにより薄膜トランジスタを形成する方法が一般的である。 At present, the mainstream of semiconductor materials is silicon (Si). As a method for forming a semiconductor layer using a silicon-based material, a silicon thin film or a thin film of a metal and an insulator material is formed by a dry film forming method such as sputtering or CVD, and then patterned by using a photolithography method. A method of forming a thin film transistor is common.
一方で、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィ法よりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。 On the other hand, research into transistors (organic transistors) using organic semiconductors has become active from the viewpoints of flexibility, weight reduction, and cost reduction. Generally, when an organic semiconductor is used, a printing process which is a wet method is possible. By using this printing technique, the cost of the apparatus and manufacturing is lower than that of the photolithography method, and since there is no need for vacuum or high temperature, there are advantages such as the use of a plastic substrate.
その応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサー装置などへの応用も見込まれている。 The field of application thereof is wide and is not limited to flexible displays such as thin and lightweight electronic paper, and is also expected to be applied to RFID (Radio Frequency Identification) tags and sensor devices.
このような理由により、現在では有機半導体を用いた薄膜トランジスタが注目されている。 For these reasons, thin film transistors using organic semiconductors are currently receiving attention.
有機半導体を用いた薄膜トランジスタには、上記のような利点があるが、有機半導体層と電極との間に大きな電気的接触抵抗が介在するため、TFT(Thin Film Transistor、薄膜トランジスタ)特性が悪いという問題点がある。 A thin film transistor using an organic semiconductor has the above advantages, but has a problem that the TFT (Thin Film Transistor) characteristic is poor because a large electrical contact resistance is interposed between the organic semiconductor layer and the electrode. There is a point.
この問題を解決するため、金属電極を、例えば末端にチオール基を有する有機化合物で表面修飾して自己集積化膜層を形成し、金属電極表面の濡れ性や仕事関数を制御する試みもなされている。特許文献1では、金属と化学的結合を生じる官能基を有する電極表面処理剤を用いたTFTが開示されている。
In order to solve this problem, attempts have been made to control the wettability and the work function of the metal electrode surface by surface-modifying the metal electrode with, for example, an organic compound having a thiol group at the terminal to form a self-assembled film layer. There is.
一方、表示のコントラストを高めるため、画素電極をなるべく画素単位いっぱいに形成し、画素の有効領域が画素単位に占める割合(開口率)を大きくする必要がある。電気泳動ディスプレイのような反射型表示装置では、開口率が低いとコントラストの大幅な低下をもたらす。なぜならば、非表示部からの反射光の影響が、表示部からの反射光に比べて無視できないからである。そのため反射型表示装置用の薄膜トランジスタでは、開口率を大きくするために、薄膜トランジスタの画素電極上に開口を有する層間絶縁膜を封止層(半導体の保護層)上に設け、その上に画素電極に接続された上部画素電極を設けることが行われてきた。 On the other hand, in order to increase the display contrast, it is necessary to form the pixel electrode in the pixel unit as much as possible and increase the ratio (aperture ratio) of the effective area of the pixel in the pixel unit. In a reflective display device such as an electrophoretic display, a low aperture ratio causes a significant reduction in contrast. This is because the influence of the reflected light from the non-display portion cannot be ignored as compared with the reflected light from the display portion. Therefore, in a thin film transistor for a reflective display device, in order to increase the aperture ratio, an interlayer insulating film having an opening on the pixel electrode of the thin film transistor is provided on a sealing layer (semiconductor protective layer), and the pixel electrode is formed thereon. It has been practiced to provide a connected upper pixel electrode.
また、保護層を形成する際の有機溶媒が与える影響を小さくするために、保護層には一般にフッ素系樹脂が用いられる。しかしながら、フッ素系樹脂は表面自由エネルギーが小さく、上層の層間絶縁膜との密着性が悪いという問題がある。 Further, in order to reduce the influence of the organic solvent when forming the protective layer, a fluorine resin is generally used for the protective layer. However, the fluorine-based resin has a problem that the surface free energy is small and the adhesion with the upper interlayer insulating film is poor.
そのため、その保護層と層間絶縁膜の密着性が悪いことにより、薄膜トランジスタを湾曲させた際、保護層と層間絶縁膜の界面から剥れが生じ、正常なトランジスタ特性が得られない問題がある。 Therefore, due to poor adhesion between the protective layer and the interlayer insulating film, when the thin film transistor is bent, peeling occurs from the interface between the protective layer and the interlayer insulating film, and normal transistor characteristics cannot be obtained.
本発明は上記の問題に鑑みてなされたもので、その課題は、有機半導体を用いた薄膜トランジスタにおいて、有機半導体の保護層にフッ素系の樹脂を用いた場合であっても、層間絶縁膜と保護層の密着性が良く、湾曲しても剥離することないことにより特性が安定した薄膜トランジスタを提供することにある。 The present invention has been made in view of the above problems, and its problem is that in a thin film transistor using an organic semiconductor, even when a fluorine-based resin is used for a protective layer of the organic semiconductor, an interlayer insulating film and a protective film are protected. An object of the present invention is to provide a thin film transistor whose layer has good adhesion and does not peel off even when curved, and whose characteristics are stable.
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、絶縁性のフレキシブル基材上に、ゲート電極と、ゲート絶縁膜と、ソース電極およびドレイン電極と、ソース電極とドレイン電極とに跨って形成された有機半導体層と、有機半導体層を被覆する様に形成された保護層と、層間絶縁膜と、上部画素電極と、がこの順に備えられた薄膜トランジスタにおいて、
ソース電極とドレイン電極の側面には第1自己集積化膜が備えられており、ソース電極とドレイン電極の上面には第2自己集積化膜が備えられており、
第1自己集積化膜は、ソース電極およびドレイン電極の仕事関数を大きくする事により、有機半導体層との接触抵抗を低減可能な材料からなり、
第2自己集積化膜は、表面自由エネルギーを上げる事により、ソース電極およびドレイン電極と層間絶縁膜との密着性を上げる事が可能な材料からなることを特徴とする薄膜トランジスタである。
As a means for solving the above problems, the invention according to
A first self-assembled film is provided on the side surfaces of the source electrode and the drain electrode, and a second self-assembled film is provided on the upper surfaces of the source electrode and the drain electrode.
The first self-assembled film is made of a material that can reduce the contact resistance with the organic semiconductor layer by increasing the work functions of the source electrode and the drain electrode,
The second self-assembled film is a thin film transistor, which is made of a material capable of increasing the adhesion between the source electrode and the drain electrode and the interlayer insulating film by increasing the surface free energy.
また、請求項2に記載の発明は、前記第1自己集積化膜は、フッ素基を有する有機分子を含有する材料からなる自己集積化単分子膜であることを特徴とする請求項1に記載の薄膜トランジスタである。
The invention according to
また、請求項3に記載の発明は、前記第2自己集積化膜は、末端に、少なくとも、アミノ基とエポキシ基とメルカプト基の中のいずれか1つ、または2つ以上を含む自己集積化単分子膜であることを特徴とする請求項1または2に記載の薄膜トランジスタである。
Further, in the invention according to
また、請求項4に記載の発明は、前記保護層がフッ素系樹脂を含むことを特徴とする請求項1〜3のいずれかに記載の薄膜トランジスタである。
The invention according to
また、請求項5に記載の発明は、絶縁性のフレキシブル基材上に、ゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極およびドレイン電極を形成する工程と、有機半導体層を形成する工程と、保護層を形成する工程と、層間絶縁膜を形成する工程と、をこの順に備えている薄膜トランジスタの製造方法において、
ソース電極およびドレイン電極を形成する工程は、ソース電極およびドレイン電極を形成する金属層の上にレジストパターンを形成し、そのレジストパターンを介して不要な部位の金属層をエッチング除去した後、レジストパターンを剥離する前に、露出した金属層の側面に金属層の仕事関数を大きくし、有機半導体層との接触抵抗を低減可能な材料からなる層を形成する工程と、レジストパターンを剥離した後に、金属層の上面に層間絶縁膜との密着性を上げる事が可能な材料からなる層を形成する工程と、を備えていることを特
徴とする薄膜トランジスタの製造方法である。
Further, the invention according to
In the step of forming the source electrode and the drain electrode, a resist pattern is formed on the metal layer forming the source electrode and the drain electrode, the metal layer at an unnecessary portion is removed by etching through the resist pattern, and then the resist pattern is formed. Before peeling, increasing the work function of the metal layer on the side surface of the exposed metal layer, the step of forming a layer made of a material capable of reducing the contact resistance with the organic semiconductor layer, and after peeling the resist pattern, And a step of forming a layer made of a material capable of improving the adhesiveness with the interlayer insulating film on the upper surface of the metal layer.
また、請求項6に記載の発明は、前記有機半導体層との接触抵抗を低減可能な材料からなる層を形成する工程が、フッ素基を有する有機分子を含有する材料からなる自己集積化単分子膜を形成する工程であり、
前記金属層の上面に層間絶縁膜との密着性を上げる事が可能な材料からなる層を形成する工程が、少なくとも、アミノ基とエポキシ基とメルカプト基の中のいずれか1つ、または2つ以上を含む自己集積化単分子膜を形成する工程であることを特徴とする請求項6に記載の薄膜トランジスタの製造方法である。
In the invention according to
The step of forming a layer made of a material capable of improving the adhesiveness with the interlayer insulating film on the upper surface of the metal layer includes at least one of an amino group, an epoxy group and a mercapto group, or two. 7. The method of manufacturing a thin film transistor according to
また、請求項7に記載の発明は、請求項1〜4のいずれかに記載の薄膜トランジスタを用いた画像表示媒体を備えていることを特徴とする画像表示装置である。
The invention described in
また、請求項8に記載の発明は、請求項1〜4のいずれかに記載の薄膜トランジスタを用いたことを特徴とするセンサー装置である。
The invention described in
本発明の薄膜トランジスタによれば、フレキシブル基材上に、ゲート電極/ゲート絶縁膜/ソース・ドレイン電極の順に形成した構成を備えており、更にソース・ドレイン電極に跨って有機半導体を形成した構成となっている。そのソース・ドレイン電極の有機半導体と当接する側面には有機半導体との接触抵抗を低減する第1集積化膜が形成されている。そのため、薄膜トランジスタのON・OFF特性を良好にすることができる。また、ソース・ドレイン電極の上面には、層間絶縁膜との密着性を上げる事ができる第2集積化膜が形成されている。そのため、保護層にフッ素系の樹脂を含んでいても、その保護層の上に形成した層間絶縁膜と、ソース・ドレイン電極との密着性が良好であるため、薄膜トランジスタが湾曲しても、保護層と層間絶縁層とが剥離する事が無く、トランジスタ特性に悪影響が出ることが無い。 According to the thin film transistor of the present invention, a structure in which a gate electrode/gate insulating film/source/drain electrodes are formed in this order on a flexible substrate is provided, and an organic semiconductor is further formed across the source/drain electrodes. Is becoming A first integrated film that reduces the contact resistance with the organic semiconductor is formed on the side surface of the source/drain electrode that is in contact with the organic semiconductor. Therefore, the ON/OFF characteristics of the thin film transistor can be improved. Further, on the upper surface of the source/drain electrodes, there is formed a second integrated film capable of improving the adhesion with the interlayer insulating film. Therefore, even if the protective layer contains a fluorine-based resin, the adhesion between the interlayer insulating film formed on the protective layer and the source/drain electrodes is good, so that even if the thin film transistor bends, it is protected. The layer and the interlayer insulating layer are not separated from each other, and the transistor characteristics are not adversely affected.
また、本発明の画像表示装置によれば、本発明の薄膜トランジスタを使用した薄膜トランジスタアレイを使用しているため、有機半導体を使用していても良好なON・OFF比を得ることができる。また画像表示装置が湾曲しても、薄膜トランジスタ特性が悪化することが無い。そのため、良好な画像表示を得ることができる。 Further, according to the image display device of the present invention, since the thin film transistor array using the thin film transistor of the present invention is used, a good ON/OFF ratio can be obtained even when an organic semiconductor is used. Further, even if the image display device is curved, the thin film transistor characteristics do not deteriorate. Therefore, a good image display can be obtained.
また、本発明の薄膜トランジスタの製造方法によれば、本発明の薄膜トランジスタを製造可能とすることができる。 Further, according to the method of manufacturing a thin film transistor of the present invention, the thin film transistor of the present invention can be manufactured.
以下、本発明の実施の形態を、図面を用いて詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
<薄膜トランジスタ>
本発明の薄膜トランジスタは、絶縁性のフレキシブル基材上に、ゲート電極と、ゲート絶縁膜と、ソース電極およびドレイン電極と、ソース電極とドレイン電極とに跨って形成
された半導体層と、半導体層を被覆する様に形成された保護層と、層間絶縁膜と、上部画素電極と、がこの順に備えられた薄膜トランジスタである。
<Thin film transistor>
A thin film transistor of the present invention includes a gate electrode, a gate insulating film, a source electrode and a drain electrode, a semiconductor layer formed over the source electrode and the drain electrode, and a semiconductor layer on an insulating flexible base material. A thin film transistor including a protective layer formed so as to cover, an interlayer insulating film, and an upper pixel electrode in this order.
ソース電極とドレイン電極の側面には第1自己集積化膜が備えられており、ソース電極とドレイン電極の上面には第2自己集積化膜が備えられている。 The first self-assembled film is provided on the side surfaces of the source electrode and the drain electrode, and the second self-assembled film is provided on the upper surfaces of the source electrode and the drain electrode.
第1自己集積化膜は、ソース電極およびドレイン電極の仕事関数を大きくし、半導体層との接触抵抗を低減可能な材料からなり、第2自己集積化膜は、層間絶縁膜との密着性を上げる事が可能な材料からなることが特徴である。 The first self-integrating film is made of a material capable of increasing the work functions of the source electrode and the drain electrode and reducing the contact resistance with the semiconductor layer, and the second self-integrating film has an adhesion property with the interlayer insulating film. The feature is that it is made of a material that can be raised.
第1自己集積化膜は、フッ素基を有する有機分子を含有する材料からなる自己集積化単分子膜であっても良い。 The first self-assembled film may be a self-assembled monomolecular film made of a material containing an organic molecule having a fluorine group.
また、第2自己集積化膜は、末端に、少なくとも、アミノ基とエポキシ基とメルカプト基の中のいずれか1つ、または2つ以上を含む自己集積化単分子膜であっても良い。 Further, the second self-assembled monolayer may be a self-assembled monomolecular film containing at least one of the amino group, the epoxy group, and the mercapto group, or two or more at the terminal.
また、保護層がフッ素系樹脂を含んでいても良い。 Further, the protective layer may contain a fluororesin.
また、半導体層が有機半導体であっても良い。 Further, the semiconductor layer may be an organic semiconductor.
次に、本発明の薄膜トランジスタについて、図1〜図3を用いて詳細に説明する。
図1に、本発明の一実施形態の薄膜トランジスタの断面図を示す。本発明の薄膜トランジスタ100は、基材1と、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、ドレイン電極5と、ソース電極4とドレイン電極5との間に積層された半導体層6と、半導体層6上に積層された保護層7と、ソース電極4とドレイン電極5および半導体保護層6上に形成されて上部画素電極11とソース電極4とを絶縁するための層間絶縁膜10と、層間絶縁膜10上に形成されて層間絶縁膜10の開口部を介してドレイン電極5と接続された上部画素電極11と、を備えている。
Next, the thin film transistor of the present invention will be described in detail with reference to FIGS.
FIG. 1 shows a sectional view of a thin film transistor according to an embodiment of the present invention. The
(基材)
本発明の実施形態において、基材1に用いる材料は特に限定されるものではないが、例えば、ポリエチレンテレフタレート(PET)、ポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料などを挙げることができる。
(Base material)
In the embodiment of the present invention, the material used for the
(ゲート電極)
ゲート電極2に用いる材料は特に限定されるものではないが、Al、Cr、Au、Ag、Ni、Cu、Mo等の金属や、ITO等の透明導電膜を使用することができる。形成方法としては、蒸着やスパッタ成膜後にフォトリソグラフィ法で形成してもよいが、印刷法(スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等)を用いることができる。印刷を用いる場合、Agインク、Niインク、Cuインク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、ゲート電極2の形成方法として好適である。
(Gate electrode)
The material used for the
(ゲート絶縁膜)
ゲート絶縁膜3の材料は酸化珪素(SiOx)、酸化アルミニウム(AlOx)、酸化タンタル(TaOx)、酸化イットリウム(YOx)、酸化ジルコニウム(ZrOx)、酸化ハフニウム(HfOx)などの酸化物系絶縁材料や窒化珪素(SiNx)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)等の樹脂材料、ポリシ
ルセスキオキサン(PSQ)のような有機/無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、層の厚さ方向に向けて組成を傾斜した傾斜機能材料であっても構わない。
(Gate insulation film)
The material of the
ゲート絶縁膜3の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法が適宜材料に応じて用いることが出来る。
The method for forming the
(ソース電極/ドレイン電極)
次に、ゲート絶縁膜3の上にソース電極4およびドレイン電極5を形成する。ソース電極4およびドレイン電極5の材料には、アルミニウム(Al)、モリブデン(Mo)やその他MoNbのようなモリブデン合金などの金属材料や、酸化インジウム(In2O3)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物材料を用いることができる。銀、金、白金、パラジウムなどの貴金属系の金属は仕事関数が大きく、有機半導体への正孔注入障壁が小さくなり好ましい。
(Source electrode/drain electrode)
Next, the
ソース電極4およびドレイン電極5ドレイン電極5の形成は、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法が好適に用いられる。例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法により直接パターニングすることもできるが、これらに限定されるものではない。
The
(第1自己集積化膜)
第1自己集積化膜8の形成には、金属または酸素原子との親和性を有し、表面修飾を施すことのできる材料を用いることができる。用いることができる材料のなかでも、好ましくは自己集積化単分子膜(SAMs:Self−AssembledMonolayers)剤として知られる材料を好適に使用することができる。例えば、フッ素原子、フェニル基を有するチオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物等が挙げられるが、これらに限定されるものではない。ソース電極4とドレイン電極5の仕事関数をより大きくし、半導体層6との接触抵抗を低減する事で、素子特性の向上に効果的であることから、特に、フッ素基を有する有機分子を含有する材料が好適に用いられる。
(First self-assembled film)
For forming the first self-assembled
(第2自己集積化膜)
第2自己集積化膜9の材料には、チオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物等が挙げられるが、これらに限定されるものではない。
(Second self-assembled film)
Examples of the material of the second self-assembled
自己集積化膜の末端を種々の官能基に置き換えることで第2自己集積化膜9上の表面自由エネルギーを制御することができる。例えば、アミノ基、エポキシ基、メルカプト基等を修飾した単分子膜、好ましくは、自己集積化単分子膜は、一般的に表面自由エネルギーが大きい傾向にある。そのため、表面自由エネルギーの大きい自己集積化膜を形成することで、上層に形成する層間絶縁膜10との密着性を向上させることができる。
By replacing the end of the self-assembled film with various functional groups, the surface free energy on the second self-assembled
これら自己集積化膜の形成は、上述の有機薄膜層材料の溶液に、金属層が形成された基板を浸漬させることによって行うことができる。その他には、溶液の蒸気に基板を晒す気相による方法でも行うことができる。また、その後加熱処理を行っても良い。 The formation of these self-assembled films can be carried out by immersing the substrate on which the metal layer is formed in a solution of the above organic thin film layer material. Alternatively, a vapor phase method in which the substrate is exposed to the vapor of the solution can be used. Further, heat treatment may be performed thereafter.
第1自己集積化膜8を用いることで、電極の仕事関数を大きくし、電極と半導体間の接触抵抗を低減することができるため、薄膜トランジスタ100をONした時の電流値を大きくすることができるなど、素子特性が向上する。また、第2自己集積化膜を用いることで、上層に形成する層間絶縁膜10との密着性が向上できるため、薄膜トランジスタ100を形成した基板の屈曲に対し、層間絶縁膜10と保護層7の剥離を抑制することが可能となり、安定した薄膜トランジスタ100を作製することが可能となる。
By using the first self-assembled
(半導体層)
次に、ゲート絶縁膜3の上にソース電極4およびドレイン電極5を形成し、更にそれらの電極を接続するように半導体層6を形成する。半導体層6の材料としては、例えば、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料および、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を好適に用いることができるが、これらに限定されるものではない。
(Semiconductor layer)
Next, the
(保護層)
次に、半導体層6を被覆する様に保護層7を形成する。保護層7は半導体層6を、周囲環境の水分や酸素および各種の汚染などから保護するために形成される。保護層7は少なくとも半導体層6のチャネル部分と重なる領域を覆うように形成される必要がある。
(Protective layer)
Next, the
保護層7の材料としては、例えば、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PVP(ポリビニルフェノール)、フッ素系樹脂等の絶縁材料が挙げられるが、これらに限定されるものではない。
Examples of the material of the
保護層7の形成方法は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、保護層7の形状は特に限定されるものではなく、ドットなどの島状形状であっても良いし、ソース配線(薄膜トランジスタをマトリクス状に配置した際に、複数のソース電極4を接続する配線、図示省略)に平行な向きのストライプ形状であっても良い。
すなわち、複数のソース、ドレイン電極の間に形成されたストライプ形状の半導体層6を被覆するように、連続した保護層7を形成する。
As a method for forming the
That is, the continuous
(層間絶縁膜)
層間絶縁膜10として用いられる材料は特に限定されるものではないが、一般に用いられる材料としては、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層間絶縁膜10の形成に際しては凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法、等公知の方法を好適に用いることができる。フレキシブル化、低コスト化などを考慮すると印刷法で形成することが好ましい。また、薄膜トランジスタ100の前記ソース配線による電圧降下、およびソース電極4から上部画素電極11への電圧降下の影響を減少させる事が好ましい。そのため、できるだけ電気抵抗を低減する目的で、比較的厚膜にする必要があり、スクリーン印刷を好適に使用することができる。
(Interlayer insulation film)
The material used for the
(上部画素電極)
上部画素電極11として用いられる材料は、特に限定されるものではないが、例えば、白金、ニッケル、インジウム錫酸化物などの金属あるいは金属酸化物の薄膜、若しくはポリ(3,4−エチレンジオキシチオフェン(PEDOT)/ポリスチレンスルホネート(PSS)またはポリアニリンなどの導電性高分子または金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、または銀などの金属粒子を導電材料として用いた厚膜ペースト、などを挙げることができる。また、形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法などの乾式成膜法も使用可能である。しかしながら、フレキシブル化、低コスト化などを考慮すると、スクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの印刷法で形成することが望ましい。
(Upper pixel electrode)
The material used for the
<画像表示装置>
複数の薄膜トランジスタを基板上にマトリクス状に配置することにより、薄膜トランジスタアレイとすることができる。薄膜トランジスタアレイは、各種の画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置等の各画像表示媒体を用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置に用いることができる。
<Image display device>
A thin film transistor array can be formed by arranging a plurality of thin film transistors on a substrate in a matrix. The thin film transistor array can be used in an image display device in combination with various image display media. As the image display medium, each image display medium such as an electrophoretic reflection display device, a transmission type liquid crystal display device, a reflection type liquid crystal display device, a semi-transmission type liquid crystal display device, an organic EL display device and an inorganic EL display device should be used. You can The image display device can be used in electronic paper, organic EL display device or liquid crystal display device.
また、本発明の薄膜トランジスタは、圧力センサー、光学センサー、化学センサー、バイオセンサーなどのセンサー装置に用いることもできる。 Further, the thin film transistor of the present invention can also be used in a sensor device such as a pressure sensor, an optical sensor, a chemical sensor, a biosensor, or the like.
次に、本発明の実施例について説明する。 Next, examples of the present invention will be described.
<実施例1>
本発明の各実施形態に係る薄膜トランジスタアレイ基板を製造し、その評価を行った結果を示す。図1に示す薄膜トランジスタ100の基材1の材料として、ポリイミドフィルム(ユーピレックス、宇部興産(株)の登録商標)を用いた。
まず、基材1の上にアルミニウムをスパッタ法により厚さ100nmとなる様に成膜した後、ポジレジストを用いたフォトリソグラフィ法によりゲート電極2を形成した。
次に、ゲート電極2を形成した基材1の上にアクリル系樹脂をダイコーターにより塗布して、180℃で1時間乾燥させてゲート絶縁膜3を形成した。
<Example 1>
The thin-film transistor array substrate which concerns on each embodiment of this invention was manufactured, and the result of having evaluated it is shown. A polyimide film (Upilex, a registered trademark of Ube Industries, Ltd.) was used as the material of the
First, aluminum was formed on the
Next, an acrylic resin was applied on the
ソース電極4とドレイン電極5以降の形成方法については図2(a)〜(h)も用いて説明する。
まず、ゲート絶縁膜3の上に、スパッタ金属膜30として、Ag薄膜をスパッタリング法により厚さ100nmとなる様に成膜した(図2(a)参照)。
次に、レジスト31として、ポジレジストをスピンコートにより塗布し、乾燥した(図2(b)参照)。
次に、レジスト31に所望のパターンを露光し、現像することにより、レジストパターン32を得た(図2(c)参照)。
次に、Ag薄膜のエッチング液に浸漬することにより、Ag薄膜からなるソース電極4およびドレイン電極5のパターニングを行った(図2(d)参照)。
次に、ペンタフルオロチオフェノール溶液(東京化成工業(株)製)に浸漬させ、第1自己集積化膜8を、露出しているAg薄膜の側面に形成した(図2(e))。
次に、レジスト剥離液を使用して、レジストパターン32を剥離した(図2(f))。
次に、9−アミノ−1−オクタンチオール溶液に浸漬させ、レジストパターン32を剥離する事により露出したAg薄膜の上面に、第2自己集積化膜9を形成した(図2(g)
)。
A method of forming the
First, an Ag thin film was formed as a sputtered
Next, as the resist 31, a positive resist was applied by spin coating and dried (see FIG. 2B).
Next, a desired pattern was exposed on the resist 31 and developed to obtain a resist pattern 32 (see FIG. 2C).
Next, the
Next, it was dipped in a pentafluorothiophenol solution (manufactured by Tokyo Chemical Industry Co., Ltd.) to form the first self-assembled
Next, the resist
Next, the second self-assembled
).
次に、図2(g)から図2(h)に至る形成プロセスについて説明する。
まず、半導体材料として、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)(Aldrich社製)を用いた。テトラリン(関東化学(株)製)に2重量%で溶解させたものをインキとして用い、フレキソ印刷法にて、ソース電極4とドレイン電極5を跨るように半導体層6を形成した。
Next, the forming process from FIG. 2G to FIG. 2H will be described.
First, as a semiconductor material, 6,13-bis(triisopropylsilylethynyl)pentacene (TIPS-pentacene) (manufactured by Aldrich) was used. Using a solution of tetralin (manufactured by Kanto Chemical Co., Inc.) dissolved at 2% by weight as an ink, a
次に、半導体層6上に、溶剤可溶型フッ素樹脂をフレキソ印刷法によって、半導体層6を被覆する様に塗布し、150℃で乾燥・固化して、保護層7とした。
Next, a solvent-soluble fluororesin was applied onto the
保護層7上に形成する層間絶縁膜10の材料として、ネガ型の感光性アクリル樹脂材料を用いて、これをダイコート法により塗布した。乾燥を行った後、所望の形状のフォトマスクを用いて露光を行い、現像により不要な樹脂材料を除去して、所望のパターン形状を備えた層間絶縁膜10を形成した。その後、150℃で焼成を行い、層間絶縁膜10を形成した。
As the material of the
次に、層間絶縁膜10上に、スクリーン印刷法により銀ペーストを所望の形状で印刷した後、120℃で乾燥させ、上部画素電極11を形成し、薄膜トランジスタ100を得た。
Next, after printing a silver paste in a desired shape on the
以上の様にして作製した薄膜トランジスタ100の伝達特性を、半導体パラメータアナライザーB1500A(アジレント社製)を用いて測定した。
The transfer characteristic of the
測定の結果、トランジスタのIonとIoff電流値の比であるオンオフ比が104となり、良好なトランジスタ特性を示すことが確認できた。 As a result of the measurement, the on / off ratio, which is the ratio of the I on and the I off current value of the transistor, was 10 4 , and it was confirmed that favorable transistor characteristics were exhibited.
その後、フレキシブル性の評価として、図3に示すように、作製した薄膜トランジスタ100を直径4mmの試験棒40 に巻きつける事により折り曲げた薄膜トランジスタ41として、半導体パラメータアナライザーB1500Aにより伝達特性の測定を行った。その結果、フレキシブル性の試験前と同様に、オンオフ比が104となり、良好なトランジスタ特性を示した。
Then, as an evaluation of flexibility, as shown in FIG. 3, a transfer parameter was measured by a semiconductor parameter analyzer B1500A as a
また、光学顕微鏡により、フレキシブル性の評価をしたトランジスタを観察したところ、特に問題はみられなかった。 Further, when the transistor whose flexibility was evaluated was observed with an optical microscope, no particular problem was found.
<画像表示装置>
実施例1で作製した薄膜トランジスタ100をマトリクス状に配置し、薄膜トランジスタアレイとし、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、表示の切り換えも問題なく良好に表示可能であることが確認された。
<Image display device>
When the
<センサー装置>
実施例1で作製した薄膜トランジスタ100をマトリクス状に配置し、薄膜トランジスタアレイとし、対向電極との間に挟んだ厚みに対し抵抗値が変化する導電ゴムからなる圧力分布を検出可能な圧力センサー装置を作製し駆動した。その結果、圧力センサー装置に与えた圧力に対応した、エリア分布 データを取得することができた。
<Sensor device>
The
<比較例1>
比較例1として、以下に説明する薄膜トランジスタを作製した。図3に、比較例1に係る薄膜トランジスタ200の断面図を示す。比較例に係る薄膜トランジスタ200は、図
1における第1自己集積化膜8と第2自己集積化膜9がないこと以外は実施例1と同様である。
<Comparative Example 1>
As Comparative Example 1, a thin film transistor described below was manufactured. FIG. 3 shows a cross-sectional view of the
この薄膜トランジスタ200においては、半導体層6とソース電極21とドレイン電極22間の電気的接触抵抗が大きく、薄膜トランジスタ200がONの状態で流れる電流値Ionが小さいため、オンオフ比が102となり、良好なトランジスタ特性は得られなかった。
In this
さらに実施例1と同様にして、フレキシブル性の評価を行ったが、トランジスタ特性を得ることができなかった。顕微鏡による観察を行い、層間絶縁膜10が剥れている事を確認した。
Further, the flexibility was evaluated in the same manner as in Example 1, but the transistor characteristics could not be obtained. Observation with a microscope confirmed that the
<比較例2>
比較例2として、以下に説明する薄膜トランジスタを作製した。図4に、比較例2に係る薄膜トランジスタ201の断面図を示す。比較例に係る薄膜トランジスタ201は、第2の自己集積化膜がなく、実施例1において第2自己集積化膜が形成されていた部分も、第1集積化膜8が形成されていること以外は実施例1と同様である。
<Comparative example 2>
As Comparative Example 2, a thin film transistor described below was manufactured. FIG. 4 shows a cross-sectional view of the
その結果、オンオフ比が104となり、良好なトランジスタ特性を確認することができた。 As a result, the on/off ratio was 10 4 , and good transistor characteristics could be confirmed.
その後、フレキシブル性の評価を行い、測定を実施したが、トランジスタ特性を得ることができなかった。比較例1と同様顕微鏡観察により、層間絶縁膜10が剥れている事を確認した。
After that, the flexibility was evaluated and the measurement was performed, but the transistor characteristics could not be obtained. By microscopic observation as in Comparative Example 1, it was confirmed that the
<比較例3>
比較例3として、以下に説明する薄膜トランジスタを作製した。図5に、比較例3に係る薄膜トランジスタ202の断面図を示す。比較例3に係る薄膜トランジスタ202は、第1自己集積化膜8と第2自己集積化膜9を逆に形成したこと以外は実施例1と同様である。
<Comparative example 3>
As Comparative Example 3, a thin film transistor described below was manufactured. FIG. 5 shows a cross-sectional view of the
第2自己集積化膜9を、ソース電極4およびドレイン電極5の側面に使用した場合は、各電極の仕事関数の増加はなく、ソースド電極4およびドレイン電極5と、半導体層6との接触抵抗が大きいため、Ionが小さく、オンオフ比が102となり、良好なトランジスタ特性は得られなかった。
When the second self-assembled
その後、フレキシブル性の評価を行い、測定を実施したが、トランジスタ特性を得ることができなかった。比較例1、2と同様に、顕微鏡観察により層間絶縁膜10が剥れている事を確認した。
After that, the flexibility was evaluated and the measurement was performed, but the transistor characteristics could not be obtained. Similar to Comparative Examples 1 and 2, it was confirmed by microscopic observation that the
表1に実施例1、比較例1〜3の結果をまとめたものを示した。試験後の外観観察に問題がない場合は「○」、層間絶縁膜10の剥れがみられたものを「×」と表記した。
また、フレキシブル性の評価後に薄膜トランジスタの伝達特性を確認でき、且つ特性が良好であり、フレキシブル性試験後の外観観察で問題がみられなかったものについては判定として「○」、フレキシブル性評価後の薄膜トランジスタの伝達特性が確認できず、外観観察でも問題がみられたものを「×」と表記した。
Table 1 shows a summary of the results of Example 1 and Comparative Examples 1 to 3. When there is no problem in the appearance observation after the test, “◯” is indicated, and when peeling of the
Further, the transfer characteristics of the thin film transistor can be confirmed after the evaluation of the flexibility, and the characteristics are good, and those having no problem in the appearance observation after the flexibility test were judged as "○", after the flexibility evaluation. When the transfer characteristics of the thin film transistor could not be confirmed and there was a problem in the appearance observation, it was indicated as “x”.
表1に示すように、実施例1では、フレキシブル性の評価後もトランジスタ特性が確認でき、且つ薄膜トランジスタのオンオフ比が良好であり、外観観察も問題がなかった。 As shown in Table 1, in Example 1, the transistor characteristics could be confirmed even after the evaluation of the flexibility, the on/off ratio of the thin film transistor was good, and the appearance observation had no problem.
本発明は、フレキシブルな基材に形成する薄膜トランジスタおよび薄膜トランジスタアレイを使用する物品、例えば画像表示装置やセンサー等に有用である。 INDUSTRIAL APPLICABILITY The present invention is useful for articles using thin film transistors and thin film transistor arrays formed on a flexible substrate, such as image display devices and sensors.
1 基材
2 ゲート電極
3 ゲート絶縁膜
4 ソース電極
5 ドレイン電極
6 有機半導体層
7 保護層
8 第1自己集積化膜
9 第2自己集積化膜
10 層間絶縁膜
11 上部画素電極
21 ソース電極
22 ドレイン電極
30 スパッタ金属膜
31 レジスト
32 レジストパターン
40 試験棒
41 薄膜トランジスタ
100、200、201、202 薄膜トランジスタ
1
Claims (8)
ソース電極とドレイン電極の側面には第1自己集積化膜が備えられており、ソース電極とドレイン電極の上面には第2自己集積化膜が備えられており、
第1自己集積化膜は、ソース電極およびドレイン電極の仕事関数を大きくする事により、有機半導体層との接触抵抗を低減可能な材料からなり、
第2自己集積化膜は、表面自由エネルギーを上げる事により、ソース電極およびドレイン電極と層間絶縁膜との密着性を上げる事が可能な材料からなることを特徴とする薄膜トランジスタ。 A gate electrode, a gate insulating film, a source electrode and a drain electrode, an organic semiconductor layer formed over the source electrode and the drain electrode, and an organic semiconductor layer are coated on an insulating flexible base material. In the thin film transistor in which the formed protective layer, the interlayer insulating film, and the upper pixel electrode are provided in this order,
A first self-assembled film is provided on the side surfaces of the source electrode and the drain electrode, and a second self-assembled film is provided on the upper surfaces of the source electrode and the drain electrode.
The first self-assembled film is made of a material that can reduce the contact resistance with the organic semiconductor layer by increasing the work functions of the source electrode and the drain electrode,
The second self-integrating film is made of a material capable of increasing the adhesion between the source electrode and the drain electrode and the interlayer insulating film by increasing the surface free energy.
ソース電極およびドレイン電極を形成する工程は、ソース電極およびドレイン電極を形成する金属層の上にレジストパターンを形成し、そのレジストパターンを介して不要な部位の金属層をエッチング除去した後、レジストパターンを剥離する前に、露出した金属層の側面に金属層の仕事関数を大きくし、半導体層との接触抵抗を低減可能な材料からなる層を形成する工程と、レジストパターンを剥離した後に、金属層の上面に層間絶縁膜との密着性を上げる事が可能な材料からなる層を形成する工程と、を備えていることを特徴とする薄膜トランジスタの製造方法。 A step of forming a gate electrode, a step of forming a gate insulating film, a step of forming a source electrode and a drain electrode, a step of forming a semiconductor layer, and a step of forming a protective layer over an insulating flexible base material. In the method of manufacturing a thin film transistor, which comprises a step and a step of forming an interlayer insulating film in this order,
In the step of forming the source electrode and the drain electrode, a resist pattern is formed on the metal layer forming the source electrode and the drain electrode, the metal layer at an unnecessary portion is removed by etching through the resist pattern, and then the resist pattern is formed. Prior to peeling, the step of increasing the work function of the metal layer on the side surface of the exposed metal layer to form a layer made of a material capable of reducing the contact resistance with the semiconductor layer, and after peeling the resist pattern, the metal And a step of forming a layer made of a material capable of improving the adhesiveness with the interlayer insulating film on the upper surface of the layer.
前記金属層の上面に層間絶縁膜との密着性を上げる事が可能な材料からなる層を形成する工程が、少なくとも、アミノ基とエポキシ基とメルカプト基の中のいずれか1つ、または2つ以上を含む自己集積化単分子膜を形成する工程であることを特徴とする請求項6に記載の薄膜トランジスタの製造方法。 The step of forming a layer made of a material capable of reducing the contact resistance with the semiconductor layer is a step of forming a self-assembled monolayer made of a material containing an organic molecule having a fluorine group,
The step of forming a layer made of a material capable of improving the adhesiveness with the interlayer insulating film on the upper surface of the metal layer includes at least one of an amino group, an epoxy group and a mercapto group, or two. The method for manufacturing a thin film transistor according to claim 6, which is a step of forming a self-assembled monolayer including the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018222203A JP2020088225A (en) | 2018-11-28 | 2018-11-28 | Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018222203A JP2020088225A (en) | 2018-11-28 | 2018-11-28 | Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020088225A true JP2020088225A (en) | 2020-06-04 |
Family
ID=70908915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018222203A Pending JP2020088225A (en) | 2018-11-28 | 2018-11-28 | Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020088225A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102429610B1 (en) * | 2021-11-23 | 2022-08-04 | 경북대학교 산학협력단 | Flexible Artificial Synapse Based on Fluoropolymer Resistive Switching Device and Method of Manufacturing the Same |
-
2018
- 2018-11-28 JP JP2018222203A patent/JP2020088225A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102429610B1 (en) * | 2021-11-23 | 2022-08-04 | 경북대학교 산학협력단 | Flexible Artificial Synapse Based on Fluoropolymer Resistive Switching Device and Method of Manufacturing the Same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102224580B (en) | Method for fabricating thin film transistor, thin-film transistor and electronic installation | |
US7838872B2 (en) | Organic thin film transistor array panel | |
US20060197881A1 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
US8963141B2 (en) | Thin-film transistor, fabrication method thereof, and image display device | |
JP2008085315A (en) | Thin film transistor and manufacturing method thereof | |
US20090278117A1 (en) | Organic thin film transistor, method of manufacturing the same, and biosensor using the transistor | |
US20120288685A1 (en) | Thin-film element assembly | |
JP2020088225A (en) | Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor | |
JP6221243B2 (en) | Thin film transistor array and image display device | |
JP2021027270A (en) | Sensor device and manufacturing method of the same | |
JP5181515B2 (en) | Pattern forming method and electronic device manufacturing method | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
CN107534056B (en) | Thin film transistor array forming substrate, manufacturing method thereof, and substrate for image display device | |
JP2020027897A (en) | Thin film transistor, manufacturing method thereof, and image display device | |
JP2018186131A (en) | Electrode pattern, forming method of electrode pattern, thin film transistor, manufacturing method of thin film transistor, and image display device | |
JP2019096727A (en) | Thin film transistor, manufacturing method of thin film transistor and image display unit | |
JP2020031100A (en) | Organic thin film transistor, manufacturing method therefor, and electronic device | |
JP6197306B2 (en) | Thin film transistor manufacturing method | |
JP2015185789A (en) | Thin film transistor and manufacturing method of the same | |
JP2020177988A (en) | Thin film transistor array substrate, electronic device substrate, and manufacturing method of thin film transistor array substrate and electronic device substrate | |
JP2017092234A (en) | Thin film transistor array substrate and method of manufacturing thin film transistor array substrate | |
JP2017059702A (en) | Thin film transistor, thin film transistor array manufacturing method and image display device | |
JP2017195315A (en) | Thin-film transistor |