KR100792429B1 - Method for fabricating the same of semiconductor device with double capacitor - Google Patents

Method for fabricating the same of semiconductor device with double capacitor Download PDF

Info

Publication number
KR100792429B1
KR100792429B1 KR1020050130535A KR20050130535A KR100792429B1 KR 100792429 B1 KR100792429 B1 KR 100792429B1 KR 1020050130535 A KR1020050130535 A KR 1020050130535A KR 20050130535 A KR20050130535 A KR 20050130535A KR 100792429 B1 KR100792429 B1 KR 100792429B1
Authority
KR
South Korea
Prior art keywords
storage node
forming
interlayer insulating
insulating film
semiconductor device
Prior art date
Application number
KR1020050130535A
Other languages
Korean (ko)
Other versions
KR20070068661A (en
Inventor
이동렬
한기현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050130535A priority Critical patent/KR100792429B1/en
Publication of KR20070068661A publication Critical patent/KR20070068661A/en
Application granted granted Critical
Publication of KR100792429B1 publication Critical patent/KR100792429B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터의 형성시 식각부담을 줄일 수 있는 더블 캐패시터를 갖는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 형성된 층간절연막, 상기 층간절연막을 관통하여 반도체 기판에 연결되는 스토리지노드콘택 플러그, 상기 스토리지노드콘택 플러그에 공통으로 연결되는 더블 스토리지노드를 갖는 반도체 소자를 포함하고, 반도체 기판 상부에 제1층간절연막을 형성하는 단계, 상기 제1층간절연막을 관통하여 반도체 기판에 연결되는 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그와 상기 제1층간절연막 상에 식각방지막을 형성하는 단계, 상기 식각방지막 상에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막 상에 플러그의 양쪽 에지부분을 오픈시키는 하드마스크를 형성하는 단계, 상기 하드마스크를 식각마스크로 상기 제2층간절연막을 식각하여 더블 스토리지노드홀을 형성하는 단계, 상기 더블 스토리지노드홀 아래 식각방지막을 식각하는 단계, 상기 더블 스토리지노드홀 상에 도전층을 형성하는 단계, 상기 도전층을 전면식각하여 더블 스토리지노드를 형성하는 단계를 포함하고, 상기한 본 발명은 더블 캐패시터를 형성하여 식각부담감소와 공정비감소효과, 디자인 룰확보, 프로세스마진의 극대화를 가능케 하여 반도체 소자의 고 집적화, 수율 향상, 생산 단가 하락의 효과가 있다.The present invention is to provide a method for manufacturing a semiconductor device having a double capacitor that can reduce the etching burden when forming the capacitor, the present invention is an interlayer insulating film formed on the semiconductor substrate, the interlayer insulating film is connected to the semiconductor substrate Comprising a semiconductor device having a storage node contact plug, a double storage node connected to the storage node contact plug in common, and forming a first interlayer insulating film on the semiconductor substrate, penetrating the first interlayer insulating film to the semiconductor substrate Forming a storage node contact plug to be connected, forming an etch stop layer on the storage node contact plug and the first interlayer insulating film, forming a second interlayer insulating film on the etch stop layer, and the second interlayer insulating film To form a hard mask on both edges of the plug. Forming a double storage node hole by etching the second interlayer dielectric layer using the hard mask as an etch mask; etching an etch stop layer under the double storage node hole; and forming a conductive layer on the double storage node hole. And forming a double storage node by etching the conductive layer over the entire surface, and the present invention forms a double capacitor to reduce etch burden, process cost reduction effect, secure design rule, and maximize process margin. This enables high integration of semiconductor devices, improved yields, and reduced production costs.

캐패시터, 절연막, 종횡비, 스토리지노드 Capacitor, Insulation Layer, Aspect Ratio, Storage Node

Description

더블 캐패시터를 갖는 반도체 소자의 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE WITH DOUBLE CAPACITOR}METHODS FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE WITH DOUBLE CAPACITOR}

도 1은 종래기술에 따른 반도체 소자의 캐패시터를 설명하기 위한 TEM사진,1 is a TEM photograph for explaining a capacitor of a semiconductor device according to the prior art,

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 캐패시터를 설명하기 위한 단면도,2 is a cross-sectional view for describing a capacitor of a semiconductor device according to an embodiment of the present invention;

도 3a 내지 도 3e는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정 단면도,3A to 3E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to a first embodiment of the present invention;

도 4a 내지 도 4f는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정 단면도.4A to 4F are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 제1층간절연막31 semiconductor substrate 32 first interlayer insulating film

33 : 스토리지노드콘택홀 34 : 스토리지노드콘택스페이서33: storage node contact hole 34: storage node contact spacer

35 : 스토리지노드콘택플러그 36 : 식각방지막35: storage node contact plug 36: etch barrier

37 : 제2층간절연막 38 : 하드마스크37: second interlayer insulating film 38: hard mask

39 : 스토리지노드홀 40a : 스토리지노드39: storage node hole 40a: storage node

41 : 유전막 42 : 상부전극41 dielectric film 42 upper electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 더블 캐패시터를 갖는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a double capacitor.

반도체 메모리 소자의 고집적화가 진행됨에 따라, 이를 위한 다양한 기술이 제안되고 있다. 예컨대, 고집적 반도체 메모리 소자는 한정된 공간에 더 많은 단위 셀들을 구비시켜야 하기 때문에, 단위 셀의 실질적인 면적의 감소와 더불어 캐패시터의 깊이가 깊어지고 있으며 종횡비(Aspect Ratio)가 커지면서 공정 마진이 작아지는 문제가 있다.As high integration of semiconductor memory devices proceeds, various techniques for this have been proposed. For example, since a highly integrated semiconductor memory device needs to have more unit cells in a limited space, the depth of the capacitor is increased along with the reduction in the actual area of the unit cell, and the process margin decreases as the aspect ratio increases. have.

도 1은 종래기술에 따른 반도체 소자를 설명하기 위한 TEM사진이다.1 is a TEM photograph for explaining a semiconductor device according to the prior art.

도 1에 도시된 바와 같이, 제1층간절연막(11) 상에 식각방지막(12)을 형성한다. 이어서, 습식식각시 식각속도가 다른 제2와 제3층간절연막(13a, 13b)을 형성한다. 여기서, 제2와 제3층간절연막(13a, 13b)이 적층된 높이는 20000Å에 달하여 후속 스토리지노드홀 형성시 종횡비가 커서 많은 시간과, 식각부담을 갖게 된다.As shown in FIG. 1, an etch stop layer 12 is formed on the first interlayer insulating layer 11. Subsequently, second and third interlayer insulating films 13a and 13b having different etching speeds during wet etching are formed. Here, the height of stacking the second and third interlayer insulating films 13a and 13b is 20,000 [mu] s, so that the aspect ratio is large when the subsequent storage node holes are formed, which causes a large amount of time and an etching burden.

제2,제3층간절연막(13a, 13b)을 선택적 식각하여 스토리지노드홀(14)을 형성한다. 여기서, 스토리지노드홀(14)을 형성할 때 층간절연막의 높이가 높아 식각부담이 커서 보잉(Bowing)이 발생하고, 이로 인해 캐패시터간의 브릿지가 발생한다.The storage node hole 14 is formed by selectively etching the second and third interlayer insulating layers 13a and 13b. In this case, when the storage node hole 14 is formed, the height of the interlayer insulating layer is high, so that the etching burden is large, thereby causing bowing.

또한, 캐패시터의 용량 증가와 슬로프를 방지하기 위해 습식식각을 실시하여 많은 시간과 많은 경비가 소요된다.In addition, wet etching is performed to prevent the increase of the capacity and the slope of the capacitor, which requires a lot of time and expense.

이어서, 스토리지노드홀(14) 아래의 식각방지막(12)을 식각한다. 이때, 식각방지막(12)은 식각부담과 식각선택비로 인해 완전히 식각되지 않고 턱을 형성하면서 작게 오픈된다(X).Subsequently, the etch stop layer 12 under the storage node hole 14 is etched. At this time, the etch barrier 12 is not fully etched due to the etch burden and the etching selectivity is small open while forming a jaw (X).

스토리지노드홀(14) 상에 스토리지노드(15)를 형성한다. 이어서, 캐패시터의 용량 증가를 위해 스토리지노드(15) 상에 MPS(16)를 성장시킬때, 스토리지노드홀(14) 아래의 식각방지막(12) 부분에 선폭(X)이 좁아서 브릿지 현상이 일어나는 문제점이 있다.The storage node 15 is formed on the storage node hole 14. Subsequently, when the MPS 16 is grown on the storage node 15 to increase the capacity of the capacitor, a bridge phenomenon occurs because the line width X is narrow in the etch stop layer 12 under the storage node hole 14. There is this.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 캐패시터의 형성시 식각부담을 줄일 수 있는 더블 캐패시터를 갖는 반도체 소자의 제조방법을 제공하기 위한 것이다. The present invention has been proposed to solve the above problems of the prior art, to provide a method of manufacturing a semiconductor device having a double capacitor that can reduce the etching burden when forming the capacitor.

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 형성된 층간절연막, 상기 층간절연막을 관통하여 반도체 기판에 연결되는 스토리지노드콘택 플러그, 상기 스토리지노드콘택 플러그에 공통으로 연결되는 더블 스토리지노드를 갖는 반도체 소자를 포함하고, 반도체 기판 상부에 제1층간절연막을 형성하는 단계, 상 기 제1층간절연막을 관통하여 반도체 기판에 연결되는 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그와 상기 제1층간절연막 상에 식각방지막을 형성하는 단계, 상기 식각방지막 상에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막 상에 플러그의 양쪽 에지부분을 오픈시키는 하드마스크를 형성하는 단계, 상기 하드마스크를 식각마스크로 상기 제2층간절연막을 식각하여 더블 스토리지노드홀을 형성하는 단계, 상기 더블 스토리지노드홀 아래 식각방지막을 식각하는 단계, 상기 더블 스토리지노드홀 상에 도전층을 형성하는 단계, 상기 도전층을 전면식각하여 더블 스토리지노드를 형성하는 단계를 포함한다.The present invention for achieving the above object is a semiconductor device having an interlayer insulating film formed on the semiconductor substrate, a storage node contact plug connected to the semiconductor substrate through the interlayer insulating film, a double storage node commonly connected to the storage node contact plug And forming a first interlayer insulating layer on the semiconductor substrate, forming a storage node contact plug connected to the semiconductor substrate through the first interlayer insulating layer, and between the storage node contact plug and the first layer. Forming an etch stop layer on the insulating layer, forming a second interlayer insulating layer on the etch stop layer, forming a hard mask on both sides of the plug to open the edge portions of the plug on the second interlayer insulating layer, and forming the hard mask. The second interlayer insulating layer is etched using an etching mask to form a double storage node hole. Steps that comprise the step of etching the anti-etching under the double storage node hole, the method comprising: forming a conductive layer on the double storage node hole, by the front etching the conductive layer comprises forming a double-storage node.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 캐패시터를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a capacitor of a semiconductor device in accordance with a preferred embodiment of the present invention.

도 2에 도시된 바와 같이, 반도체 기판(81) 상부에 스토리지노드콘택플러그(85)를 포함하는 제1층간절연막(82)를 형성한다. 여기서, 스토리지노드콘택플러그(85)는 스토리지노드콘택홀(83)의 측벽에 스토리지노드스페이서(84)를 형성한 후, 도전물질을 매립하여 형성한 것이다.As shown in FIG. 2, a first interlayer insulating layer 82 including a storage node contact plug 85 is formed on the semiconductor substrate 81. Here, the storage node contact plug 85 is formed by filling the conductive material after forming the storage node spacer 84 on the sidewall of the storage node contact hole 83.

제1층간절연막(82) 상에 식각방지막(86)과 제2층간절연막(87)을 형성하고, 제2층간절연막(87)과 식각방지막(86)을 식각하여 스토리지노드콘택플러그(85)의 양측에지에 각각 연결된 스토리지노드홀(89)을 형성한 후, 스토리지노드(90a), 유전 막(91)과 상부전극(92)을 형성한다.An etch stop layer 86 and a second interlayer insulating layer 87 are formed on the first interlayer insulating layer 82, and the second interlayer insulating layer 87 and the etch stop layer 86 are etched to etch the storage node contact plug 85. After forming the storage node holes 89 connected to both edges, the storage node 90a, the dielectric layer 91, and the upper electrode 92 are formed.

상기와 같은 캐패시터는 스토리지노드콘택플러그(85)에 공통으로 연결되는 더블캐패시터를 형성하여, 도 1의 캐패시터 높이(d1)에 대해 본 발명의 바람직한 실시예에 따른 더블 캐패시터의 높이(d2)는 반정도의 높이로 형성되지만 같은 용량을 가질 수 있다.The capacitor as described above forms a double capacitor commonly connected to the storage node contact plug 85, and the height d 2 of the double capacitor according to the preferred embodiment of the present invention with respect to the capacitor height d 1 of FIG. Is formed at half height, but may have the same capacity.

도 3a 내지 도 3e는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with a first embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 제1층간절연막(32)을 형성한다. 여기서, 제1층간절연막(32)은 도시되지는 않았지만, 비트라인과 게이트라인을 포함하는 다층 절연막으로 형성할 수 있다.As shown in FIG. 3A, a first interlayer insulating film 32 is formed on the semiconductor substrate 31. Although not shown, the first interlayer insulating film 32 may be formed of a multilayer insulating film including bit lines and gate lines.

이어서, 제1층간절연막(32)을 관통하여 반도체 기판(31)에 연결되는 스토리지노드콘택플러그(35)를 형성한다. Subsequently, a storage node contact plug 35 connected to the semiconductor substrate 31 through the first interlayer insulating layer 32 is formed.

이를 위해, 먼저 제1층간절연막(32)을 선택적 식각하여 반도체 기판(31)을 오픈시키는 스토리지노드콘택홀(33)을 형성한다.To this end, first, the first interlayer dielectric layer 32 is selectively etched to form a storage node contact hole 33 that opens the semiconductor substrate 31.

이어서, 스토리지노드콘택홀(33)의 측벽에 후속 스토리지노드콘택플러그와의 접촉을 방지하기 위해 스토리지노드콘택스페이서(34)를 형성한다.Subsequently, a storage node contact spacer 34 is formed on the sidewall of the storage node contact hole 33 to prevent contact with subsequent storage node contact plugs.

이어서, 스토리지노드콘택홀(33) 내부를 채우는 도전층을 형성하고, 도전층을 식각하여 스토리지노드콘택플러그(35)를 형성한다. 여기서, 스토리지노드콘택플러그(35)는 폴리실리콘으로 형성할 수 있다.Subsequently, a conductive layer filling the inside of the storage node contact hole 33 is formed, and the conductive layer is etched to form the storage node contact plug 35. Here, the storage node contact plug 35 may be formed of polysilicon.

다음으로, 스토리지노드콘택플러그(35)를 포함하는 제1층간절연막(32) 상에 식각방지막(36)을 형성한다. 여기서, 식각방지막(36)은 질화막으로 형성할 수 있다.Next, an etch stop layer 36 is formed on the first interlayer insulating layer 32 including the storage node contact plug 35. Here, the etch stop layer 36 may be formed of a nitride film.

이어서, 식각방지막(36) 상에 제2층간절연막(37)을 형성한다. 여기서, 제2층간절연막(37)은 후속 스토리지노드홀을 제공하기 위한 것으로, BPSG 또는 PSG로 형성한다. 또한, 제2층간절연막(37)은 9000Å∼12000Å의 높이를 갖도록 형성한다.Subsequently, a second interlayer insulating layer 37 is formed on the etch stop layer 36. Here, the second interlayer insulating film 37 is to provide a subsequent storage node hole, and is formed of BPSG or PSG. The second interlayer insulating film 37 is formed to have a height of 9000 kPa to 12000 kPa.

이어서, 제2층간절연막(37) 상에 스토리지노드콘택플러그(35)의 양쪽 에지부분을 각각 오픈시키는 하드마스크(38)를 형성한다. 여기서, 하드마스크(38)는 폴리실리콘으로 형성할 수 있다. 위와 같은, 하드마스크(38)를 형성하기 위해서 먼저 하드마스크(38) 상에 도시되지는 않았지만 포토레지스트 마스크를 형성한다. 이어서, 포토레지스트 마스크를 노광 및 현상하여 스토리지노드콘택플러그(35)의 양쪽 에지 부분을 각각 오픈시키도록 패터닝한다. 이어서, 포토레지스트 마스크를 식각마스크로 하여 하드마스크(38)를 식각하고, 포토레지스트 마스크를 제거한다.Subsequently, a hard mask 38 is formed on the second interlayer insulating film 37 to open both edge portions of the storage node contact plug 35, respectively. Here, the hard mask 38 may be formed of polysilicon. In order to form the hard mask 38 as described above, a photoresist mask is first formed, although not shown on the hard mask 38. The photoresist mask is then exposed and developed to pattern both edge portions of the storage node contact plug 35 to open respectively. Subsequently, the hard mask 38 is etched using the photoresist mask as an etch mask, and the photoresist mask is removed.

도 3b에 도시된 바와 같이, 하드마스크(38)를 식각마스크로 하여 제2층간절연막(37)을 식각하여 스토리지노드홀(39a, 39b)을 형성한다. 여기서, 스토리지노드홀(39)은 후속 캐패시터가 형성되는 공간으로 스토리지노드콘택플러그(35)의 양쪽 에지부분을 각각 동일 면적으로 오픈시키도록 형성한다.As shown in FIG. 3B, the second interlayer insulating layer 37 is etched using the hard mask 38 as an etch mask to form storage node holes 39a and 39b. Here, the storage node hole 39 is formed to open both edge portions of the storage node contact plug 35 to the same space where the subsequent capacitor is formed.

이를 위해, MERIE타입의 장비에서 CxFx:O2:Cx/2Fx/2가 2:2:1로 혼합된 가스를 사용하여 식각하되, 스토리지노드홀(39)이 88°∼89°의 슬로프를 갖도록 진행 한다. 여기서, 각 스토리지노드홀(39a, 39b)의 폭은 이웃한 캐패시터가 여결되지 않는 폭을 갖는다. 둘 사이는 소정 간격을 갖는다.To this end, in the MERIE type of equipment, the CxFx: O 2 : Cx / 2Fx / 2 is etched using a gas of 2: 2: 1, so that the storage node hole 39 has a slope of 88 ° to 89 °. Proceed. Here, the width of each of the storage node holes 39a and 39b has a width in which neighboring capacitors are not engaged. There is a gap between the two.

이어서, 스토리지노드홀(39) 아래의 식각방지막(36)을 식각하여 스토리지노드콘택플러그(35)의 양쪽 에지부분이 드러나도록 한다. Subsequently, the etch stop layer 36 under the storage node hole 39 is etched to expose both edge portions of the storage node contact plug 35.

이를 위해, ICP(Inductivity Copled Plasma) 타입의 장비에서 300Ｗ∼3000Ｗ의 전력으로 불소계가스, He와 산소가스 비율을 12:100:30로 혼합한 혼합가스를 사용하여 식각한다. 여기서, 불소계가스는 NF3, CF4, CHF3, CH3F, C2F6, CH2F2, C3F8, C4F8, C5F8 또는 C4F6 의 그룹 중에서 선택된 어느 하나를 사용할 수 있다.To this end, in the inductivity coupled plasma (ICP) type of equipment is etched using a mixed gas of fluorine-based gas, He and oxygen gas ratio of 12: 100: 30 with a power of 300 kW to 3000 kW. Here, the fluorine-based gas is selected from the group of NF 3 , CF 4 , CHF 3 , CH 3 F, C 2 F 6 , CH 2 F 2 , C 3 F 8 , C 4 F 8 , C 5 F 8 or C 4 F 6 Any one selected can be used.

이때, 혼합가스에 N2 또는 NH3 의 가스를 첨가하거나, 운반 가스로 아르곤 또는 He를 사용하면 절연막과의 선택비를 증가시켜 제1층간절연막(32)의 손실없이 질화막을 식각할 수 있다.In this case, when a gas of N 2 or NH 3 is added to the mixed gas, or when argon or He is used as the carrier gas, the nitride film can be etched without losing the first interlayer insulating film 32 by increasing the selectivity with respect to the insulating film.

이어서, 하드마스크(38)을 제거한다. 여기서, 하드마스크(38)는 TCP플라즈마를 이용하여 Cl2, HBr과 산소가스가 혼합된 혼합가스를 사용하여 제거할 수 있다.Subsequently, the hard mask 38 is removed. Here, the hard mask 38 may be removed using a mixed gas of Cl 2 , HBr and oxygen gas by using a TCP plasma.

도 3c에 도시된 바와 같이, 스토리지노드홀(39)과 제2층간절연막(37)의 표면을 따라 도전층(40)을 형성한다. 여기서, 도전층(40)은 후속 스토리지노드를 형성하기 위한 것으로, 폴리실리콘, TiN, Ru, Pt, Ru/Ru02, Ir/IrO2 및 SrRuO3의 그룹 중에서 선택된 어느 하나의 물질을 사용하여 형성할 수 있다.As shown in FIG. 3C, the conductive layer 40 is formed along the surfaces of the storage node hole 39 and the second interlayer insulating layer 37. Here, the conductive layer 40 is for forming a subsequent storage node, and is formed using any one material selected from the group of polysilicon, TiN, Ru, Pt, Ru / Ru0 2 , Ir / IrO 2, and SrRuO 3 . can do.

도 3d에 도시된 바와 같이, 도전층(40)을 식각하여 스토리지노드(40a)를 형 성한다. 여기서, 스토리지노드(40a)가 서로 브릿지되지 않도록 도전층(40)을 전면식각하여 스토리지노드홀(39) 내부에만 존재하도록 형성한다.As shown in FIG. 3D, the conductive layer 40 is etched to form the storage node 40a. Here, the conductive layer 40 is etched entirely so that the storage nodes 40a are not bridged with each other so as to exist only inside the storage node hole 39.

도 3e에 도시된 바와 같이, 스토리지노드(40a)와 제2층간절연막(37)의 표면을 따라 유전막(41)을 형성한다. As shown in FIG. 3E, a dielectric film 41 is formed along the surfaces of the storage node 40a and the second interlayer insulating film 37.

여기서, 유전막(41)은 메탈-옥사이드 또는 메탈-메탈-옥사이드 구조의 물질로 형성되며, 메탈-옥사이드의 종류는 AlxOy, TaxOy, TixOy, ZrxOy, HfxOy, WxOy, PtxOy, AuxOy, NixOy, ZnxOy 및 Mnx)O(y) 으로 이루어진 그룹에서 선택된 물질을 사용하며 이 때, x=1∼10, y=1∼10의 범위를 갖는다. 또한, 메탈-메탈-옥사이드의 종류는 Al-Zr-O, Al-Hf-O, Al-Ti-O 및 Al-W-O 으로 이루어진 그룹에서 선택된 물질을 사용한다.Here, the dielectric layer 41 is formed of a metal oxide or metal-metal oxide material, and the metal oxides are Al x O y , Ta x O y , Ti x O y , Zr x O y , or Hf. x O y , W x O y , Pt x O y , Au x O y , Ni x O y , Zn x O y and Mn x ) O ( y ), where x = 1-10, y = 1-10. In addition, the type of metal-metal-oxide uses a material selected from the group consisting of Al—Zr—O, Al—Hf—O, Al—Ti—O, and Al—WO.

이어서, 유전막(41) 상에 상부전극(42)을 형성한다. 여기서 상부전극(42)은 티타늄나이트라이드막(TiN), 텅스텐막(W) 또는 루테늄(Ru) 중에서 선택된 어느 한 물질을 사용하여 형성할 수 있다.Subsequently, an upper electrode 42 is formed on the dielectric film 41. The upper electrode 42 may be formed using any one material selected from a titanium nitride film TiN, a tungsten film W, or ruthenium Ru.

따라서, 본 발명이 바람직한 제1실시예는 콘캐이브(Concave)형을 갖는 반도체 소자의 캐패시터를 형성한다.Therefore, the first preferred embodiment of the present invention forms a capacitor of a semiconductor device having a concave type.

도 4a 내지 도 4f는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 캐패시터 형성방법에 관한 것이다.4A to 4F are directed to a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 반도체 기판(51) 상부에 제1층간절연막(52)을 형성한다. 여기서, 제1층간절연막(52)은 도시되지는 않았지만, 비트라인과 게이트라 인을 포함하는 다층 절연막으로 형성할 수 있다.As shown in FIG. 4A, a first interlayer insulating film 52 is formed on the semiconductor substrate 51. Although not shown, the first interlayer insulating film 52 may be formed of a multilayer insulating film including bit lines and gate lines.

이어서, 제1층간절연막(52)을 관통하여 반도체 기판(51)에 연결되는 스토리지노드콘택플러그(55)를 형성한다. Subsequently, the storage node contact plug 55 may be formed to penetrate the first interlayer insulating layer 52 and be connected to the semiconductor substrate 51.

이를 위해, 먼저 제1층간절연막(52)을 선택적 식각하여 반도체 기판(51)을 오픈시키는 스토리지노드콘택홀(53)을 형성한다.To this end, first, the first interlayer dielectric layer 52 is selectively etched to form a storage node contact hole 53 for opening the semiconductor substrate 51.

이어서, 스토리지노드콘택홀(53)의 측벽에 후속 스토리지노드콘택플러그와의 접촉을 방지하기 위해 스토리지노드콘택스페이서(54)를 형성한다.Subsequently, a storage node contact spacer 54 is formed on the sidewall of the storage node contact hole 53 to prevent contact with subsequent storage node contact plugs.

이어서, 스토리지노드콘택홀(53) 내부를 채우는 도전층을 형성하고, 도전층을 식각하여 스토리지노드콘택플러그(55)를 형성한다. 여기서, 스토리지노드콘택플러그(55)는 폴리실리콘으로 형성할 수 있다.Subsequently, a conductive layer filling the inside of the storage node contact hole 53 is formed, and the conductive layer is etched to form the storage node contact plug 55. Here, the storage node contact plug 55 may be formed of polysilicon.

다음으로, 스토리지노드콘택플러그(55)를 포함하는 제1층간절연막(52) 상에 식각방지막(56)을 형성한다. 여기서, 식각방지막(56)은 질화막으로 형성할 수 있다.Next, an etch stop layer 56 is formed on the first interlayer insulating layer 52 including the storage node contact plug 55. Here, the etch stop layer 56 may be formed of a nitride film.

이어서, 식각방지막(56) 상에 제2층간절연막(57)을 형성한다. 여기서, 제2층간절연막(57)은 후속 스토리지노드홀을 제공하기 위한 것으로, BPSG 또는 PSG로 형성한다. 또한, 제2층간절연막(57)은 9000Å∼12000Å의 높이를 갖도록 형성한다.Next, a second interlayer insulating film 57 is formed on the etch stop film 56. In this case, the second interlayer dielectric layer 57 is to provide a subsequent storage node hole, and is formed of BPSG or PSG. The second interlayer insulating film 57 is formed to have a height of 9000 kPa to 12000 kPa.

이어서, 제2층간절연막(57) 상에 스토리지노드콘택플러그(55)의 양쪽 에지부분을 오픈시키는 하드마스크(58)를 형성한다. 여기서, 하드마스크(58)는 폴리실리콘으로 형성할 수 있다.Subsequently, a hard mask 58 is formed on the second interlayer insulating layer 57 to open both edge portions of the storage node contact plug 55. Here, the hard mask 58 may be formed of polysilicon.

위와 같은, 하드마스크(58)를 형성하기 위해서 먼저 하드마스크(58) 상에 도 시되지는 않았지만 포토레지스트 마스크를 형성한다. As above, in order to form the hard mask 58, a photoresist mask is formed, although not shown on the hard mask 58 first.

이어서, 포토레지스트 마스크를 노광 및 현상하여 스토리지노드콘택플러그(55)의 양쪽 에지 부분을 오픈시키도록 패터닝한다. The photoresist mask is then exposed and developed to pattern both edge portions of the storage node contact plug 55 to open.

이어서, 포토레지스트 마스크를 식각마스크로 하여 하드마스크(58)를 식각하고, 포토레지스트 마스크를 제거한다.Subsequently, the hard mask 58 is etched using the photoresist mask as an etch mask, and the photoresist mask is removed.

도 4b에 도시된 바와 같이, 하드마스크(58)를 식각마스크로 하여 제2층간절연막(57)을 식각하여 스토리지노드홀(59)을 형성한다. 여기서, 스토리지노드홀(59)은 후속 캐패시터가 형성되는 공간으로 스토리지노드콘택플러그(55)의 양쪽 에지부분을 동일하게 오픈시키도록 형성한다.As shown in FIG. 4B, the second interlayer insulating layer 57 is etched using the hard mask 58 as an etch mask to form the storage node hole 59. Here, the storage node hole 59 is formed to equally open both edge portions of the storage node contact plug 55 into a space where a subsequent capacitor is formed.

이를 위해, MERIE타입의 장비에서 CxFx:O2:Cx/2Fx/2가 2:2:1로 혼합된 가스를 사용하여 식각하되, 스토리지노드홀(59)이 88°∼89°의 슬로프를 갖도록 진행한다.To this end, in the MERIE type equipment, the CxFx: O 2 : Cx / 2Fx / 2 is etched using a gas of 2: 2: 1, so that the storage node hole 59 has a slope of 88 ° to 89 °. Proceed.

이어서, 스토리지노드홀(59) 아래의 식각방지막(56)을 식각하여 스토리지노드콘택플러그(55)의 양쪽 에지부분이 드러나도록 한다. Subsequently, the etch stop layer 56 under the storage node hole 59 is etched to expose both edge portions of the storage node contact plug 55.

이를 위해, ICP(Inductivity Copled Plasma) 타입의 장비에서 300Ｗ∼3000Ｗ의 전력으로 불소계가스, He와 산소가스 비율을 12:100:30로 혼합한 혼합가스를 사용하여 식각한다. 여기서, 불소계가스는 NF3, CF4, CHF3, CH3F, C2F6, CH2F2, C3F8, C4F8, C5F8 또는 C4F6 의 그룹 중에서 선택된 어느 하나를 사용할 수 있다.To this end, in the inductivity coupled plasma (ICP) type of equipment is etched using a mixed gas of fluorine-based gas, He and oxygen gas ratio of 12: 100: 30 with a power of 300 kW to 3000 kW. Here, the fluorine-based gas is selected from the group of NF 3 , CF 4 , CHF 3 , CH 3 F, C 2 F 6 , CH 2 F 2 , C 3 F 8 , C 4 F 8 , C 5 F 8 or C 4 F 6 Any one selected can be used.

이때, 혼합가스에 N2 또는 NH3의 가스를 첨가하거나, 운반 가스로 아르곤 또 는 He를 사용하면 절연막과의 선택비를 증가시켜 제1층간절연막(52)의 손실없이 질화막을 식각할 수 있다.In this case, when N 2 or NH 3 gas is added to the mixed gas, or when argon or He is used as the carrier gas, the nitride film can be etched without losing the first interlayer insulating film 52 by increasing the selectivity with the insulating film. .

이어서, 하드마스크(58)을 제거한다. 여기서, 하드마스크(58)는 TCP플라즈마를 이용하여 Cl2, HBr과 산소가스가 혼합된 혼합가스를 사용하여 제거할 수 있다.Subsequently, the hard mask 58 is removed. Here, the hard mask 58 may be removed using a mixed gas of Cl 2 , HBr and oxygen gas by using a TCP plasma.

도 4c에 도시된 바와 같이, 스토리지노드홀(59)과 제2층간절연막(57)의 표면을 따라 도전층(60)을 형성한다. 여기서, 도전층(60)은 후속 스토리지노드를 형성하기 위한 것으로, 폴리실리콘, TiN, Ru, Pt, Ru/Ru02, Ir/IrO2 및 SrRuO3의 그룹 중에서 선택된 어느 하나의 물질을 사용하여 형성할 수 있다.As shown in FIG. 4C, the conductive layer 60 is formed along the surfaces of the storage node hole 59 and the second interlayer insulating layer 57. Here, the conductive layer 60 is for forming a subsequent storage node, and is formed using any one material selected from the group of polysilicon, TiN, Ru, Pt, Ru / Ru0 2 , Ir / IrO 2, and SrRuO 3 . can do.

도 4d에 도시된 바와 같이, 도전층(60)을 식각하여 스토리지노드(60a)를 형성한다. 여기서, 스토리지노드(60a)가 서로 브릿지되지 않도록 도전층(60)을 전면식각하여 스토리지노드홀(59) 내부에만 존재하도록 형성한다.As shown in FIG. 4D, the conductive layer 60 is etched to form a storage node 60a. Here, the conductive layer 60 is etched entirely so that the storage nodes 60a are not bridged with each other so as to exist only inside the storage node holes 59.

도 4e에 도시된 바와 같이, 제2층간절연막(57)을 제거한다. 이를 위해, HF 또는 BOE로 습식딥아웃을 실시한다.As shown in FIG. 4E, the second interlayer insulating film 57 is removed. To do this, wet dip out with HF or BOE is performed.

도 4f에 도시된 바와 같이, 스토리지노드(60a)의 표면을 따라 유전막(61)을 형성한다. As shown in FIG. 4F, a dielectric layer 61 is formed along the surface of the storage node 60a.

여기서, 유전막(61)은 메탈-옥사이드 또는 메탈-메탈-옥사이드 구조의 물질로 형성되며, 메탈-옥사이드의 종류는 AlxOy, TaxOy, TixOy, ZrxOy, HfxOy, WxOy, PtxOy, AuxOy, NixOy, ZnxOy 및 Mnx)O(y) 으로 이루어진 그룹에서 선택된 물질을 사용하며 이 때, x=1∼10, y=1∼10의 범위를 갖는다. 또한, 메탈-메탈-옥사이드의 종류는 Al- Zr-O, Al-Hf-O, Al-Ti-O 및 Al-W-O 으로 이루어진 그룹에서 선택된 물질을 사용한다.Here, the dielectric layer 61 is formed of a material of a metal oxide or metal-metal oxide structure, and the types of metal oxides are Al x O y , Ta x O y , Ti x O y , Zr x O y , and Hf. x O y , W x O y , Pt x O y , Au x O y , Ni x O y , Zn x O y and Mn x ) O ( y ), where x = 1-10, y = 1-10. In addition, the type of metal-metal-oxide uses a material selected from the group consisting of Al-Zr-O, Al-Hf-O, Al-Ti-O and Al-WO.

이어서, 유전막(61) 상에 상부전극(62)을 형성한다. 여기서 상부전극(62)은 티타늄나이트라이드막(TiN), 텅스텐막(W) 또는 루테늄(Ru) 중에서 선택된 어느 한 물질을 사용하여 형성할 수 있다.Subsequently, an upper electrode 62 is formed on the dielectric layer 61. The upper electrode 62 may be formed using any one material selected from a titanium nitride film TiN, a tungsten film W, or ruthenium Ru.

상기한 본 발명은, 캐패시터의 높이를 반으로 줄이면서 용량을 유지할 수 있는 더블 캐패시터를 형성하여, 스토리지노드홀 식각시 식각부담을 감소시키고, 스토리지노드홀 공간확보를 위한 습식식각단계를 생략할 수 있는 장점이 있다.The present invention as described above, by forming a double capacitor capable of maintaining the capacity while reducing the height of the capacitor in half, reducing the etching burden during the storage node hole etching, it is possible to omit the wet etching step for securing the storage node hole space. There is an advantage.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 더블 캐패시터를 형성하여 식각부담감소와 공정비감소효과, 디자인 룰확보, 프로세스마진의 극대화를 가능케 하여 반도체 소자의 고 집적화, 수율 향상, 생산 단가 하락의 효과가 있다.According to the present invention, the double capacitor is formed to reduce the etching burden, reduce the process cost, secure design rules, and maximize the process margin, thereby increasing the integration of semiconductor devices, improving yields, and reducing production costs.

Claims (17)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판 상부에 제1층간절연막을 형성하는 단계;Forming a first interlayer insulating film on the semiconductor substrate; 상기 제1층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug connected to the semiconductor substrate through the first interlayer insulating layer; 상기 스토리지노드콘택플러그와 상기 제1층간절연막 상에 질화막으로 식각방지막을 형성하는 단계;Forming an etch stop layer on the storage node contact plug and the first interlayer insulating layer using a nitride layer; 상기 식각방지막 상에 제2층간절연막을 형성하는 단계;Forming a second interlayer insulating film on the etch stop layer; 상기 제2층간절연막을 식각하여 상기 스토리지노드콘택플러그의 양측에지를 각각 노출시키는 더블 스토리지노드홀을 형성하는 단계;Etching the second interlayer insulating layer to form double storage node holes exposing both edges of the storage node contact plug; 상기 더블 스토리지노드홀 아래 상기 식각방지막을 불소계가스, 헬륨과 산소가스를 혼합한 혼합가스를 이용하여 식각하는 단계; 및Etching the etch stop layer under the double storage node hole using a mixed gas of fluorine-based gas, helium and oxygen gas; And 상기 더블 스토리지노드홀 상에 더블 스토리지노드를 각각 형성하는 단계Respectively forming a double storage node on the double storage node hole. 를 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 더블 스토리지노드를 형성한 후,After forming the double storage node, 상기 더블 스토리지노드와 상기 제2층간절연막 상에 유전막을 형성하는 단계; 및Forming a dielectric layer on the double storage node and the second interlayer dielectric layer; And 상기 유전막 상에 상부전극을 형성하는 단계Forming an upper electrode on the dielectric layer 를 더 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device further comprising. 제7항에 있어서,The method of claim 7, wherein 상기 더블 스토리지노드를 형성한 후,After forming the double storage node, 상기 더블 스토리지노드 사이에 상기 제2층간절연막을 제거하는 단계;Removing the second interlayer dielectric layer between the double storage nodes; 상기 더블 스토리지노드 상에 유전막을 형성하는 단계; 및Forming a dielectric layer on the double storage node; And 상기 유전막 상에 상부전극을 형성하는 단계Forming an upper electrode on the dielectric layer 를 더 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device further comprising. 제7항에 있어서,The method of claim 7, wherein 상기 제2층간절연막은,The second interlayer insulating film, 9000Å∼12000Å의 두께로 형성하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is formed to a thickness of 9000 kPa to 12000 kPa. 제10항에 있어서,The method of claim 10, 상기 제2층간절연막은,The second interlayer insulating film, BPSG 또는 PSG로 형성하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device formed of BPSG or PSG. 제7항에 있어서,The method of claim 7, wherein 상기 더블 스토리지노드홀을 형성하는 단계는,Forming the double storage node hole, 상기 더블 스토리지노드홀의 슬로프가 88°∼89°가 되도록 형성하는 반도체 소자의 제조방법.The method of manufacturing a semiconductor device to form a slope of the double storage node hole is 88 ° ~ 89 °. 제12항에 있어서,The method of claim 12, 상기 더블 스토리지노드홀을 형성하는 단계는,Forming the double storage node hole, CxFx:O2:Cx/2Fx/2가 2:2:1로 혼합된 가스를 사용하여 식각을 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.CxFx: O 2 : A method for manufacturing a semiconductor device, characterized in that the etching is carried out using a gas mixed with Cx / 2Fx / 2 2: 2: 1. 삭제delete 제7항에 있어서,The method of claim 7, wherein 상기 식각방지막을 식각하는 단계는,Etching the etch stop layer, ICP타입의 장비에서 300Ｗ∼3000Ｗ의 전력으로 실시하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, which is performed at 300 kW to 3000 kW of power in an ICP type equipment. 제15항에 있어서,The method of claim 15, 상기 식각방지막을 식각하는 단계는,Etching the etch stop layer, 불소계가스/헬륨/산소가스를 12:100:30의 비율로 혼합하여 실시하는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device, which is performed by mixing fluorine-based gas, helium, and oxygen gas at a ratio of 12: 100: 30. 제16항에 있어서,The method of claim 16, 상기 불소계가스는,The fluorine-based gas, NF3, CF4, CHF3, CH3F, C2F6, CH2F2, C3F8, C4F8, C5F8 및 C4F6로 구성된 그룹 중에서 선택된 어느 하나의 불소계 가스를 사용하여 실시하는 반도체 소자의 제조방법.Any one selected from the group consisting of NF 3 , CF 4 , CHF 3 , CH 3 F, C 2 F 6 , CH 2 F 2 , C 3 F 8 , C 4 F 8 , C 5 F 8 and C 4 F 6 A method for manufacturing a semiconductor device using fluorine-based gas.
KR1020050130535A 2005-12-27 2005-12-27 Method for fabricating the same of semiconductor device with double capacitor KR100792429B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130535A KR100792429B1 (en) 2005-12-27 2005-12-27 Method for fabricating the same of semiconductor device with double capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130535A KR100792429B1 (en) 2005-12-27 2005-12-27 Method for fabricating the same of semiconductor device with double capacitor

Publications (2)

Publication Number Publication Date
KR20070068661A KR20070068661A (en) 2007-07-02
KR100792429B1 true KR100792429B1 (en) 2008-01-10

Family

ID=38504536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130535A KR100792429B1 (en) 2005-12-27 2005-12-27 Method for fabricating the same of semiconductor device with double capacitor

Country Status (1)

Country Link
KR (1) KR100792429B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074073A (en) * 2004-01-13 2005-07-18 주식회사 하이닉스반도체 Capacitor of semiconductor device and method for fabrication of the same
KR20050073842A (en) * 2004-01-12 2005-07-18 삼성전자주식회사 Capacitor having improved capacitance and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073842A (en) * 2004-01-12 2005-07-18 삼성전자주식회사 Capacitor having improved capacitance and method of manufacturing the same
KR20050074073A (en) * 2004-01-13 2005-07-18 주식회사 하이닉스반도체 Capacitor of semiconductor device and method for fabrication of the same

Also Published As

Publication number Publication date
KR20070068661A (en) 2007-07-02

Similar Documents

Publication Publication Date Title
KR100587635B1 (en) Method for fabrication of semiconductor device
JP2006173558A (en) Manufacturing method for capacitor of semiconductor element
KR100580119B1 (en) Method of manufacturing a capacitor in a semiconductor device
US20220149049A1 (en) Method of manufacturing capacitor connecting line of memory and memory
KR100772777B1 (en) Semiconductor device and method for forming the same
JP2007013081A (en) Method for manufacturing semiconductor device having deep contact holes
KR100792429B1 (en) Method for fabricating the same of semiconductor device with double capacitor
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR100668508B1 (en) Method for manufacturing semiconductor device with deep contact hole
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR20110078133A (en) Method for fabricating capacitor of semiconductor device
KR100948092B1 (en) Method for forming capacitor in semiconductor device
KR100351989B1 (en) Capacitor forming method of semiconductor device
KR100875647B1 (en) Capacitor Formation Method of Semiconductor Device
KR101161216B1 (en) method of forming capacitor of MDL device
KR100557956B1 (en) Method for forming capacitor of semiconductor device
KR100915074B1 (en) Method for fabricating capacitor of semiconductor device
KR100677772B1 (en) Method for manufacturing semiconductor device with deep contact hole
KR100913016B1 (en) The capacitor in semiconductor device and manufacturing method for thereof
JP2002190581A (en) Semiconductor device and manufacturing method therefor
KR100683486B1 (en) Method of manufacturing capacitor for semiconductor device
KR100324330B1 (en) Contact forming method of semiconductor device
KR20100034629A (en) Method for fabricating capacitor
KR20060000909A (en) Method for fabricating capacitor
KR20040042061A (en) Method for forming of capacitor the cell used high-integrated DRAM

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee