KR100791779B1 - Method for isolating a active cell of a semiconductor device - Google Patents
Method for isolating a active cell of a semiconductor device Download PDFInfo
- Publication number
- KR100791779B1 KR100791779B1 KR1020020086969A KR20020086969A KR100791779B1 KR 100791779 B1 KR100791779 B1 KR 100791779B1 KR 1020020086969 A KR1020020086969 A KR 1020020086969A KR 20020086969 A KR20020086969 A KR 20020086969A KR 100791779 B1 KR100791779 B1 KR 100791779B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- series
- device isolation
- active
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 본 발명에서는 소자 분리막을 형성하기 위한 일련의 열산화 공정이 진행되기 이전에, 반도체 기판 상에 적층된 버퍼 산화막의 특정 계면을 타겟으로 하여, 일련의 불순물 주입 공정을 수 차례에 걸쳐 사전 진행한 후, 본격적인 열산화 공정 시, 이 불순물들이 버퍼 산화막의 특정 계면에서, 일련의 산화침투 방지막을 자연스럽게 형성할 수 있도록 유도함으로써, 열산화 공정 중 가해지는 고온의 열에 의해 소자 분리막의 일부가 불필요하게 성장한다 하더라도, 해당 불필요 성장영역이 산화침투 방지막의 방해로 인해, 액티브 소자의 활성영역으로 손쉽게 침투하지 못하도록 미리 차단시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device. In the present invention, before a series of thermal oxidation processes for forming a device isolation film are performed, a series of targets of a buffer oxide film stacked on a semiconductor substrate is targeted. After several preliminary impurity implantation processes, the impurities are naturally induced to form a series of anti-oxidation barriers at a specific interface of the buffer oxide film during the thermal oxidation process. Even if a part of the device isolation film is unnecessarily grown by high temperature heat, the unnecessary growth region is blocked in advance so that the unnecessary growth region does not easily penetrate into the active area of the active device due to the interference of the anti-oxidation penetration film.
이러한 본 발명의 실시에 따라, 불필요한 새부리영역의 형성이 억제되고, 이를 통해, 각 액티브 소자들의 활성영역이 폭 넓게 확보될 수 있게 되는 경우, 최종 형성되는 반도체 장치는 일련의 고 집적화 효과를 자연스럽게 획득할 수 있게 된다.According to the embodiment of the present invention, the formation of unnecessary bird beak regions is suppressed, whereby the active region of each active element can be secured widely, the finally formed semiconductor device naturally acquires a series of high integration effects You can do it.
Description
도 1 내지 도 4는 종래의 기술에 따른 반도체 장치의 소자 분리방법을 순차적으로 도시한 공정순서도.1 to 4 are process flow charts sequentially showing a device isolation method of a semiconductor device according to the prior art.
도 5 내지 도 10은 본 발명에 따른 반도체 장치의 소자 분리방법을 순차적으로 도시한 공정순서도.5 to 10 are process flowcharts sequentially illustrating a method of separating elements of a semiconductor device according to the present invention.
본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 좀더 상세하게는 소자 분리막을 형성하기 위한 일련의 열산화 공정이 진행되기 이전에, 반도체 기판 상에 적층된 버퍼 산화막의 특정 계면을 타겟으로 하여, 일련의 불순물 주입 공정을 수 차례에 걸쳐 사전 진행한 후, 본격적인 열산화 공정 시, 이 불순물들이 버퍼 산화막의 특정 계면에서, 일련의 산화침투 방지막을 자연스럽게 형성할 수 있도록 유도함으로써, 열산화 공정 중 가해지는 고온의 열에 의해 소자 분리막의 일부가 불필요하게 성장한다 하더라도, 해당 불필요 성장영역이 산화침투 방지막의 방해로 인해, 액티브 소자의 활성영역으로 손쉽게 침투하지 못하도록 미리 차단시킬 수 있 는 반도체 장치의 소자 분리방법에 관한 것이다. The present invention relates to a device isolation method of a semiconductor device, and more particularly, prior to a series of thermal oxidation processes for forming a device isolation film, targeting a specific interface of a buffer oxide film stacked on a semiconductor substrate, After performing a series of impurity implantation steps several times, during the full-scale thermal oxidation process, these impurities are added during the thermal oxidation process by inducing them to naturally form a series of anti-oxidation barrier films at a specific interface of the buffer oxide film. Even if a part of the device isolation film is unnecessarily grown by high temperature heat, the device isolation of the semiconductor device can be blocked in advance so that the unnecessary growth region does not easily penetrate into the active area of the active device due to the interference of the oxidation barrier film. It is about a method.
통상, 반도체 장치를 제조하는 경우, 각 액티브 소자들은 서로 전기적으로 절연되어야 하는 것이 일반적이며, 이를 위하여, 종래 에서는 예컨대, 로코스(LOCOS;Local Oxide of Silicon) 공정을 진행시켜, 각 액티브 영역 사이에 절연성 소자 분리막을 형성시킴으로써, 반도체 기판 상에 형성된 각 액티브 소자들이 서로 전기적으로 독립된 상태에서 안정적인 회로동작을 원활하게 수행할 수 있도록 유도하고 있다.In general, when fabricating a semiconductor device, it is common for each active element to be electrically insulated from each other, and for this purpose, conventionally, for example, a LOCOS (Local Oxide of Silicon) process is performed to between each active region. By forming the insulating device isolation film, each active device formed on the semiconductor substrate is induced to smoothly perform stable circuit operation in a state electrically independent of each other.
이러한 종래의 소자 분리막의 구조, 제조방법 등은 예컨대, 미국특허공보 제 5326715 호 "반도체소자의 필드 산화막 형성방법(Method for forming a field oxide film of a semiconductor device)", 미국특허공보 제 5674776 호 "반도체 기판상에 필드 산화 영역을 형성시키는 반도체 공정방법(Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate)", 미국특허공보 제 5700733 호 "반도체소자의 필드 산화 영역(Field oxide regions on a semiconductor substrate)", 미국특허공보 제 5726092 호 "반도체 기판상에 필드 산화 영역을 형성시키는 반도체 공정방법(Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate)", 미국특허공보 제 5728622 호 "반도체소자의 필드 산화층 형성공정(Process for forming field oxide layers in semiconductor devices)" 등에 좀더 상세하게 제시되어 있다.Such a structure, a manufacturing method, and the like of a conventional device isolation layer are described, for example, in U.S. Patent No. 5326715, "Method for forming a field oxide film of a semiconductor device," U.S. Patent No. 5674776. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate, US Patent No. 5700733 "Field oxide regions on a semiconductor substrate." US Patent Publication No. 5726092, "Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate," US Patent No. 5728622, "Field of Semiconductor Devices." Process for forming field oxide layers in semiconductor devices. " .
통상, 종래의 소자 분리방법, 예컨대, PBL 공정(Poly Buffered Local Oxidation of silicon process) 체제 하에서, 소자 분리막은 도 1에 도시된 바와 같이, 반도체 기판(1) 상에 버퍼 산화막(2), 폴리 실리콘막(3), 질화막(4) 등을 형성시키는 단계와, 감광막 패턴(5)을 이용한 일련의 식각 공정을 통해, 도 2에 도시된 바와 같이, 폴리 실리콘막(3)의 일부(3a)가 잔류하도록 질화막(4)을 제거시켜, 필드 예정영역을 오픈시키는 단계와, 일련의 열산화 공정을 통해, 도 3에 도시된 바와 같이, 반도체 기판(1)의 필드 예정영역에 소자 분리막(6)을 성장시키는 단계와, 도 4에 도시된 바와 같이, 공정 중에 사용된 질화막(4), 폴리 실리콘막(3), 버퍼 산화막(2) 등을 제거시키는 단계 등을 통해 제조 완료된다.In general, under a conventional device isolation method, for example, a PBL process (Poly Buffered Local Oxidation of silicon process), the device isolation film is a
이러한 종래의 PBL 공정 체제 하에서, 상술한 바와 같이, 소자 분리막(6)은 고온의 열산화 공정을 통해 최종 형성되는 바, 이 상황에서, 만약, 별도의 조치가 취해지지 않으면, 열산화 공정 중에 가해지는 고온의 열로 인하여, 소자 분리막(6)의 귀 부분은 불필요한 성장을 이룰 수밖에 없게 되며, 결국, 도면부호 B로 표시된 이른바, "새부리영역(Bird beak region)"을 형성할 수밖에 없게 된다.Under this conventional PBL process regime, as described above, the
이와 같이 형성된 새부리영역 B는 반도체 기판(1) 상에 형성되는 액티브 소자의 활성영역 A1, A2 등으로 깊숙히 침투함으로써, 결국, 해당 액티브 소자의 활성영역 A1, A2가 크게 좁아지게 되는 심각한 문제점을 유발하게 된다.The beak region B formed as described above penetrates deeply into the active regions A1 and A2 of the active element formed on the
종래의 PBL 공정 체제 하에서는 상술한 바와 같이, 버퍼 산화막(2)의 상부에 폴리 실리콘막(3)을 미리 형성하고, 이 폴리 실리콘막(3)이 소자 분리막(6) 일부의 불필요한 성장을 억제시킬 수 있는 펙터로 작용할 수 있도록 함으로써, 새부리영역에 의한 복잡한 문제점 발생을 사전에 차단시키고 있다.Under the conventional PBL process system, as described above, the
그러나, 폴리 실리콘막(3)의 고유 특성 상, 소자 분리막(6)의 형성을 위한 일련의 열산화 공정이 진행되면, 해당 폴리 실리콘막(3) 역시, 소자 분리막(6)과 더불어, 어느 정도의 산화과정을 겪을 수밖에 없기 때문에, 결국, 별도의 조치가 취해지지 않는 한, 종래의 폴리 실리콘막(3) 배치체제 하에서도, 소자 분리막(6)의 일부에는 일정 크기의 새부리영역 B가 불가피하게 형성될 수밖에 없게 되며, 그 결과, 종래 에서는 폴리 실리콘막(3)을 배치하였음에도 불구하고, 어쩔 수 없이, 액티브 소자의 활성영역 A1, A2가 좁아지는 문제점을 그대로 감수할 수밖에 없게 된다. However, due to the inherent characteristics of the
따라서, 본 발명의 목적은 소자 분리막을 형성하기 위한 일련의 열산화 공정이 진행되기 이전에, 반도체 기판 상에 적층된 버퍼 산화막의 특정 계면을 타겟으로 하여, 일련의 불순물 주입 공정을 수 차례에 걸쳐 사전 진행한 후, 본격적인 열산화 공정 시, 이 불순물들이 버퍼 산화막의 특정 계면에서, 일련의 산화침투 방지막을 자연스럽게 형성할 수 있도록 유도함으로써, 열산화 공정 중 가해지는 고온의 열에 의해 소자 분리막의 일부가 불필요하게 성장한다 하더라도, 해당 불필요 성장영역이 산화침투 방지막의 방해로 인해, 액티브 소자의 활성영역으로 손쉽게 침투하지 못하도록 미리 차단시키는데 있다.Accordingly, an object of the present invention is to target a specific interface of a buffer oxide film stacked on a semiconductor substrate before a series of thermal oxidation processes for forming a device isolation film, and a series of impurity implantation processes may be performed several times. After proceeding in advance, during the full thermal oxidation process, the impurities may naturally form a series of anti-oxidation barrier films at a specific interface of the buffer oxide film, so that a part of the device isolation layer is removed by the high temperature heat applied during the thermal oxidation process. Even if it grows unnecessarily, the unnecessary growth region is blocked in advance so that it cannot easily penetrate into the active region of the active element due to the interference of the oxidation-intrusion prevention film.
본 발명의 다른 목적은 산화침투 방지막의 작용을 통해, 불필요한 새부리영역의 형성을 억제시키고, 이를 통해, 액티브 소자들의 활성영역이 폭 넓게 확보될 수 있도록 유도함으로써, 반도체 장치의 고 집적화를 자연스럽게 현실화시키는데 있다. Another object of the present invention is to suppress the formation of unnecessary bird beak regions through the action of the anti-oxidation penetration film, thereby inducing a wide range of active regions of active elements, thereby naturally realizing high integration of semiconductor devices. have.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Still other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
상기한 바와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 기판의 전면에 버퍼막, 폴리 실리콘막, 마스크막을 순차적으로 적층시키는 단계와, 1차 이온 주입 공정을 이용해, 반도체 기판 및 버퍼막의 계면에 제 1 체인이온(Chain ion)들을 주입시키는 단계와, 2차 이온 주입 공정을 이용해, 버퍼막 및 폴리 실리콘막의 계면에 제 2 체인이온들을 주입시키는 단계와, 마스크막 및 폴리 실리콘막을 선택적으로 패터닝하여, 필드 예정영역을 오픈시키는 단계와, 열산화 공정을 이용해, 필드 예정영역 내에 소자 분리막을 성장시킴과 아울러, 제 1 체인이온들 및 제 2 체인이온들을 별개의 산화침투 방지막으로 변형시켜, 소자 분리막 일부의 불필요 성장을 억제시키는 단계의 조합으로 이루어지는 반도체 장치의 소자 분리방법을 개시한다.In order to achieve the above object, in the present invention, a buffer film, a polysilicon film, and a mask film are sequentially stacked on the entire surface of the semiconductor substrate, and a first ion implantation process is used to form a first layer at an interface between the semiconductor substrate and the buffer film. Implanting chain ions, implanting second chain ions at an interface between the buffer film and the polysilicon film using a secondary ion implantation process, and selectively patterning the mask film and the polysilicon film, Opening the predetermined region and using a thermal oxidation process to grow the device isolation layer in the field predetermined region, and deform the first chain ions and the second chain ions into separate anti-oxidation barriers, A device isolation method of a semiconductor device comprising a combination of steps to suppress unnecessary growth is disclosed.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 소자 분리방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the device isolation method according to the present invention in more detail.
도 5에 도시된 바와 같이, 본 발명에서는 먼저, 일련의 증착 공정을 진행시켜, 반도체 기판(11)의 전면에 버퍼막, 예컨대, 버퍼 산화막(12)을 형성시킨다. 이 경우, 버퍼 산화막(12)은 반도체 기판(1)의 결정결함을 줄이는 역할을 수행한다.As shown in FIG. 5, in the present invention, a series of deposition processes are first performed to form a buffer film, for example, a
그런 다음, 본 발명에서는 일련의 화학 기상 증착 공정을 진행시켜, 버퍼 산화막(12)의 상부에 폴리 실리콘막(13)을 형성시킨다. 이 경우, 폴리 실리콘막(13) 은 추후 형성되는 마스크막(14)의 형성 시, 반도체 기판(1) 측으로 가해질 수 있는 스트레스를 흡수하여, 해당 반도체 기판(11)을 스트레스로부터 보호하는 역할을 수행한다.Then, in the present invention, a series of chemical vapor deposition processes are performed to form the
이어서, 본 발명에서는 일련의 화학 기상 증착 공정을 진행시켜, 폴리 실리콘막(13)의 상부에, 마스크막, 예컨대, Si3N4 재질의 질화막(14)을 형성시킨다. 이 경우, 질화막(14)은 추후 형성되는 소자 분리막의 마스크 역할을 수행한다.Next, in the present invention, a series of chemical vapor deposition processes are performed to form a mask film, for example, a
앞의 각 절차를 통해, 반도체 기판(1)의 전면에 버퍼 산화막(12), 폴리 실리콘막(13), 질화막(14) 등의 적층이 순차적으로 완료되면, 본 발명에서는 그 즉시, 일련의 1차 이온주입 공정을 진행시켜, 위 구조물들의 일부, 예컨대, 반도체 기판(11) 및 버퍼 산화막(12)의 계면에 제 1 체인이온들, 예컨대, 질소이온들을 주입시키고, 이를 통해, 해당 계면에 일련의 제 1 이온 주입층(20a)을 형성시킨다.When the stacking of the
이러한 제 1 이온 주입층(20a)이 반도체 기판(11) 및 버퍼 산화막(12)의 계면에 형성된 상태에서, 본 발명에서는 도 6에 도시된 바와 같이, 일련의 2차 이온주입 공정을 더 진행시켜, 위 구조물들의 일부, 예컨대, 버퍼 산화막(12) 및 폴리 실리콘막(13)의 계면에 제 2 체인이온들, 예컨대, 질소이온을 주입시키고, 이를 통해, 해당 계면에 일련의 제 2 이온 주입층(21a)을 형성시킨다.In the state in which the first
한편, 상술한 과정을 통해, 일련의 제 1 이온 주입층(20a), 제 2 이온 주입층(21a)의 형성이 완료되면, 본 발명에서는 앞의 질화막(14) 상에 감광막을 도포하고, 이 감광막을 노광 및 현상하여, 도 7에 도시된 바와 같은 감광막 패턴(15)을 형성시킨다.On the other hand, when the formation of the series of the first
이어서, 이 감광막 패턴(15)을 식각 마스크로 하여, 일련의 이방성 특성을 갖는 건식 식각공정, 예컨대, 반응성 이온 에칭 공정(Reactive Ion Etching process)을 진행시켜, 질화막(14) 및 폴리 실리콘막(13)의 일부를 식각하고, 이를 통해, 도 8에 도시된 바와 같이, 반도체 기판(110의 상부에 일련의 필드 예정영역을 오픈 시킨다. 그런 후, 앞의 감광막 패턴(15)을 제거한다. Subsequently, using the
이 경우, 전체 폴리 실리콘막(13) 중, 오픈된 영역에 잔류하는 폴리 실리콘막(13a)은 후술하는 소자 분리막이 형성될 때, 불필요한 새부리영역의 생성을 안정적으로 억제시키는 역할을 보조한다.In this case, the polysilicon film 13a remaining in the open region of the
앞의 과정을 통해, 반도체 기판(11)의 상부에 일련의 필드 예정영역이 오픈되면, 본 발명에서는 그 즉시, 해당 필드 예정영역을 타겟으로 일련의 열산화 공정을 진행시켜, 도 9에 도시된 바와 같이, 반도체 기판(11)의 필드 영역에 일련의 소자 분리막(16)을 형성시킨다.Through the above process, when a series of field scheduled regions are opened on the
이때, 앞서 언급한 바와 같이, 본 발명에서는 본격적인 열산화 공정이 진행되기 이전에, 두 차례에 걸친 일련의 이온 주입 공정을 통해, 반도체 기판(11) 및 버퍼 산화막(12) 사이, 그리고, 버퍼 산화막(120 및 폴리 실리콘막(13) 사이에 일련의 제 1 이온 주입층(20a) 및 제 2 이온 주입층(21a)을 미리 형성시켰기 때문에, 소자 분리막(16)을 구현하기 위한 본격적인 열산화 공정이 진행되는 경우, 해당 제 1 및 제 2 이온 주입층(20a,21a)은 열산화 공정 중 가해지는 열에 의해 신속히 반응하여, 예컨대, SiON 재질을 갖는 제 1 및 제 2 산화침투 방지막(20,21)을 자연스 럽게 형성할 수 있게 된다. In this case, as mentioned above, in the present invention, the
이와 같이 형성된 제 1 및 제 2 산화침투 방지막(20,21)은 도면에 도시된 바와 같이, 예컨대, 소자 분리막(16)의 외곽을 차단하는 메카니즘을 취하게 되며, 결국, 본 발명의 체제 하에서, 열산화 공정 중 가해지는 고온의 열에 의해 소자 분리막(16)의 일부가 불필요하게 성장한다 하더라도, 해당 불필요 성장영역은 제 1 및 제 2 산화침투 방지막(20,21)의 방해로 인해, 액티브 소자의 활성영역 A1, A2로 손쉽게 침투하지 못하게 된다.As described above, the first and second
물론, 이러한 본 발명 고유의 제 1 및 제 2 산화침투 방지막(20,21)은 그 특성상, 소자 분리막의 산화와 전혀 무관하기 때문에, 자신에게 주어진 불필요 산화영역 방지기능을 종래의 폴리 실리콘막에 비해 좀더 효과적으로 수행할 수 있게 된다. Of course, since the first and second
이러한 본 발명의 실시에 따라, 불필요한 새부리영역의 형성이 억제되고, 이를 통해, 각 액티브 소자들의 활성영역 A1, A2가 폭 넓게 확보될 수 있게 되는 경우, 최종 형성되는 반도체 장치는 일련의 고 집적화 효과를 자연스럽게 획득할 수 있게 된다.According to the embodiment of the present invention, the formation of unnecessary bird beak regions is suppressed, whereby, when the active regions A1 and A2 of each active element can be secured widely, the finally formed semiconductor device has a series of high integration effects. Can be obtained naturally.
이후, 본 발명에서는 일련의 에칭공정을 진행하여, 반도체 기판(11) 상에 잔류하던 질화막(14), 폴리 실리콘막(13), 버퍼 산화막(12) 등을 순차적으로 제거함으로써, 도 10에 도시된 바와 같이, 양질의 소자 분리막(16)을 제조 완료한다. Subsequently, in the present invention, a series of etching processes are performed to sequentially remove the
이상에서 상세히 설명한 바와 같이, 본 발명에서는 소자 분리막을 형성하기 위한 일련의 열산화 공정이 진행되기 이전에, 반도체 기판 상에 적층된 버퍼 산화막의 특정 계면을 타겟으로 하여, 일련의 불순물 주입 공정을 수 차례에 걸쳐 사전 진행한 후, 본격적인 열산화 공정 시, 이 불순물들이 버퍼 산화막의 특정 계면에서, 일련의 산화침투 방지막을 자연스럽게 형성할 수 있도록 유도함으로써, 열산화 공정 중 가해지는 고온의 열에 의해 소자 분리막의 일부가 불필요하게 성장한다 하더라도, 해당 불필요 성장영역이 산화침투 방지막의 방해로 인해, 액티브 소자의 활성영역으로 손쉽게 침투하지 못하도록 미리 차단시킨다.As described in detail above, in the present invention, a series of impurity implantation processes may be performed by targeting a specific interface of a buffer oxide film stacked on a semiconductor substrate before a series of thermal oxidation processes for forming an isolation layer are performed. After proceeding in advance, during the full thermal oxidation process, the impurities are naturally induced to form a series of anti-oxidation barrier films at a specific interface of the buffer oxide film, and thus the device is separated by the high temperature heat applied during the thermal oxidation process. Even if part of the growth is unnecessary, the unnecessary growth region is blocked in advance so that the unnecessary growth region does not easily penetrate into the active region of the active element due to the interference of the anti-oxidation penetration film.
이러한 본 발명의 실시에 따라, 불필요한 새부리영역의 형성이 억제되고, 이를 통해, 각 액티브 소자들의 활성영역이 폭 넓게 확보될 수 있게 되는 경우, 최종 형성되는 반도체 장치는 일련의 고 집적화 효과를 자연스럽게 획득할 수 있게 된다.According to the embodiment of the present invention, the formation of unnecessary bird beak regions is suppressed, whereby the active region of each active element can be secured widely, the finally formed semiconductor device naturally acquires a series of high integration effects You can do it.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.While specific embodiments of the invention have been described and illustrated above, it will be apparent that the invention may be embodied in various modifications by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086969A KR100791779B1 (en) | 2002-12-30 | 2002-12-30 | Method for isolating a active cell of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086969A KR100791779B1 (en) | 2002-12-30 | 2002-12-30 | Method for isolating a active cell of a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040061178A KR20040061178A (en) | 2004-07-07 |
KR100791779B1 true KR100791779B1 (en) | 2008-01-03 |
Family
ID=37352741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020086969A KR100791779B1 (en) | 2002-12-30 | 2002-12-30 | Method for isolating a active cell of a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100791779B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003893B1 (en) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | Method of isolation of the elements on the semiconductor device |
KR0123734B1 (en) * | 1994-05-31 | 1997-11-25 | 김광호 | Forming method of isolation region |
KR0138324B1 (en) * | 1994-10-27 | 1998-06-01 | 김광호 | Manufacture of element isolation |
KR19980021206A (en) * | 1996-09-14 | 1998-06-25 | 김광호 | Method of forming device isolation film in semiconductor device |
-
2002
- 2002-12-30 KR KR1020020086969A patent/KR100791779B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003893B1 (en) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | Method of isolation of the elements on the semiconductor device |
KR0123734B1 (en) * | 1994-05-31 | 1997-11-25 | 김광호 | Forming method of isolation region |
KR0138324B1 (en) * | 1994-10-27 | 1998-06-01 | 김광호 | Manufacture of element isolation |
KR19980021206A (en) * | 1996-09-14 | 1998-06-25 | 김광호 | Method of forming device isolation film in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20040061178A (en) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5192707A (en) | Method of forming isolated regions of oxide | |
US5700733A (en) | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate | |
KR100791779B1 (en) | Method for isolating a active cell of a semiconductor device | |
JPH04278534A (en) | Element separation method of semiconductor device | |
US6066530A (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
US5763316A (en) | Substrate isolation process to minimize junction leakage | |
JP2000133797A (en) | Mos semiconductor device and manufacture thereof | |
US6908823B2 (en) | Method of manufacturing a semiconductor device | |
JP2707901B2 (en) | Method for manufacturing semiconductor device | |
US20060157786A1 (en) | Semiconductor device and manufacturing method thereof | |
KR0138324B1 (en) | Manufacture of element isolation | |
KR20040015898A (en) | Method of fabricating MOS transistors | |
JP2001135797A (en) | Semiconductor device and manufacturing method for the same | |
KR100248818B1 (en) | Semiconductor element isolating method | |
KR100256268B1 (en) | Semiconductor elenent isolation layer manufacturing method | |
JPH01214142A (en) | Manufacture of semiconductor device | |
KR100589493B1 (en) | Method for fabricating gate oxide | |
KR100315019B1 (en) | Device Separation Method in Semiconductor Devices | |
KR100204007B1 (en) | Method of forming an element isolation region in a semiconductor device | |
KR100567876B1 (en) | Method for manufacturing isolation layer of the semiconductor device | |
JPH08330298A (en) | Element separation method for semiconductor device | |
US7314803B2 (en) | Method for producing a semiconductor structure | |
JPH0267728A (en) | Formation of element isolating oxide film | |
KR100453345B1 (en) | Method for forming a active cell isolation layer of a semiconductor device | |
KR100292691B1 (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |