KR100785563B1 - 플라즈마 디스플레이 패널 - Google Patents
플라즈마 디스플레이 패널 Download PDFInfo
- Publication number
- KR100785563B1 KR100785563B1 KR1020060007673A KR20060007673A KR100785563B1 KR 100785563 B1 KR100785563 B1 KR 100785563B1 KR 1020060007673 A KR1020060007673 A KR 1020060007673A KR 20060007673 A KR20060007673 A KR 20060007673A KR 100785563 B1 KR100785563 B1 KR 100785563B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- electrode
- discharge
- cells
- substrate
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L1/00—Cleaning windows
- A47L1/06—Hand implements
- A47L1/12—Hand implements for cleaning both sides simultaneously
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L1/00—Cleaning windows
- A47L1/06—Hand implements
- A47L1/15—Cloths, sponges, pads, or the like, e.g. containing cleaning agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
PDP에서의 래더 전극 구조를 R 셀, G 셀, B 셀에 의해 변화시킴으로써, 각 색 셀의 방전 개시 전압을 균일화하여, 방전 타이밍을 일치시킨다. 한 쪽의 기판과 다른 쪽의 기판을 대향시켜 배치함으로써 양 기판 사이에 방전 공간을 형성하고, 그 방전 공간에 R 셀, G 셀, B 셀을 매트릭스 형상으로 배치하고, 한 쪽의 기판에는 R 셀, G 셀, B 셀마다 한 쌍의 방전 전극을 일정한 면방전 갭을 두고 배치하고, 이들 방전 전극에 급전을 행하는 행 전극을 매트릭스의 행마다 배치하고, 다른 쪽의 기판에는 열 전극을 매트릭스의 열마다 배치하고, 열 전극과 열 전극 사이에 열 방향의 격벽을 배치하고, 방전 전극의 행 방향의 길이를 R 셀, G 셀, B 셀마다 각 셀의 방전 타이밍에 따라 조정한다.
격벽, 방전 전극, 방전 공간, 열 전극, 래더 전극 구조
Description
도 1은 본 발명의 제1 실시예에 따른 PDP의 구성을 나타내는 부분 분해 사시도.
도 2는 PDP를 평면적으로 본 상태를 도시하는 설명도.
도 3은 도 2의 확대도.
도 4는 전극 엣지와 제1 격벽의 위치 관계를 도시하는 설명도.
도 5는 전극 엣지와 제1 격벽의 위치 관계와 방전 전압의 관계를 도시하는 그래프.
도 6은 본 발명의 제2 실시예의 구성을 도시하는 설명도.
도 7은 본 발명의 제3 실시예의 구성을 도시하는 설명도.
도 8은 본 발명의 제4 실시예의 구성을 도시하는 설명도.
도 9는 본 발명의 제5 실시예의 구성을 도시하는 설명도.
도 10은 본 발명의 제6 실시예의 구성을 도시하는 설명도.
도 11은 종래의 래더 전극 구조를 도시하는 설명도.
도 12는 도 11의 확대도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 전면측의 기판
2 : 배면측의 기판
9 : 투명 전극
9a : 투명 전극의 베이스부
9b : 투명 전극의 래더부
9c : 투명 전극의 네크부
10 : 버스 전극
11, 14 : 유전체층
12 : 보호막
13 : 어드레스 전극
15 : 열 방향의 격벽
16, 17, 18 : 형광체층
19 : 행 방향의 격벽
20 : 전극의 이음부
H : 면방전 갭
X, Y : 표시 전극
Z : 역 슬릿
[특허 문헌1] 일본 특개평9-160525호 공보
[특허 문헌2] 일본 특개2000-113828호 공보
[특허 문헌3] 일본 특개2003-5699호 공보
[특허 문헌4] 일본 특개2000-123748호 공보
[특허 문헌5] 일본 특개2001-160361호 공보
[특허 문헌6] 일본 특개2001-266750호 공보
본 발명은 퍼스널 컴퓨터나 워크스테이션과 같은 디스플레이 장치, 평면형의 텔레비전, 광고나 정보 등의 표시용의 디스플레이 등에 사용하는 플라즈마 디스플레이 패널(이후 PDP라고 함)에 관한 것으로, 더욱 자세하게는 AC 면방전형 PDP의 전극 구조에 관한 것이다.
종래의 PDP로서, AC 구동형의 3전극 면방전형 PDP가 알려져 있다. 이 PDP는, 한 쪽의 기판(예를 들면 전면측 또는 표시면측의 기판, 전면 기판이라고도 함)의 내면에 면방전이 가능한 표시 전극을 수평 방향으로 다수 형성하고, 다른 쪽의 기판(예를 들면 배면측의 기판, 배면 기판이라고도 함)의 내면에 발광 셀 선택용의 어드레스 전극을 표시 전극과 교차하는 방향으로 다수 형성하고, 표시 전극과 어드레스 전극의 교차부를 1개의 셀(단위 발광 영역)로 하는 것이다. 1 화소는, 적색(R) 셀과, 녹색(G) 셀과, 청색(B) 셀의 3개의 셀로 구성된다.
전면 기판의 표시 전극은 유전체층에 의해 피복되어 있다. 배면 기판의 어드레스 전극도 유전체층에 의해 피복되고, 어드레스 전극과 어드레스 전극의 사이에는 격벽이 형성되고, R 셀, G 셀, B 셀의 각 대응 영역의 격벽 사이에는 각각 R 용, G 용, B 용의 형광체층이 형성되어 있다.
PDP는, 이와 같이 제작한 전면측의 패널 어셈블리와 배면측의 패널 어셈블리를 대향시켜 주변을 밀봉한 후, 내부에 방전 가스를 봉입함으로써 제조되어 있다.
이러한, 면방전형의 PDP는 주 방전인 표시 전극 사이의 표시 방전에서, 음극 및 양극으로 되는 제1 및 제2 표시 전극을, 전면측, 또는 배면측의 기판 상에 각각을 평행하게 배열하는 형태의 것이다. 면방전형에서는, 컬러 표시를 위한 형광체층을 표시 전극쌍으로부터 패널 두께 방향으로 멀리하여 배치할 수 있고, 그것에 의하여 방전 시의 이온 충격에 의한 형광체층의 열화를 저감할 수 있다.
면 방전형은, 제1 및 제2 표시 전극을 전면 기판과 배면 기판으로 분류하여 배치하는 대향 방전형과 비교하여, 장기 수명화에 적합하다.
면 방전형 PDP의 전극 매트릭스 구조의 전형은, 표시 전극과 교차하도록 셀 선택을 위한 어드레스 전극을 배열한 "3전극 구조"이며, 그 기본 형태는 화면의 각 행에 한 쌍씩 표시 전극을 배치하는 것이다. 각 행에서의 표시 전극의 배열 간격(면 방전 갭 길이)은, 수십 ㎛ ∼ 백수십 ㎛ 정도이며, 200 ∼ 250 볼트 정도의 전압에서 방전이 발생한다. 이것에 대하여, 인접하는 행끼리의 전극 간격(역 슬릿)은, 거기에서의 면방전을 방지하기 때문에, 방전 슬릿으로 되는 면방전 갭 길이보다도 충분히 큰 값으로 된다. 이 경우, 역 슬릿측은 비발광 영역으로 되므로, 화면의 이용으로서는 손실부로 된다.
3전극 구조의 또 하나의 형태로서, 표시 전극을 등간격으로 배열하고, 인접하는 전극끼리 전극쌍으로 한 면방전을 발생시키는 구조가 있다. 이 구조에서는, 방전 슬릿과 역 슬릿의 폭이 동일하기 때문에, 역 슬릿측의 넓은 구조와 마찬가지의 구동 방법으로는 동작이 곤란하다. 그 때문에, 1 필드마다 홀수 라인과 짝수 라인을 교대로 방전시키는 인터레이스 형식에 의해, 1 라인의 방전으로도 발광은 역 슬릿까지 도달하는 표시를 행한다(특허 문헌1 및 특허 문헌2 참조).
이 방법에 따르면, 역 슬릿측도 발광 영역으로 되기 때문에 발광의 이용율을 높일 수 있으며, 고휘도·고효율의 PDP를 실현할 수 있다. 그러나, 원래 표시 내용을 설정하는 어드레싱을 위한 구동 시퀀스가 복잡하고, 또한 역 슬릿이 존재하지 않아, 표시 전극이 세로 방향으로 인접하는 2 행에 관여되므로, 인접하는 표시 셀에서의 방전의 간섭이 발생하기 쉽다.
상기 3전극 구조에서, 화면의 이용율을 높이고, 또한 세로 방향으로 인접하는 표시 셀에서의 방전 간섭을 방지하는 방법으로서, 배면 기판 상에 행 방향(가로 방향)으로 평행하게 격벽을 형성하고, 그 격벽이 전면 기판의 표시 전극 상에 등간격으로 형성되고, 행 방향의 전체 길이에 걸쳐 연속하는 표시 전극의 급전 도전막(버스 전극)과 중첩되도록 한 구조가 있다. 이 구조는, 단위 발광 영역(1 셀)이 격벽으로 사방을 둘러싸서 폐쇄된 공간으로 되어 있고, 박스 셀 구조로 부르는 것으로 한다(특허 문헌3 참조).
이 박스 셀 구조에서는, 1 셀당 발광에 관여하는 형광체 면적이 증대하고, 발광 효율이 약 1.2배 정도 증가한다. 이 이유는, 가로 방향의 격벽이 버스 전극 상에 있는 박스 셀 구조인 경우, 버스 전극에 의한 발광 영역 위에서의 차광이 없어, 효율적으로 형광체 발광을 이용할 수 있기 때문이다. 단, 이것은 박스 셀 구 조의 가로 방향의 격벽의 폭이, 버스 전극 폭보다도 크고, 또한 버스 전극과 가로 방향의 격벽과의 위치 정렬(전면 기판과 배면 기판의 위치 정렬)이 꽤 정밀도 좋게 행해지는 것이 전제이다. 실제의 구조에서는, 이 위치 정렬의 어긋남을 고려하여, 격벽의 폭은 버스 전극 폭보다도 수십 ㎛ 커지고 있다.
박스 셀 구조에서는, 가로 방향의 격벽에 의해, 세로 방향에의 전하의 전송은 물리적으로 차단되어, 인접 세로 방향으로의 방전 간섭을 방지할 수 있다. 상기 특허 문헌3에는, 열 방향에서 방전 간섭하지 않는 것을 이점으로, 프로그레시브 형식의 표시를 실현하는 구동 시퀀스가 기재되어 있다. 이 구동 시퀀스는, 행(표시 라인)을 특정한 규칙에 따라 2개의 그룹으로 나눠, 어드레싱을 그룹마다 행하고, 한 쪽의 그룹에 대한 어드레싱과 다른 쪽의 그룹에 대한 어드레싱 사이에 전하 조정을 포함하는 리세트 스텝을 개재시키는 것이다.
이 구조에서의 대표적인 구조를 도 11 및 도 12에 도시한다. 도 12는 도 11의 확대도이다. 이 전극 구조는, 표시 전극인 ITO 전극(투명 전극)이 사다리 형상으로 가로 방향으로 연결되어 있기 때문에, 래더 전극 구조라고 불린다.
R, G, B 각 색의 셀에서의 방전 전압(면 방전 전압과 대향 방전 전압)에는 차이가 있고, 그 전압의 대소 관계에서는 R 셀이 특히 전압이 낮다. 도 11 및 도 12에서 도시한 래더 전극 구조의 PDP에서는, R, G, B의 각 색의 셀에서 방전 개시 전압이 상이함에도 불구하고, 각 색에서 동일한 전극 구조인 것이 원인으로, R, G, B의 각 셀에 동일한 전압을 인가하면, 색마다 방전 강도나 방전 개시의 타이밍에 차가 발생하여, 점등 시의 얼룩짐이나 오동작이 발생하는 경우가 있다.
구체적으로는, 특히 방전 개시 전압이 낮은 R 셀은 방전 타이밍이 빨라, 리세트 시의 문제점(강 방전)에 의한 플리커 현상이나, 표시 방전 시의 백색 점등에서의 붉은 빛이나 색 얼룩 등을 야기한다. 이것은, 특히 전압 드롭이 크기 때문에 방전 타이밍의 격차가 큰 대형 패널이나 박스 셀 구조와 같은 폐쇄계의 격벽 구조에서는 현저하다. 또한, 표시 상태를 결정하는 대향 방전의 어드레스 방전에서도, G 셀이나 B 셀과의 전압 격차가 커서, 구동 마진을 확보할 수 없는 경우가 있다. 또한, 래더 형상이기 때문에 가로 결합 현상(방전의 행 방향의 간섭)도 발생하기 쉽다.
본 발명은, 이러한 사정을 고려하여 이루어진 것으로, PDP에서의 래더 전극 구조를 R 셀, G 셀, B 셀에 의해 변화시킴으로써, 각 색 셀의 방전 개시 전압을 균일화하고, 방전 타이밍을 일치시켜, 방전의 문제점을 개선하고, 또한 가로 결합 현상 등의 발생을 억제하여, 표시 품위의 향상을 도모하는 것이다.
또한, 각 색에서 전극 형상을 변화시키는 방법으로서, 셀 내에서 가로 방향으로 전극이 연속해 있는 상태에서 전극 면적을 변화시키는 방법이 알려져 있다(특허 문헌4 참조). 그러나, 이 방법은, 각 색 셀에서의 전극 면적 변화에 의한 백색색 온도의 조정이 목적이며, 각 색의 방전 타이밍이나 면방전 전압의 격차의 저감 효과는 작다.
또한, 표시 전극을 셀 내에서 가로 방향으로 연속해 있지 않은 고립 전극으로 하고, 그 전극 면적을 각 색에 의해 상이하게 하는 방법이 알려져 있다(특허 문 헌5 및 특허 문헌6 참조). 그러나, 이 방법의 경우, 각 색의 면방전 전극 치수에 미세한 규정이 필요하기 때문에, 제조의 변동에 대한 감도가 높아, 그다지 실용적이지 않다.
본 발명은, 한 쪽의 기판과 다른 쪽의 기판을 대향시켜 배치함으로써 양 기판 사이에 방전 공간을 형성하고, 그 방전 공간에 적색, 녹색, 청색의 3원색을 각각 발생하여 1화소를 구성하는 R 셀, G 셀, B 셀이 매트릭스 형상으로 배치되고, 한 쪽의 기판에는 R 셀, G 셀, B 셀마다 한 쌍의 방전 전극이 일정한 면방전 갭을 두고 배치됨과 함께, 이들의 방전 전극에 급전을 행하는 행 전극이 매트릭스의 행마다 배치되고, 다른 쪽의 기판에는 열 전극이 매트릭스의 열마다 배치됨과 함께, 열 전극과 열 전극의 사이에 열 방향의 격벽이 배치되고, 방전 전극의 행 방향의 길이가 R 셀, G 셀, B 셀마다 각 셀의 방전 타이밍에 따라 조정되어 이루어지는 플라즈마 디스플레이 패널이다.
본 발명에서, 한 쪽의 기판 및 다른 쪽의 기판으로서는, 글래스, 석영, 세라믹 등의 기판이나, 이들 기판 상에, 전극, 절연막, 유전체층, 보호막 등의 원하는 구성물을 형성한 기판이 포함된다.
R 셀, G 셀, B 셀은, 한 쪽의 기판과 다른 쪽의 기판 사이에 형성되는 방전 공간에 매트릭스 형상으로 배치되고, 적색, 녹색, 청색의 3원색을 각각 발생하여 1화소를 구성하는 것이면 된다. 이들 셀은 해당 분야에서 공지된 재료 및 방법에 의해 형성한 것을 적용할 수 있다.
한 쌍의 방전 전극은, 한 쪽의 기판(예를 들면 전면 기판)에 R 셀, G 셀, B 셀마다 일정한 면방전 갭을 두고 배치되어 있으면 된다. 또한, 행 전극은 매트릭스의 행마다 배치되고, 방전 전극에 급전을 행하는 것이면 된다. 이들 전극은, 해당 분야에서 공지된 각종 재료와 방법을 이용하여 형성할 수 있다. 방전 전극에 이용되는 재료로서는, 예를 들면, ITO, SnO2 등의 투명한 도전성 재료를 들 수 있다. 행 전극으로서는, Ag, Au, Al, Cu, Cr 등의 금속의 도전성 재료를 들 수 있다. 전극의 형성 방법으로서는, 해당 분야에서 공지된 각종 방법을 적용할 수 있다. 예를 들면, 인쇄 등의 후막 형성 기술을 이용하여 형성해도 되고, 물리적 퇴적법 또는 화학적 퇴적법으로 이루어지는 박막 형성 기술을 이용하여 형성하여도 된다. 후막 형성 기술로서는, 스크린 인쇄법 등을 들 수 있다. 박막 형성 기술 중, 물리적 퇴적법으로는 증착법이나 스퍼터법 등을 들 수 있다. 화학적 퇴적 방법으로서는, 열 CVD법이나 광 CVD법, 혹은 플라즈마 CVD법 등을 들 수 있다.
전면 기판으로 되는 한 쪽의 기판 상에 배치된 방전 전극은, 인접 셀끼리 행 방향으로 접속된 면방전용의 제1 투명 전극과, 이 제1 투명 전극과 행 전극을 접속하는 제2 투명 전극으로 형성되고, 제1 투명 전극의 격벽에 평행하게 대면하는 전극 엣지와 격벽과의 거리가 면방전의 확대를 유지할 수 있는 간격인 것이 바람직하다.
또한, 각 셀에 배치된 방전 전극은, 면방전 갭 길이가 각 셀 모두 동일한 것이 바람직하다.
G 셀과 B 셀은, 면방전 갭의 행 방향의 길이가 R 셀보다도 긴 것이 바람직하다.
제1 투명 전극은, R 셀과 G 셀의 사이, 및 B 셀과 R 셀의 사이에서는, 면방전 갭측에 절결부가 형성되고, G 셀과 B 셀의 사이에서는 면방전 갭의 반대측에 절결부가 형성되고, R 셀은, 면방전 갭의 행 방향의 길이가 G 셀과 B 셀보다도 짧은 것이 바람직하다.
제1 투명 전극은, 각 색의 셀에서 면방전 갭을 끼워 형상이 선 대칭인 것이 바람직하다. 또한, 제1 투명 전극의 면적은, R 셀, G 셀, B 셀에서 모두 동일한 것이 바람직하다.
이하, 도면에 도시하는 실시예에 기초하여 본 발명을 상술한다. 또한, 본 발명은 이것에 의해 한정되는 것이 아니라, 각종 변형이 가능하다.
<제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 PDP의 구성을 도시하는 부분 분해 사시도이다. 이 PDP는 컬러 표시용의 AC 구동 방식의 3전극 면방전형 PDP 이다.
전면측의 기판(1)에는 표시 전극 X와 표시 전극 Y가 대략 평행하게 형성되어 있다. 표시 전극(X, Y)는 각각 ITO로 이루어지는 면방전 발생용의 투명 전극(9)과, 급전선을 구성하는 Cr/Cu/Cr의 3층 구조의 금속제의 버스 전극(10)으로 구성되어 있다. 표시 전극 Y는 스캔 전극으로서 이용된다. 그리고, 이들 표시 전극(X, Y)를 피복하여 유전체층(11)이 형성되어 있고, 그 표면에는 보호막(12)이 형성되어 있다. 도 1에서는 표시 전극 X와 표시 전극 Y를 1조밖에 도시하고 있지 않지만, 실제로는 열 방향의 셀 수에 따라 복수개 형성되어 있다.
전면측의 기판(1)의 두께는 대략 2 ∼ 3 mm, 유전체층(11)의 두께는 CVD법을 이용한 막인 경우 수 ㎛, 인쇄법을 이용한 막의 경우에는 수십 ㎛, 보호막(12)은 대략 1 ㎛ 이다. 전극군, 유전체층, 보호막이 형성된 기판을 전면측의 패널 어셈블리라고 하지만, 단순히 전면측의 기판이라고 하는 경우도 있다.
배면측의 기판(2)은, 공지된 전형적인 면방전형 PDP와 마찬가지이다. 배면측의 기판(2)에는 어드레스 전극(13)이 평행하게 형성되고, 이것을 유전체층(14)이 피복하고 있다. 어드레스 전극(13)과 어드레스 전극(13) 사이에는 열 방향의 격벽(15)이 형성되고, 이 격벽(15)의 측면과 유전체층(14) 상에는 R(적색), G(녹색), B(청색)의 형광체층(16, 17, 18)이 순서대로 형성되어 있다.
배면측의 기판(2)의 두께는 대략 2 ∼ 3 mm, 유전체층(14)의 두께는 수십 ㎛, 격벽(15)의 높이는 100 ∼ 200 ㎛이다. 전극군, 유전체층, 격벽, 형광체층이 형성된 기판을 배면측의 패널 어셈블리라고 하지만, 단순히 배면측의 기판이라는 경우도 있다.
배면측의 기판(2)에는 격벽(15)으로 직교하는 방향, 즉 행 방향의 격벽(19)이, 어느 일정한 간격으로 규칙적으로 형성되어 있으며, 열 방향의 격벽(이하, 제1 격벽이라고 적음)(15)과 행 방향의 격벽(이하, 제2 격벽이라고 적음)(19)에 의해 형성되는 폐쇄된 방전 공간(셀 개구부)이 단위 발광 영역으로 된다. 이 구조는 소위 『박스 셀 구조』이다.
제2 격벽(19)과, 전면측의 기판(1)의 버스 전극(10)은, 평면적으로 봐서 겹 치는 위치에 배치되어 있다. 이 구조는 소위 『공통 버스 전극 구조』이다. 따라서, 전면측의 기판(1)의 버스 전극(10)의 피치와, 배면측의 기판(2)의 제2 격벽(19)의 피치는 동일하다.
도 2는 PDP를 평면적으로 본 상태를 도시하는 설명도이고, 도 3은 도 2의 확대도이다.
표시 전극(X, Y)는, 전술한 바와 같이, 투명 전극(9)과 버스 전극(10)으로 구성되어 있다. 투명 전극(9)은 사다리 형상으로 되어 있고, 제2 격벽(19)을 따라 배치된 베이스부(9a)와, 베이스부(9a)와 일정한 거리를 두고 평행하게 배치된 래더부(9b)와, 베이스부(9a)와 래더부(9b)를 연결하는 네크부(9c)로 이루어져 있다. 래더부(9b)는 면방전 전극이라고도 한다.
래더부(9b)는, R 셀과 G 셀 사이, 및 B 셀과 R 셀의 사이에서는 면방전 갭 H 측에 절결부가 형성되고, G 셀과 B 셀 사이에서는 면방전 갭 H의 반대측에 절결부가 형성되어 있다.
투명 전극의 베이스부(9a) 상에는 버스 전극(10)이 형성되어 있다.
방전 전압이나 발광 특성은, 전극과 격벽의 위치 관계에 따라 크게 변화한다.
구체적인 치수는, 제2 격벽(19)의 폭 e와 버스 전극(10)의 폭 h의 차 : e - h ≤ 20 ㎛, 제2 격벽(19)과 투명 전극의 래더부(9b)와의 거리 d : 30 ㎛ ≤ d ≤ 80 ㎛이다. 이것은, 현 상황의 제조 상의 위치 결정 정밀도를 고려하고 있는 것으로, 본 발명에 대해서도, 이 규정을 기준으로 한다.
또한, 그 밖의 치수는 특별히 규정은 없지만, 면방전 갭 길이 a : 100 ㎛, 투명 전극의 래더부(9b)의 폭 b : 210 ㎛, 네크부(9c)의 폭 c : 50 ㎛, 제1 격벽(15)의 폭 f : 60 ㎛, 투명 전극의 베이스부(9a)의 폭 g : h + 20 ㎛, 제2 격벽간 거리 i : 640 ㎛, 제1 격벽간 거리 j : 240 ㎛, 전극의 이음부의 폭 k : 50 ㎛이다. 이들 값은, 패널 사이즈나 화소 수, 혹은 특성의 목적 값에 따라 변화한다.
도 11 및 도 12에서 도시한 전극 구조의 치수와 비교한 경우, 면방전 갭 길이 a, 투명 전극의 래더부(9b)의 폭 b, 네크부(9c)의 폭 c, 제2 격벽(19)과 투명 전극의 래더부(9b)와의 거리 d, 제2 격벽(19)의 폭 e, 제1 격벽(15)의 폭 f, 투명 전극의 베이스부(9a)의 폭 g, 버스 전극(10)의 폭 h, 제2 격벽간 거리 i, 제1 격벽간 거리 j에 대해서는 동일하다.
본 발명에서는, 각 색의 방전 타이밍 차를 저감하는 것을 목적으로 하여, 래더형 표시 전극의 형상을 각 색에 의해 변화시킨다. 구체적으로는, 표시 전극의 가로 방향의 이음부(20)를, 전압이 낮은 R 셀에서는 면방전 갭의 반대측에 형성하고, 전압이 높은 B 셀이나 G 셀에서는 면방전 갭측에 형성하고, 갭 부분의 가로 방향의 길이를 각 색에 의해 변화시킴으로써, 색마다의 면방전의 전압 격차를 저감시킨다.
본 발명에서 중요한 특징으로서는, 면방전 갭 길이와 셀 개구부의 전극 면적이 각 색의 셀에서 동일하지만, 평면에서 보면 전극 형상이 각 색의 셀에 의해 상이하다는 점이다. 셀 개구부란, 제1 격벽(15)과 제2 격벽(19)으로 둘러싸인 사각형의 방전 공간이다.
또한, R 셀에 대해서는 면방전 갭의 행 방향의 길이가 G 셀과 B 셀보다도 짧은 구조로 되어 있다. 구체적으로는, 도 3에서, 이하의 관계가 성립된다.
[수학식 1]
1r < 1g ≤ 1b < j
[수학식 2]
k < b
1r, 1g, 1b는 R 셀, G 셀, B 셀의 각 면방전 갭의 행 방향의 길이이다.
방전 개시 전압에 영향을 미치기 때문에, 상기한 수학식 1의 관계에 의해, 원래 전압이 낮은 R 셀의 방전 개시 전압을, G 셀, B 셀의 방전 개시 전압에 가깝게 할 수 있다. 또한, B 셀의 방전 개시 전압은, 통상은 G 셀과 동일한 정도나 약간 높은 것으로부터, 수학식 1의 관계가 성립된다. 또한, 행 방향으로 전극이 연결되어 있는 상태를 유지하면서, 도 11 및 도 12에서 도시한 전극 구조보다도 전극 면적을 줄이고, 면방전 갭의 행 방향의 길이에 차이를 만들기 때문에 수학식 2의 관계가 성립된다.
G 셀과 B 셀의 사이에는, 면방전 갭측에서 전극의 이음부(20)가 형성되고, R 셀과 G 셀의 사이, 및 B 셀과 R 셀의 사이에는 면방전 갭의 반대측에서 전극의 이음부(20)가 형성되어 있다.
또한, 면방전 갭의 행 방향의 길이와 제1 격벽의 위치 관계는 이하와 같이 한다.
[수학식 3]
20 ㎛ ≤ (j - 1r)/2
[수학식 4]
20 ㎛≤ j - 1g
[수학식 5]
20 ㎛ ≤ j - 1b
전술한 바와 같이, j는 제1 격벽간 거리이다. 수학식 3 ∼ 수학식 5는 각 셀 내의 면방전 전극의 제1 격벽에 평행하게 대면하는 전극 세로 방향 연장 엣지부(이하 단순히 「전극 엣지」라고도 함)가, 제1 격벽에 대하여 20 ㎛ 이상 거리가 필요한 것을 나타낸다. 이것은 또한, 이하의 위치 관계가 필요한 것을 의미한다.
[수학식 6]
20 ㎛ ≤ (m - f) / 2
[수학식 7]
20 ㎛ ≤ (n - f) / 2
[수학식 8]
20 ㎛ ≤ (o - f) / 2
여기서, m : R 셀과 G 셀 사이의 절결부의 거리, n : G 셀과 B 셀 사이의 절결부의 거리, o : B 셀과 R 셀 사이의 절결부의 거리이다. 전술한 바와 같이, f는 제1 격벽의 폭이다.
상기 수학식 3 ∼ 수학식 8의 관계가 무너지는 경우, 즉 전극 엣지와 제1 격벽과의 거리가 20 ㎛ 이하로 되면, 면방전의 확대를 유지할 수 없다. 즉 방전이나 그것에 수반하는 발광의 실효적인 면적이 작아져, 당초의 목적인 각 색의 전압격차 저감이나 발광 강도의 각 색에서의 밸런스가 크게 무너진다.
또한, R 셀 내의 전극 엣지와 제1 격벽과의 거리는 좌우로 동등한 것이 바람직하다.
여기서, m, n, o의 대소 관계를 이하와 같이 한다.
[수학식 9]
m = n = o
수학식 9의 관계에 의해, 제1 격벽과 교차하지 않은 셀 개구부에서의 면방전 전극 면적은 각 색에서 동일하고, R 셀에서의 면방전 갭의 행 방향의 길이만이 짧은 구조로 되어, R 셀과, G 셀 및 B 셀과의 전압 격차를 단축할 수 있다.
도 4는 전극 엣지와 제1 격벽의 위치 관계를 도시하는 설명도이고, 도 5는 전극 엣지와 제1 격벽의 위치 관계와 방전 전압과의 관계를 도시하는 그래프이다.
상기에서는, 전극 엣지와 제1 격벽과의 거리가 20 ㎛ 이하로 되면, 방전이나그것에 수반하는 발광의 실효적인 면적이 작아져, 각 색의 전압 격차 저감이나 발광 강도의 각 색에서의 밸런스가 크게 무너진다고 설명했지만, 그 점에 대하여 R 셀을 예로 들어 설명한다.
도 4에 도시한 바와 같이 제1 격벽(15)간의 거리를 j로 하고, R 셀의 면방전 갭의 행 방향의 길이를 lr로 한다. 또한, R 셀의 좌측 전극 엣지와 제1 격벽(15)과의 거리를 Rl로 하고, R 셀의 우측 전극 엣지와 제1 격벽(15)과의 거리를 Rr로 한다.
제1 격벽간 거리 j = 240 ㎛, 면방전 갭 길이 lr = 170 ㎛이면, 전면측의 기판과 배면측의 기판의 위치 정렬에서 가로 어긋남이 발생한 경우, 면방전 전압의 변화는 도 5에서 도시한 그래프와 같이 된다.
그래프에서는, 횡축에 Rl(㎛)을, 종축에 Vs 전압비를 나타내었다. 즉, 종축에는, Rl이 35 ㎛ 일 때의 전압을 「1」로 하고, 그 전압이 Rl의 변화에 따라 어떻게 변화하는지를 비로 나타내어, Vs 전압비로 하였다. 횡축 Rl은 j = 240 ㎛, lr = 170 ㎛ 이므로, Rl = (j - lr) - Rr = 70 - Rr이다.
이 그래프에서는, 방전 유지 전압 Vsm과 방전 개시 전압 Vf를 나타내고 있다. 방전 개시 전압 Vf는 일반적으로 리세트 방전이라고 불리는, 면방전 전극 상에 형성되어 있는 벽 전하를 소거하기 위한 방전을 발생시킬 때에 인가되는 전압이다. 즉, 면방전 전극에 벽 전하가 형성되어 있지 않은 상태에서의 방전 발생 전압이다. 방전 유지 전압 Vsm은, 일반적으로 표시 방전이나 서스테인 방전이라고 불리는, 면방전 전극 상에 형성되어 있는 벽 전하를 이용하여 방전을 발생시킬 때에 인가되는 전압으로서, 면방전 전극에 벽 전하가 형성되어 있는 상태에서의 방전 발생 전압이다.
이 그래프로부터 알 수 있듯이, Rl 및 Rr의 변화, 즉 전면측의 기판과 배면측의 기판의 위치 정렬 시의 가로 어긋남은 Rl과 Rr 중 어느 한 쪽이 20 ㎛ 이하로 되면, 방전 전압의 상승이 현저하게 된다. 또한, 이 가로 어긋남은 방전 유지 전압 Vsm에 의해 크게 영향을 준다. 이 관점으로부터, 전극 엣지와 제1 격벽과의 거리는 20 ㎛ 이하인 것이 바람직하다고 할 수 있다.
<제2 실시예>
도 6은 본 발명의 제2 실시예의 구성을 도시하는 설명도이다.
m, n, o의 대소 관계를 변화시킴으로써, 몇 개의 실시예를 들 수 있다. 도 6에서는, 이하의 관계가 성립하고 있다.
[수학식 10]
m = o < n
상기 수학식 10의 관계에 의해, 제1 격벽과 교차하지 않는 셀 개구부에서의 면방전 전극 면적을 각 색에 의해 일정하게 하는 것으로도, R 셀에서의 면방전 갭의 행 방향의 길이만이 짧은 구조로 되어, R 셀과, G 셀 및 B 셀과의 전압 격차를 단축할 수 있다.
<제3 실시예>
도 7은 본 발명의 제3 실시예의 구성을 도시하는 설명도이다.
본 형태에서는, 이하의 관계가 성립되고 있다.
[수학식 11]
n > m > o
n, m, o는 전술한 바와 같이, m : R 셀과 G 셀 사이의 절결부의 거리, n : G 셀과 B 셀 사이의 절결부의 거리, o : B 셀과 R 셀 사이의 절결부의 거리이다.
이 전극 구조에서, n, m, o의 치수, 및 전극 엣지와 제1 격벽과의 거리를 이하와 같은 치수로 하면, 면방전 갭의 행 방향의 길이가, R 셀, G 셀, B 셀에서 모두 상이한 구조로 된다.
n = 130 ㎛, m = 120 ㎛, o = 110 ㎛, Rl = 30 ㎛, Rr = 30 ㎛, Gl = 30 ㎛, Gr = 30 ㎛, Bl = 40 ㎛, Br = 20 ㎛
여기서, Rl : R 셀의 좌측 전극 엣지와 제1 격벽과의 거리, Rr : R 셀의 우측 전극 엣지와 제1 격벽과의 거리, Gl : G 셀의 좌측 전극 엣지와 제1 격벽과의 거리, Gr : G 셀의 우측 전극 엣지와 제1 격벽과의 거리, Bl : B 셀의 좌측 전극 엣지와 제1 격벽과의 거리, Br : B 셀의 우측 전극 엣지와 제1 격벽과의 거리이다.
이 구조에서는, 이하의 관계가 성립된다.
[수학식 12]
lr < lg < lb < j
lr, lg, lb는, 전술한 바와 같이, R 셀, G 셀, B 셀의 각 면방전 갭의 행 방향의 길이이고, j는 제1 격벽간 거리이다.
이 구조이면, 또한 각 색의 면방전 전극의 면적을 일정하게 유지할 수 있다.
<제4 실시예>
도 8은 본 발명의 제4 실시예의 구성을 도시하는 설명도이다.
본 형태는, 투명 전극(9)의 형상의 변형예로서, 투명 전극(9)의 네크부(9c)가 오목하게 들어가 있지 않은 구조를 나타내고 있다. 그 밖의 크기는 제1 실시예 ∼ 제3 실시예와 동일한 크기로 할 수 있다.
<제5 실시예>
도 9는 본 발명의 제5 실시예의 구성을 도시하는 설명도이다.
각 색 셀의 방전 전압의 전압 격차는, 표시 전극 사이의 면방전뿐만 아니라, 스캔 전극으로서 이용되는 표시 전극 Y와 어드레스 전극(13)의 대향 방전에도 존재하고 있고, 대향 방전에서도 R 셀에서의 대향 방전 개시 전압은 G 셀 및 B 셀에서의 그것보다도 꽤 낮다. 이 때문에, 이 전압 격차가 대향 방전에 의한 어드레싱 시의 전압 마진에 악영향을 미치는 경우가 있다.
따라서, 본 형태와 같이, 전면측의 기판(1)의 스캔 전극으로서 이용되는 표시 전극(Y 전극)과 대향하여 교차하는 위치에 있는, 배면측의 기판(2)의 어드레스 전극(13)에 패드부(13a)를 형성하고, 이 패드부(13a)를 R 셀만 없는 상태로 함으로써 어드레싱 시의 대향 방전에서의 전압 격차를 단축할 수 있다.
본 형태에서는, 제1 실시예와 조합했지만, 제2 실시예와 조합하도록 하여도 된다. 이와 같이, 면방전과 대향 방전의 양방에 대하여, 각 셀의 전압 격차를 저감시키는 것이 가능하고, 구동 마진 전체의 조정도 가능하다.
<제6 실시예>
도 10은 본 발명의 제6 실시예의 구성을 도시하는 설명도이다.
상기한 전극 형상 변화는, 행 방향의 격벽이 없는, 소위 스트라이프 격벽 구조나, 한 쌍의 표시 전극을 전극 사이에서 방전이 발생하지 않는 간격을 두고 배치한 전극 구조의 PDP라도 마찬가지의 효과를 얻을 수 있다. 본 형태는 그 대표적인 격벽 및 전극 구조이다. 도 10에서는 하나의 G 셀의 영역을 점선으로 나타내었다. 이 구조에서는 행 방향의 격벽은 없다. 또한, 표시 전극(X, Y)는 한 쌍으로 구성되고, 표시 전극(X, Y)와 표시 전극(X, Y) 사이에는 방전이 발생하지 않는 역 슬릿 Z로 되어 있다.
이상 설명한 바와 같이, 본 발명에서는, 각 색의 방전 타이밍 차를 저감시키는 것을 목적으로 하여, 래더형 표시 전극의 형상을 각 색에 의해 변화시키고 있다. 구체적으로는, 표시 전극의 가로 방향의 이음부를, 방전 전압이 낮은 R 셀에서는 면방전 갭의 반대측에 형성하고, 방전 전압이 높은 B 셀이나 G 셀에서는 면방전 갭측에 형성하고, 면방전 갭의 행 방향의 길이를 각 색에 의해 변화시킴으로써, 색마다의 면방전의 전압 격차를 저감시키도록 하고 있다. 이 경우, 각 색에 의해 전극 면적은 동일하므로, 각 색의 셀에서의 전극 치수에 대하여 그다지 세세한 규정은 필요 없으며, 제조 상의 변동에 대하여 감도가 둔하다.
또한, 본 발명에서는, 래더형 표시 전극의 이음부의 면적이 비교적 작기 때문에, 방전의 가로 결합의 현상을 저감시킬 수 있다. 또한, 전극 면적이 작아짐 으로써 전류를 저감할 수 있고, 효율 상승이나 스트리킹 저감을 도모할 수 있다. 또한, 면방전 갭의 길이에 의해 선간 용량을 저감할 수 있고, 스트리킹 저감이나 무효 전력의 저감을 도모할 수 있다. 더구나, 각 색에서의 면방전 전극 면적은 동일하기 때문에, 각 색에서의 극단적인 휘도 밸런스의 변화 등은 발생하지 않는다.
또한, 종래에는 배면측의 기판에 배치된 어드레스 전극에 관한 것으로, Y 전극(스캔 전극)과 대향하여 교차하는 개소에서, 어드레스 전극 폭을 셀 가로 공간보다도 약간 작게 확대시켜 어드레스 시의 대향 방전을 발생시키기 쉽게 하고 있지만, 본 발명에서는 R 셀에서의 어드레스 전극에 패드부를 형성하지 않도록 함으로써, 래더형 표시 전극의 개량과 조합하여, 대향 방전에서의 전압 격차까지 저감시킬 수 있다.
본 발명에 따르면, 각 색의 방전 타이밍차가 저감되므로, 이에 의해 색 얼룩의 저감을 기대할 수 있다. 특히, 전압 드롭이 크고, 방전 타이밍 차에 의한 색 얼룩이나 적 얼룩짐 등이 보다 현저히 나타나는 대형 패널이나, 폐쇄 리브 구조로 유효하다. 또한, 각 색의 전압 격차 저감에 의해 리세트 시의 방전의 문제점이 저감될 수 있기 때문에 특정 계조에서의 플리커 현상 등이 감소하는 효과도 있다. 또한, 전극 면적 축소에 의한 전류 저감도 기대할 수 있기 때문에, 효율 상승이나 스트리킹 저감, 또한 가로 결합 현상의 억제 등의 효과를 기대할 수 있다. 결과적으로, 보다 고품위이면서 고성능의 PDP를 제조할 수 있다.
Claims (6)
- 한 쪽의 기판과 다른 쪽의 기판을 대향시켜 배치함으로써 양 기판 사이에 방전 공간을 형성하고, 그 방전 공간에 적색, 녹색, 청색의 3원색을 각각 발생하여 1화소를 구성하는 R 셀, G 셀, B 셀이 매트릭스 형상으로 배치되고,한 쪽의 기판에는 R 셀, G 셀, B 셀마다 한 쌍의 방전 전극이 일정한 면방전 갭을 두고 배치됨과 함께, 이들 방전 전극에 급전을 행하는 행 전극이 매트릭스의 행마다 배치되고,다른 쪽의 기판에는 열 전극이 매트릭스의 열마다 배치됨과 함께, 열 전극과 열 전극의 사이에 열 방향의 격벽이 배치되고,상기 G 셀과 B 셀에서의 면방전 갭의 행 방향의 길이가, R 셀에서의 면방전 갭의 행 방향의 길이보다도 긴 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 제1항에 있어서,전면 기판으로 되는 한 쪽의 기판 상에 배치된 방전 전극은, 행 방향으로 인접하는 셀 간이 가는 폭의 이음부로 행 방향으로 접속된 면방전용의 제1 투명 전극과, 상기 제1 투명 전극을 상기 급전용의 행 전극에 접속하는 제2 투명 전극으로 형성되고, 또한 상기 방전 전극과 상기 가는 폭의 이음부와의 경계에 형성되는 격벽에 평행한 전극 엣지와 격벽과의 거리가, 20 ㎛ 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 제1항에 있어서,각 셀에 배치된 방전 전극은, 면방전 갭 길이가 각 셀 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 삭제
- 제2항에 있어서,상기 제1 투명 전극의 인접 셀 간의 이음부는, R 셀과 G 셀의 사이, 및 B 셀과 R 셀의 사이에서는, 면방전 갭측에 형성한 절결부에 의해 행 전극측에 형성되고, G 셀과 B 셀의 사이에서는, 행 전극측에 형성한 절결부에 의해 면방전 갭측에 형성되며, R 셀은 면방전 갭의 행 방향의 길이가 G 셀과 B 셀보다도 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 제2항에 있어서,제1 투명 전극은 행 방향으로 나란히 놓인 각 색의 셀에서 면방전 갭의 행 방향 중심선을 사이에 두고 형상이 선 대칭이며, 제1 투명 전극의 면적이 R 셀, G 셀, B 셀에서 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00036432 | 2005-02-14 | ||
JP2005036432A JP2006222035A (ja) | 2005-02-14 | 2005-02-14 | プラズマディスプレイパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060091231A KR20060091231A (ko) | 2006-08-18 |
KR100785563B1 true KR100785563B1 (ko) | 2007-12-13 |
Family
ID=36668184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060007673A KR100785563B1 (ko) | 2005-02-14 | 2006-01-25 | 플라즈마 디스플레이 패널 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060181212A1 (ko) |
EP (1) | EP1696462A2 (ko) |
JP (1) | JP2006222035A (ko) |
KR (1) | KR100785563B1 (ko) |
CN (1) | CN1822288A (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100730213B1 (ko) * | 2006-03-28 | 2007-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR20070105136A (ko) * | 2006-04-25 | 2007-10-30 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100762251B1 (ko) * | 2006-05-30 | 2007-10-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
KR100762249B1 (ko) * | 2006-05-30 | 2007-10-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
KR100879470B1 (ko) | 2007-03-19 | 2009-01-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
CN102376510B (zh) * | 2010-09-30 | 2014-12-10 | 四川虹欧显示器件有限公司 | Pdp 放电电极及包括其的等离子显示屏 |
KR101812065B1 (ko) | 2010-10-22 | 2017-12-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이를 구비한 전자 기기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092326A (ja) * | 1996-09-13 | 1998-04-10 | Pioneer Electron Corp | 面放電型プラズマディスプレイパネル |
JP2001052623A (ja) * | 1999-06-04 | 2001-02-23 | Matsushita Electric Ind Co Ltd | ガス放電表示装置とその製造方法 |
KR20010095198A (ko) * | 2000-03-31 | 2001-11-03 | 마츠시타 덴끼 산교 가부시키가이샤 | 디스플레이 패널 및 그 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2801893B2 (ja) | 1995-08-03 | 1998-09-21 | 富士通株式会社 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
JP3838311B2 (ja) | 1998-10-09 | 2006-10-25 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネル |
JP3329285B2 (ja) | 1998-10-16 | 2002-09-30 | 日本電気株式会社 | カラープラズマディスプレイパネル |
JP2001160361A (ja) | 1999-09-21 | 2001-06-12 | Mitsubishi Electric Corp | プラズマディスプレイパネル用基板及びプラズマディスプレイパネル |
JP2001266750A (ja) | 2000-03-22 | 2001-09-28 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネル |
JP2002056781A (ja) * | 2000-05-31 | 2002-02-22 | Mitsubishi Electric Corp | プラズマディスプレイパネル及びプラズマディスプレイ装置 |
JP3640622B2 (ja) | 2001-06-19 | 2005-04-20 | 富士通日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルの駆動方法 |
KR100520831B1 (ko) * | 2003-08-08 | 2005-10-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
-
2005
- 2005-02-14 JP JP2005036432A patent/JP2006222035A/ja not_active Withdrawn
-
2006
- 2006-01-25 KR KR1020060007673A patent/KR100785563B1/ko not_active IP Right Cessation
- 2006-02-03 US US11/346,239 patent/US20060181212A1/en not_active Abandoned
- 2006-02-03 EP EP06250613A patent/EP1696462A2/en not_active Withdrawn
- 2006-02-13 CN CNA2006100042673A patent/CN1822288A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092326A (ja) * | 1996-09-13 | 1998-04-10 | Pioneer Electron Corp | 面放電型プラズマディスプレイパネル |
JP2001052623A (ja) * | 1999-06-04 | 2001-02-23 | Matsushita Electric Ind Co Ltd | ガス放電表示装置とその製造方法 |
KR20010095198A (ko) * | 2000-03-31 | 2001-11-03 | 마츠시타 덴끼 산교 가부시키가이샤 | 디스플레이 패널 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1822288A (zh) | 2006-08-23 |
US20060181212A1 (en) | 2006-08-17 |
EP1696462A2 (en) | 2006-08-30 |
KR20060091231A (ko) | 2006-08-18 |
JP2006222035A (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670754B1 (en) | Gas discharge display and method for producing the same | |
KR100785563B1 (ko) | 플라즈마 디스플레이 패널 | |
US7233108B2 (en) | Plasma display panel | |
US7521867B2 (en) | Plasma display panel and method of driving and plasma display apparatus | |
JPH1196919A (ja) | ガス放電表示パネル | |
JP5007036B2 (ja) | プラズマディスプレイパネル | |
US7045963B2 (en) | Plasma display panel | |
KR100469696B1 (ko) | 플라즈마 디스플레이 패널 | |
KR100749613B1 (ko) | 플라즈마 디스플레이 패널 | |
US20050029946A1 (en) | Plasma display panel having igniter electrodes | |
KR20020050817A (ko) | 플라즈마 디스플레이 패널 | |
CN101395690A (zh) | 等离子体显示面板 | |
KR100447121B1 (ko) | 플라즈마 디스플레이 패널 | |
US20090026954A1 (en) | Plasma display panel | |
KR100533726B1 (ko) | 플라즈마 디스플레이 패널 | |
EP2157596B1 (en) | Plasma Display Panel and Method of Manufacturing the Same | |
JP2003132798A (ja) | プラズマディスプレイパネル | |
KR20010004230A (ko) | 플라즈마디스플레이패널 구조 | |
KR100542765B1 (ko) | 플라즈마 디스플레이 패널 | |
US20050052132A1 (en) | Plasma display panel | |
KR20060130367A (ko) | 플라즈마 디스플레이 패널 | |
KR20000019381A (ko) | 플라즈마 디스플레이 패널 | |
US20080224955A1 (en) | Plasma display panel with high brightness | |
US20080116781A1 (en) | Flat panel display apparatus | |
KR20040054887A (ko) | 헥사고날 셀구조의 플라즈마 디스플레이 패널 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |