KR100771352B1 - Fabricating method of printed circuit board - Google Patents

Fabricating method of printed circuit board Download PDF

Info

Publication number
KR100771352B1
KR100771352B1 KR1020060090642A KR20060090642A KR100771352B1 KR 100771352 B1 KR100771352 B1 KR 100771352B1 KR 1020060090642 A KR1020060090642 A KR 1020060090642A KR 20060090642 A KR20060090642 A KR 20060090642A KR 100771352 B1 KR100771352 B1 KR 100771352B1
Authority
KR
South Korea
Prior art keywords
copper plating
plating layer
electroless copper
insulating layer
circuit pattern
Prior art date
Application number
KR1020060090642A
Other languages
Korean (ko)
Inventor
고영관
이정한
신희범
박지연
문정호
박현진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060090642A priority Critical patent/KR100771352B1/en
Application granted granted Critical
Publication of KR100771352B1 publication Critical patent/KR100771352B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

A method of manufacturing a printed circuit board is provided to increase a bonding strength between an insulation layer and a circuit pattern by forming an electrolyte copper plating layer on a conductive carbon material. An electroless copper plating layer(106) is formed on an insulation layer(102). A dry film(108) is applied on the electroless copper plating layer and a circuit pattern is formed by using exposure and developing processes. The electroless copper plating layer, which is exposed from region for a circuit pattern, is removed. A seed layer is formed through a conductive carbon material on the insulation layer from which the electroless copper plating layer is removed. An electrolyte copper plating layer is formed on the conductive carbon material. The dry film is removed and the electroless copper plating layer is removed from the removed portion of the dry film.

Description

인쇄회로기판의 제조방법{Fabricating Method of Printed Circuit Board}Fabrication Method of Printed Circuit Board

도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.1A to 1F are cross-sectional views illustrating a manufacturing process of a printed circuit board according to the prior art.

도 2a 내지 도 2g는 본 발명의 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.2A to 2G are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

2, 102 : 절연층 3, 103 : 비아홀2, 102 insulation layer 3, 103 via hole

6, 106 : 무전해 동도금층 8, 108 : 드라이 필름6, 106: electroless copper plating layer 8, 108: dry film

10, 110 : 전해 동도금층 112 : 전도성 카본 물질10, 110: electrolytic copper plating layer 112: conductive carbon material

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 특히 절연자재와 회로패턴 간의 밀착 강도를 향상시켜 기판의 설계 자유도를 향상시킴과 아울러 파인 피치 를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board which can realize fine pitch and improve design freedom of a substrate by improving adhesion strength between an insulating material and a circuit pattern.

전자 산업의 발달에 따라 전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 부품의 고기능화 및 소형화 요구가 급증하고 있다. 이러한, 추세에 대응하고자 PCB(Printed Circuit Board)의 사양도 소형화되고 있고, 그에 따른 제조공정의 발달도 가속화되고 있다. 또한, 이러한 PCB의 소형화 추세에 따라 회로패턴 또한 파인 피치(Fine Pitch)화 되고 있다.With the development of the electronics industry, the demand for high functionalization and miniaturization of electronic components is increasing rapidly in accordance with the thin and short and multifunctionalization of electronic products. In order to cope with such a trend, the specification of a printed circuit board (PCB) is also miniaturized, and accordingly, development of a manufacturing process is also accelerated. In addition, according to the miniaturization trend of the PCB, the circuit pattern has also become fine pitch.

이러한, 파인 피치의 회로패턴을 제조하는 방법으로 개발된 공정 중에서 일반적으로 사용되는 공법은 세미어디티브(Semi-Additive) 공법이다.Among the processes developed as a method of manufacturing a fine pitch circuit pattern, a commonly used method is a semi-additive method.

도 1a 내지 도 1f는 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조공정을 나타내는 단면도이다.1A to 1F are cross-sectional views illustrating a manufacturing process of a printed circuit board using a conventional semi-additive process.

먼저, 도 1a에 도시된 바와 같이 절연층(2)을 준비한 후 도 1b에 도시된 바와 같이 절연층(2)을 CNC 드릴로 가공하여 절연층(2)에 비아홀(3)을 형성한다.First, as shown in FIG. 1A, the insulating layer 2 is prepared, and as shown in FIG. 1B, the insulating layer 2 is processed by a CNC drill to form a via hole 3 in the insulating layer 2.

비아홀(3)을 형성한 후에는 무전해 동도금 공정을 통해 비아홀(3) 내벽 및 동박(4a, 4b) 위에 무전해 동도금층(6)을 형성한다.After the via hole 3 is formed, an electroless copper plating layer 6 is formed on the inner wall of the via hole 3 and the copper foils 4a and 4b through an electroless copper plating process.

무전해 동도금층(6)을 형성한 후에는 무전해 동도금층(6) 위에 드라이 필름(8)을 도포한 후, 노광 및 현상 공정을 통해 도 1c에 도시된 바와 같이 회로패턴이 형성될 부분의 드라이 필름(8)을 제거한다.After the electroless copper plating layer 6 is formed, the dry film 8 is coated on the electroless copper plating layer 6, and then, as illustrated in FIG. The dry film 8 is removed.

이후, 전해 동도금 공정을 통해 도 1d에 도시된 바와 같이 회로패턴이 형성될 부분 즉, 무전해 동도금층(6)이 노출된 부분의 무전해 동도금층(6) 위에 전해 동도금층(10)을 형성한다.Thereafter, as shown in FIG. 1D, an electrolytic copper plating layer 10 is formed on the electroless copper plating layer 6 of the portion where the circuit pattern is to be formed, that is, the portion where the electroless copper plating layer 6 is exposed. do.

전해 동도금층(10)을 형성한 후에는 도 1e에 도시된 바와 같이 박리액으로 드라이 필름(8)을 제거한다.After the electrolytic copper plating layer 10 is formed, the dry film 8 is removed with a stripping solution as shown in FIG. 1E.

이후, 플래쉬 에칭 공정을 통해 도 1f에 도시된 바와 같이 드라이 필름(8)이 제거되어 노출된 무전해 동도금층(6)을 제거하여 회로패턴을 형성한다.Thereafter, as shown in FIG. 1F, the dry film 8 is removed through a flash etching process to remove the exposed electroless copper plating layer 6 to form a circuit pattern.

그러나, 이와 같은 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조방법은 회로가 미세해질수록 드라이 필름(8) 제거 후의 플래쉬 에칭으로 인해 회로패턴의 하부가 침식되어 들어가는 언더컷(undercut) 현상이 발생하게 되어 신호전송 감쇄 및 신뢰성이 저하될 뿐만 아니라 언더컷에 의해 절연층(2)과 회로패턴 간의 밀착 강도가 약해지는 문제가 있다. However, in the conventional method of manufacturing a printed circuit board using the semi-additive process, as the circuit becomes finer, an undercut phenomenon occurs in which the lower portion of the circuit pattern is eroded due to the flash etching after the dry film 8 is removed. As a result, the signal transmission is attenuated and the reliability is lowered, and undercutting causes a weakening of the adhesion strength between the insulating layer 2 and the circuit pattern.

또한, 종래의 세미어디티브 공법을 이용한 인쇄회로기판의 제조방법은 플래쉬 에칭으로 인해 에칭되는 만큼의 회로폭을 고려한 설계를 해야 하기 때문에 파인 피치 구현이 어려울 뿐만 아니라 기판의 설계 자유도가 저하되는 문제가 있다.In addition, the conventional method of manufacturing a printed circuit board using the semi-additive process has to be designed considering the circuit width as much as etched due to the flash etching, it is difficult to implement the fine pitch and the design freedom of the substrate is reduced. have.

따라서, 본 발명은 절연자재와 회로패턴 간의 밀착 강도를 향상시켜 기판의 설계 자유도를 향상시킴과 아울러 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a printed circuit board which can improve the design strength of the substrate by improving the adhesion strength between the insulating material and the circuit pattern, and can realize a fine pitch.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 제 조방법은 (a) 절연층에 무전해 동도금층을 형성하는 단계; (b) 상기 무전해 동도금층 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로패턴을 형성하는 단계; (c) 상기 회로패턴이 형성될 부분에 노출된 무전해 동도금층을 제거하는 단계; (d) 상기 무전해 동도금층이 제거된 절연층에 전도성 카본물질로 시드층을 형성하는 단계; (e) 상기 전도성 카본물질 위에 전해 동도금층을 형성하는 단계; 및 (f) 상기 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 무전해 동도금층을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the manufacturing method of a printed circuit board according to an embodiment of the present invention comprises the steps of (a) forming an electroless copper plating layer on the insulating layer; (b) applying a dry film on the electroless copper plating layer to form a circuit pattern through an exposure and development process; (c) removing the electroless copper plating layer exposed at the portion where the circuit pattern is to be formed; (d) forming a seed layer of a conductive carbon material on the insulating layer from which the electroless copper plating layer has been removed; (e) forming an electrolytic copper plating layer on the conductive carbon material; And (f) removing the electroless copper plating layer of the portion from which the dry film is removed after removing the dry film.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2g는 본 발명의 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.2A to 2G are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.

먼저, 도 2a에 도시된 바와 같이 절연층(102)을 준비한 후 CNC 드릴을 이용하여 절연층(102)을 관통하는 비아홀(103)을 형성한다.First, as shown in FIG. 2A, after preparing the insulating layer 102, a via hole 103 penetrating the insulating layer 102 is formed by using a CNC drill.

비아홀(103)을 형성한 후에는 비아홀(103) 형성 시 드릴링 가공으로 인해 발생 되는 동박의 버(burr)를 제거하기 위한 디버링(Deburring) 공정을 수행하여 비아홀(103) 형성 시 발생하는 각종 오염과 이물질을 제거한다.After the via hole 103 is formed, the deburring process is performed to remove burrs of the copper foil generated by the drilling process when the via hole 103 is formed. Remove foreign substances.

여기서, 절연층(102)은 프리프레그, 폴리이미드 및 FR-4 중 어느 하나가 사용된다.Here, any one of prepreg, polyimide, and FR-4 is used for the insulating layer 102.

절연층(102)에 비아홀(103)을 형성한 후에는 도 2b에 도시된 바와 같이 무전해 동도금 공정으로 절연층(102)에 무전해 동도금층(106)을 형성한다.After the via hole 103 is formed in the insulating layer 102, an electroless copper plating layer 106 is formed in the insulating layer 102 by an electroless copper plating process as shown in FIG. 2B.

이때, 무전해 동도금층(106)은 절연층(103)의 사용용도에 따라 절연층(102)의 상부 또는 하부 중 어느 한 면과 비아홀(103) 내벽에 형성되거나 절연층(102)의 양면과 비아홀(103) 내벽에 형성된다.In this case, the electroless copper plating layer 106 may be formed on either or both of the top and bottom surfaces of the insulating layer 102 and the inner wall of the via hole 103 according to the use of the insulating layer 103, or may be formed on both sides of the insulating layer 102. It is formed on the inner wall of the via hole 103.

다시 말해, 절연층(103)이 내부 원판으로 사용될 경우 무전해 동도금층(106)은 절연층(102)의 양면과 비아홀(103) 내벽에 형성되고, 내부 원판의 상부 또는 하부에 적층 될 경우 무전해 동도금층(106)은 절연층(102)의 상부 또는 하부 중 어느 한 면과 비아홀(103) 내벽에 형성된다.In other words, when the insulating layer 103 is used as an inner disk, the electroless copper plating layer 106 is formed on both sides of the insulating layer 102 and the inner wall of the via hole 103, and when the insulating layer 103 is laminated on the upper or lower portion of the inner disk, The thawing layer 106 is formed on either side of the top or bottom of the insulating layer 102 and the inner wall of the via hole 103.

무전해 동도금층(106)을 형성한 후에는 무전해 동도금층(106) 위에 드라이 필름(108)을 도포한 후 노광 및 현상 공정을 통해 도 2c에 도시된 바와 같이 회로를 형성한다.After the electroless copper plating layer 106 is formed, a dry film 108 is coated on the electroless copper plating layer 106, and then a circuit is formed as shown in FIG. 2C through an exposure and development process.

이후, 소프트 에칭 공정을 통해 도 2d에 도시된 바와 같이 드라이 필름(108)이 제거된 부분 즉, 회로패턴이 형성될 부분의 무전해 동도금층(106)을 제거한다. 이에 따라, 회로패턴이 형성될 부분의 절연층(102)이 노출되게 된다.Thereafter, as shown in FIG. 2D, the electroless copper plating layer 106 of the portion where the dry film 108 is removed, that is, the portion where the circuit pattern is to be formed, is removed through a soft etching process. Accordingly, the insulating layer 102 of the portion where the circuit pattern is to be formed is exposed.

회로패턴이 형성될 부분의 무전해 동도금층(106)을 제거한 후에는 도 2e에 도시된 바와 같이 전도성 카본 물질(112)을 노출된 절연층(102) 위에 밀착시켜 시드층을 형성한다. 즉, 회로패턴이 형성될 부분의 절연층(102) 위에 전도성 카본 물질(112)을 증착시킨다.After removing the electroless copper plating layer 106 of the portion where the circuit pattern is to be formed, as shown in FIG. 2E, the conductive carbon material 112 is adhered to the exposed insulating layer 102 to form a seed layer. That is, the conductive carbon material 112 is deposited on the insulating layer 102 of the portion where the circuit pattern is to be formed.

이때, 시드층으로 사용되는 전도성 카본 물질(112)은 무전해 동도금층 형성 공정과 동일한 공정에 의해 절연층(102) 위에 증착되고, 전도성 카본 물질(112)에 의해 절연층(102)과 회로패턴 간의 밀착 강도가 종래의 무전해 동도금층(106)에 비 해 향상되게 된다.In this case, the conductive carbon material 112 used as the seed layer is deposited on the insulating layer 102 by the same process as the electroless copper plating layer forming process, and the insulating layer 102 and the circuit pattern by the conductive carbon material 112. The adhesion strength of the liver is improved as compared with the conventional electroless copper plating layer 106.

이러한, 전도성 카본 물질(112)은 그라파이트(graphite), 카본 블랙(carbon black), 전도성 폴리머(conductive polymer) 및 팔라듐 콜리드(Pd colloid) 중 어느 하나가 사용된다.The conductive carbon material 112 may be any one of graphite, carbon black, conductive polymer, and palladium collide.

전도성 카본 물질(112)을 절연층(102)에 밀착시킨 후에는 전해 동도금 공정을 통해 도 2f에 도시된 바와 같이 전도성 카본 물질(112) 위에 전해 동도금층(110)을 형성한다.After the conductive carbon material 112 is in close contact with the insulating layer 102, an electrolytic copper plating layer 110 is formed on the conductive carbon material 112 as illustrated in FIG. 2F through an electrolytic copper plating process.

이후, 박리액을 이용하여 드라이 필름(108)을 박리시키고, 플래쉬 에칭 공정을 통해 도 2g에 도시된 바와 같이 드라이 필름(108)이 박리 되어 노출된 무전해 동도금층(106)을 제거한다.Thereafter, the dry film 108 is peeled off using the stripping solution, and the dry film 108 is peeled off to remove the exposed electroless copper plating layer 106 as shown in FIG. 2G through a flash etching process.

이때, 최종 회로패턴 형성을 위한 플래쉬 에칭 공정 단계에서 전도성 카본 물질(112)은 무전해 동도금층(106)보다 낮은 에칭률을 갖기 때문에 에칭액으로 무전해 동도금층(106)을 에칭하더라도 전도성 카본 물질(112)은 에칭되지 않는다.At this time, since the conductive carbon material 112 has a lower etching rate than the electroless copper plating layer 106 in the flash etching process step for forming the final circuit pattern, even if the electroless copper plating layer 106 is etched with the etching solution, the conductive carbon material ( 112 is not etched.

이에 따라, 회로패턴과 절연층(102) 간의 접촉면적이 감소하지 않게 된다.Accordingly, the contact area between the circuit pattern and the insulating layer 102 does not decrease.

이상, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서는 절연층(102)의 양면에 회로패턴을 형성하는 방법이 기재되어 있으나 회로패턴은 절연층(102)의 상부 또는 하부 중 어느 한 부분에만 형성될 수 있다.As described above, in the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, a method of forming a circuit pattern on both surfaces of the insulating layer 102 is described, but the circuit pattern is any part of the upper or lower portion of the insulating layer 102. Can only be formed.

다시 말해, 다층 인쇄회로기판을 형성하기 위해 내층 회로패턴이 형성된 CCL(Copper Clad Laminate) 상부에 절연층(102)이 적층 되면, 내층 회로패턴과 적층 된 절연층(102) 상부 또는 하부의 회로패턴을 전기적으로 연결하기 위해 CNC 드 릴, CO2 레이저 또는 YAG 레이저 중 어느 하나로 비아홀(103)을 가공한 후 도 2b 내지 도 2g에 도시된 공정 순서에 따라 절연층(102)의 상부 또는 하부에 전도성 카본 물질(112)과 전해 동도금층(110)으로 이루어진 회로패턴을 형성한다.In other words, when the insulating layer 102 is stacked on the CCL (Copper Clad Laminate) on which the inner circuit pattern is formed to form a multilayer printed circuit board, the inner circuit pattern and the circuit pattern on the upper or lower portion of the insulating layer 102 are stacked. The via hole 103 is machined with any one of a CNC drill, a CO 2 laser, or a YAG laser to electrically connect the electrodes, and then the conductive layer is electrically conductive to the upper or lower portion of the insulating layer 102 according to the process sequence shown in FIGS. 2B to 2G. A circuit pattern formed of the carbon material 112 and the electrolytic copper plating layer 110 is formed.

이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 절연층(102)에 무전해 동도금층(106)을 형성한 후 회로패턴이 형성될 부분의 무전해 동도금층(106)을 제거하고, 회로패턴이 형성될 부분에 전도성 카본 물질(112)을 증착한 후 전도성 카본 물질(112) 위에 전해 동도금층(110)을 형성하여 회로패턴을 형성하기 때문에 절연층(102)과 회로패턴 간의 밀착 강도를 향상시킬 수 있게 된다.As described above, in the method of manufacturing the printed circuit board according to the exemplary embodiment, after the electroless copper plating layer 106 is formed on the insulating layer 102, the electroless copper plating layer 106 of the portion where the circuit pattern is to be formed is removed. Since the conductive carbon material 112 is deposited on the portion where the circuit pattern is to be formed, an electrolytic copper plating layer 110 is formed on the conductive carbon material 112 to form a circuit pattern, thereby closely contacting the insulating layer 102 and the circuit pattern. It is possible to improve the strength.

또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 회로패턴이 형성되는 부분과 회로패턴이 형성되지 않는 부분의 시드층이 서로 다르기 때문에 플래쉬 에칭 공정을 통해 회로패턴이 형성되지 않는 부분의 무전해 동도금층(106)을 제거하더라도 회로패턴 부분의 전도성 카본 물질(112)이 깍여 들어가지 않기 때문에 회로패턴과 절연층(102) 간의 접촉 면적이 감소하지 않는다.In addition, in the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, since a seed layer of a portion where a circuit pattern is formed and a portion where the circuit pattern is not formed are different from each other, a portion of the portion where the circuit pattern is not formed through a flash etching process is formed. Even if the electroless copper plating layer 106 is removed, the contact area between the circuit pattern and the insulating layer 102 is not reduced because the conductive carbon material 112 of the circuit pattern portion is not cut.

즉, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서는 최종적으로 회로패턴을 형성할 때 언더컷이 발생 되지 않게 되어 회로패턴과 절연층(102) 간의 접촉 면적이 감소하지 않게 된다.That is, in the method of manufacturing the printed circuit board according to the embodiment of the present invention, when the circuit pattern is finally formed, no undercut is generated so that the contact area between the circuit pattern and the insulating layer 102 is not reduced.

이로 인해, 본 발명은 인쇄회로기판의 설계 자유도를 향상시킬 수 있을 뿐만 아니라 파인 피치를 구현할 수 있게 된다.As a result, the present invention can improve the design freedom of the printed circuit board as well as implement a fine pitch.

상술한 바와 같이, 본 발명은 절연층에 무전해 동도금층을 형성한 후 회로패턴이 형성될 부분의 무전해 동도금층을 제거하고, 회로패턴이 형성될 부분에 전도성 카본 물질을 증착한 후 전도성 카본 물질 위에 전해 동도금층을 형성하여 회로패턴을 형성하기 때문에 절연층과 회로패턴 간의 밀착 강도를 향상시킬 수 있다.As described above, in the present invention, after forming the electroless copper plating layer on the insulating layer, the electroless copper plating layer of the portion where the circuit pattern is to be formed is removed, and the conductive carbon material is deposited on the portion where the circuit pattern is to be formed. Since the electrolytic copper plating layer is formed on the material to form a circuit pattern, the adhesion strength between the insulating layer and the circuit pattern can be improved.

또한, 본 발명은 회로패턴이 형성되는 부분과 회로패턴이 형성되지 않는 부분의 시드층이 서로 다르기 때문에 플래쉬 에칭 공정을 통해 회로패턴이 형성되지 않는 부분의 무전해 동도금층을 제거하더라도 회로패턴 부분의 전도성 카본 물질이 깍여 들어가지 않기 때문에 회로패턴과 절연층 간의 접촉 면적이 감소하지 않아 인쇄회로기판의 설계 자유도를 향상시킬 수 있을 뿐만 아니라 파인 피치를 구현할 수 있다.In addition, since the seed layer of the portion where the circuit pattern is formed and the portion where the circuit pattern is not formed is different from each other in the present invention, even if the electroless copper plating layer of the portion where the circuit pattern is not formed is removed by a flash etching process, Since the conductive carbon material is not cut in, the contact area between the circuit pattern and the insulating layer is not reduced, thereby improving design freedom of the printed circuit board and realizing a fine pitch.

Claims (5)

(a) 절연층에 무전해 동도금층을 형성하는 단계;(a) forming an electroless copper plating layer on the insulating layer; (b) 상기 무전해 동도금층 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로패턴을 형성하는 단계;(b) applying a dry film on the electroless copper plating layer to form a circuit pattern through an exposure and development process; (c) 상기 회로패턴이 형성될 부분에 노출된 무전해 동도금층을 제거하는 단계;(c) removing the electroless copper plating layer exposed at the portion where the circuit pattern is to be formed; (d) 상기 무전해 동도금층이 제거된 절연층에 전도성 카본물질로 시드층을 형성하는 단계;(d) forming a seed layer of a conductive carbon material on the insulating layer from which the electroless copper plating layer has been removed; (e) 상기 전도성 카본물질 위에 전해 동도금층을 형성하는 단계; 및(e) forming an electrolytic copper plating layer on the conductive carbon material; And (f) 상기 드라이 필름을 제거한 후 상기 드라이 필름이 제거된 부분의 무전해 동도금층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.(f) removing the dry film and removing the electroless copper plating layer of the portion where the dry film is removed. 제 1 항에 있어서,The method of claim 1, 상기 (a) 단계는 상기 절연층에 비아홀을 형성하는 단계; 및Step (a) may include forming via holes in the insulating layer; And 상기 절연층의 상부 또는 하부 중 어느 한 면과 상기 비아홀 내벽에 무전해 동도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.And forming an electroless copper plating layer on either or both of the upper and lower portions of the insulating layer and the inner wall of the via hole. 제 1 항에 있어서,The method of claim 1, 상기 (a) 단계는 상기 절연층에 비아홀을 형성하는 단계; 및Step (a) may include forming via holes in the insulating layer; And 상기 절연층의 양면 및 상기 비아홀 내벽에 무전해 동도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.And forming an electroless copper plating layer on both surfaces of the insulating layer and the inner wall of the via hole. 제 1 항에 있어서,The method of claim 1, 상기 전도성 카본물질은 그라파이트, 카본 블랙, 전도성 폴리머, 팔라늄 콜로이드 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.The conductive carbon material is graphite, carbon black, conductive polymer, pallanium colloid, characterized in that any one of the manufacturing method of the printed circuit board. 제 1 항에 있어서,The method of claim 1, 상기 절연층은 프리프레그, 폴리이미드 및 FR-4 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.The insulating layer is a method of manufacturing a printed circuit board, characterized in that any one of prepreg, polyimide and FR-4.
KR1020060090642A 2006-09-19 2006-09-19 Fabricating method of printed circuit board KR100771352B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060090642A KR100771352B1 (en) 2006-09-19 2006-09-19 Fabricating method of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090642A KR100771352B1 (en) 2006-09-19 2006-09-19 Fabricating method of printed circuit board

Publications (1)

Publication Number Publication Date
KR100771352B1 true KR100771352B1 (en) 2007-10-29

Family

ID=38816269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090642A KR100771352B1 (en) 2006-09-19 2006-09-19 Fabricating method of printed circuit board

Country Status (1)

Country Link
KR (1) KR100771352B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476794A (en) * 1987-09-17 1989-03-22 Nec Corp Manufacture of printed wiring board
JP2002050851A (en) 2000-08-02 2002-02-15 Dainippon Printing Co Ltd Wiring forming method and wiring member
JP2003283122A (en) 2002-03-20 2003-10-03 Kyocera Corp Wiring substrate and method of manufacturing the same
JP2005072330A (en) 2003-08-26 2005-03-17 Kyocera Corp Wiring board and electronic device, and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476794A (en) * 1987-09-17 1989-03-22 Nec Corp Manufacture of printed wiring board
JP2002050851A (en) 2000-08-02 2002-02-15 Dainippon Printing Co Ltd Wiring forming method and wiring member
JP2003283122A (en) 2002-03-20 2003-10-03 Kyocera Corp Wiring substrate and method of manufacturing the same
JP2005072330A (en) 2003-08-26 2005-03-17 Kyocera Corp Wiring board and electronic device, and its manufacturing method

Similar Documents

Publication Publication Date Title
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
KR102518566B1 (en) Printed wiring board and method for manufacturing same
JP4624217B2 (en) Circuit board manufacturing method
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
JP6778709B2 (en) Manufacturing method of printed wiring board
JP6778667B2 (en) Printed wiring board and its manufacturing method
JP7016256B2 (en) Manufacturing method of printed wiring board
JPH07176862A (en) Manufacture of printed wiring board
KR20100061021A (en) A printed circuit board comprising double seed layers and a method of manufacturing the same
JP4488187B2 (en) Method for manufacturing substrate having via hole
JP7234049B2 (en) printed wiring board
KR101070798B1 (en) PCB and manufacturing method thereof
KR20100109698A (en) Method of manufacturing a printed circuit board
KR100771352B1 (en) Fabricating method of printed circuit board
KR100754061B1 (en) Method of fabricating printed circuit board
TWI715214B (en) Printed wiring board and manufacturing method of printed wiring board
KR100832641B1 (en) Fabricating method of printed circuit board
JPH11261216A (en) Printed wiring board and its manufacture
JP2002324968A (en) Method for manufacturing wiring board
KR100274662B1 (en) Method for manufacturing interlayer vias of multilayer printed circuit boards
JP2009188154A (en) Printed circuit board and its production process
KR100576652B1 (en) Method for making double sides wiring substrate
JP2009088334A (en) Printed circuit board manufacturing method
KR101085476B1 (en) Manufacturing method for printed circuit board
JP2020123680A (en) Printed-circuit board and method for manufacturing printed-circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee