KR100769926B1 - 칩스케일 패키지용 트레이 - Google Patents

칩스케일 패키지용 트레이 Download PDF

Info

Publication number
KR100769926B1
KR100769926B1 KR1020060027580A KR20060027580A KR100769926B1 KR 100769926 B1 KR100769926 B1 KR 100769926B1 KR 1020060027580 A KR1020060027580 A KR 1020060027580A KR 20060027580 A KR20060027580 A KR 20060027580A KR 100769926 B1 KR100769926 B1 KR 100769926B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
tray
frame
mounting groove
Prior art date
Application number
KR1020060027580A
Other languages
English (en)
Other versions
KR20070096673A (ko
Inventor
이명재
Original Assignee
주식회사 월드프라텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 월드프라텍 filed Critical 주식회사 월드프라텍
Priority to KR1020060027580A priority Critical patent/KR100769926B1/ko
Publication of KR20070096673A publication Critical patent/KR20070096673A/ko
Application granted granted Critical
Publication of KR100769926B1 publication Critical patent/KR100769926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H01L21/67336—Trays for chips characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 칩스케일 패키지용 트레이를 제공하는 것을 목적으로 하는 것으로, 장방형의 프레임(10)과, 상기 프레임(10)의 상면에 격자 형상으로 배치된 복수개의 칩탑재홈(15)을 포함하도록 구성되어, 상기 칩탑재홈(15)에 반도체칩(2)을 탑재하도록 된 반도체칩(2) 적재용 트레이에 있어서, 상기 프레임(10)의 칩탑재홈(15)에는 상기 프레임(10)보다 상대적으로 소프트한 재질로 이루어진 시트부재(25)가 부착수단에 의해 부착되어 구성된 것을 특징으로 한다.
따라서, 본 발명은 취급중에 반도체칩이 정위치에서 이탈되지 않아 반도체칩을 흡인장치에 의해 원활하게 흡인할 수 있고, 제조 공정시 작업 라인을 중단시키는 경우가 없으므로, 작업 효율이 저하되는 것을 방지하며, 취급중에 발생되는 정전기에 의해 반도체칩이 손상되는 것을 방지하는 효과가 있다.
반도체칩, 트레이, 탑재홈, 이탈, 통공, 접착제, 통공, 삽입돌기

Description

칩스케일 패키지용 트레이{Chip scale package tray}
도 1은 본 발명의 구성을 보여주는 사시도
도 2는 도 1의 저면 사시도
도 3은 도 1의 사용 상태를 보여주는 종단면도
도 4는 본 발명의 다른 실시예를 보여주는 사시도
도 5는 도 4의 주요부의 구성을 보여주는 종단면도
<도면의 주요부분에 대한 부호의 설명>
2. 반도체칩 10. 프레임
25. 시트부재 30. 전도성입자
40. 접착제 45. 통공
48. 삽입돌기
본 발명은 칩스케일 패키지용 트레이에 관한 것으로서, 보다 상세하게는 취 급중에 반도체칩이 정위치에서 이탈되지 않아 반도체칩을 흡인장치에 의해 원활하게 흡인할 수 있고, 제조 공정시 작업 라인을 중단시키는 경우가 없으므로, 작업 효율이 저하되는 것을 방지하며, 취급중에 발생되는 정전기에 의해 반도체칩이 손상되는 것을 방지하도록 된 칩스케일 패키지용 트레이에 관한 것이다.
일반적으로, 반도체칩에는 CFP, VGFP, POFP, PSOP, VSOP, BGA 등이 있다. 이러한 반도체칩은 제작이 완료된 후 반도체 제조라인에 투입되거나 외부 반출을 하게 되는데, 이러한 제조공정이나 외부 반출과 같은 취급 과정에서 발생되는 외부 충격 등에 의한 반도체칩의 손상을 방지하고자 반도체칩 적재용 트레이를 사용하고 있다.
이러한 반도체칩 적재용 트레이는 장방형의 프레임과, 이 프레임의 상면에 격자 형태로 형성된 복수개의 칩탑재홈을 포함하여 구성된 것으로, 각각의 칩탑재홈에 사각의 반도체칩을 탑재하여 반도체 제조라인 등에 공급된다.
그런데, 반도체칩이 탑재된 트레이를 제조라인의 작업대 등에 적층하는 과정에서 순간적으로 트레이에 외력이 작용하여 트레이가 흔들리게 된다. 즉, 이송장치에 의해 트레이를 집어서 작업장소로 이송하여 내려놓는 과정에서 트레이에 순간적인 유동력이 작용하며, 이로 인해, 트레이를 적재하는 과정에서 반도체칩이 트레이의 칩탑재홈에서 들려지거나 틀어지면서 정위치에서 이탈된 상태가 된다.
따라서, 종래에는 트레이에 반도체칩을 탑재하여 추후 공정을 위하여 흡인장치로 반도체칩을 트레이에서 한꺼번에 흡인하려 하여도, 제대로 흡인되지 못하는 칩이 상당히 많이 생기는 문제점이 있으며, 설령, 칩이 흡인되더라도 틀어진 상태에서 흡인되기 때문에, 반도체 제조 공정을 제대로 진행하기 곤란한 문제점이 발생되었다. 나아가, 이처럼 반도체칩이 제대로 흡인되지 못하기 때문에, 작업 라인을 중단해야 하며, 이로 인해, 작업 효율이 저하되는 문제점이 있다.
한편으로, 반도체칩을 제자리로 정렬하고자 하는 경우에는 트레이를 따로 들어내서 칩 정리 작업을 별도로 행해야 하기 때문에, 작업이 번거롭고 작업 공정이 지연되는 것과 같은 바람직하지 못한 결과를 초래한다.
또한, 트레이는 개별적으로 사용되지 않고 다수개를 적층하는 방식으로 사용되는 것이 일반적이다. 그런데, 상기와 같이 트레이를 적재하는 과정에서 반도체칩이 정위치(즉, 칩탑재홈)에서 이탈되는 경우가 많으며, 이러한 상태에서 상측 트레이를 하측 트레이에 적재하면, 하측 트레이의 반도체칩이 상측 트레이에 의해 눌려지면서 손상되는 문제점이 있다.
그리고, 종래에는 트레이에 반도체칩을 탑재하여 취급하는 도중에 발생되는 정전기로 인하여 반도체칩이 손상되는 경우가 많으며, 이로 인해, 취급중에 불량 반도체칩이 많이 발생되는 문제점이 있다.
특히, 칩스케일 패키지의 경우에는 칩의 제조 또는 취급 과정에서 미세한 충격에도 쉽게 칩이 트레이에서 이탈하여 손상이 되거나 공정의 로스(loss)가 발생되는 상황을 방지하기 위한 수단이 절실히 요구되고 있다.
본 발명은 전술한 바와 같은 제반 문제점을 해소하고자 하는 것으로, 본 발명의 목적은 반도체칩을 탑재한 트레이를 취급할 때 반도체칩이 정위치에서 이탈되는 것을 방지하여, 흡인장치에 의해 반도체칩을 제대로 흡인할 수 있으며, 제조 공정중에 작업 라인을 중단시키지 않아 작업 효율이 저하되지 않으며, 다수개의 트레이를 적재하여 사용하는 과정에서 반도체칩이 손상되는 것을 방지하며, 반도체칩을 정위치에 정렬하기 위한 정리 작업을 행하는 경우가 없어 편리한 새로운 구성의 칩스케일 패키지용 트레이를 제공하고자 하는 것이다.
또한, 본 발명은 취급중에 반도체가 정전기에 의해 손상되는 것을 방지하여, 불량 반도체칩이 발생되는 것을 미연에 방지할 수 있는 칩스케일 패키지용 트레이를 제공하고자 한다.
이러한 목적을 구현하기 위한 본 발명은 장방형의 프레임(10)과, 상기 프레임(10)의 상면에 격자 형상으로 배치된 복수개의 칩탑재홈(15)을 포함하도록 구성되어, 상기 칩탑재홈(15)에 반도체칩(2)을 탑재하도록 된 반도체칩 적재용 트레이에 있어서, 상기 프레임(10)의 칩탑재홈(15)에는 상기 프레임(10)보다 상대적으로 소프트한 재질로 이루어진 시트부재(25)가 부착수단에 의해 부착되어 구성된 것을 특징으로 한다.
상기 시트부재 부착수단은 접착제(40)로 구성되어, 상기 접착제(40)에 의해 상기 시트부재(25)의 저면이 프레임(10)의 칩탑재홈(15) 상면에 부착되도록 한 것 을 특징으로 한다.
상기 시트부재 부착수단은 상기 프레임(10)의 칩탑재홈(15)에 형성된 복수개의 통공(45)과, 상기 시트부재(25)의 저면에 돌출형성되며 상기 통공(45)보다 상대적으로 직경이 크도록 이루어진 삽입돌기(48)를 포함하여 구성되며, 상기 삽입돌기(48)를 상기 칩탑재홈(15)의 통공(45)에 억지 끼움식으로 결합하여 상기 칩탑재홈(15)에 상기 시트부재(25)를 부착시키도록 된 것을 특징으로 한다.
상기 시트부재(25)에는 다수의 전도성입자(30)가 더 구비된 것을 특징으로 한다.
상기 시트부재(25)는 상기 프레임(10)보다 상대적으로 소프트한 재질의 수지원액과 전도성입자(30)를 혼합 성형하여 구성된 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 설명하면 다음과 같다. 도 1은 본 발명의 구성을 보여주는 사시도, 도 2는 도 1의 저면 사시도, 도 3은 도 1의 사용 상태를 보여주는 종단면도, 도 4는 본 발명의 다른 실시예를 보여주는 사시도, 도 5는 도 4의 주요부의 구성을 보여주는 종단면도이다. 도시된 바와 같이, 본 발명은 장방형(직사각형) 프레임(10)의 상면에 복수개의 칩탑재홈(15)이 형성되어 구성된다. 상기 프레임(10)은 상면 둘레부에 외곽리브(11)와, 이 외곽리브(11)의 안쪽에 종횡으로 형성된 내측리브(12)를 갖는다. 또한, 외곽리브(11)와 내측리브(12) 사이에 격자형으로 칩탑재홈(15)이 형성된다. 이 칩탑재홈(15)은 직사각형으로 배치된 복수개의 지지돌기(17)에 의해 형성되어, 지지돌기 (17)에 의해 사각의 반도체칩(2)이 칩탑재홈(15)에 안착된다.
부호 13은 투시창(13)이고, 부호 14는 프레임(10)의 저면에 형성된 격자형으로 형성된 직사각의 홈부(14)이다. 또한, 부호 19는 직사각 홈부(14)보다 하측으로 더 연장된 결합돌기(19)로서, 복수개의 트레이를 적재하여 사용할 때, 상기 결합돌기(19)가 상기 지지돌기(17) 사이에 끼워져 결합된다.
상기 칩탑재홈(15)에는 시트부재(25)가 구비된다. 이 시트부재(25)는 프레임(10)보다 상대적으로 소프트한 재료로 제작된다. 즉, 시트부재(25)는 경질의 합성수지가 아니라 탄성고무, 실리콘, 우레탄과 같이 일반 경질의 합성수지보다 상대적으로 더 소프트한 재료로 성형된다.
상기 시트부재(25)는 부착수단에 의해 상기 프레임(10)의 칩탑재홈(15)에 부착된다. 이때, 부착수단은 접착제(40)로 구성되어, 시트부재(25)의 저면에 접착제(40)를 도포하여 프레임(10)의 칩탑재홈(15) 상면에 부착하면 된다.
한편, 부착수단은 프레임(10)의 칩탑재홈(15)에 형성된 복수개의 통공(45)과, 상기 시트부재(25)의 저면에 돌출형성되며 칩탑재홈(15)의 통공(45)보다 상대적으로 직경이 크도록 이루어진 삽입돌기(48)로 구성된다. 이에 따라, 상기 삽입돌기(48)가 칩탑재홈(15)의 통공(45)보다 상대적으로 직경이 크기 때문에, 삽입돌기(48)를 결합홈(45)에 억지 끼움식으로 결합하여 상기 프레임(10)의 칩탑재홈(15)에 시트부재(25)를 원터치식으로 부착시킬 수 있다. 바람직하게, 삽입돌기(48)의 하단부에는 상대적으로 직경이 큰 원형부(미도시)가 형성되어, 이 원형부가 프레임(10)의 통공(45)에 억지식으로 끼워진 후 걸려지도록 한다.
이러한 구성의 본 발명에 의하면, 상기 프레임(10)의 각 칩탑재홈(15)에 소트프한 재질의 시트부재(25)가 구비되어, 칩탑재홈(15)에 반도체칩(2)을 탑재할 때, 상기 시트부재(25)와 반도체칩(2) 사이의 밀착력이 향상된다.
따라서, 반도체칩(2)이 탑재된 트레이를 제조라인의 작업대 등에 적층하는 과정에서 순간적으로 트레이에 외력이 작용하더라도, 시트부재(25)와 반도체칩(2) 사이의 밀착력 때문에 반도체칩(2)이 트레이의 칩탑재홈(15)에서 이탈되지 않아서, 제조 공정시 사용되는 흡인장치로 모든 반도체칩(2)을 제대로 흡인할 수 있으므로, 추후 제조 공정을 원활하게 수행할 수 있는 장점이 있다.
나아가, 반도체칩(2)이 정위치에서 흡인되도록 하므로, 작업 라인을 중단하는 일이 없으므로, 이로 인해, 작업 효율이 저하되는 방지할 수 있다. 또한, 반도체칩(2)을 제자리로 정렬하고자 하기 위한 칩 정리 작업을 별도로 행하는 경우가 없으므로, 작업의 번거로움이 해소된다. 또한, 본 발명은 복수개의 트레이를 적재하는 과정에서 상측 트레이에 의해 반도체칩(2)이 눌려서 부러지는 것과 같은 손상을 방지할 수 있다.
한편, 도 3에 도시된 바와 같이, 상기 시트부재(25)에는 다수의 전도성입자(30)가 더 구비된다. 이 전도성입자(30)는 탄성고무, 실리콘, 우레탄과 같은 소프트한 재질의 수지 원액에 전도성입자(30)를 혼합하여 금형에 의해 성형하면 다수의 전도성입자를 갖는 시트부재(25)를 성형할 수 있다.
따라서, 본 발명에 의하면, 시트부재(25)에 전도성입자(30)가 구비되어, 반도체칩(2)이 탑재된 복수개의 트레이를 적재하는 것과 같은 취급시에 정전기 발생 되더라도, 이 정전기가 전도성입자(30)에 의해 반도체칩(2)의 외부로 흘러나가면서 반도체칩(2)에 영향을 주지 않기 때문에, 정전기에 의해 반도체칩(2)이 손상되는 것을 방지하는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 점이 이 분야의 통상의 지식을 가진 자에게 명백할 것이다.
이상에서와 같은 본 발명에 의하면, 반도체칩을 탑재한 트레이를 작업라인의 작업대 등에 적재시킬 때 반도체칩이 제위치에서 이탈되지 않아 반도체칩을 정위치에서 제대로 흡인할 수 있고, 제조 공정중에 작업 라인을 중단시키지 않아 작업 효율이 저하되지 않는 장점이 있다. 또한, 다수개의 트레이를 적재하여 사용하는 과정에서 반도체칩이 이탈되어 손상되는 것을 방지하며, 반도체칩을 정위치에 정렬하기 위한 정리 작업을 행하는 경우가 없어 편리하다.
또한, 본 발명은 취급중에 반도체가 정전기에 의해 손상되는 것을 방지하기 때문에, 제조 고정중에 불량 반도체칩이 발생되는 것을 미연에 방지할 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 장방형의 프레임(10)과, 상기 프레임(10)의 상면에 격자 형상으로 배치된 복수개의 칩탑재홈(15)을 포함하도록 구성되어, 상기 칩탑재홈(15)에 반도체칩(2)을 탑재하도록 된 반도체칩(2) 적재용 트레이에 있어서, 상기 프레임(10)의 칩탑재홈(15)에는 상기 프레임(10)보다 상대적으로 소프트한 재질로 이루어진 시트부재(25)가 부착수단에 의해 부착되고,
    상기 시트부재 부착수단은 상기 프레임(10)의 칩탑재홈(15)에 형성된 복수개의 통공(45)과, 상기 시트부재(25)의 저면에 돌출형성되며 상기 통공(45)보다 상대적으로 직경이 크도록 이루어진 삽입돌기(48)를 포함하여 구성되며, 상기 삽입돌기(48)를 상기 칩탑재홈(15)의 통공(45)에 억지 끼움식으로 결합하여 상기 칩탑재홈(15)에 상기 시트부재(25)를 부착시키도록 된 것을 특징으로 하는 칩스케일 패키지용 트레이.
  4. 제 3 항에 있어서, 상기 시트부재(25)에는 다수의 전도성입자(30)가 더 구비된 것을 특징으로 하는 칩스케일 패키지용 트레이.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 시트부재(25)는 상기 프레임(10)보다 상대적으로 소프트한 재질의 수지원액과 전도성입자(30)를 혼합 성형하여 구성된 것을 특징으로 하는 칩스케일 패키지용 트레이.
KR1020060027580A 2006-03-27 2006-03-27 칩스케일 패키지용 트레이 KR100769926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027580A KR100769926B1 (ko) 2006-03-27 2006-03-27 칩스케일 패키지용 트레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027580A KR100769926B1 (ko) 2006-03-27 2006-03-27 칩스케일 패키지용 트레이

Publications (2)

Publication Number Publication Date
KR20070096673A KR20070096673A (ko) 2007-10-02
KR100769926B1 true KR100769926B1 (ko) 2007-10-24

Family

ID=38803481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027580A KR100769926B1 (ko) 2006-03-27 2006-03-27 칩스케일 패키지용 트레이

Country Status (1)

Country Link
KR (1) KR100769926B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937483B2 (en) 2010-08-23 2015-01-20 Samsung Electronics Co., Ltd. Semiconductor package transferring apparatus and method of manufacturing semiconductor device using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110406773A (zh) * 2018-04-26 2019-11-05 神农电气产业株式会社 半导体集成电路零部件用托盘及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05305984A (ja) * 1991-03-26 1993-11-19 Hitachi Ltd 半導体装置輸送用トレー
KR100614619B1 (ko) 2006-03-27 2006-08-22 주식회사 월드프라텍 칩스케일 패키지용 트레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05305984A (ja) * 1991-03-26 1993-11-19 Hitachi Ltd 半導体装置輸送用トレー
KR100614619B1 (ko) 2006-03-27 2006-08-22 주식회사 월드프라텍 칩스케일 패키지용 트레이

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937483B2 (en) 2010-08-23 2015-01-20 Samsung Electronics Co., Ltd. Semiconductor package transferring apparatus and method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
KR20070096673A (ko) 2007-10-02

Similar Documents

Publication Publication Date Title
JP4744603B2 (ja) クッションシート付ウエハ収納容器
KR200414775Y1 (ko) 칩 이송장치
JP4947631B2 (ja) クッションシート付ウエハ収納容器
US9478450B2 (en) Wafer shipper
KR20100127736A (ko) 박판지지용기용 덮개
JP2013522885A (ja) 薄型ウェーハシッパー
JP5234644B2 (ja) 粘着保持トレー
JP2008181987A (ja) クッションシート付ウエハ収納容器
KR100676736B1 (ko) 칩스케일 패키지용 트레이
KR100769926B1 (ko) 칩스케일 패키지용 트레이
US20080164646A1 (en) Workholder for supporting electronic devices
KR100614619B1 (ko) 칩스케일 패키지용 트레이
JP2006229129A (ja) 真空吸着装置
JP2003168731A (ja) 基板トレー、基板トレー敷設用シート及び基板収納方法
JP2004330417A (ja) 基板の切断方法、切断装置および基板吸着固定機構
TWI729068B (zh) 用於基板容器之緩衝保持器
KR100823309B1 (ko) 반도체 소자 절단용 트레이
JP4226489B2 (ja) チップのピックアップ方法
KR101350565B1 (ko) 다이 픽업 방법
KR20130063402A (ko) 반도체 제조 장치
KR100889591B1 (ko) 반도체 패키지 이송장치용 흡착패드
JP2009170780A (ja) クッションシート付ウエハ収納容器
KR102312862B1 (ko) 반도체 패키지 픽업 장치
KR20130000739U (ko) 반도체 소자들을 적재하기 위한 팔레트 테이블
KR20180017435A (ko) 반도체 기판 이송 피커

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee