KR100764930B1 - High frequency integrated circuit device and manufacturing method thereof - Google Patents

High frequency integrated circuit device and manufacturing method thereof Download PDF

Info

Publication number
KR100764930B1
KR100764930B1 KR1020060015317A KR20060015317A KR100764930B1 KR 100764930 B1 KR100764930 B1 KR 100764930B1 KR 1020060015317 A KR1020060015317 A KR 1020060015317A KR 20060015317 A KR20060015317 A KR 20060015317A KR 100764930 B1 KR100764930 B1 KR 100764930B1
Authority
KR
South Korea
Prior art keywords
signal
diffusion region
ground
integrated circuit
line
Prior art date
Application number
KR1020060015317A
Other languages
Korean (ko)
Other versions
KR20070082445A (en
Inventor
최문호
김영석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020060015317A priority Critical patent/KR100764930B1/en
Publication of KR20070082445A publication Critical patent/KR20070082445A/en
Application granted granted Critical
Publication of KR100764930B1 publication Critical patent/KR100764930B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Abstract

본 발명은 신호 라인간 커플링 노이즈 및 신호누설 현상을 감소시켜 소자의 신뢰성을 향상시킬 수 있도록 하는 고주파 집적 회로 장치 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency integrated circuit device and a method of manufacturing the same, which can reduce the signal-to-human coupling noise and signal leakage phenomenon to improve the reliability of the device.

이를 위한 본 발명의 고주파 집적 회로 장치는, 내부회로에 그라운드 전압을 공급하도록 실리콘 기판 상에 형성되는 다수의 그라운드 패드와, 상기 그라운드 패드에 연결되는 다수의 그라운드 라인과, 내부 회로에 입력 신호를 공급하도록 실리콘 기판 상에 형성되는 다수의 신호 패드와, 상기 다수의 신호 라인들 사이에 단차 개선을 위해 설계되는 더미 패턴을 포함하는 고주파 집적 회로 장치에 있어서, 상기 신호 라인간의 커플링 및 신호누설을 방지하기 위하여 각각의 신호 라인 주위를 쉴딩하며 상기 그라운드 패드에 접속되는 가이드 라인을 더 포함하되, 상기 다수의 신호 라인들 사이의 더미 패턴 없이 상기 가이드 라인이 더미 패턴 역할을 하도록 한다. The high-frequency integrated circuit device of the present invention includes: a plurality of ground pads formed on a silicon substrate to supply a ground voltage to an internal circuit; a plurality of ground lines connected to the ground pads; A high-frequency integrated circuit device comprising: a plurality of signal pads formed on a silicon substrate; and a dummy pattern designed to improve a step between the plurality of signal lines, the device comprising: The guide lines shielding around respective signal lines and connected to the ground pads so that the guide lines serve as dummy patterns without a dummy pattern between the plurality of signal lines.

그라운드, 가이드 라인, 신호 라인, 커플링, 신호누설 Ground, guideline, signal line, coupling, signal leakage

Description

고주파 집적 회로 장치 및 그 제조 방법{HIGH FREQUENCY INTEGRATED CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a high frequency integrated circuit device,

도 1은 종래의 고주파 집적 회로 장치의 일부 구성을 나타낸 레이아웃 구조를 보이는 평면도.1 is a plan view showing a layout structure showing a part of a configuration of a conventional high-frequency integrated circuit device;

도 2는 도 1의 A-A'선 단면도.2 is a sectional view taken along line A-A 'in Fig.

도 3은 본 발명의 일실시예에 따른 고주파 집적 회로 장치의 레이아웃 구조를 보이는 평면도.3 is a plan view showing a layout structure of a high-frequency integrated circuit device according to an embodiment of the present invention;

도 4는 도 3의 B-B'선 단면도.4 is a sectional view taken along the line B-B 'in Fig. 3;

도 5는 본 발명의 다른 실시예에 따른 고주파 집적 회로 장치의 레이아웃을 나타낸 평면도.5 is a plan view showing a layout of a high-frequency integrated circuit device according to another embodiment of the present invention.

도 6은 도 5의 C-C'선 단면도.6 is a cross-sectional view taken along line C-C 'of FIG. 5;

도 7은 본 발명의 실시예들 및 종래의 고주파 집적 회로 장치의 커플링 측정 그래프도. 7 is a coupling measurement graph of embodiments of the present invention and a conventional high frequency integrated circuit device.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

30 : 실리콘 기판 31 : N+ 확산 영역30: silicon substrate 31: N + diffusion region

32 : P+ 확산 영역 33 : 층간 절연막32: P + diffusion region 33: interlayer insulating film

34 : 제 1 콘택 35 : 제 2 콘택34: first contact 35: second contact

36 : 신호 라인 37 : 가이드 라인36: Signal line 37: Guidelines

38 : 신호 패드 39 : 그라운드 패드38: signal pad 39: ground pad

40 : 그라운드 라인 41 : 더미 패턴40: ground line 41: dummy pattern

본 발명은 고주파 집적 회로 장치에 관한 것으로, 보다 상세하게는 신호 라인간 커플링 노이즈 현상을 감소시켜 소자의 신뢰성을 향상시킬 수 있도록 하는 고주파 집적 회로 장치 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency integrated circuit device, and more particularly, to a high-frequency integrated circuit device and a method of manufacturing the same.

최근에는 디자인 룰이 감소되면서 고속 동작 기능을 갖는 반도체 소자들이 점차 고집적화되고, 이에 따른 소자 크기 감소로 인하여 전압 공급 라인이나 신호 라인과 같은 금속 배선간의 간격이 줄어들고 있다. In recent years, with the reduction of design rules, semiconductor devices having a high-speed operation function are increasingly highly integrated, and as a result, a gap between metal lines such as a voltage supply line and a signal line is reduced due to reduction in device size.

이렇게 금속 배선 사이의 간격이 점차로 감소함에 따라 금속 배선과 그들 사이에 개재되는 절연막이 마치 캐패시터처럼 작용하여 기생 캐패시턴스가 증가하게 된다.As the distance between the metal wirings is gradually reduced, the metal wirings and the insulating film interposed therebetween act like capacitors to increase the parasitic capacitance.

이로 인해, 금속 배선 사이의 커플링 노이즈(Coupling Noise)가 높아져 금속 배선에서의 신호지연(RC-delay), 신호누설(Leakage) 및 이웃하는 금속 배선간 신호간섭(Crosstalk) 현상이 일어나게 된다.As a result, the coupling noise between the metal wirings increases, resulting in signal delay (RC-delay), signal leakage in the metal wiring, and signal interference between neighboring metal wirings.

결국, 금속 배선 사이의 기생 캐패시턴스 증가로 인해 신호 왜곡, 신호누설 및 소자의 특성이 저하되는 문제점이 발생한다. As a result, problems such as signal distortion, signal leakage, and device characteristics are deteriorated due to an increase in parasitic capacitance between metal wirings.

도 1은 종래의 고주파 집적 회로 장치의 일부 구성을 나타낸 레이아웃 구조를 보이는 평면도이고, 도 2는 도 1의 A-A'선 단면도이다. FIG. 1 is a plan view showing a layout structure showing a part of a conventional high-frequency integrated circuit device, and FIG. 2 is a cross-sectional view taken along the line A-A 'in FIG.

도 1 및 도 2를 참조하면, 실리콘 기판(10)에 소정 깊이로 N+ 확산 영역(11)을 포함하여 소정의 하부 구조가 형성된다.Referring to FIGS. 1 and 2, a predetermined lower structure is formed on the silicon substrate 10 by including an N + diffusion region 11 to a predetermined depth.

또한, 상기 N+ 확산 영역을 포함하는 실리콘 기판(10) 상에는 층간 절연막(12)이 형성되고, 상기 층간 절연막(12) 상부에는 상기 층간 절연막(12)을 관통하는 콘택(14)을 통해 상기 N+ 확산 영역(11)과 연결되는 신호 라인(13)이 형성된다. An interlayer insulating layer 12 is formed on the silicon substrate 10 including the N + diffusion region and the N layer is formed on the interlayer insulating layer 12 through a contact 14 penetrating the interlayer insulating layer 12. The signal line 13 connected to the + diffusion region 11 is formed.

그리고, 상기 각각의 신호 라인(13)의 주변에는 소자 전체 밀도(Density)를 균일하게 하여 패턴 정밀도를 향상시키기 위한 더미 패턴(15)들이 삽입되어 있다. Dummy patterns 15 are formed around the respective signal lines 13 to uniform the overall density of the devices and improve pattern accuracy.

상기 더미 패턴(15)은 주로 단일 폴리, 5 메탈과, 상기 폴리와 각 메탈 사이를 절연시키는 절연막으로 구성된다. The dummy pattern 15 mainly consists of a single poly, 5 metal and an insulating film that insulates the poly and each metal.

이와 같은 종래의 고주파 집적 회로 장치의 각 신호 라인, 즉 금속 배선 사이의 간격은 디자인 룰(Design Rule) 감소에 따라 점차 감소되고, 금속 배선 사이의 간격이 감소됨에 따라 금속 배선과 절연층과의 사이에 기생 캐패시턴스가 증가하게되어, 각 금속 배선 사이에서 커플링 노이즈가 증가하게 된다. The spacing between the signal lines of the conventional high-frequency integrated circuit device, that is, the metal wiring is gradually reduced as the design rule is reduced, and the distance between the metal wiring is reduced, The parasitic capacitance increases, and the coupling noise increases between the metal wirings.

이는 결국 금속 배선에서의 신호지연(RC-delay)이나 서로 인접하는 금속 배선간 신호간섭(Crosstalk) 및 신호누설(Leakage)를 유발하는 원인이 된다. This results in signal delay (RC-delay) in metal wiring, signal crosstalk between adjacent metal wiring lines, and signal leakage.

그리고, 종래의 고주파 집적 회로 장치를 집적하는 경우에는 소자 전체의 밀 도를 균일하여 식각 공정이 패터닝 정밀도를 향상시키고 임플란트 공정시 임플란트가 균일하게 주입되도록 하기 위하여 필수적으로 더미 패턴(Dummy Pattern)을 오토 제너레이션(Auto Generation)하여 삽입하였는데, 이러한 더미 패턴에 의해 이웃하는 금속 배선 사이에서 발생하는 커플링 노이즈 성분 및 신호누설이 더욱 증가하게 되는 문제점이 있었다. In the case of integrating conventional high-frequency integrated circuit devices, it is necessary to uniformize the density of the entire device to improve the patterning accuracy of the etching process and to ensure that the implant is uniformly injected during the implant process. There is a problem that coupling noise components and signal leakage generated between neighboring metal wirings are further increased by such a dummy pattern.

상기 종래 기술에 따른 문제점을 해결하기 위한 본 발명의 목적은, 신호 라인의 주위에 그라운드에 연결되는 가이드 라인을 배치하여 감싸도록 함으로써 신호 라인과 절연막 사이의 기생 캐패시턴스 증가를 방지하여 금속배선간 커플링 노이즈를 감소시킬 수 있는 고주파 집적 회로 장치 및 그 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems in the prior art by providing a guide line connected to a ground around a signal line so as to surround the signal line so as to prevent an increase in parasitic capacitance between the signal line and the insulating film, Frequency integrated circuit device capable of reducing noise and a method of manufacturing the same.

또한, 본 발명은 고주파 집적 회로의 오토 제너레이션(Auto Generation)시에 더미 패턴을 삽입하지 않고, 금속 배선 주변에 그라운드 라인을 배치하여 신호 라인과 주변 영역과의 밀도 차 발생을 방지하여 패터닝 정밀도 및 임플란트 균일화를 이룰 수 있도록 하는 고주파 집적 회로 장치 및 그 제조 방법을 제공하기 위한 것이다. Further, according to the present invention, a ground line is arranged around a metal wiring line without inserting a dummy pattern at the time of auto generation of a high-frequency integrated circuit, thereby preventing a density difference between the signal line and the peripheral area, Frequency integrated circuit device and a method of manufacturing the same.

상기 기술적 과제를 해결하기 위한 본 발명의 고주파 집적 회로 장치는, 내부회로에 그라운드 전압을 공급하도록 실리콘 기판 상에 형성되는 다수의 그라운드 패드와, 상기 그라운드 패드에 연결되는 다수의 그라운드 라인과, 내부 회로에 입력 신호를 공급하도록 실리콘 기판 상에 형성되는 다수의 신호 패드와, 상기 다수의 신호 라인들 사이에 단차 개선을 위해 설계되는 더미 패턴을 포함하는 고주파 집적 회로 장치에 있어서, 상기 신호 라인간의 커플링 및 신호누설을 방지하기 위하여 각각의 신호 라인 주위를 쉴딩하며 상기 그라운드 패드에 접속되는 가이드 라인을 더 포함하되, 상기 다수의 신호 라인들 사이의 더미 패턴 없이 상기 가이드 라인이 더미 패턴 역할을 하도록 한다. According to an aspect of the present invention, there is provided a high-frequency integrated circuit device including a plurality of ground pads formed on a silicon substrate to supply a ground voltage to an internal circuit, a plurality of ground lines connected to the ground pad, A plurality of signal pads formed on a silicon substrate to supply an input signal to the plurality of signal lines and a dummy pattern designed to improve a step between the plurality of signal lines, And a guide line shielded around each signal line to prevent signal leakage and connected to the ground pad, wherein the guide line serves as a dummy pattern without a dummy pattern between the plurality of signal lines.

상기 본 발명의 고주파 집적 회로 장치에서 상기 실리콘 기판에는 P+ 확산 영역이 더 형성되고, 상기 가이드 라인은 그 일측이 콘택을 통해 상기 P+ 확산 영역과 접속될 수 있다.In the high-frequency integrated circuit device of the present invention, a P + diffusion region is further formed in the silicon substrate, and one side of the guide line may be connected to the P + diffusion region through a contact.

또한, 상기 고주파 집적 회로 장치에서 상기 실리콘 기판에는 N+ 확산 영역이 더 형성되고, 상기 신호 라인은 그 일측이 콘택을 통해 상기 N+ 확산 영역과 접속되며, 상기 P+ 확산 영역은 상기 N+ 확산 영역 주위를 감싸도록 형성되어, 신호 라인과 접속되는 N+ 확산 영역 주위에서 인접하는 N+ 확산 영역 사이의 커플링 효과를 감소시키는 역할을 한다. Further, in the high frequency integrated circuit device and the N + diffusion region further formed in the silicon substrate, the signal line is connected to the N + diffusion region and the one side through a contact, the P + diffusion region is the N + diffusion region is formed to surround the periphery and serves for reducing the coupling effect between the N + diffusion area adjacent around the N + diffusion region connected to the signal line.

또한, 상기 기술적 과제를 해결하기 위한 본 발명의 고주파 집적 회로 장치의 제조 방법은, 반도체 기판 내부회로에 그라운드 전압을 공급하도록 하는 다수의 그라운드 패드와 상기 그라운드 패드에 연결되는 다수의 그라운드 라인과, 내부 회로에 입력 신호를 공급하는 다수의 신호 패드 및 상기 신호 패드와 내부회로 사이에 연결된 다수의 신호라인 형성하는 고주파 집적 회로 장치의 제조 방법에 있어서, 상기 신호 라인간의 커플링을 방지하기 위하여 각각의 신호 라인 주위를 쉴딩하며 그 일측이 상기 그라운드 패드에 접속되는 가이드 라인을 형성하되, 상기 다수의 신호 라인들 사이에 더미 패턴을 형성하지 않고 상기 가이드 라인이 더미 패턴 역할을 하도록 하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a high-frequency integrated circuit device including a plurality of ground pads for supplying a ground voltage to an internal circuit of a semiconductor substrate, a plurality of ground lines connected to the ground pads, A method of manufacturing a high-frequency integrated circuit device for forming a plurality of signal pads for supplying input signals to a circuit and a plurality of signal lines connected between the signal pads and internal circuits, the method comprising the steps of: And forming a guideline for shielding the periphery of the line and connecting one side thereof to the ground pad without forming a dummy pattern between the plurality of signal lines so that the guiding line serves as a dummy pattern.

상기 본 발명의 고주파 집적 회로 장치의 제조 방법에서는 반도체 기판에 P+ 확산 영역을 더 형성하고, 상기 가이드 라인은 그 일측이 콘택을 통해 상기 P+ 확산 영역에 접속되도록 형성할 수 있으며, 상기 반도체 기판에 N+ 확산 영역을 더 형성하고 상기 신호 라인은 그 일측이 콘택을 통해 상기 N+ 확산 영역에 접속되도록 형성할 수 있다. In the method for fabricating a high-frequency integrated circuit device according to the present invention, a P + diffusion region may be further formed in a semiconductor substrate, and the one of the guide lines may be connected to the P + diffusion region through a contact, to form the N + diffusion region and further the signal line may be formed so that one side is connected to the N + diffusion region through a contact.

이와 같이 본 발명에서는, 신호 라인의 주변을 그라운드에 연결되는 가이드 라인으로 감싸도록 하여 인접하는 신호 라인 사이에서의 기생 캐패시턴스 증가를 방지할 수 있는바, 커플링 노이즈에 신호 지연이나 신호 간섭 및 신호누설을 방지함으로써 신뢰성을 향상시킬 수 있는 것이다.As described above, according to the present invention, since the periphery of the signal line is surrounded by the guide line connected to the ground, it is possible to prevent an increase in parasitic capacitance between adjacent signal lines. As a result, The reliability can be improved.

본 발명은 첨부된 도면을 참조하여 후술하는 바람직한 실시예를 통하여 더욱 명백해질 것이다. BRIEF DESCRIPTION OF THE DRAWINGS The present invention will become more apparent from the following description of preferred embodiments with reference to the accompanying drawings.

이하에서는 본 발명의 실시예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하도록 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, the thickness and the size of each layer in the drawings may be exaggerated for convenience and clarity of explanation. Wherein like reference numerals refer to like elements throughout.

도 3은 본 발명의 일실시예에 따른 고주파 집적 회로 장치의 레이아웃 구조 를 보이는 평면도이고, 도 4는 도 3의 B-B'선 단면도이다.FIG. 3 is a plan view showing a layout structure of a high-frequency integrated circuit device according to an embodiment of the present invention, and FIG. 4 is a sectional view taken along line B-B 'of FIG.

도면을 참조하면, 본 발명의 일실시예에 따른 고주파 집적 회로 장치는 내부회로에 그라운드전압을 공급하도록 실리콘 기판(30) 상에 형성되는 다수의 그라운드 패드(39)와 상기 그라운드 패드(39)에 연결되는 다수의 그라운드 라인(40)에 내부 회로에 입력 신호를 공급하도록 상기 실리콘 기판(30)에 형성되는 다수의 신호 패드(38)와 상기 신호 패드(38)와 내부회로 사이에 연결된 다수의 신호 라인(36) 및 상기 신호 라인(36)간의 커플링을 방지하기 위하여 각각의 신호 라인(36) 주위를 쉴딩하며 상기 그라운드 패드(39)에 접속되는 가이드 라인(37)을 포함하여 구성되며, 상기 각각의 신호 라인(36)의 주변에는 소자 전체 밀도(Density)를 균일하게 하여 패턴 정밀도를 향상시키기 위한 더미 패턴(41)들이 삽입되어 있다. Referring to the drawings, a high-frequency integrated circuit device according to an embodiment of the present invention includes a plurality of ground pads 39 formed on a silicon substrate 30 to supply a ground voltage to an internal circuit, A plurality of signal pads 38 formed on the silicon substrate 30 to supply an input signal to an internal circuit to a plurality of ground lines 40 connected to the plurality of signal lines 38 and a plurality of signals And a guide line (37) shielding around each signal line (36) and connected to the ground pad (39) to prevent coupling between the line (36) and the signal line (36) Dummy patterns 41 are inserted around the respective signal lines 36 to uniform the overall density of the devices and improve the pattern accuracy.

단면 구조를 상세하게 살펴보면, 실리콘 기판(30) 내에 N+ 확산 영역(31) 및 P+ 확산 영역(32)이 형성되어 있으며, 상기 실리콘 기판(30) 상에는 층간 절연막(33)이 형성되어 있다. An N + diffusion region 31 and a P + diffusion region 32 are formed in the silicon substrate 30 and an interlayer insulation film 33 is formed on the silicon substrate 30. The N +

이때, 상기 P+ 확산 영역(32)은 상기 N+ 확산 영역(31)의 주위를 감싸도록 형성한다. At this time, the P + diffusion region 32 is formed so as to surround the N + diffusion region 31.

상기 층간 절연막(33)에는 상기 층간 절연막(33)을 관통하여 상기 N+ 확산 영역(31) 상부에 접속되는 제 1 콘택(34)과, 상기 층간 절연막(33)을 관통하여 상기 P+ 확산 영역(32)에 접속되는 제 2 콘택(35)이 형성되어 있다. The interlayer insulating film 33 is bored through the interlayer insulation film 33, the N + diffusion region 31, the passing through the first contact 34 and the interlayer insulating film 33 is connected to the upper P + diffusion region A second contact 35 connected to the second contact 32 is formed.

그리고, 상기 층간 절연막(33)의 상부에는 상기 제 1 콘택(34)에 그 일측이 접속되는 다수의 신호 라인(36)이 소정 간격을 두고 이격 배치되며 그 타측이 상기 신호 패드(38)에 연결된다. A plurality of signal lines 36 to which one side of the first contact 34 is connected are spaced apart from each other by a predetermined distance and the other side of the signal line 36 is connected to the signal pad 38 do.

또한, 상기 층간 절연막(33) 상의 상기 신호 라인(36)의 주변에는 상기 신호 라인(36)을 쉴딩하며 상기 그라운드 패드에 연결되는 가이드 라인(37)이 형성되어 있다. A guide line 37 that shields the signal line 36 and is connected to the ground pad is formed around the signal line 36 on the interlayer insulating film 33.

상기 가이드 라인(37)은 상기 각각의 신호 라인(36) 주위를 감싸 각각의 신호 라인(36)간에 커플링 노이즈를 감소시키기 위한 것으로, 그 일측이 상기 실리콘 기판(30)에 형성된 P+ 확산 영역(32)에 접속될 수 있다. The guide line 37 is for reducing coupling noise between the respective signal lines 36 by surrounding the respective signal lines 36. One side of the guide lines 37 is connected to the P + (Not shown).

한편, 상기 각 신호 라인(36) 주변에는 패턴 밀도(Density)를 균일하게 하기 위한 더미 패턴(41)이 삽입되어 있다. On the other hand, a dummy pattern 41 for uniformizing the pattern density is inserted in the periphery of each signal line 36.

이와 같이 본 발명의 실시예에 따라 신호 라인(36) 주위를 그라운드에 연결되는 가이드 라인(37)으로 쉴딩함에 따라 인접하는 신호 라인(36) 사이의 기생 캐패시턴스 증가를 방지할 수 있게 되는바, 신호 라인간의 커플링 노이즈에 의한 신호 지연이나 신호 간섭 현상을 방지할 수 있게 되는 것이다. As described above, according to the embodiment of the present invention, the parasitic capacitance between adjacent signal lines 36 can be prevented by shielding the periphery of the signal line 36 with the guide line 37 connected to the ground, It is possible to prevent signal delay or signal interference due to coupling noise between lines.

상술한 본 발명의 일실시예에 따른 고주파 집적 회로 장치의 제조 방법을 도 1 및 도 2를 참조하여 설명하면, 우선 실리콘 기판(30)에 소정의 패터닝 공정을 통해 실리콘 기판(30)의 일부만을 노출시킨 후 이온 주입을 실시하는 사진/이온 주입을 실시하여 N+확산 영역(31)과 P+ 확산 영역(32)을 각각 형성한다. 1 and 2, a method of manufacturing a high-frequency integrated circuit device according to an embodiment of the present invention will be described. First, only a part of the silicon substrate 30 is patterned by a predetermined patterning process on the silicon substrate 30 After exposure, photo / ion implantation is performed to perform ion implantation to form N + diffusion region 31 and P + diffusion region 32, respectively.

그런 다음, 상기 N+ 확산 영역(31)과 P+ 확산 영역을 포함하는 실리콘 기판(30)에 도시되지는 않지만 내부 회로와 같은 소정의 하부 구조를 형성하고, 소정의 하부 구조가 형성된 실리콘 기판(30)에 층간 절연막(33)을 증착한다. Then, a predetermined lower structure such as an internal circuit (not shown) is formed on the silicon substrate 30 including the N + diffusion region 31 and the P + diffusion region, and a silicon substrate 30 The interlayer insulating film 33 is deposited.

이어서, 상기 층간 절연막(33)의 관통하여 상기 N+ 확산 영역(31)과 P+ 확산 영역(32)의 상부를 각각 노출시키는 콘택홀(미도시함)을 형성한 후 콘택홀(미도시함)을 금속 물질을 매립하여 제 1 콘택(34) 및 제 2 콘택(35)을 형성한다. A contact hole (not shown) is formed to penetrate through the interlayer insulating film 33 and expose the N + diffusion region 31 and the P + diffusion region 32, respectively. Then, a contact hole (not shown) A first contact 34 and a second contact 35 are formed.

그런 다음, 상기 층간 절연막(33) 상에 금속층을 증착한 후 패터닝 공정을 진행하여 상기 제 1 콘택(34)에 그 일측이 연결되는 신호 라인(36) 및 상기 제 2 콘택(35)에 그 일측이 연결되며 상기 신호 라인(36)을 쉴딩하는 가이드 라인(37)을 형성한다. Then, a metal layer is deposited on the interlayer insulating film 33, and then a patterning process is performed to form a signal line 36 to which one side is connected to the first contact 34 and a signal line 36 to which the one side And a guide line 37 for shielding the signal line 36 is formed.

이에 따라, 상기 신호 라인(36)은 제 1 콘택(34)을 통해 상기 실리콘 기판(30) 내의 N+ 확산 영역(31)에 접속되고, 상기 가이드 라인(37)은 상기 제 2 콘택(35)을 통해 상기 실리콘 기판(30) 내의 P+ 확산 영역(32)에 접속된다. The signal line 36 is connected to the N + diffusion region 31 in the silicon substrate 30 through the first contact 34 and the guide line 37 is connected to the second contact 35, via is connected to the P + diffusion region 32 in the silicon substrate 30.

이때, 상기 신호 라인(36) 및 가이드 라인(37) 패터닝 시 오토 제너레이션(Auto Generation)하면, 신호 라인 패터닝 시 밀도(Density) 차에 의해 패터닝 불균일이 발생하는 것을 방지하도록 더미 패턴(41)을 삽입하게 된다. At this time, when the signal line 36 and the guide line 37 are patterned, the dummy pattern 41 is inserted to prevent patterning nonuniformity due to the difference in density at the time of signal line patterning .

그런데, 이와 같은 종래 기술에 따른 고주파 집적 회로 장치 오토 제너레이션(Auto Generation)시 밀도(Density) 차에 의해 패터닝 불균일을 방지하기 위하여 삽입되는 더미 패턴(41)이 신호 라인과의 사이에서 캐패시턴스로 작용하여 커플링을 증가시켜 이웃하는 신호 라인 사이에 신호간섭(Cross talk) 및 신호누설(Leakage)을 유발하는 원인이 될 수 있다.However, in order to prevent patterning nonuniformity due to the difference in density at the time of auto generation in the high frequency integrated circuit device according to the related art, the dummy pattern 41 inserted into the signal line acts as a capacitance Coupling can be increased to cause signal cross talk and signal leakage between neighboring signal lines.

이에 더욱 바람직한 실시예를 도 5 및 도 6에 도시하였다.A more preferred embodiment is shown in Figs. 5 and 6. Fig.

도 5는 본 발명의 다른 실시예에 따른 고주파 집적 회로 장치의 레이아웃을 나타낸 평면도이고, 도 6은 도 5의 C-C'선 단면도이다. FIG. 5 is a plan view showing a layout of a high-frequency integrated circuit device according to another embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line C-C 'of FIG.

이와 같이 본 발명의 다른 실시예에 따른 고주파 집적 회로 장치는 내부회로에 그라운드전압을 공급하도록 실리콘 기판(30) 상에 형성되는 다수의 그라운드 패드(39)와 상기 그라운드 패드(39)에 연결되는 다수의 그라운드 라인(40)에 내부 회로에 입력 신호를 공급하도록 상기 실리콘 기판(30)에 형성되는 다수의 신호 패드(38)와 상기 신호 패드(38)와 내부회로 사이에 연결된 다수의 신호 라인(36) 및 상기 신호 라인(36)간의 커플링을 방지하기 위하여 각각의 신호 라인(36) 주위를 쉴딩하며 상기 그라운드 패드(39)에 접속되는 가이드 라인(37)을 포함하여 구성된다.As described above, the high-frequency integrated circuit device according to another embodiment of the present invention includes a plurality of ground pads 39 formed on the silicon substrate 30 to supply a ground voltage to an internal circuit, and a plurality of ground pads 39 connected to the ground pads 39 A plurality of signal pads 38 formed on the silicon substrate 30 to supply an input signal to an internal circuit in the ground line 40 of the semiconductor device 30 and a plurality of signal lines 36 And a guide line 37 shielding around each signal line 36 and connected to the ground pad 39 to prevent coupling between the signal line 36 and the signal line 36.

즉, 본 발명의 일실시예에서는 더미패턴(Dummy Pattern) 오토 제너레이션(Auto Generation)시에 신호 라인의 주변에 더미 패턴을 삽입하였으나, 본 발명의 다른 실시예에서는 도 5 및 도 6에 도시된 바와 같이 더미 패턴을 삽입하지 않고, 가이드 라인(37)이 신호 라인을 감싸도록 형성하여 가이드 라인(37)에 의해 신호 라인(36) 주변의 밀도(Density)가 개선되도록 함으로써 패턴 불균일이나 임플란트 불균일 현상을 방지하였다.That is, in the embodiment of the present invention, the dummy pattern is inserted in the periphery of the signal line at the time of the dummy pattern autogeneration. However, in another embodiment of the present invention, as shown in FIGS. 5 and 6 The guide line 37 is formed so as to surround the signal line without inserting the dummy pattern and the density around the signal line 36 is improved by the guide line 37 so that the pattern unevenness or the unevenness of the implant Respectively.

본 발명의 다른 실시예에 따른 단면 구조는 더미 패턴을 제외한 부분은 상기 본 발명의 일실시예와 동일하므로 그에 대한 구체적인 설명은 생략하도록 한다. The cross-sectional structure according to another embodiment of the present invention is the same as that of the embodiment of the present invention except for the dummy pattern, and a detailed description thereof will be omitted.

도 7은 도 1의 테스트 패턴(a)과 도 3의 테스트 패턴(b) 및 도 5의 테스트 패턴(c) 각각에 대한 커플링 특성 결과 그래프도로, Agilent 8510C를 이용하여 측정한 결과이다. 7 shows the results of measurement using Agilent 8510C as a coupling characteristic result graph for the test pattern (a) of FIG. 1, the test pattern (b) of FIG. 3 and the test pattern (c) of FIG.

여기서, 각 테스트 패턴은 0.25㎛ 표준 CMOS 공정으로 제작하였고, 도 1 및 도 3의 테스트 패턴에서 더미 패턴은 단일 폴리와 5 메탈을 적층한 것으로, 폴리와 각 메탈 사이에는 절연막이 개재되어 있으며, 신호 라인이나 더미 패턴의 최상위 메탈은 1.5㎛ 두께로 형성하였다. Here, each test pattern was fabricated by a 0.25 占 퐉 standard CMOS process. In the test pattern of FIGS. 1 and 3, the dummy pattern was formed by laminating a single poly and a 5 metal. An insulating film was interposed between the poly and each metal, The uppermost metal of the line or dummy pattern was formed to a thickness of 1.5 탆.

그 결과, 도 7에 도시된 바와 같이 종래의 테스트 패턴(a)에 비하여 그라운드에 연결된 가이드 라인으로 신호 라인의 주변을 감싸도록 형성된 본 발명의 일실시예에 따른 테스트 패턴이 15㎓ 이상에서 약 10dB 정도 커플링 효과가 감소하였다. As a result, as shown in FIG. 7, the test pattern according to an embodiment of the present invention, which is formed so as to surround the signal line with the guide line connected to the ground compared to the conventional test pattern (a) Degree coupling effect.

그리고, 신호 라인 주변을 그라운드에 연결된 가이드 라인으로 감싸도록 형성한 본 발명의 다른 실시예에 따른 테스트 패턴(c)이 종래의 테스트 패턴(a)과 본 발명의 일시예에 따른 테스트 패턴(b)에 비하여 5㎓ 이상에서 25dB 이상 더 낮은 커플링 효과를 나타냈다.The test pattern c according to another embodiment of the present invention, which is formed so as to surround the periphery of the signal line with the guideline connected to the ground, is formed by the conventional test pattern a and the test pattern b according to the instant embodiment of the present invention, The coupling effect was more than 25dB lower than 5GHz.

따라서, 신호 라인의 주변에 가이드 라인을 형성하여 커플링 특성을 개선할 수 있으며, 더미 패턴을 삽입하지 않음으로써 더욱 개선된 커플링 특성을 얻을 수 있는 것을 알 수 있다. Accordingly, the coupling characteristic can be improved by forming a guide line around the signal line, and it is understood that further improved coupling characteristics can be obtained by not inserting the dummy pattern.

상술한 바와 같이 본 발명의 고주파 집적 회로 장치 및 그 제조 방법에 따르면, 신호 라인의 주위에서 신호 라인을 감싸며 그라운드에 연결되는 가이드 라인을 배치하여, 신호 라인과 절연막 사이의 기생 캐패시턴스 증가에 따른 신호 라인간 커플링 노이즈를 감소시킴으로써, 신호지연(RC-delay)이나 서로 인접하는 금속 배선간 신호간섭(Crosstalk) 및 신호누설(Leakage) 를 방지하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다. As described above, according to the high-frequency integrated circuit device and the method for fabricating the same of the present invention, a guide line surrounding the signal line and connected to the ground is disposed, so that a signal due to an increase in parasitic capacitance between the signal line and the insulating film By reducing the human coupling noise, there is an advantage that the reliability of the device can be improved by preventing signal delay (RC-delay), signal interference between adjacent metal wires and signal leakage.

또한, 본 발명은 고주파 집적 회로의 오토 제너레이션(Auto Generation)시에 더미 패턴을 삽입하지 않고, 신호 라인 즉, 금속 배선 주변에 가이드 라인을 배치하여 금속 배선과 주변 영역과의 밀도 차를 방지하여 패터닝 정밀도 및 임플란트 균일화를 이룰 수 있는 이점이 있다. In addition, the present invention can prevent the density difference between the metal line and the peripheral area by arranging the guide line around the signal line, that is, the metal line, without inserting the dummy pattern at the time of the auto generation of the high-frequency integrated circuit, There is an advantage that precision and implant uniformity can be achieved.

본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양하고 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석되어져야 한다.Although the present invention has been described with reference to the preferred embodiments thereof with reference to the accompanying drawings, it will be apparent to those skilled in the art that many other obvious modifications can be made therein without departing from the scope of the invention. Accordingly, the scope of the present invention should be construed as being limited by the scope of the following claims.

Claims (7)

내부회로에 그라운드 전압을 공급하도록 실리콘 기판(30) 상에 형성되는 다수의 그라운드 패드(39)와,A plurality of ground pads 39 formed on the silicon substrate 30 to supply a ground voltage to the internal circuit, 상기 그라운드 패드(39)에 연결되는 다수의 그라운드 라인(40)과,A plurality of ground lines 40 connected to the ground pad 39, 내부 회로에 입력 신호를 공급하도록 실리콘 기판(30) 상에 형성되는 다수의 신호 패드(38)와,A plurality of signal pads 38 formed on the silicon substrate 30 to supply input signals to internal circuits, 상기 신호 패드(38)와 내부회로 사이에 연결된 다수의 신호 라인(36)과,A plurality of signal lines 36 connected between the signal pad 38 and the internal circuitry, 상기 다수의 신호 라인(36)들 사이에 단차 개선을 위해 설계되는 더미 패턴(41)을 포함하는 고주파 집적 회로 장치에 있어서,A high frequency integrated circuit device comprising a dummy pattern (41) designed to improve a level difference between a plurality of signal lines (36) 상기 신호 라인(36)간의 커플링 및 신호누설을 방지하기 위하여 각각의 신호 라인(36) 주위를 쉴딩하며 상기 그라운드 패드(39)에 접속되는 가이드 라인(37)을 더 포함하되, Further comprising a guide line (37) shielded around each signal line (36) and connected to the ground pad (39) to prevent coupling and signal leakage between the signal lines (36) 상기 다수의 신호 라인(36)들 사이의 더미 패턴 없이 상기 가이드 라인(37)이 더미 패턴 역할을 하도록 함을 특징으로 하는 고주파 집적 회로 장치. Wherein the guide line (37) serves as a dummy pattern without a dummy pattern between the plurality of signal lines (36). 제 1항에 있어서,The method according to claim 1, 상기 실리콘 기판(30)에는 P+ 확산 영역(32)이 더 형성되며,A P + diffusion region 32 is further formed in the silicon substrate 30, 상기 가이드 라인(37)은 그 일측이 제 2 콘택(35)을 통해 상기 P+ 확산 영역 (32)과 접속됨을 특징으로 하는 고주파 집적 회로 장치. Wherein one side of the guide line (37) is connected to the P + diffusion region (32) through a second contact (35). 제 2항에 있어서,3. The method of claim 2, 상기 실리콘 기판(30)에는 N+ 확산 영역(31)이 더 형성되며,An N + diffusion region 31 is further formed in the silicon substrate 30, 상기 신호 라인(36)은 그 일측이 제 1 콘택(33)을 통해 상기 N+ 확산 영역(31)과 접속됨을 특징으로 하는 고주파 집적 회로 장치. Wherein one side of the signal line (36) is connected to the N + diffusion region (31) through a first contact (33). 제 3항에 있어서,The method of claim 3, 상기 P+ 확산 영역(32)은 상기 N+ 확산 영역(31) 주위를 감싸도록 형성됨을 특징으로 하는 고주파 집적 회로 장지. And the P + diffusion region (32) is formed to surround the N + diffusion region (31). 반도체 기판 내부회로에 그라운드 전압을 공급하도록 하는 다수의 그라운드 패드와 상기 그라운드 패드에 연결되는 다수의 그라운드 라인과, 내부 회로에 입력 신호를 공급하는 다수의 신호 패드 및 상기 신호 패드와 내부회로 사이에 연결된 다수의 신호라인 및 상기 다수의 신호 라인 사이의 단차 개선을 위하여 설계되는 더미 패턴을 포함하는 고주파 집적 회로 장치의 제조 방법에 있어서,A plurality of ground pads connected to the ground pads for supplying a ground voltage to an internal circuit of the semiconductor substrate; a plurality of signal pads for supplying input signals to internal circuits; and a plurality of signal pads connected between the signal pads and the internal circuits A method of manufacturing a high-frequency integrated circuit device including a plurality of signal lines and a dummy pattern designed to improve a step between the plurality of signal lines, 상기 신호 라인간의 커플링을 방지하기 위하여 각각의 신호 라인 주위를 쉴딩하며 그 일측이 상기 그라운드 패드에 접속되는 가이드 라인을 형성하되,Shielding around each signal line so as to prevent coupling between the signal lines and forming a guide line having one side connected to the ground pad, 상기 다수의 신호 라인들 사이에 더미 패턴을 형성하지 않고 상기 가이드 라인이 더미 패턴 역할을 하도록 하는 것을 특징으로 하는 고주파 집적 회로 장치 제조 방법. Wherein the guide line serves as a dummy pattern without forming a dummy pattern between the plurality of signal lines. 제 5항에 있어서,6. The method of claim 5, 상기 반도체 기판에 P+ 확산 영역을 더 형성하고,A P + diffusion region is further formed in the semiconductor substrate, 상기 가이드 라인은 그 일측이 콘택을 통해 상기 P+ 확산 영역에 접속되도록 형성하는 것을 특징으로 하는 고주파 집적 회로 장치의 제조 방법. Wherein the guide line is formed so that one side thereof is connected to the P + diffusion region through a contact. 제 6항에 있어서,The method according to claim 6, 상기 반도체 기판에 N+ 확산 영역을 더 형성하고,An N + diffusion region is further formed in the semiconductor substrate, 상기 신호 라인은 그 일측이 콘택을 통해 상기 N+ 확산 영역에 접속되도록 형성하는 것을 특징으로 하는 고주파 집적 회로 장치의 제조 방법. And the signal line is formed so that one side thereof is connected to the N + diffusion region through a contact.
KR1020060015317A 2006-02-16 2006-02-16 High frequency integrated circuit device and manufacturing method thereof KR100764930B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060015317A KR100764930B1 (en) 2006-02-16 2006-02-16 High frequency integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015317A KR100764930B1 (en) 2006-02-16 2006-02-16 High frequency integrated circuit device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070082445A KR20070082445A (en) 2007-08-21
KR100764930B1 true KR100764930B1 (en) 2007-10-09

Family

ID=38612133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015317A KR100764930B1 (en) 2006-02-16 2006-02-16 High frequency integrated circuit device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100764930B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120508B1 (en) * 2007-08-22 2012-02-29 (주) 와이팜 A layout structure for reducing an interference phenomenon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547943A (en) * 1991-08-19 1993-02-26 Seiko Epson Corp Semiconductor integrated device
KR19980014335A (en) * 1996-08-09 1998-05-25 윤덕용 Ultra-high frequency device using oxide porous silicon substrate
KR19990073868A (en) * 1998-03-04 1999-10-05 윤종용 Semiconductor device and manufacturing method thereof
JP2003087044A (en) 2001-09-12 2003-03-20 Mitsubishi Materials Corp Antenna for rfid and rfid system having the antenna
KR20040087325A (en) * 2002-02-28 2004-10-13 모토로라 인코포레이티드 High frequency semiconductor device and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547943A (en) * 1991-08-19 1993-02-26 Seiko Epson Corp Semiconductor integrated device
KR19980014335A (en) * 1996-08-09 1998-05-25 윤덕용 Ultra-high frequency device using oxide porous silicon substrate
KR19990073868A (en) * 1998-03-04 1999-10-05 윤종용 Semiconductor device and manufacturing method thereof
JP2003087044A (en) 2001-09-12 2003-03-20 Mitsubishi Materials Corp Antenna for rfid and rfid system having the antenna
KR20040087325A (en) * 2002-02-28 2004-10-13 모토로라 인코포레이티드 High frequency semiconductor device and method of manufacture

Also Published As

Publication number Publication date
KR20070082445A (en) 2007-08-21

Similar Documents

Publication Publication Date Title
JP4141881B2 (en) Integrated circuit
US6387720B1 (en) Waveguide structures integrated with standard CMOS circuitry and methods for making the same
US7557427B2 (en) Semiconductor device
TWI396255B (en) Seal ring structure for integrated circuits
US7728418B2 (en) Semiconductor device and manufacturing method thereof
JPWO2011086612A1 (en) Semiconductor device
JP2007537604A (en) Semiconductor integrated circuit including metal mesh structure
US20050189602A1 (en) Semiconductor device
JP2012009481A (en) Semiconductor device and method of manufacturing the same
US8710616B2 (en) Die seal ring
KR100764930B1 (en) High frequency integrated circuit device and manufacturing method thereof
KR100366905B1 (en) Semiconductor integrated circuit having thereon on-chip capacitors
JPH03173433A (en) Semiconductor integrated circuit device
KR100285002B1 (en) Semiconductor device and manufacturing method thereof
JP4973654B2 (en) Semiconductor device
CN101093831A (en) Radio frequency metal-oxide semiconductor device, and manufacturing method
JPH03224261A (en) Semiconductor integrated circuit device
JP2004507113A (en) Semiconductor device and method of manufacturing the same
JP4919475B2 (en) Manufacturing method of semiconductor integrated circuit
KR100632464B1 (en) Integrated circuit including passive device shield structure and method of manufacturing the same
KR100691131B1 (en) Semiconductor device and manufacturing method thereof
KR19990073868A (en) Semiconductor device and manufacturing method thereof
KR101607259B1 (en) Passive device and manufacturing method thereof
KR20090067707A (en) Semiconductor device
KR100391081B1 (en) Method for forming field oxide layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee