KR100762775B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100762775B1
KR100762775B1 KR1020060034143A KR20060034143A KR100762775B1 KR 100762775 B1 KR100762775 B1 KR 100762775B1 KR 1020060034143 A KR1020060034143 A KR 1020060034143A KR 20060034143 A KR20060034143 A KR 20060034143A KR 100762775 B1 KR100762775 B1 KR 100762775B1
Authority
KR
South Korea
Prior art keywords
electrodes
scan
sustain
electrode
panel
Prior art date
Application number
KR1020060034143A
Other languages
Korean (ko)
Inventor
양종문
최경우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060034143A priority Critical patent/KR100762775B1/en
Application granted granted Critical
Publication of KR100762775B1 publication Critical patent/KR100762775B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

A plasma display panel is provided to suppress erroneous discharge and to improve picture quality by improving an arrangement structure of scan electrodes and an arrangement structure of sustain electrodes. A panel includes a plurality of scan electrodes(Y1-Ym+1) and a plurality of sustain electrodes(Z1-Zm+1) which are formed on an upper substrate. The panel includes a plurality of address electrodes(X1a-Xma,X1b-Xmb) which are formed across the scan electrodes and the sustain electrodes on a lower substrate facing the upper substrate. The panel includes an upper region and a lower region. Each of upper and lower regions includes two or more divided regions. At least, one of the address electrodes is separated between the upper and lower regions. Two opposing electrodes positioned between the upper and lower regions are the sustain electrodes.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1 은 일반적인 싱글 스캔방식에서의 전극 배치도, 1 is a layout diagram of electrodes in a typical single scan method;

도 2 는 일반적인 듀얼 스캔방식에서의 전극 배치도, 2 is a layout view of electrodes in a general dual scan method;

도 3 은 본 발명에 따른 방전셀 전극 구조의 제 1 실시예도,3 is a first embodiment of a discharge cell electrode structure according to the present invention;

도 4 는 본 발명에 따른 방전셀 전극 구조의 제 2 실시예도이다.Figure 4 is a second embodiment of the discharge cell electrode structure according to the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

G1 : 패널 상부의 분할영역, 제 1 그룹G1: partition area at the top of the panel, first group

G2 : 패널 하부의 분할영역, 제 2 그룹G2: partition area under panel, second group

X: 어드레스 전극 X: address electrode

Y: 스캔 전극 Y: scan electrode

Z: 서스테인 전극Z: sustain electrode

본 발명은 플라즈마 디스플레이 패널에 관한 것으로써, 특히 듀얼스캔 방식에서 스캔이 종료되는 지점에서의 마주보는 두 전극이 서스테인 전극이 되도록 스캔/서스테인 전극이 배치되는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which scan / sustain electrodes are arranged such that two opposite electrodes at the point where the scan ends in the dual scan method are sustain electrodes.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공 자외선(VUV)이 형광체를 여기 시킴으로서 발생되는 적(R), 녹(G), 청(B)의 가시광을 이용하여 소정의 영상을 구현하는 디스플레이 장치이다.In general, a plasma display panel uses visible light of red (R), green (G), and blue (B) generated by vacuum ultraviolet rays (VUV) radiating from a plasma obtained through gas discharge to excite phosphors. The display device to implement a predetermined image.

상기 플라즈마 디스플레이 패널은 스캔전극 및 어드레스 전극 사이의 대향방전으로 방전셀이 선택되고, 상기 스캔전극 및 서스테인 전극 사이의 면방전으로 인해 화상이 구현된다.In the plasma display panel, a discharge cell is selected as an opposite discharge between the scan electrode and the address electrode, and an image is realized by the surface discharge between the scan electrode and the sustain electrode.

이러한 3전극 교류 면방전형 플라즈마 디스플레이 패널은 화상의 계조를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하며, 각 서브필드는 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간, 그리고 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어 구동된다. The three-electrode AC surface-discharge plasma display panel is driven by dividing one frame into several subfields having different number of emission times in order to realize gradation of an image, and each subfield selects a reset period and a discharge cell for uniformly generating discharge. The driving period is divided into an address period and a sustain period for implementing gradation according to the number of discharges.

이러한 플라즈마 디스플레이 패널의 구동방법은 상기 어드레스 기간동안의 스캔 방식에 따라 싱글스캔과 듀얼스캔 방식으로 구분할 수 있으며, 이를 각각 도 1 및 도 2를 참조하여 설명하기로 한다. The plasma display panel driving method may be classified into a single scan and a dual scan method according to the scan method during the address period, which will be described with reference to FIGS. 1 and 2, respectively.

먼저, 도 1을 참조하면, 어드레스 전극(X1~Xm)이 각각 하나의 라인으로 형성 되어, 도시되지 않은 가로방향의 복수의 스캔라인 중 첫 번째부터 마지막 번째까지 순차적으로 구동신호를 인가하여 어드레스 방전을 일으키는 것이 싱글스캔 방식이다. 이러한 싱글스캔 방식의 패널은 어드레스 기간이 길어 고속 구동이 어려우며, 어드레스 기간이 길어짐에 따라 서스테인 기간이 상대적으로 줄어들어 화상 표시 품질이 저하된다는 문제점이 있다. First, referring to FIG. 1, the address electrodes X1 to Xm are each formed as one line, and an address discharge is sequentially performed by applying driving signals sequentially from the first to the last of a plurality of scan lines in a horizontal direction (not shown). It is a single scan method. Such a single scan panel has a problem in that high-speed driving is difficult due to a long address period, and a sustain period is relatively reduced as the address period becomes longer, thereby degrading image display quality.

이러한 단점을 보완하기 위해 상기 어드레스 전극라인을 상/하로 분할하여 구동하는 듀얼스캔 방식이 제안된바, 이를 도 2를 참조하여 설명한다.In order to compensate for this disadvantage, a dual scan method for driving by dividing the address electrode line up and down has been proposed, which will be described with reference to FIG. 2.

이러한 듀얼스캔 방식은 어드레스 전극라인(X1~Xm)이 패널 상부영역 및 하부영역에서 분리되도록 2 그룹(G1,G2)으로 분할되고, 상기 어드레스 전극라인과 교차되도록 스캔전극(Y) 및 서스테인 전극(Z)라인이 형성되며, 상/하부 영역에서의 스캔전극으로 구동전압이 순차적으로 공급됨에 따라 어드레스 방전이 일어나므로 어드레스 기간이 1/2로 줄어 서스테인 기간을 상대적으로 길게 확보할 수 있게 된다.The dual scan method is divided into two groups G1 and G2 so that the address electrode lines X1 to Xm are separated from the upper region and the lower region of the panel, and the scan electrode Y and the sustain electrode are intersected with the address electrode lines. A line Z) is formed, and address discharge occurs as the driving voltage is sequentially supplied to the scan electrodes in the upper / lower region, so that the address period is reduced to 1/2 to ensure the sustain period is relatively long.

그러나, 이러한 듀얼스캔 방식에서는 화살표로 표시된 방향으로 스캔이 일어나므로 분할된 상/하부영역 사이의 영역인 패널의 중앙영역에서 스캔이 종료되며, 스캔이 종료되는 지점에는 제 m 번째 스캔 전극(Ym) 및 제 2m 번째 스캔 전극(Y2m)이 나란하게 배치된다. However, in this dual scan method, scanning occurs in the direction indicated by the arrow, so that scanning is terminated in the center area of the panel, which is the area between the divided upper and lower areas, and at the point where the scanning ends, the mth scan electrode Ym And the second m-th scan electrode Y 2 m are arranged side by side.

이때 이웃하는 상기 제 m 번째 스캔 전극(Ym)과 상기 제 2m 번째 스캔 전극(Y2m) 사이에서는 스캔 구동부에서의 공급하는 구동신호 전압차 및 구동신호 도달시간의 차이로 인해 크로스토크(crosstalk)가 발생되므로 원치않는 방전이 상기 Y 전극 사이에서 발생되어 화상 표시 품질을 저하시키는 원인이 되었다.In this case, crosstalk is performed between the neighboring mth scan electrode Ym and the second mth scan electrode Y 2m due to a difference between a driving signal voltage difference supplied from a scan driver and a driving signal arrival time. Is generated, an unwanted discharge is generated between the Y electrodes, causing a decrease in image display quality.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 듀얼스캔 방식에서 스캔이 종료되는 영역에서 마주보는 두 전극이 서스테인 전극이 되도록 전극을 배치함으로써 구동신호 차이로 인한 크로스토크를 방지하여 어드레스 기간동안 원치않는 오방전이 발생되지 않는 플라즈마 디스플레이 패널을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide crosstalk due to a difference in driving signals by arranging the electrodes such that two electrodes facing each other in the region where the scan ends are sustain electrodes. The present invention provides a plasma display panel which prevents unwanted false discharge during an address period.

상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은 제 1 방향으로 형성된 복수개의 스캔전극(Y) 및 서스테인 전극(Z)과, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되고, 적어도 2 이상의 분할 영역상에 복수개의 어드레스 전극(X)이 형성되고, 각 분할영역 사이에서 서로 대향되는 두 전극은 서스테인 전극(Z)인 것이 특징이다.The plasma display panel according to the present invention for solving the above problems is formed with a plurality of scan electrodes (Y) and sustain electrodes (Z) formed in a first direction, and in a second direction crossing the first direction, at least A plurality of address electrodes X are formed on two or more divided regions, and the two electrodes facing each other between the divided regions are sustain electrodes Z.

이때, 복수개의 분할영역은 각각 패널의 상부와 하부영역으로 구분되며, 상/하부 분할영역상의 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 Z/Y/Y/Z 순으로 형성되거나, 또는 상부 분할영역상의 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 Y/Z/Y/Z 순으로, 하부 분할영역상의 스캔전극(Y) 및 서스테인 전극(Z)은 Z/Y/Z/Y 순으로 형성된다.In this case, the plurality of divided regions are respectively divided into upper and lower regions of the panel, and the plurality of scan electrodes Y and the sustain electrodes Z on the upper / lower divided regions are formed in the order of Z / Y / Y / Z, Alternatively, the plurality of scan electrodes Y and the sustain electrodes Z on the upper partition are in the order of Y / Z / Y / Z, and the scan electrodes Y and the sustain electrodes Z on the lower partition are Z / Y / Z. It is formed in the order of / Y.

즉, 패널 상/하부로 구분된 2개의 분할영역상에서 어드레스 기간동안 각 분할영역상에 걸쳐진 복수개의 스캔 전극으로 외곽에서 패널 중심부를 향해 스캔펄스가 순차적으로 인가되며, 각 분할영역 사이에 마주보는 두 전극은 서스테인 전극(Z)이 되므로, 최종적인 스캔펄스가 스캔전극으로 인가된 이후, 각 분할영역 사이에서 오방전이 발생되지 않는다.That is, the scan pulse is sequentially applied from the outside toward the center of the panel by a plurality of scan electrodes spread over each partition area during an address period on two partition areas divided into upper and lower parts of the panel. Since the electrode becomes the sustain electrode Z, after the final scan pulse is applied to the scan electrode, no erroneous discharge occurs between the divided regions.

이때, 상/하부 분할영역상의 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 각각 외곽에서 패널 중심부를 향해 Z/Y/Y/Z 순으로 형성되거나, Z/Y/Z/Y 순으로 형성된다.In this case, the plurality of scan electrodes Y and the sustain electrodes Z on the upper and lower partitions may be formed in the order of Z / Y / Y / Z from the outside toward the center of the panel or in the order of Z / Y / Z / Y. Is formed.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 3 은 본 발명에 따른 방전셀 전극 구조의 제 1 실시예도이고, 도 4는 방전셀 전극 구조의 제 2 실시예도이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 3 is a first embodiment of a discharge cell electrode structure according to the present invention, Figure 4 is a second embodiment of the discharge cell electrode structure.

각 실시예도에서 하측은 전극 배열이 도시된 평면도이고, 상측은 스캔펄스 인가가 종료되는 지점에서 인접한 두 방전셀(C1,C2)의 단면도이다. In each embodiment, the lower side is a plan view showing an electrode array, and the upper side is a cross-sectional view of two adjacent discharge cells C1 and C2 at the point where the application of the scan pulse is finished.

먼저, 도 3 및 도 4를 참조하여 방전셀의 구조를 살펴보면 상부기판(21)은 하부기판(11)과 대향되고, 상부기판에는 복수개의 스캔전극(Y) 및 서스테인전극(Z)이 형성된다. 반면, 하부기판(11)에는 복수개의 어드레스 전극(X)이 상부기판의 전극들과 교차되도록 형성된다. First, referring to FIGS. 3 and 4, the structure of the discharge cell is illustrated in which the upper substrate 21 faces the lower substrate 11, and a plurality of scan electrodes Y and sustain electrodes Z are formed on the upper substrate. . On the other hand, the lower substrate 11 is formed so that a plurality of address electrodes X intersect with the electrodes of the upper substrate.

스캔전극(Y)과 서스테인 전극(Z)은 각각 투명전극(22) 및 투명전극의 선폭보다 작은 선폭을 가지는 금속 버스전극(23)으로 구성된다.The scan electrode Y and the sustain electrode Z are each composed of a transparent electrode 22 and a metal bus electrode 23 having a line width smaller than that of the transparent electrode.

투명전극(22)은 인듐틴옥사이드(Indium-Tin-Oxide:ITO)를 포함하여 구성되고, 금속 버스전극(23)은 크롬(Cr)등의 금속을 포함하여 구성되어, 저항이 높은 투명전극(22)에 의한 전압강하를 감소시키는 역할을 한다. The transparent electrode 22 is formed of indium tin oxide (Indium-Tin-Oxide: ITO), and the metal bus electrode 23 is formed of a metal such as chromium (Cr). It serves to reduce the voltage drop by 22).

또한, 상부기판(21)에는 상기 스캔전극(Y)과 서스테인 전극(Z)을 덮도록 상부 유전체층(24) 및 보호막(25)이 적층된다. 상부 유전체층(24)에는 플라즈마 방전시 발생된 벽전하가 축적되고, 보호막(25)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(24)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높인다.In addition, an upper dielectric layer 24 and a passivation layer 25 are stacked on the upper substrate 21 to cover the scan electrode Y and the sustain electrode Z. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 24, and the protective layer 25 prevents damage to the upper dielectric layer 24 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. .

그리고, 하부기판(11)에는 하부 유전체층(12)이 형성되고, 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지하는 격벽(13)이 형성되며, 하부 유전체층(12) 및 격벽(13)의 표면에는 형광체층(14)이 도포된다. 형광체층(14)에서는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선이 발생된다.In addition, a lower dielectric layer 12 is formed on the lower substrate 11, and barrier ribs 13 are formed to prevent ultraviolet rays and visible light generated by discharge from leaking into adjacent discharge cells. The lower dielectric layer 12 and the barrier ribs are formed. The phosphor layer 14 is applied to the surface of (13). The phosphor layer 14 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue.

이와 같이 구성되는 플라즈마 디스플레이 패널의 제 1 실시예에서는 도 3에 도시된 바와 같이 상기 스캔전극(Y) 및 서스테인 전극(Z)이 Z/Y/Y/Z 순으로 배열되며, 제 2 실시예에서는 도 4에 도시된 바와 같이 Z/Y/Z/Y 순으로 배열되는 것을 예시한다.In the first embodiment of the plasma display panel configured as described above, as illustrated in FIG. 3, the scan electrode Y and the sustain electrode Z are arranged in the order of Z / Y / Y / Z. As illustrated in FIG. 4, the array is arranged in Z / Y / Z / Y order.

그리고, 상기 복수개의 어드레스 전극(X1a~Xma, X1b~Xmb)은 패널의 상부영역에 속하는 제 1 그룹(G1)과, 패널의 하부영역에 속하는 제 2 그룹(G2)으로 분할된다. 각 그룹의 어드레스 전극은 가로방향의 스캔전극(Y) 및 서스테인 전극(Z)과 교 차되며, 제 1 그룹의 어드레스 전극(X1a~Xma)과 교차되는 스캔전극(Y1~Ym) 및 서스테인 전극(Z1~Zm)은 1부터 m번째까지의 전극이고, 제 2 그룹의 어드레스 전극(X1b~Xmb)과 교차되는 스캔전극(Ym+1~Y2m) 및 서스테인 전극(Zm+1~Z2m)은 m+1부터 2m까지의 전극이다.The plurality of address electrodes X1a to Xma and X1b to Xmb are divided into a first group G1 belonging to the upper region of the panel and a second group G2 belonging to the lower region of the panel. The address electrodes of each group are intersected with the scan electrodes Y and the sustain electrodes Z in the horizontal direction, and the scan electrodes Y1 to Ym and the sustain electrodes crossing the address electrodes X1a to Xma of the first group. Z1 to Zm are the first to mth electrodes, and the scan electrodes Ym + 1 to Y 2 m and the sustain electrodes Zm + 1 to Z 2 m that cross the second group of address electrodes X1b to Xmb. ) Is an electrode from m + 1 to 2m.

또한, 상기 복수개의 스캔전극(Y1~Y2m)은 도시되지 않은 스캔 구동부와 연결되고, 상기 스캔 구동부는 리셋기간동안 셋업 및 셋다운되는 리셋신호를 공급하고, 어드레스 기간동안 각 스캔전극(Y1~Y2m)으로 스캔펄스를 순차적으로 공급하며, 서스테인 기간동안 고전위/저전위가 반복되는 서스테인 펄스를 공급한다. Further, the plurality of scan electrodes Y1 to Y 2 m are connected to a scan driver not shown, the scan driver supplies a reset signal set up and set down during a reset period, and each scan electrode Y1 to Y 2 m) scan pulses are sequentially supplied, and sustain pulses with high and low potentials are repeated during the sustain period.

반면, 상기 복수개의 서스테인 전극(Z1~Z2m)은 도시되지 않은 서스테인 구동부와 연결되고, 상기 서스테인 구동부는 리셋기간, 어드레스 기간 그리고 서스테인 기간동안 연결된 복수개의 서스테인 전극(Z)에 공통적으로 신호를 인가한다. On the other hand, the plurality of sustain electrodes Z1 to Z 2 m are connected to a sustain driver (not shown), and the sustain driver is configured to commonly transmit signals to the plurality of sustain electrodes Z connected during the reset period, the address period, and the sustain period. Is authorized.

따라서, 듀얼스캔 방식에서 상기 스캔 구동부는 상기 어드레스 기간동안 도 3 및 도 4에 도시된 화살표 방향으로(즉, 외곽에서 패널 중심을 향한 방향으로) 스캔펄스를 인가하는바, 제 1 그룹(G1)에 속하는 Y1에 제일 먼저 스캔펄스를 인가하고 Y2,Y3....Ym 순서로 스캔펄스를 인가하며, 제 2 그룹(G2)에 속하는 Ym+1 에 먼저 스캔펄스를 인가하고, Ym+2,Ym+3....Y2m 순서로 스캔펄스를 인가한다. Accordingly, in the dual scan method, the scan driver applies the scan pulse in the direction of the arrow shown in FIGS. 3 and 4 (ie, in the direction from the outside toward the center of the panel) during the address period. Y1 is the first scan pulse to belong to, and Y2, Y3 .... applying a scan pulse to Ym in order, and applying a second scan pulse to the first group belonging to Ym +1 (G2), and Ym +2, Ym +3 .... Apply scan pulses in the order of Y 2 m.

또한, 상기 제 1 그룹에 속하는 어드레스 전극(X1a 내지 Xma)과 연결된 제 1 어드레스 구동부 및 상기 제 2 그룹에 속하는 어드레스 전극(X1b 내지 Xmb)과 연결 된 제 2 어드레스 구동부는 어드레스 기간동안 상기 스캔펄스와 동기되는 데이터 펄스를 인가한다.Also, a first address driver connected to the address electrodes X1a to Xma belonging to the first group and a second address driver connected to the address electrodes X1b to Xmb belonging to the second group may be connected to the scan pulse during an address period. Apply a synchronized data pulse.

이때, 스캔이 종료되는 영역(패널의 중앙)에서 제 1 그룹(G1) 및 제 2 그룹(G2)에서 서로 마주보는 전극은 도 3 및 도 4에 도시된 바와 같이 서스테인 전극(Zm, Z2m)이 되도록 복수개의 스캔 전극 및 서스테인 전극이 배치된다. In this case, the electrodes facing each other in the first group G1 and the second group G2 in the region where the scan is completed (center of the panel) are sustain electrodes Zm and Z 2 m as shown in FIGS. 3 and 4. A plurality of scan electrodes and a sustain electrode are arranged to be ().

따라서, 도 3에서와 같이 제 1 그룹(G1)의 최상위 영역에는 Z전극이 배치되고, 이어서 Y/Y/Z 순으로 배열됨에 따라 상기 제 1 그룹의 최하위 영역에는 Z전극이 배치된다. 또한 제 2 그룹(G2)의 최하위 영역에 Z 전극이 배치되고, 이어서 Y/Y/Z 순으로 배열됨에 따라 상기 제 2 그룹의 최상위 영역에는 Z전극이 배치된다. 즉, 상기 제 1 그룹 및 제 2 그룹 사이의 중앙영역을 중심으로 대향하는 전극은 서스테인 전극(Zm,Z2m)이다.Accordingly, as shown in FIG. 3, the Z electrode is disposed in the uppermost region of the first group G1, and then the Z electrode is disposed in the lowest region of the first group as the Y electrode is arranged in the order of Y / Y / Z. In addition, the Z electrode is disposed in the lowermost region of the second group G2, and then arranged in the order of Y / Y / Z, so that the Z electrode is disposed in the uppermost region of the second group. That is, the second electrode opposing the center of the central region between the first and second groups are sustain electrodes (Zm, Z 2, m).

마찬가지로 도 4에서와 같이 제 1 그룹(G1)의 최상위 영역에 Y전극이 배치되고, 이어서 Z/Y/Z순으로 배열됨에 따라 상기 제 1 그룹의 최하위 영역에는 Z전극이 배치된다. 또한, 제 2 그룹(G2)의 최하위 영역에 Y 전극이 배치되고, 상위로 갈수록 Z/Y/Z 순으로 배열됨에 따라 상기 제 2 그룹의 최상위 영역에는 Z전극이 배치된다. 즉, 상기 제 1 그룹 및 제 2 그룹 사이의 중앙영역을 중심으로 대향하는 전극은 서스테인 전극(Zm,Z2m)이다.Similarly, as shown in FIG. 4, the Y electrode is disposed in the uppermost region of the first group G1, and then the Z electrode is disposed in the lowest region of the first group as the Z electrodes are arranged in the order of Z / Y / Z. In addition, the Y electrode is disposed in the lowermost region of the second group G2, and the Z electrode is disposed in the uppermost region of the second group as the uppermost regions of the second group G2 are arranged in the order of Z / Y / Z. That is, the second electrode opposing the center of the central region between the first and second groups are sustain electrodes (Zm, Z 2, m).

이와 같이 각 그룹에서 스캔이 종료되는 지점에서의 전극이 서스테인 전극이 되도록 상판에 형성되는 복수의 전극들이 배치됨에 따라, 서스테인 구동부로부터 공통으로 연결된 복수의 서스테인 전극으로 동일한 신호가 동시에 인가되어 방전셀 간 크로스토크가 발생되지 않아 오방전의 위험을 감소시킬 수 있게 된다.In this way, as a plurality of electrodes formed on the upper plate are arranged so that the electrode at the end of scanning in each group becomes a sustain electrode, the same signal is simultaneously applied from the sustain driver to the plurality of sustain electrodes connected in common to discharge cells. No crosstalk occurs, reducing the risk of mis-discharge.

이상과 같이 본 발명에 의한 플라즈마 디스플레이 패널을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술사상이 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.As described above, the plasma display panel according to the present invention has been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed herein, and those skilled in the art within the scope of the technical idea of the present invention are protected. Application is possible.

상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 패널은 서스테인 전극에서 스캔이 종료되도록 스캔전극 및 서스테인 전극이 배열됨에 따라 상기 서스테인 전극에 공통으로 인가되는 신호에 의한 전압차가 발생되지 않아 오방전이 발생될 염려가 없고, 화상 품질이 향상된다는 효과가 있다.In the plasma display panel according to the present invention, the scan electrode and the sustain electrode are arranged such that the scan is terminated at the sustain electrode, so that a voltage difference due to a signal commonly applied to the sustain electrode is not generated. There is no effect, and the image quality is improved.

Claims (6)

상부기판에 형성된 복수개의 스캔전극(Y) 및 서스테인 전극(Z)과, A plurality of scan electrodes Y and sustain electrodes Z formed on the upper substrate; 상기 상부기판과 대향되어 패널을 이루는 하부기판상에 상기 스캔전극(Y) 및서스테인 전극(Z)과 교차되도록 형성된 복수의 어드레스 전극을 포함하고, A plurality of address electrodes formed on the lower substrate facing the upper substrate and intersecting the scan electrode Y and the sustain electrode Z; 상기 패널은 상하방향으로 적어도 2 이상의 영역으로 분할된 상부영역 및 하부영역을 포함하고, 상기 복수의 어드레스 전극 중 적어도 하나는 상기 상부영역 및 하부영역 사이에서 분리되며,The panel includes an upper region and a lower region divided into at least two regions in the vertical direction, and at least one of the plurality of address electrodes is separated between the upper region and the lower region, 상기 상부영역과 하부영역 사이를 두고 가장 가깝게 마주보는 두 전극은 서스테인 전극(Z)인 것을 특징으로 하는 플라즈마 디스플레이 패널. And the two electrodes most closely facing each other between the upper region and the lower region are sustain electrodes (Z). 청구항 1에서, In claim 1, 상기 상부영역 또는 하부영역상에 배치되는 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은, 각각 Z/Y/Y/Z 순으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a plurality of scan electrodes (Y) and sustain electrodes (Z) disposed on the upper region or the lower region, respectively, in the order Z / Y / Y / Z. 청구항 1에서, In claim 1, 상기 상부영역 상의 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 Y/Z/Y/Z 순으로 형성되고, The plurality of scan electrodes Y and the sustain electrodes Z on the upper region are formed in the order of Y / Z / Y / Z, 상기 하부영역 상의 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 Z/Y/Z/Y 순으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a plurality of scan electrodes (Y) and sustain electrodes (Z) on the lower region are formed in the order of Z / Y / Z / Y. 상부기판에 형성된 복수개의 스캔전극(Y) 및 서스테인 전극(Z)과, A plurality of scan electrodes Y and sustain electrodes Z formed on the upper substrate; 상기 상부기판과 대향되어 패널을 이루는 하부기판상에 상기 스캔전극(Y) 및서스테인 전극(Z)과 교차되도록 형성된 복수의 어드레스 전극을 포함하고, A plurality of address electrodes formed on the lower substrate facing the upper substrate and intersecting the scan electrode Y and the sustain electrode Z; 상기 복수의 어드레스 전극은 상부 및 하부로 구분되어 분할된 패널영역 상에 형성되고, The plurality of address electrodes are formed on a panel area divided into upper and lower parts, 어드레스 기간동안 각 분할된 패널영역 상에 형성된 복수의 스캔전극으로 외곽에서 패널 중심부를 향해 스캔펄스가 순차적으로 인가되며, 각 분할된 패널영역 사이에서 가장 가깝게 마주보는 두 전극은 서스테인 전극(Z)인 것을 특징으로 하는 플라즈마 디스플레이 패널. Scan pulses are sequentially applied from the outside toward the center of the panel with a plurality of scan electrodes formed on each of the divided panel regions during the address period, and the two electrodes closest to each other between the divided panel regions are the sustain electrodes Z. Plasma display panel, characterized in that. 청구항 4에서, In claim 4, 각 분할된 패널영역 상에 형성된 상기 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 외곽에서 패널 중심부를 향해 Z/Y/Y/Z 순으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a plurality of scan electrodes (Y) and sustain electrodes (Z) formed on each divided panel region in a Z / Y / Y / Z order from the outside toward the center of the panel. 청구항 4에서, In claim 4, 각 분할된 패널영역 상에 형성된 상기 복수개의 스캔전극(Y) 및 서스테인 전극(Z)은 외곽에서 패널 중심부를 향해 Z/Y/Z/Y 순으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a plurality of scan electrodes (Y) and sustain electrodes (Z) formed on each of the divided panel regions in a Z / Y / Z / Y order from the outside toward the center of the panel.
KR1020060034143A 2006-04-14 2006-04-14 Plasma display panel KR100762775B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034143A KR100762775B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034143A KR100762775B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100762775B1 true KR100762775B1 (en) 2007-10-02

Family

ID=39418921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034143A KR100762775B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100762775B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007113A (en) * 2002-07-16 2004-01-24 엘지전자 주식회사 Plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007113A (en) * 2002-07-16 2004-01-24 엘지전자 주식회사 Plasma display panel

Similar Documents

Publication Publication Date Title
US7227513B2 (en) Plasma display and driving method thereof
KR100389025B1 (en) Plasma Display Panel
KR100762775B1 (en) Plasma display panel
US7898178B2 (en) Plasma display device with auxiliary electrodes
KR20030027436A (en) Plasma display panel
US7499005B2 (en) Plasma display panel and driving method thereof
KR100715626B1 (en) Plasma display panel with elecrode arrangement for long-gap glow discharge and driving methods thereof
KR100626080B1 (en) Method of driving plasma display panel
KR100725568B1 (en) Method for driving plasma display panel and plasma display device
KR100392955B1 (en) Electrode Structure in Plasma Display Panel
KR20050102390A (en) Plasma display panel
JP2005056825A (en) Plasma display device and driving method of the same
KR100762248B1 (en) Plasma display panel
KR100817559B1 (en) Plasma Display Panel
KR100659094B1 (en) Plasma display panel
KR100625541B1 (en) Method and Device for Driving Plasma Display Panel
JP4228872B2 (en) Plasma display panel
KR20080004981A (en) Plasma display panel
KR100570695B1 (en) Plasma display panel
KR20100019756A (en) Plasma display panel
KR20100018190A (en) Plasma display panel
KR20080048751A (en) Plasma display apparatus
KR20030008436A (en) Plasma display panel
KR20020068548A (en) Plasma display panel
KR20050102389A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee