KR100570695B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100570695B1
KR100570695B1 KR1020040038245A KR20040038245A KR100570695B1 KR 100570695 B1 KR100570695 B1 KR 100570695B1 KR 1020040038245 A KR1020040038245 A KR 1020040038245A KR 20040038245 A KR20040038245 A KR 20040038245A KR 100570695 B1 KR100570695 B1 KR 100570695B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
substrate
electrodes
gap
Prior art date
Application number
KR1020040038245A
Other languages
Korean (ko)
Other versions
KR20050112825A (en
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038245A priority Critical patent/KR100570695B1/en
Publication of KR20050112825A publication Critical patent/KR20050112825A/en
Application granted granted Critical
Publication of KR100570695B1 publication Critical patent/KR100570695B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Abstract

본 발명의 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel.

본 발명에 따르면, 한 쌍의 방전유지전극들은 제1 기판에 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 한 쌍씩 대응되게 형성되는 버스전극과, 상기 버스전극으로부터 각 방전셀 내부에 각각 연장되어 한 쌍이 마주보도록 형성되는 돌출전극을 포함한다. 또한, 상기 한 쌍의 방전유지전극들은 서로 마주보는 돌출전극간에 서로 다른 크기를 갖는 제1 간격(G1)과 제2 간격(G2)이 형성되고, 상기 제1 간격(G1)보다 상기 제2 간격이 더 크게 형성된다. 여기서, 상기 제1 간력(G1)과 상기 제2 간격(G2)의 차이의 절반을 a라고 하고 할 때 2.8% ≤ a/G2 ≤ 16%의 관계를 갖도록 형성되며, 어드레스 기간에서 상기 주사 전극에 순차적으로 인가하는 스캔 로우 전압의 절대 값을 Vscanl 라고 할 때 0.0138㎛/V≤a/Vscanl≤0.173㎛/V 의 관계를 갖도록 형성되는 것이 바람직하다. According to the present invention, a pair of discharge sustaining electrodes extend along a direction crossing the address electrode on the first substrate and are formed to correspond to each of the discharge cells in pairs, and each of the discharge cells is formed inside each discharge cell from the bus electrodes. It extends and includes a protruding electrode formed to face the pair. In addition, the pair of discharge sustaining electrodes may have a first gap G1 and a second gap G2 having different sizes between the protruding electrodes facing each other, and the second gap than the first gap G1. This is formed larger. Here, when half of the difference between the first interval G1 and the second interval G2 is a, a relationship of 2.8% ≦ a / G2 ≦ 16% is formed, and the scan electrode is formed in the address period. When the absolute value of the scan low voltage applied sequentially is referred to as Vscanl, it is preferably formed to have a relationship of 0.0138 μm / V ≦ a / Vscanl ≦ 0.173 μm / V.

플라즈마, 방전유지전극, 방전갭, 방전전압, 스캔로우전압Plasma, discharge sustain electrode, discharge gap, discharge voltage, scan low voltage

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 종래의 일반적인 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다. 1 is a partially exploded perspective view of a conventional plasma display panel.

도 2는 종래의 돌출전극과 매트릭스형 격벽구조를 갖는 플라즈마 디스플레이 패널을 도시한 평면도이다. 2 is a plan view illustrating a plasma display panel having a conventional protruding electrode and a matrix-type partition wall structure.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다. 3 is a partially exploded perspective view illustrating a plasma display panel according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다. 4 is a partial plan view of a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.5 is a driving waveform diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 단위 방전셀을 확대하여 도시한 평면도이다. 6 is an enlarged plan view illustrating a unit discharge cell of a plasma display panel according to an exemplary embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널 관한 것으로서, 특히 양 기판 사이의 각 방전셀에 대응되도록 배치되어 표시방전을 일으키는 한 방전유지전극이 한 쪽 기판에 형성되는 전극구조를 갖는 면방전형 플라즈마 디스플레이 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a surface discharge plasma display panel having an electrode structure in which one discharge sustaining electrode is disposed on one substrate so as to correspond to each discharge cell between the two substrates to cause display discharge.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 'PDP'라 한다.)은 기체방전으로 생성된 자외선으로 형광체를 여기시켜 소정의 영상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP') is a display device that realizes a predetermined image by exciting phosphors by ultraviolet rays generated by gas discharge. It is attracting attention as a device.

도 1을 참조하면, 종래의 일반적인 PDP 구조는 배면기판(110) 상에 일방향(도면의 x축 방향)을 따라 어드레스전극(112)이 형성되고 이 어드레스전극(112)을 덮으면서 배면기판(110)의 전면에 유전층(113)이 형성된다. 이 유전층(113) 위로 각 어드레스전극(112) 사이에 배치되도록 스트라이프 패턴의 격벽(115)이 형성되며 각각의 격벽(115) 사이에 적(R), 녹(G), 청(B)색의 형광체층(117)이 형성된다.Referring to FIG. 1, in the conventional general PDP structure, an address electrode 112 is formed along one direction (the x-axis direction of the drawing) on the back substrate 110, and covers the address electrode 112 while covering the back substrate 110. The dielectric layer 113 is formed on the front surface. A stripe pattern partition wall 115 is formed on the dielectric layer 113 so as to be disposed between the address electrodes 112, and the red, green, and blue colors are formed between the partition walls 115. The phosphor layer 117 is formed.

그리고 배면기판(110)에 대향하는 전면기판(100)의 일면에는 어드레스전극(112)과 교차하는 방향(도면의 y축 방향)을 따라 한 쌍의 투명전극(102a, 103a)과 버스전극(102b, 103b)으로 구성되는 방전유지전극(102, 103)이 형성되고 이 방전유지전극을 덮으면서 전면기판(100) 전체에 유전층(106)과 MgO 보호막(108)이 형성된다.In addition, a pair of transparent electrodes 102a and 103a and a bus electrode 102b are disposed on one surface of the front substrate 100 opposite to the rear substrate 110 in a direction crossing the address electrode 112 (y-axis direction in the drawing). Discharge sustaining electrodes 102 and 103 formed of 103b are formed, and the dielectric layer 106 and the MgO passivation layer 108 are formed on the entire front substrate 100 while covering the discharge sustaining electrodes.

상기 배면기판(110) 상의 어드레스전극(112)과 전면기판(100) 상의 방전유지전극(102, 103)이 교차하는 지점이 방전셀을 구성하는 부분이 된다.The point where the address electrode 112 on the rear substrate 110 and the discharge sustaining electrodes 102 and 103 on the front substrate 100 cross each other constitutes a discharge cell.

어드레스전극(112)과 방전유지전극(102, 103) 사이에 어드레스전압(Va)을 인 가하여 어드레스 방전을 행하고 다시 한 쌍의 방전유지전극(102, 103) 사이에 유지전압(Vs)을 인가하여 유지 방전시킨다. 이 때 발생하는 진공 자외선이 해당 형광체를 여기시켜 투명한 전면기판(100)을 통하여 가시광을 방출하면서 PDP의 화면을 구현하게 된다. The address discharge is performed by applying the address voltage Va between the address electrode 112 and the discharge sustain electrodes 102 and 103, and the sustain voltage Vs is applied between the pair of discharge sustain electrodes 102 and 103 again. Sustain discharge. The vacuum ultraviolet rays generated at this time excite the phosphor to emit visible light through the transparent front substrate 100 to implement the screen of the PDP.

그러나 도 1에 도시된 바와 같은 형태의 방전유지전극(102, 103)과 스트라이프형의 격벽(115)을 갖는 PDP 구조에서는 격벽(115)을 사이에 두고 이웃하는 방전셀들 간에도 크로스토크(crosstalk)가 일어날 수 있으며, 또한 격벽(115)이 형성되는 방향을 따라 방전공간이 서로 연결되어 있기 때문에 이웃 방전셀들 간에 오방전이 일어날 가능성이 있다. 이를 방지하기 위하여 인접한 화소에 대응되는 방전유지전극(102, 103)간의 거리를 일정 수준 이상으로 확보해야 하는데, 이는 효율의 개선을 방해하게 된다.However, in the PDP structure having the discharge sustaining electrodes 102 and 103 and the stripe-shaped partition wall 115 of the type shown in FIG. 1, crosstalk is also performed between neighboring discharge cells with the partition wall 115 interposed therebetween. In addition, since the discharge spaces are connected to each other along the direction in which the partition wall 115 is formed, there is a possibility that erroneous discharge occurs between neighboring discharge cells. In order to prevent this, the distance between the discharge sustaining electrodes 102 and 103 corresponding to adjacent pixels must be secured to a predetermined level or more, which hinders the improvement of efficiency.

이러한 문제를 해결하기 위하여 도 2에 도시된 바와 같은 개선된 전극 및 격벽구조를 갖는 PDP가 제안되었다.In order to solve this problem, a PDP having an improved electrode and partition structure as shown in FIG. 2 has been proposed.

즉, 도 2에 나타낸 PDP 구조는 방전유지전극(123)을 구성하는 투명전극(123a)이 각 방전셀마다 한 쌍씩 서로 마주보도록 버스전극(123b)으로부터 돌출되는 형상으로 이루어지며, 인접 방전셀간의 크로스토크를 감소시키고 형광체 도포면적을 넓혀 발광효율을 더 높게 할 목적으로 서로 직교하는 세로격벽(125a)과 가로격벽(125b)으로 이루어지는 매트릭스(matrix)형의 격벽(125)구조를 갖는다. 이와 관련된 선행기술로 일본국 특개평10-149771호에 개시된 PDP가 있다.That is, the PDP structure shown in FIG. 2 has a shape in which the transparent electrodes 123a constituting the discharge sustaining electrode 123 protrude from the bus electrodes 123b so as to face each other for each discharge cell. It has a matrix-shaped partition wall 125 consisting of vertical partition walls 125a and horizontal partition walls 125b that are orthogonal to each other for the purpose of reducing crosstalk and increasing phosphor coating area. As a related art, there is a PDP disclosed in Japanese Patent Laid-Open No. 10-149771.

이와 같은 구조를 갖는 PDP에서도 실제 발광이 일어나는 유지 구간에서 플라 즈마 방전이 서로 마주보는 한 쌍의 방전유지전극(123) 사이공간으로부터 시작되어 방전셀의 외곽부를 향해 확산된 후 소멸하는 과정을 거친다. 따라서 방전셀을 구성하는 부재들의 형상 특성이 유지 방전에 큰 영향을 미치며, 특히 방전셀의 형상을 결정하는 격벽(125)과, 유지 방전을 일으키는 방전유지전극(123)의 형상이 유지 방전에 큰 영향을 미친다.Even in a PDP having such a structure, plasma discharge starts from a space between a pair of discharge sustaining electrodes 123 facing each other in a sustaining period in which actual light emission occurs, diffuses toward an outer portion of a discharge cell, and then disappears. Therefore, the shape characteristics of the members constituting the discharge cell have a great influence on the sustain discharge. In particular, the partition wall 125 which determines the shape of the discharge cell and the shape of the discharge sustain electrode 123 causing the sustain discharge have a large influence on the sustain discharge. Affect

그러나 상기한 방전유지전극(123) 형상에서는 방전갭에서 강한 초기 방전이 국부적으로 발생하는데, 이와 같이 초기 방전이 국부적으로 발생하면 방전셀 내에서 플라즈마 방전이 효율적으로 확산되지 못하여 방전 효율이 저하되는 단점이 있다.However, in the shape of the discharge sustaining electrode 123, a strong initial discharge is locally generated in the discharge gap. When the initial discharge is locally generated, the plasma discharge is not efficiently diffused in the discharge cell, and thus the discharge efficiency is lowered. There is this.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 전극의 효과적인 배치 및 설계를 통해서 방전전압을 낮추고 중앙 국부방전을 개선하여 주방전이 방전셀의 넓은 지역에서 일어날 수 있도록 함으로써 발광효율을 극대화할 수 있는 플라즈마 디스플레이 패널을 제공하기 위한 것이다. The technical problem to be achieved by the present invention is to solve the problems of the prior art described above by lowering the discharge voltage and improving the central local discharge through the effective arrangement and design of the electrode to allow the discharge to occur in a large area of the discharge cell It is to provide a plasma display panel that can maximize the efficiency.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판과 제2 기판과; 상기 제2 기판에 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각각의 방전셀 내에 형성되는 형광체층; 및 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 상기 각 방전셀에 한 쌍씩 대응되게 형성되는 버스전극과, 상기 버스전극으로부터 각 방전셀 내부에 각각 연장되어 한 쌍이 서로 마주보도록 형성된 돌출전극을 포함하는 방전유지전극들을 포함하고, 상기 각 방전셀에 대응되는 한 쌍의 방전유지전극들은, 서로 마주보는 상기 돌출전극간에 서로 다른 크기를 갖는 제1 간격(G1)과 제2 간격(G2)이 형성되고, 상기 제1 간격(G1)보다 상기 제2 간격(G2)이 더 크게 형성된다. According to an aspect of the present invention, a plasma display panel includes: a first substrate and a second substrate facing each other; Address electrodes formed on the second substrate; A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells; Phosphor layers formed in the respective discharge cells; And a bus electrode extending in a direction crossing the address electrode on the first substrate so as to correspond to each of the discharge cells in pairs, and extending from the bus electrode into each discharge cell, respectively, so that the pair face each other. And a pair of discharge sustaining electrodes corresponding to each of the discharge cells, each having a first gap G1 and a second gap having different sizes between the protruding electrodes facing each other. G2) is formed, and the second gap G2 is larger than the first gap G1.

상기 제1 간격(G1)과 상기 제2 간격(G2)의 차이의 절반을 a라고 하고 할 때, When half of the difference between the first interval G1 and the second interval G2 is a,

2.8% ≤ a/G2 ≤ 16%2.8% ≤ a / G2 ≤ 16%

의 관계를 갖도록 형성되는 것이 바람직하다. It is preferably formed to have a relationship of.

또한, 상기 돌출전극 각각은 상기 버스전극에 인접한 후단부가 상기 방전셀의 중심에서부터 멀어질수록 상기 버스전극 방향의 폭이 좁아지도록 형성된다. Each of the protruding electrodes is formed such that the width of the protruding electrode becomes narrower as the rear end portion of the protruding electrode moves away from the center of the discharge cell.

여기서, 어드레스 기간에서 상기 주사 전극에 순차적으로 인가하는 스캔 로우 전압의 절대 값을 Vscanl 라고 할 때, Here, when the absolute value of the scan low voltage applied sequentially to the scan electrode in the address period is called Vscanl,

0.0138㎛/V≤a/Vscanl≤0.173㎛/V0.0138 μm / V ≦ a / Vscanl ≦ 0.173 μm / V

의 관계를 갖는 형성되는 것이 바람직하다. It is preferable to be formed having a relationship of.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였 다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대하여 도면을 참고로 하여 상세하게 설명한다. A plasma display panel according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이고, 도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.3 is a partially exploded perspective view showing a plasma display panel according to an embodiment of the present invention, Figure 4 is a partial plan view showing a plasma display panel according to an embodiment of the present invention.

도시된 바와 같이, 본 실시예에 따른 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 기본적으로 제1 기판(10)과 제2 기판(20)이 소정의 간격을 두고 서로 대향 배치되고, 양 기판(10, 20)의 사이공간에는 플라즈마 방전을 일으킬 수 있도록 다수의 방전셀(27R, 27G, 27B)들이 격벽에 의하여 구획되며, 상기 제1 기판(10)과 제2 기판(20)에는 방전유지전극(12, 13)과 어드레스전극(21)이 각각 배치된다.As shown, the plasma display panel according to the present embodiment (hereinafter referred to as 'PDP') basically has the first substrate 10 and the second substrate 20 disposed to face each other at a predetermined interval, and both substrates. A plurality of discharge cells 27R, 27G, and 27B are partitioned by partition walls in the spaces between the 10 and 20 so as to cause plasma discharge, and the discharge holding is maintained in the first and second substrates 10 and 20. The electrodes 12 and 13 and the address electrode 21 are disposed, respectively.

구체적으로는 먼저 제2 기판(20) 중 제1 기판(10)과의 대향면 상에 이 제2 기판(20)의 일방향(도면의 x축 방향)을 따라 복수의 어드레스전극(21)이 형성된다. 어드레스전극(21)은 스트라이프형으로 이루어져 이웃하는 어드레스전극(21)과 소정의 간격을 유지하면서 서로 나란하게 형성된다. 어드레스전극(21)이 형성되는 제2 기판(20) 상에는 유전층(23)이 또한 형성된다. 유전층(23)은 어드레스전극(21)을 덮으면서 기판 전면(全面)에 형성될 수 있다. 본 실시예에서는 스트라이프형 어드레스전극(21)을 예로 들었으나 본 발명의 범위는 이에 국한되는 것이 아니며, 적용되는 어드레스전극의 형상은 다양하게 바뀔 수 있다.Specifically, first, a plurality of address electrodes 21 are formed along one direction (x-axis direction in the drawing) of the second substrate 20 on a surface facing the first substrate 10 of the second substrate 20. do. The address electrodes 21 are formed in a stripe shape and are formed in parallel with neighboring address electrodes 21 while maintaining a predetermined interval. A dielectric layer 23 is also formed on the second substrate 20 on which the address electrode 21 is formed. The dielectric layer 23 may be formed on the entire surface of the substrate while covering the address electrode 21. In the present embodiment, the stripe address electrode 21 is taken as an example, but the scope of the present invention is not limited thereto, and the shape of the address electrode to be applied may be variously changed.

제1 기판(10)과 제2 기판(20)의 사이공간에는 격벽(25)이 배치되어 복수의 방전셀(27R, 27G, 27B)과 비방전 영역(26)을 구획한다. 이러한 격벽(25)은 제2 기판(20)에 형성되는 유전체(23)의 상면에 형성되는 것이 바람직하다. 여기서 방전셀(27R, 27G, 27B)은 내부에 방전가스를 포함하고 있어서 어드레스 전압 또는 방전유지 전압이 인가되면서 내부에서 가스 방전이 일어나도록 예정된 공간이고, 비방전 영역(26)은 내부로 별도의 전압이 인가되지 않으며, 따라서 방전 또는 발광이 예정되지 않는 영역 또는 공간이다. 이러한 비방전 영역(26)은 적어도 상기 각 격벽(25)의 상단 폭보다는 더 큰 영역을 갖도록 형성된다.A partition wall 25 is disposed in the space between the first substrate 10 and the second substrate 20 to partition the plurality of discharge cells 27R, 27G, 27B and the non-discharge region 26. The partition wall 25 is preferably formed on the upper surface of the dielectric 23 formed on the second substrate 20. Here, the discharge cells 27R, 27G, and 27B contain a discharge gas therein, and the discharge cells 27R, 27G, and 27B are spaces intended to cause gas discharge therein while an address voltage or a discharge sustain voltage is applied, and the non-discharge area 26 has a separate voltage therein. Is not applied, and is thus an area or space where discharge or light emission is not intended. This non-discharge region 26 is formed to have an area at least larger than the top width of each of the partition walls 25.

상기 격벽(25)에 의해 구획되는 비방전 영역(26)은 상기 각 방전셀(27R, 27G, 27B)의 중심을 지나는 가상의 가로축(H)과 세로축(V)들에 의해 둘러싸인 영역 내에 배치된다. 특히 상기 각 방전셀(27R, 27G, 27B)의 중심을 각각 지나는 가로축(H)들과 세로축(V)들 사이를 지나는 선상에서, 이들 선들이 교차하는 부분에 배치되는 것이 바람직하다. 다시 말하면, 가로 세로로 이웃하는 두 쌍의 방전셀들의 사이에 공통된 비방전 영역(26)이 형성되는 것이다. 본 실시예에서 비방전 영역(26)은 상기 격벽(25)들에 의하여 각각 독립된 셀 구조를 갖도록 형성된다.The non-discharge area 26 partitioned by the partition wall 25 is disposed in an area surrounded by the imaginary horizontal axis H and the vertical axis V passing through the center of each discharge cell 27R, 27G, 27B. In particular, on the line passing between the horizontal axis (H) and the vertical axis (V) passing through the center of each of the discharge cells (27R, 27G, 27B), respectively, it is preferable that the lines are arranged in the intersection portion. In other words, a common non-discharge region 26 is formed between two pairs of discharge cells horizontally and vertically adjacent to each other. In the present exemplary embodiment, the non-discharge regions 26 are formed to have independent cell structures by the partition walls 25.

한편, 방전셀(27R, 27G, 27B)은 상기 방전유지전극(12, 13) 방향으로 이웃하고 있는 것끼리 적어도 하나의 격벽을 공유하도록 형성되며, 상기 어드레스전극(21) 방향(도면의 x축 방향)으로 위치하는 양쪽 끝단부의 (방전유지전극 방향, 즉 도면의 y축 방향의)폭이 각 방전셀(27R, 27G, 27B)의 중심으로부터 멀어질수록 좁아지게 형성된다. 즉, 도 1을 참조할 때, 방전셀(27R, 27G, 27B)의 중심부에서의 폭(Wc)이 끝단부에서의 폭(We)보다 더 크며, 이 끝단부에서의 폭(We)은 방전셀(27R, 27G, 27B)의 중심으로부터 멀어질수록 점차 좁아진다. 본 실시예에서 상기 방전셀(27R, 27G, 27B)의 어드레스전극(21) 방향으로 위치하는 양쪽 끝단부는 사다리꼴 형상을 가지며, 따라서 각 방전셀(27R, 27G, 27B)의 전체적인 평면 형상은 팔각형을 이루게 된다.On the other hand, the discharge cells 27R, 27G, and 27B are formed so as to share at least one partition wall with those neighboring in the direction of the discharge sustain electrodes 12 and 13, and in the direction of the address electrode 21 (x-axis in the figure). Direction, the width of both ends (discharge sustaining electrode direction, i.e., y-axis direction in the figure) becomes narrower as it moves away from the center of each discharge cell 27R, 27G, 27B. That is, referring to FIG. 1, the width Wc at the center of the discharge cells 27R, 27G, 27B is larger than the width We at the ends, and the width We at the ends is discharged. The further away from the center of the cells 27R, 27G, 27B, the narrower it becomes. In this embodiment, both ends of the discharge cells 27R, 27G, and 27B located in the direction of the address electrode 21 have a trapezoidal shape, and thus the overall planar shape of each discharge cell 27R, 27G, 27B is octagonal. Is achieved.

방전셀(27R, 27G, 27B)의 내부에는 각각 적(R), 녹(G), 청(B)색의 형광체가 도포되어 형광체층(29R, 29G, 29B)을 이루고 있다.Phosphors of red (R), green (G), and blue (B) colors are applied to discharge cells 27R, 27G, and 27B, respectively, to form phosphor layers 29R, 29G, and 29B.

제1 기판(10)에 형성되는 방전유지전극(12, 13)은 상기 어드레스전극(21)과 교차하는 방향(도면의 y축 방향)을 따라 각각의 방전셀(27R, 27G, 27B)에 한 쌍씩 짝을 지어 대응되도록 배치되는 버스전극(12b, 13b)과 이 버스전극(12b, 13b)으로부터 상기 각 방전셀(27R, 27G, 27B)의 내부로 각각 연장되어 한 쌍이 대향되도록 형성되는 돌출전극(12a, 13a)을 포함하여 이루어진다. 돌출전극(12a, 13a)은 방전셀(27R, 27G, 27B) 내부에서 플라즈마 방전을 일으키는 역할을 하는 것으로 휘도 확보를 위해 투명전극인 ITO(Indium Tin Oxide)로 이루어지는 것이 바람직하지만, 반드시 이에 국한되는 것은 아니며 금속전극 등의 불투명전극으로 이루어질 수도 있다.The discharge sustaining electrodes 12 and 13 formed on the first substrate 10 are formed in each of the discharge cells 27R, 27G, and 27B along the direction crossing the address electrode 21 (the y-axis direction in the drawing). Bus electrodes 12b and 13b arranged in pairs to correspond to each other and protruding electrodes extending from the bus electrodes 12b and 13b into the respective discharge cells 27R, 27G, and 27B, respectively, so that the pairs face each other. And 12a and 13a. The protruding electrodes 12a and 13a play a role of causing plasma discharge in the discharge cells 27R, 27G, and 27B. Preferably, the protruding electrodes 12a and 13a are made of indium tin oxide (ITO), which is a transparent electrode to secure luminance, but is not limited thereto. It may be made of an opaque electrode such as a metal electrode.

상기 각 방전셀(27R, 27G, 27B)에 대응되는 한 쌍의 방전유지전극들(12, 13)은, 서로 마주보는 돌출전극들(12a, 13a)간에 서로 다른 크기를 갖는 제1 간격(G1)과 제2 간격(G2)을 가지며, 이 때, 상기 제1 간격(G1)보다 제2 간격(G2)이 더 크게 형성된다.The pair of discharge sustaining electrodes 12 and 13 corresponding to each of the discharge cells 27R, 27G, and 27B may have a first gap G1 having different sizes between the protruding electrodes 12a and 13a facing each other. ) And a second gap G2, wherein the second gap G2 is larger than the first gap G1.

즉, 상기 돌출전극(12a, 13a)은, 도 2에서 보는 바와 같이, 끝단 중심부에 오목부가 형성되고, 이 오목부의 양쪽으로 볼록부가 형성됨으로써, 마주보는 한 쌍의 돌출전극들(12a, 13a)에서 볼록부가 마주보는 부분에는 숏갭(short gap)인 제1 간격(G1)이 형성되고, 오목부가 마주보는 부분에는 롱갭(long gap)인 제2 간격(G2)이 형성된다. 주방전(main discharge)은 최초 제1 간격(G1)에서 시작되어 제2 간격(G2)으로 퍼져나가게 되면서 방전이 방전셀(27R, 27G, 27B) 전체로 확산된다.That is, as shown in FIG. 2, the protruding electrodes 12a and 13a have a concave portion formed at a central portion of the tip, and convex portions are formed at both sides of the concave portion, so that the pair of protruding electrodes 12a and 13a face each other. In the convex portion facing the first gap (G1) is formed a short gap (short gap) is formed, the concave portion is formed a second gap (G2) is a long gap (long gap). As the main discharge starts at the first first interval G1 and spreads out to the second interval G2, the discharge is spread to the entire discharge cells 27R, 27G, and 27B.

상기 돌출전극(12a, 13a)의 제1 간격(G1)은 개구율을 크게 훼손하지 않으면서 서로 마주보는 돌출전극들(12a, 13a)의 끝단과의 거리를 가깝게 할 수 있어 방전에 소요되는 전압을 낮출 수 있는 효과가 있으며, 제2 간격(G2)은 방전을 가운데로 모아서 안정적인 방전이 이루어지도록 하는 역할을 한다.The first interval G1 of the protruding electrodes 12a and 13a may close the distances to the ends of the protruding electrodes 12a and 13a facing each other without significantly deteriorating the aperture ratio, thereby reducing the voltage required for discharge. There is an effect that can be lowered, the second interval (G2) serves to ensure a stable discharge by collecting the discharge in the center.

한편, 상기 돌출전극(12a, 13a) 각각은 상기 버스전극(12b, 13b)에 인접한 후단부가 상기 방전셀(27R, 27G, 27B)의 중심으로부터 멀어질수록 상기 버스전극(12b, 13b) 방향(도면의 y축 방향)의 폭이 좁아지게 형성된다. 상기 돌출전극(12a, 13a)이 상기 버스전극(12b, 13b)과 연결되는 이 부분 또한 방전의 기여가 작은 부분으로 방전효율을 향상시키고 개구율을 확보하기 위하여 상기 끝단보다 폭을 좁게 형성할 수 있다. On the other hand, each of the protruding electrodes 12a and 13a has a rear end adjacent to the bus electrodes 12b and 13b toward the bus electrodes 12b and 13b as the distance from the center of the discharge cells 27R, 27G and 27B increases. The width in the y-axis direction in the figure is formed to be narrow. This part, in which the protruding electrodes 12a and 13a are connected to the bus electrodes 12b and 13b, also has a small contribution to discharge, and may be formed to have a narrower width than the end to improve discharge efficiency and to secure an aperture ratio. .

최근에 방전 효율을 향상시키기 위해 고 제논(High Xe) 즉, 제논의 분압을 높이고 있다. 그러나, 방전 효율을 향상시키기 위해 제논(Xe)의 분압을 높이는 경우에는 방전 전압이 상승하는 문제가 발생한다. 이러한 방전 전압을 줄이기 위해서는 방전유지전극간의 갭을 줄임으로써 방전 전압을 낮출 수 있으며, 또한 어드레스 기간의 어드레스 방전을 더욱 잘 발생시키기 위해서는 어드레스 전압(Va)보다 스캔 로우 전압(Vscal)을 더욱 낮춤으로써 가능하다. 하지만, 방전 전압을 줄이기 위해 방전유지전극간의 갭을 줄이는 경우 어드레스 기간의 어드레스 방전에서 주사 전극과 유지 전극간에 먼저 방전이 발생하여 적절한 어드레스 방전이 수행되지 않는 문제가 발생한다. 특히, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에서는 방전유지전극간에 롱갭과 숍갭이 형성되어 있는데, 숍갭을 통해 낮은 방전 전압을 확보할 수 있으나 방전유지전극간의 갭을 줄이는 경우 상기에 언급한 바와 같이 어드레스 방전에서 오방전이 발생하는 할 수 있다. 여기서, 주사 전극과 유지 전극은 상기에서 언급한 방전유지전극에 해당하는 전극으로서 하나의 방전 셀에서 주사 전극과 유지 전극이 한쌍의 방전유지전극에 해당한다. Recently, in order to improve the discharge efficiency, high partial pressure of Xen, ie, xenon, is increased. However, when the partial pressure of xenon Xe is increased to improve the discharge efficiency, a problem arises in that the discharge voltage rises. In order to reduce the discharge voltage, the discharge voltage can be lowered by reducing the gap between the discharge sustain electrodes, and in order to generate the address discharge in the address period better, the scan low voltage Vscal can be lowered than the address voltage Va. Do. However, when the gap between the discharge sustain electrodes is reduced in order to reduce the discharge voltage, a discharge occurs first between the scan electrode and the sustain electrode in the address discharge in the address period, so that an appropriate address discharge does not occur. Particularly, in the plasma display panel according to the embodiment of the present invention, long gaps and shop gaps are formed between the discharge sustaining electrodes. Although a low discharge voltage can be secured through the shop gaps, the gap between the discharge sustaining electrodes can be reduced as described above. In the address discharge, an error discharge may occur. Here, the scan electrode and the sustain electrode correspond to the above-mentioned discharge sustain electrode, and the scan electrode and the sustain electrode correspond to a pair of discharge sustain electrodes in one discharge cell.

이하에서는 도 5를 참조하여 방전유지전극간의 갭을 줄이는 경우 어드레스 기간에서 오방전이 발생하는 문제에 대해서 알아본다. Hereinafter, referring to FIG. 5, a problem in which an incorrect discharge occurs in an address period when the gap between the discharge sustain electrodes is reduced will be described.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다. 도 5에 나타낸 바와 같이 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 5 is a driving waveform diagram of a plasma display panel according to an exemplary embodiment of the present invention. As shown in Fig. 5, the method of driving the plasma display panel includes a reset period, an address period, and a sustain period.

리셋 기간은 주사 전극에 Vset 전압까지 완만하게 상승하는 램프 파형과 Vnf 전압까지 완만하게 하강하는 램프 파형을 인가하여, 이전의 유지 방전을 상태를 소거시키며 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)한다. 여기서, 주사 전극에 완만하게 하강하는 램프 파형을 인가할 시에 유지 전극에 전압(Ve)을 바이어스한다. The reset period applies a ramp waveform that rises slowly to the Vset voltage and a ramp waveform that gradually falls to the Vnf voltage, thereby erasing the previous sustain discharge and stably performing the next address discharge. Setup Here, the voltage Ve is biased to the sustain electrode when a ramp waveform that gently descends to the scan electrode is applied.

다음으로, 어드레스 기간에서는 주사 전극에 순차적으로 스캔 로우 전압(Vscanl)을 인가하며 이때 켜고자하는 셀에 대응하는 어드레스 전극에 어드레스 전압(Va)을 인가하여 어드레스 방전을 발생시킴으로써, 선택하고자 하는 셀에 벽전하를 쌓아둔다. Next, in the address period, the scan low voltage Vscanl is sequentially applied to the scan electrode, and at this time, the address voltage Va is applied to the address electrode corresponding to the cell to be turned on to generate an address discharge, thereby causing the cell to be selected. Pile up wall charges.

유지 기간은 주사 전극과 유지 전극에 교대로 유지 방전 전압(Vs)을 인가하여, 어드레스 기간에서 어드레싱된 셀에 방전을 일으켜 실제로 화상을 표시한다. In the sustain period, the sustain discharge voltage Vs is alternately applied to the scan electrode and the sustain electrode to cause discharge in the cells addressed in the address period, thereby actually displaying an image.

한편, 일반적으로 어드레스 기간의 어드레스 방전은 주사 전극에 인가되는 스캔 로우 전압(Vscanl)과 어드레스 전극에 인가되는 어드레스 전압(Va)의 인가로 인해 주사 전극과 어드레스 전극간에 먼저 방전이 발생한다. 이때, 유지 전극에는 전압(Ve)을 바이어스 해줌으로 인해 어드레스 방전에서 발생하는 음(-)의 벽전하를 끌어당겨, 선택하고자 방전셀의 유지전극과 주사 전극에 각각 음(-)의 벽전하와 양(+)의 벽전하를 형성시킨다. 이러한 벽전하 상태에서 유지 기간에서 교대로 인가되는 유지 방전 전압(Vs)으로 인해 유지방전이 수행된다. 그러나, 방전유지전극(즉, 주사 전극과 유지전극)의 갭을 줄이는 경우에는 방전 전압이 줄어들어, 주사 전극과 어드레스 전극간에 어드레스 방전보다 주사 전극과 유지 전극 간(즉, 방전유지전극간)에 먼저 방전이 발생할 수 있다. 주사 전극과 유지 전극간에 먼저 방전이 발생하는 경우에는 원하고자 하는 벽전하가 형성되지 않으며, 어드레스 기간의 역할인 선택하고자 하는 셀에 벽전하를 적절하게 쌓아두는데 문제가 발생한다. On the other hand, in general, the address discharge in the address period is first generated between the scan electrode and the address electrode due to the application of the scan low voltage Vscanl applied to the scan electrode and the address voltage Va applied to the address electrode. At this time, a negative wall charge generated in the address discharge is attracted by biasing the voltage Ve to the sustain electrode, and the negative wall charge and the negative wall charge are respectively applied to the sustain electrode and the scan electrode of the discharge cell. Positive wall charges are formed. In this wall charge state, sustain discharge is performed due to the sustain discharge voltage Vs applied alternately in the sustain period. However, when the gap between the discharge sustaining electrodes (i.e., the scan electrodes and sustain electrodes) is reduced, the discharge voltage decreases, so that the address discharge between the scan electrodes and the address electrodes (i.e., between the sustain electrodes) before the address discharge. Discharge may occur. When discharge occurs first between the scan electrode and the sustain electrode, desired wall charges are not formed, and a problem arises in appropriately accumulating wall charges in a cell to be selected which serves as an address period.

따라서, 상기와 같은 어드레스 방전의 오방전을 제거하기 위해, 방전유지전극(즉, 주사 전극과 유지 전극)의 갭의 간격(롱갭(G2)과 숏갭(G1)) 및 스캔 로우 전압(Vscanl)간에 최적의 설계치 범위를 설정하는 것이 요구된다. Therefore, in order to eliminate the above-mentioned mis-discharge of the address discharge, the gap between the gap between the discharge sustain electrode (i.e. scan electrode and sustain electrode) (long gap G2 and short gap G1) and scan low voltage Vscanl. It is required to set the optimum design range.

이하에서는 도 6을 참조하여 최적의 전극 설계치 및 그에 따른 스캔 로우 전압(Vscanl)의 설정 범위에 대해서 알아본다. Hereinafter, an optimal electrode design value and a setting range of the scan low voltage Vscanl will be described with reference to FIG. 6.

도 6에 나타낸 바와 같이, 각각의 돌출전극(12a, 13a)에서 제1 간격(G1)을 형성하는 끝단부와 제2 간격(G2)을 형성하는 끝단부 간의 거리를 아래 위로 각각 a와 b로 정의한다. 일반적으로 a, b는 같은 거리를 가지므로 이하에서는 동일하다고 가정한다. 이때, a와 b는 제1 간격(G1)과 제2 간격(G2)의 차이의 절반에 해당한다. As shown in FIG. 6, the distances between the ends forming the first gap G1 and the ends forming the second gap G2 are respectively a and b up and down in each of the protruding electrodes 12a and 13a. define. In general, since a and b have the same distance, it is assumed to be the same below. In this case, a and b correspond to half of the difference between the first interval G1 and the second interval G2.

방전특성에 영향을 미치는 요소인 제1 간격(G1), 제2 간격(G2) 및 스캔 로우 전압(Vscanl)을 6인치 테스트 패널을 기준으로 다양하게 변화시키면서 오방전이 발생하는 확률을 측정하여 표 1, 표2에 나타내었다. 여기서, 어드레스 기간에서 어드레스 전극에 인가되는 어드레스 전압(Va)은 70V, 유지 전극에 바이어스하는 전압(Ve)은 160V, 스캔 로우 전압(Vscanl)은 그라운드 대비 130V에서 180V까지 변화시키면서 오방전 확률을 측정하였다. 실제로 스캔 로우 전압은 음의 값이므로 상기 130V 내지 180V는 절대값을 의미한다. 표 1에서 G1, G2 및 a(또는 b)의 단위는 ㎛ 이며, 스캔 로우 전압(Vscanl)은 V(voltage)이다. Table 1 shows the probability of false discharge while varying the first interval G1, the second interval G2, and the scan low voltage Vscanl, which are factors affecting the discharge characteristics, based on the 6-inch test panel. , Table 2 is shown. Here, the probability of false discharge is measured while the address voltage Va applied to the address electrode in the address period is 70V, the voltage Ve biasing the sustain electrode is 160V, and the scan low voltage Vscanl varies from 130V to 180V relative to ground. It was. In fact, since the scan low voltage is a negative value, the 130V to 180V means an absolute value. In Table 1, the units of G1, G2 and a (or b) are μm, and the scan low voltage Vscanl is V (voltage).

Figure 112004022810124-pat00001
Figure 112004022810124-pat00001

Figure 112004022810124-pat00002
Figure 112004022810124-pat00002

상기 표 1을 참조하면, 스캔 로우 전압이 130V에서 180V까지, 100㎛≤G2≤ 140㎛ 및 2.5㎛≤a(또는 b)≤22.5㎛에서 오방전 확률이 거의 0의 값으로 관측되었으며, 그 외의 구간에서는 오방전이 발생함을 알 수 있다. 즉, 스캔 로우 전압이 130V에서 180V 사이인 경우 적절한 숍갭의 거리(G1) 및 롱갭의 거리(G2)를 실험을 통해 구할 수 있다. Referring to Table 1, the false discharge probability was observed to be almost zero at scan low voltages of 130 V to 180 V, 100 μm ≦ G2 ≦ 140 μm, and 2.5 μm ≦ a (or b) ≦ 22.5 μm. It can be seen that mis-discharge occurs in the section. That is, when the scan low voltage is between 130V and 180V, an appropriate shop gap distance G1 and a long gap distance G2 may be obtained through experiments.

오방전 확률이 거의 0으로 관측되는 지점에서 a(또는 b)와 G2의 비((a 또는 b)/G2)는 2.5%(2.5/100)≤a/G2≤16%(22.5/140)의 범위가 된다. 또한, 오방전 확률 이 거의 0으로 관측되는 지점에서 a(또는 b)와 스캔 로우 전압의 비(a/Vscanl)는 0.0138㎛/V(2.5㎛/180V)≤a/Vscanl≤0.173㎛/V(22.5㎛/130V)의 범위가 된다. At the point where the probability of false discharge is observed to be nearly zero, the ratio of a (or b) to G2 ((a or b) / G2) is 2.5% (2.5 / 100) ≤ a / G2 ≤ 16% (22.5 / 140). Range. In addition, the ratio of a (or b) to the scan low voltage (a / Vscanl) at the point where the false discharge probability is almost zero is 0.0138 μm / V (2.5 μm / 180 V) ≦ a / Vscanl ≦ 0.173 μm / V ( 22.5 µm / 130 V).

상기 표 2를 참조하면, 스캔 로우 전압이 130V에서 180V까지, 90㎛≤G2≤ 130㎛ 및 2.5㎛≤a(또는 b)≤22.5㎛에서 오방전 확률이 거의 0의 값으로 관측되었으며, 그 외의 구간에서는 오방전이 발생함을 알 수 있다. 즉, 스캔 로우 전압이 130V에서 180V 사이인 경우 적절한 숍갭의 거리(G1) 및 롱갭의 거리(G2)를 실험을 통해 구할 수 있다. 여기서, 오방전 확률이 거의 0으로 관측되는 지점에서 a(또는 b)와 G2의 비((a 또는 b)/G2)는 2.8%(2.5/90)≤a/G2≤17.3%(22.5/130)의 범위가 된다. 또한, 오방전 확률이 거의 0으로 관측되는 지점에서 a(또는 b)와 스캔 로우 전압의 비(a/Vscanl)는 표 1의 실험결과와 동일하게 0.0138㎛/V(2.5㎛/180V)≤a/Vscanl≤0.173㎛/V(22.5㎛/130V)의 범위가 된다.Referring to Table 2, the false discharge probability was observed to be almost zero at scan low voltages of 130 V to 180 V, 90 μm ≦ G2 ≦ 130 μm, and 2.5 μm ≦ a (or b) ≦ 22.5 μm. It can be seen that mis-discharge occurs in the section. That is, when the scan low voltage is between 130V and 180V, an appropriate shop gap distance G1 and a long gap distance G2 may be obtained through experiments. Here, the ratio of a (or b) to G2 ((a or b) / G2) at the point where the probability of false discharge is almost zero is 2.8% (2.5 / 90) ≤ a / G2 ≤ 17.3% (22.5 / 130 ) Range. In addition, the ratio (a / Vscanl) of a (or b) to the scan low voltage (a / Vscanl) at the point where the false discharge probability is almost 0 is 0.0138 µm / V (2.5 µm / 180V) ≤ a / Vscanl? 0.173 µm / V (22.5 µm / 130 V).

여기서, 표 1실험의 조건에서의 실험결과는 a(또는)b와 롱갭인 거리 G2의 관계는 2.5%(2.5/100)≤a/G2≤16%(22.5/140)의 범위이며 표 2의 실험의 조건에서의 실험결과는 2.8%(2.5/90)≤a/G2≤17.3%(22.5/130)의 범위이므로, 이 둘의 공통적인 범위는 2.8%≤a/G2≤16%가 된다. 즉, 표 1과 표 2의 실험결과를 통해 최적의 a(또는)b와 롱갭인 거리 G2의 관계는 2.8%≤a/G2≤16%에서 오방전 확률이 거의 0으로 된다. Here, the experimental results under the conditions of Table 1 shows that the relationship between a (or) b and the long gap distance G2 ranges from 2.5% (2.5 / 100) ≤ a / G2 ≤ 16% (22.5 / 140) The experimental results under the experimental conditions ranged from 2.8% (2.5 / 90) ≤ a / G2 ≤ 17.3% (22.5 / 130), so the common range between the two is 2.8% ≤ a / G2 ≤ 16%. In other words, through the experimental results of Table 1 and Table 2, the relationship between the optimum a (or) b and the long gap distance G2 becomes almost zero at 2.8% ≤a / G2≤16%.

한편, 표 1과 표 2의 실험결과에서, a(또는 b)와 스캔 로우 전압의 비(a/Vscanl)는 동일하게 0.0138㎛/V(2.5㎛/180V)≤a/Vscanl≤0.173㎛/V(22.5㎛/130V)의 범위에서 오방전 확 률이 거의 0으로 관측된다. On the other hand, in the experimental results of Table 1 and Table 2, the ratio (a / Vscanl) of a (or b) to the scan low voltage is equal to 0.0138 µm / V (2.5 µm / 180 V) ≤ a / Vscanl ≤ 0.173 µm / V In the range of (22.5㎛ / 130V), the probability of false discharge is almost zero.

따라서, 표 1 및 표 2에서 공통적으로 도출할 수 있는 최적의 a(또는)b와 G2의 비는 2.8%≤a/G2≤16%의 범위이며, a(또는)b와 스캔 로우 전압의 비는 0.0138㎛/V≤a/Vscanl≤0.173㎛/V의 범위이다. Therefore, the optimum ratio of a (or) b to G2, which can be commonly derived from Tables 1 and 2, is in the range of 2.8% ≦ a / G2 ≦ 16%, and the ratio of a (or) b to scan low voltage. Is in the range of 0.0138 μm / V ≦ a / Vscanl ≦ 0.173 μm / V.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명에 따르면 각 방전셀에 대응되는 한 쌍의 방전유지전극의 돌출전극들이 서로 다른 간격 G1, G2를 갖도록 형성하여 방전효율을 향상시키며, G1 및 G2의 거리를 스캔 로우 전압과의 관계에서 최적화하도록 설계함으로써 오방전을 막을 수 있다. As described above, according to the present invention, the protruding electrodes of the pair of discharge sustaining electrodes corresponding to each discharge cell are formed to have different intervals G1 and G2 to improve the discharge efficiency, and scan the distance between G1 and G2 Designed to optimize in relation to voltage, it can prevent mis-discharge.

Claims (8)

서로 대향 배치되는 제1 기판과 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제2 기판에 형성되는 어드레스전극들; Address electrodes formed on the second substrate; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽; A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells; 상기 각각의 방전셀 내에 형성되는 형광체층; 및Phosphor layers formed in the respective discharge cells; And 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 상기 각 방전셀에 한 쌍씩 대응되게 형성되는 버스전극과, 상기 버스전극으로부터 각 방전셀 내부에 각각 연장되어 한 쌍이 서로 마주보도록 형성된 돌출전극을 포함하는 방전유지전극들A bus electrode extending in a direction crossing the address electrode on the first substrate so as to correspond to each of the discharge cells, and a protrusion extending from the bus electrode into each of the discharge cells, respectively, so that the pair face each other; Discharge sustaining electrodes including an electrode 을 포함하고, Including, 상기 각 방전셀에 대응되는 한 쌍의 방전유지전극들은, 서로 마주보는 상기 돌출전극간에 서로 다른 크기를 갖는 제1 간격(G1)과 제2 간격(G2)이 형성되고, 상기 제1 간격(G1)보다 상기 제2 간격(G2)이 더 크게 형성되며, The pair of discharge sustaining electrodes corresponding to each of the discharge cells may have a first gap G1 and a second gap G2 having different sizes between the protruding electrodes facing each other, and the first gap G1. The second gap G2 is larger than 상기 제1 간격(G1)과 상기 제2 간격(G2)의 차이의 절반을 a라고 하고 할 때, When half of the difference between the first interval G1 and the second interval G2 is a, 2.8% ≤ a/G2 ≤ 16%2.8% ≤ a / G2 ≤ 16% 의 관계를 갖도록 형성되는 플라즈마 디스플레이 패널. The plasma display panel is formed to have a relationship of. 제1항에 있어서, The method of claim 1, 상기 한 쌍의 방전유지전극들은 주사 전극과 유지 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널. And the pair of discharge sustain electrodes are a scan electrode and a sustain electrode. 제2항에 있어서, The method of claim 2, 어드레스 기간에서 상기 주사 전극에 순차적으로 인가하는 스캔 로우 전압의 절대 값을 Vscanl 라고 할 때, When the absolute value of the scan low voltage sequentially applied to the scan electrode in the address period is called Vscanl, 0.0138㎛/V≤a/Vscanl≤0.173㎛/V0.0138 μm / V ≦ a / Vscanl ≦ 0.173 μm / V 의 관계를 갖는 플라즈마 디스플레이 패널. Plasma display panel having a relationship of. 제1항에 있어서, The method of claim 1, 상기 돌출전극 각각은 상기 버스전극에 인접한 후단부가 상기 방전셀의 중심에서부터 멀어질수록 상기 버스전극 방향의 폭이 좁아지는 플라즈마 디스플레이 패널. Each of the protruding electrodes is narrower in width in the direction of the bus electrode as a rear end thereof adjacent to the bus electrode becomes farther from the center of the discharge cell. 제1항 또는 제4항에 있어서,  The method according to claim 1 or 4, 상기 돌출전극은 투명전극으로 이루어지는 플라즈마 디스플레이 패널. And the protruding electrode comprises a transparent electrode. 서로 대향 배치되는 제1 기판과 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제2 기판에 형성되는 어드레스전극들;Address electrodes formed on the second substrate; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 복수의 방전셀들과 비방전 영역을 구획하는 격벽;A partition wall disposed between the first substrate and the second substrate to partition the plurality of discharge cells and the non-discharge area; 상기 각각의 방전셀 내에 형성되는 형광체층; 및 Phosphor layers formed in the respective discharge cells; And 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 상기 각 방전셀에 한 쌍씩 대응되게 형성되는 버스전극과, 상기 버스전극으로부터 각 방전셀 내부로 각각 연장되어 한 쌍이 서로 마주보도록 형성되는 돌출전극을 포함하는 방전유지전극들A bus electrode extending in a direction crossing the address electrode on the first substrate, the pair of bus electrodes being formed to correspond to each of the discharge cells, and extending from the bus electrode into each of the discharge cells; Discharge sustaining electrodes including protruding electrodes 을 포함하고,Including, 상기 비방전영역은 상기 각 방전셀의 중심을 지나는 가로축과 세로축에 의해 둘러싸인 영역 내에 배치되며, The non-discharge area is disposed in an area surrounded by a horizontal axis and a vertical axis passing through the center of each discharge cell, 상기 각 방전셀에 대응되는 한 쌍의 방전유지전극들, 서로 마주보는 상기 돌출전극들간에 제1 간격(G1)보다 더 큰 제2 간격(G2)이 형성되고, A pair of discharge sustaining electrodes corresponding to each of the discharge cells and a second gap G2 larger than the first gap G1 are formed between the protruding electrodes facing each other, 상기 제1 간격(G1)과 상기 제2 간격(G2)의 차이의 절반을 a라고 하고, 어드레스 기간에서 상기 주사 전극에 순차적으로 인가하는 스캔 로우 전압의 절대 값을 Vscanl 라고 할 때, When half of the difference between the first interval G1 and the second interval G2 is a, and the absolute value of the scan low voltage sequentially applied to the scan electrode in the address period is Vscanl, 0.0138㎛/V≤a/Vscanl≤0.173㎛/V0.0138 μm / V ≦ a / Vscanl ≦ 0.173 μm / V 의 관계를 갖도록 형성되는 플라즈마 디스플레이 패널. The plasma display panel is formed to have a relationship of. 제6항에 있어서, The method of claim 6, 상기 비방전 영역은 상기 격벽에 의하여 각각 독립된 셀구조를 갖도록 형성되는 플라즈마 디스플레이 패널. And the non-discharge regions are formed to have independent cell structures by the partition walls. 제6항에 있어서, The method of claim 6, 상기 방전셀은 상기 어드레스전극 방향으로 위치하는 양쪽 끝단부의 폭이 상기 방전셀의 중심으로부터 멀어질수록 좁아지게 형성되는 플라즈마 디스플레이 패널. And the discharge cells become narrower as the widths of both ends located in the direction of the address electrodes move away from the center of the discharge cells.
KR1020040038245A 2004-05-28 2004-05-28 Plasma display panel KR100570695B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038245A KR100570695B1 (en) 2004-05-28 2004-05-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038245A KR100570695B1 (en) 2004-05-28 2004-05-28 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050112825A KR20050112825A (en) 2005-12-01
KR100570695B1 true KR100570695B1 (en) 2006-04-12

Family

ID=37287647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038245A KR100570695B1 (en) 2004-05-28 2004-05-28 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100570695B1 (en)

Also Published As

Publication number Publication date
KR20050112825A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100578972B1 (en) Plasma display panel
KR100515362B1 (en) Plasma display panel
KR100389025B1 (en) Plasma Display Panel
KR100778419B1 (en) Plasma display panel
KR100570695B1 (en) Plasma display panel
KR100570653B1 (en) Plasma display panel
KR20060046864A (en) Plasma display panel
KR100489875B1 (en) Plasma display panel
KR100404849B1 (en) Plasma Display Panel
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR20040048170A (en) Plasma display panel for efficient discharge
KR100502915B1 (en) Plasma display panel
KR100353953B1 (en) Plasma Display Panel
KR100404845B1 (en) Plasma Display Panel
KR100578882B1 (en) Plasma display panel
KR100545022B1 (en) Plasma display panel
KR100667590B1 (en) Plasma Display Panel
KR100550994B1 (en) Plasma display panel
KR20060060101A (en) Plasma display panel
KR100553760B1 (en) Plasma display panel
KR100600891B1 (en) Plasma Display Panel
KR100578807B1 (en) Plasma display panel
KR100708733B1 (en) Plasma display panel
KR20050022705A (en) Plasma display panel
KR20050017450A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee