KR100762542B1 - Chip or package transfer system - Google Patents
Chip or package transfer system Download PDFInfo
- Publication number
- KR100762542B1 KR100762542B1 KR1020050126248A KR20050126248A KR100762542B1 KR 100762542 B1 KR100762542 B1 KR 100762542B1 KR 1020050126248 A KR1020050126248 A KR 1020050126248A KR 20050126248 A KR20050126248 A KR 20050126248A KR 100762542 B1 KR100762542 B1 KR 100762542B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- package
- processing
- processing platform
- flipper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
Abstract
칩 또는 패키지 반송 시스템은 제 1 및 제 2 처리 플랫폼(31, 33) 및 플리퍼(34)를 포함한다. 각 처리 플랫폼(31,33)은 칩 또는 패키지(71)를 보유하기에 적합한 다수의 일정하게 이격된 칩 또는 패키지 홀더(35)를 각각 구비하며, 상기 칩 또는 패키지 홀더(35)를 일정한 방향으로 간격을 두고 이동시키기 위해서 수직축(A, B)을 중심으로 주기적으로 회전가능하다. 플리퍼(34)는 상기 제 1 및 제 2 처리 플랫폼(31, 33) 사이에 배치되고, 상기 제 1 처리 플랫폼(31)으로부터 상기 제 2 처리 플랫폼(33)까지 칩 또는 패키지(71)를 반송시키고 뒤집기에 적합하다.The chip or package conveying system includes first and second processing platforms 31, 33 and flipper 34. Each processing platform 31, 33 has a plurality of uniformly spaced chip or package holders 35, each suitable for holding chips or packages 71, each having the chip or package holder 35 in a constant direction. It can be periodically rotated about the vertical axes A and B to move at intervals. A flipper 34 is disposed between the first and second processing platforms 31, 33, and conveys a chip or package 71 from the first processing platform 31 to the second processing platform 33. Suitable for flipping
Description
도 1은 종래의 칩 또는 패키지 테스팅 기계의 개략적인 평면도,1 is a schematic plan view of a conventional chip or package testing machine,
도 2는 칩 또는 패키지의 전면의 이미지를 구하기 위한 상태에서의 종래의 칩 또는 패키지 테스팅 기계의 테스팅 장치를 나타내는 개략적인 측면도,2 is a schematic side view showing a testing apparatus of a conventional chip or package testing machine in a state for obtaining an image of the front surface of a chip or package;
도 3은 종래의 칩 또는 패키지 테스팅 기계의 테스팅 장치가 칩 또는 패키지의 배면의 이미지를 구할 수 있도록 칩 또는 패키지가 플리퍼에 의해 어떻게 뒤집혀지는 가를 나타내는 개략적인 측면도,3 is a schematic side view showing how a chip or package is flipped over by a flipper so that the testing device of a conventional chip or package testing machine can obtain an image of the back of the chip or package;
도 4는 본 발명의 칩 또는 패키지 반송 시스템의 바람직한 실시예를 구현하는 칩 또는 패키지 테스팅 기계의 개략적인 평면도,4 is a schematic plan view of a chip or package testing machine implementing a preferred embodiment of the chip or package conveying system of the present invention;
도 5는 칩 또는 패키지가 바람직한 실시예의 플리퍼에 의해 어떻게 뒤집혀지는 가를 나타내는 도면,5 shows how a chip or package is flipped over by a flipper of the preferred embodiment,
도 6은 칩 또는 패키지가 바람직한 실시예의 플리퍼로부터 제 2 처리 플랫폼으로 어떻게 반송되는 가를 나타내는 도면.6 shows how a chip or package is conveyed from the flipper of the preferred embodiment to the second processing platform.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31 : 제 1 처리 플랫폼 33 : 제 2 처리 플랫폼31: the first processing platform 33: the second processing platform
34 : 제 1 플리퍼 35 : 칩 또는 패키지 홀더34: first flipper 35: chip or package holder
38 : 제 2 플리퍼 71 : 칩 또는 패키지38: second flipper 71: chip or package
341 : 제 1 반송 아암 342 : 제 2 반송 아암341: first carrier arm 342: second carrier arm
343 : 제 1 흡입 부재 344 : 제 2 흡입 부재343: first suction member 344: second suction member
본 발명은 칩 또는 패키지 반송 시스템에 관한 것이며, 특히 칩 또는 패키지 처리 또는 테스팅 시스템에 사용하기 위한 칩 또는 패키지 반송 시스템에 관한 것이다.The present invention relates to a chip or package conveying system, and more particularly to a chip or package conveying system for use in a chip or package processing or testing system.
도 1 내지 도 3을 참조하면, 종래의 칩 또는 패키지 테스팅 기계(1)는 테스팅 시스템(11), 트레이 반송 시스템(12), 중앙 제어 유닛(13), 입력 로봇 아암(14) 및 출력 로봇 아암(15)을 포함한다. 트레이 반송 시스템(12)은, 테스트중의 다수의 칩 또는 패키지(161)가 장전된 트레이(16)를 중앙 제어 유닛(13)의 제어를 통해 트레이 반송 시스템(12)으로부터 테스팅 시스템(11)까지 반송한다. 입력 로봇 아암(14)은 테스트중의 칩 또는 패키지(161)를 트레이(16)로부터 테스팅 시스템(11)까지 반송한다. 중앙 제어 유닛(13)은 테스트중의 칩 또는 패키지(161)를 분류한다. 테스트 표준에 일치하는 칩 또는 패키지(161)는 수집을 위해서 출력 로봇 아암(15)에 의해 트레이 반송 시스템(12)내의 지정된 트레이(16)에 위치된다. 테스팅 표준에 일치하지 않는 칩 또는 패키지(161)는 수집을 위해서 트레이 반송 시스템(12)내의 다른 지정된 트레이(16)에 위치된다.1 to 3, a conventional chip or
테스팅 시스템(11)은 처리 플랫폼(111), 4개의 테스팅 장치(112a, 112b, 112c, 112d) 및 제 1 및 제 2 플리퍼(113)(flipper)를 포함한다. 각 테스팅 장치(112a, 112b, 112c, 112d)는 이를 통과하는 테스트중의 칩 또는 패키지(161)의 이미지 데이터를 저장하기 위한 처리 플랫폼(111)을 한 측면상에 장착된 CCD 이미징 장치이다. 데이터는 처리를 위해서 중앙 제어 유닛(13)으로 전송된다. 테스팅 장치(112a, 112b)는 칩 또는 패키지(161)의 정면의 이미지를 구하기 위해서 반응 가능하다. 제 1 플리퍼(113)는 처리 플랫폼(111)과 테스팅 장치(112c) 사이에 장착된다. 제 2 플리퍼(113)는 처리 플랫폼(111)과 테스팅 장치(112d) 사이에 장착된다.The
처리 플랫폼(111)은 원형이며, 6개의 일정하게 이격된 칩 또는 패키지 홀더(114)가 칩 또는 패키지(161)를 유지하기 위해 그 주변에 근접 배치되어 있는 상부 표면을 구비한다. 처리 플랫폼(111)은 60°의 각도 간격으로 시계방향으로 간헐적으로 회전된다. 테스팅 장치((112a, 112b, 112c, 112d)의 각 처리 사이트는 플랫폼(111)의 각 정지 동안에 대응하는 칩 또는 패키지 홀더(114)와 정렬된다.The
입력 로봇 아암(14)의 이동은 플랫폼(111)의 각 정지와 동시에 이뤄진다. 입력 로봇 아암(14)은 트레이(16)로부터 대응하는 칩 또는 패키지 홀더(114)까지 한번에 하나씩 테스트중의 칩 또는 패키지(161)를 반송한다.Movement of the
일 예로서 테스트중의 칩 또는 패키지(161)의 하나를 인용하면, 칩 또는 패키지(161)는 칩 또는 패키지 테스팅 시스템(1)에서 하기의 6개 단계가 실행된다:As an example, referring to one of the chip or
1. 입력 로봇 아암(14)은 칩 또는 패키지(16)를 잡아 올려서 대응하는 칩 또는 패키지 홀더(114)로 반송하고, 칩 또는 패키지(161)를 그 위에 위치시킨다.1. The
2. 칩 또는 패키지(161)와 함께 칩 또는 패키지 홀더(114)는 처리 플랫폼(111)을 따라서 회전한다. 플랫폼(111)이 정지될 때, 칩 또는 패키지 홀더(114)는 칩 또는 패키지(161)의 정면의 이미지를 구하는 테스팅 장치(112a)에 인접 위치된다. 칩 또는 패키지(161)의 이미지를 반송 및 구하기 위한 이러한 공정 동안에, 입력 로봇 아암(14)은 제 2 칩 또는 패키지(161)를 잡아 올리고, 이것을 제 2 홀더(114)내로 넣는다.2. The chip or
3. 처리 플랫폼(111)이 다시 회전되고, 60°의 각도 간격으로 정지한다. 테스팅 장치(112a)에 인접하게 처음에 위치된 칩 또는 패키지 홀더(114)는 칩 또는 패키지(161)의 정면의 다른 이미지를 구하기 위해서 테스팅 장치(112b)에 인접할 때까지 이동된다. 동시에, 입력 로봇 아암(14)은 제 3 칩 또는 패키지(161)를 잡아 올리고, 이것을 제 3 홀더(114)에 넣는다. 이제 제 2 칩 또는 패키지(161)는 그 정면의 이미지를 구할 수 있도록 테스팅 장치(112a)에 인접하게 위치된다. 따라서, 처리 플랫폼(111)의 각 회전 및 정지를 위해서, 입력 로봇 아암(14) 및 테스팅 장치(112a, 112b)는 그들의 각 작동을 반복한다.3. The
4. 테스팅 장치(112b)에 의해 그 이미지가 구해진 후의 칩 또는 패키지(161)는 테스팅 장치(112c)로 연속적으로 이동된다. 도 3을 참조하면, 처리 플랫폼(111)이 그 회전을 정지할 때 그리고 칩 또는 패키지 홀더(114)가 테스팅 장치(112c)에 인접하여 위치될 때, 제 1 플리퍼(113)는 흡입 노즐(117)을 통해 칩 또는 패키지(161)의 정면을 흡입하고, 도 3에 도시된 화살표(Ⅰ)로 표시된 바와 같이 피봇 작동을 실행함으로써 칩 또는 패키지(161)를 뒤집혀지게 하여, 칩 또는 패키지(161)의 배면의 이미지가 테스팅 장치(112c)에 의해 구해질 수 있다. 이미징이 실행된 후에, 제 1 플리퍼(113)는 칩 또는 패키지 홀더(114)로 다시 칩 또는 패키지(161)를 넣는다.4. After the image is obtained by the
5. 처리 플랫폼(111)이 다시 회전되고, 칩 또는 패키지(161)는 테스팅 장치(112d)에 인접하게 위치된다. 테스팅 장치(112c)에서 실행된 이것들과 유사한 플립핑 및 이미징 작동은 테스팅 장치(112d)에서 실행된다.5. The
6. 테스팅 장치(112d)에 의해 칩 또는 패키지(161)의 이미지를 구하는 것이 완료될 시에, 칩 또는 패키지(161)는 테스팅 시스템(11)의 출구(116)로 이동되어 정지된다. 이 때에, 중앙 제어 유닛(13)은 칩 또는 패키지(161)가 테스팅 표준을 통과했는가에 대응하는 출력 로봇 아암(15)으로 신호를 전송한다. 다음에, 출구(116)의 한 측면에 위치된 출력 로봇 아암(15)은 칩 또는 패키지 홀더(114)에서 칩 또는 패키지(161)를 잡아 올리고, 이것을 트레이 반송 시스템(12)내의 지정된 트레이(16)상에 위치시킨다.6. Upon obtaining an image of the chip or
테스트중의 칩 또는 패키지(161)는 트레이(16)내의 모든 칩 또는 패키지가 테스트될 때까지 테스팅 시스템(11)으로 연속적으로 보내지고 빠져나간다.The chip or
상술한 설명으로부터 알 수 있는 바와 같이, 처리 플랫폼(111)의 각 정지시의 시간이 각 구성요소의 최대 처리 시간과 반드시 적어도 동일해야 한다. 즉, 각 칩 또는 패키지(161)의 배면의 테스팅은 많은 시간을 소비하는데, 그 이유는 이러한 공정이 각각의 플리퍼(113)가 홀더(114)내의 칩 또는 패키지(161)를 잡아 올리는 단계와, 테스팅을 위해 칩 또는 패키지(161)를 뒤집게 하는 단계와, 다음에 칩 또는 패키지(161)를 홀더(114)내로 다시 피봇시키는 단계를 포함하기 때문이다. 결과적으로, 각 칩 또는 패키지(161)의 배면의 이미지를 구하기 위한 전체 시간은 칩 또는 패키지(161)를 피봇시키는데 필요한 시간과 이미지를 구하는데 필요한 시간을 더한 시간과 동일하여 2배이다. 따라서, 처리 플랫폼(111)의 각각의 정지는 각 칩 또는 패키지(161)의 배면의 피봇 및 이미징 작동을 수용하기 위해서 연장되어야 하며, 이에 의해 종래의 칩 또는 패키지 테스팅 기계(1)의 전체적인 처리 효율이 감소된다.As can be seen from the above description, the time at each stop of the
따라서, 본 발명의 목적은 시스템의 처리 효율을 향상시키기 위해서 각 칩 또는 패키지의 각 전면 및 배면을 처리하기 위한 2개의 처리 플랫폼을 구비하는 칩 또는 패키지 처리 시스템을 제공하는 것이다.It is therefore an object of the present invention to provide a chip or package processing system having two processing platforms for processing each front and back of each chip or package in order to improve the processing efficiency of the system.
본 발명에 따르면, 칩 또는 패키지 반송 시스템은 제 1 및 제 2 처리 플랫폼과, 플리퍼를 포함한다. 제 1 및 제 2 처리 플랫폼은 각각 칩 또는 패키지를 보유하기에 적합한 다수의 일정하게 이격된 칩 또는 패키지 홀더를 구비하며, 일정 방향에서 간격을 두고 칩 또는 패키지 홀더를 이동시키기 위해서 수직축을 중심으로 주기적으로 회전가능하다. 플리퍼는 제 1 및 제 2 처리 플랫폼 사이에 배치되며, 제 1 처리 플랫폼으로부터 제 2 처리 플랫폼까지 칩 또는 패키지를 이송하고 뒤집기에 적합하다.According to the invention, a chip or package conveying system comprises a first and a second processing platform and a flipper. The first and second processing platforms each have a plurality of regularly spaced chip or package holders suitable for holding chips or packages, each of which is periodically oriented about a vertical axis to move the chip or package holders at intervals in a certain direction. Rotatable with The flipper is disposed between the first and second processing platforms and is suitable for transferring and flipping chips or packages from the first processing platform to the second processing platform.
본 발명의 다른 특징 및 이점은 첨부 도면을 참조하는 바람직한 실시예의 상세한 설명에서 명확해질 것이다.Other features and advantages of the invention will be apparent from the following detailed description of the preferred embodiments with reference to the accompanying drawings.
도 4 내지 도 6을 참조하면, 본 발명에 따른 칩 또는 패키지 반송 시스템의 바람직한 실시예는 칩 또는 패키지 테스팅 기계(1)의 테스팅 시스템(3)에 적용되기에 적합하다. 또한, 칩 또는 패키지 테스팅 기계(1)는 트레이 반송 시스템(2), 중앙 제어 유닛(4), 제 1 및 제 2 처리 유닛, 출력 로봇 아암(5) 및 출력 로봇 아암(6)을 포함한다. 칩 또는 패키지 반송 시스템(3)은 제 1 처리 플랫폼(31), 제 2 처리 플랫폼(33), 제 1 플리퍼(34) 및 제 2 플리퍼(38)를 포함한다.4 to 6, the preferred embodiment of the chip or package conveying system according to the invention is suitable for application to the
제 1 및 제 2 처리 유닛은 각각 CCD 이미징 장치이다. 제 1 처리 유닛은 제 1 정면 이미지 캡쳐 장치(321) 및 제 2 정면 이미지 캡쳐 장치(322)를 포함한다. 제 2 처리 유닛은 제 1 배면 이미지 캡쳐 장치(323) 및 제 2 배면 이미지 캡쳐 장치(324)를 포함한다.The first and second processing units are respectively CCD imaging devices. The first processing unit includes a first front
트레이 반송 시스템(2) 및 중앙 제어 유닛(4)은 종래의 방법으로 작동되며, 이들의 상세한 설명은 생략한다.The
테스트중의 칩 또는 패키지(71)가 장전된 트레이(7)는 트레이 반송 시스템(2)을 통해서 테스팅 시스템(3)으로 이송된다. 입력 로봇 아암(5)은 처리를 위해 테스팅 시스템(3)내로 시험중의 칩 또는 패키지(71)를 한번 하나씩 잡아 올려서 반송한다. 이미지 캡쳐 장치(321, 322, 323, 324)로부터의 이미지 데이터는 처리를 위해서 중앙 제어 유닛(4)으로 전송된다. 테스팅 표준에 일치하거나 일치하지 않는 칩 또는 패키지(71)는 수집을 위한 출력 로봇 아암(6)에 의해 트레이 반송 시스템(2)내의 지정된 트레이(7)상에 선택적으로 넣어진다.The
제 1 및 제 2 처리 플랫폼(31, 33)은 치수가 동일하며, 동일한 방향으로 동시에 주기적으로 회전한다. 제 1 처리 플랫폼(31)상에서, 칩 또는 패키지(71)의 정면의 이미지는 이미지 캡쳐 장치(321, 322)에 의해 구해진다. 제 2 처리 플랫폼(33)상에서, 칩 또는 패키지(71)의 배면의 이미지가 이미지 캡쳐 장치(323, 324)에 의해 구해진다. 제 1 및 제 2 처리 플랫폼(31, 33) 각각은 칩 또는 패키지(71)를 보유하기 위해 그 주변에 근접한 대응하는 처리 플랫폼(31, 33)의 상부상에 장착된 4개의 일정하게 이격된 칩 또는 패키지 홀더(35)를 구비한다. 제 1 및 제 2 처리 플랫폼(31, 33) 각각은 수직축(A, B)을 중심으로 회전가능하다. 칩 또는 패키지 홀더(35)를 일정한 방향으로 간격을 두고 이동시키도록 주기적으로 회전이 발생된다. 본 실시예에 있어서, 제 1 및 제 2 처리 플랫폼(31, 33) 각각은 시계방향에서 그리고 90°의 각도 간격으로 주기적으로 회전된다.The first and
제 1 플리퍼(34)는 제 1 및 제 2 처리 플랫폼(31, 33) 사이에 배치되어 있으며, 제 1 처리 플랫폼(31)으로부터 제 2 처리 플랫폼(33)까지 칩 또는 패키지(71)를 반송하고 뒤집기에 적합하다. 제 1 플리퍼(34)는 제 1 흡입 부재(343)를 구비한 제 1 반송 아암(341)을 포함한다. 도 5에 도시된 바와 같이, 제 1 반송 아암(341)은 제 1 처리 플랫폼(31) 위의 위치로부터 제 2 처리 플랫폼(33)에 근접한 위치까지 제 1 흡입 부재(343)를 이동시키기 위해서 수평축(X)을 중심으로 회전 가능하다. 제 2 처리 플랫폼(33)에 근접한 이러한 후자의 위치에 있어서, 제 1 흡입 부재(343)는 뒤집혀진다.The
또한, 테스팅 시스템(3)은 제 1 반송 아암(341)에 근접 배치되고 제 2 흡입 부재(344)를 구비하는 제 2 반송 아암(342)을 포함한다. 도 6에 도시된 바와 같이, 제 2 흡입 부재(344)는 제 1 흡입 부재(343)로부터 칩 또는 패키지(71)를 흡입하고, 이것을 제 2 처리 플랫폼(33)으로 넣기에 적합하다.The
제 2 플리퍼(38)는 제 1 플리퍼(34)와 구조가 유사하며, 제 2 처리 플랫폼(33)의 반송 사이트(37)에서 배치되며, 처리의 최종 단계에서 칩 또는 패키지(71)를 뒤집기에 적합하다.The
처리의 최초 단계에서, 제 1 처리 플랫폼(31)이 로딩 사이트(36)에서 그 회전을 정지할 경우, 입력 로봇 아암(5)은 테스팅 시스템(3)에 근접 배치된 트레이(7)로부터 테스트중의 칩 또는 패키지(71)를 잡아 올리고, 칩 또는 패키지(71)의 정면이 상방을 향한 상태로 로딩 사이트(36)에 위치된 칩 또는 패키지 홀더(35)내로 칩 또는 패키지(71)를 넣는다. 칩 또는 패키지 홀더(35)는 칩 또는 패키지(71)를 클램프하고, 제 1 처리 플랫폼(31)과 함께 회전되고, 제 1 정면 이미지 캡쳐 장치(321)의 처리 사이트(32)에서 정지된다. 칩 또는 패키지(71)가 처리 사이트(32)에서 정지되어 있는 동안에, 제 1 정면 이미지 캡쳐 장치(321)는 칩 또는 패키지(71)의 이미지를 구하고, 처리를 위한 중앙 제어 유닛(4)으로 대응하는 데이터를 전송한다. 동시에, 입력 로봇 아암(5)은 트레이(7)로부터 테스트중의 다른 칩 또는 패키지(71)를 잡아 올리고, 이것을 다음 칩 또는 패키지 홀더(35)내로 넣는다. 다음에, 제 1 정면 이미지 캡쳐 장치(321)에 의한 이미징이 실행된 칩 또는 패키지(71)는 제 1 처리 플랫폼(31)과 함께 회전되고, 이미징을 위한 제 2 정면 이미지 캡쳐 장치(322)의 처리 사이트(32)에서 정지된다. 처리 사이트(32)에서의 이미징 동안에, 입력 로봇 아암(5) 및 제 1 정면 이미지 캡쳐 장치(321)는 각각 입력 및 이미지 캡쳐 작동을 반복한다.In the first stage of processing, when the
다음에, 제 2 정면 이미지 캡쳐 장치(322)의 처리 사이트(32)에 위치된 칩 또는 패키지 홀더(35)는 제 1 처리 플랫폼(31)과 함께 더 회전되고, 제 1 처리 플랫폼(31)의 반송 사이트(311)에서 정지된다. 이 때에 칩 또는 패키지 홀더(35)는 칩 또는 패키지(71)의 파지를 느슨하게 하고, 제 1 반송 아암(341)은 칩 또는 패키지(71)의 정면을 흡입하는 제 1 흡입 부재(343)를 통해 칩 또는 패키지(71)를 잡아 올리고, 칩 또는 패키지(71)의 배면이 상향을 향하도록 칩 또는 패키지(71)를 뒤집는다. 다음에, 제 2 반송 아암(342)은 칩 또는 패키지(71)의 배면을 흡입하는 제 2 흡입 부재(344)를 통해 칩 또는 패키지(71)를 잡아 올리고, 도 5에 도시된 화살표(Ⅱ)의 경로를 따라 제 2 처리 플랫폼(33)의 로딩 사이트(331)에서 칩 또는 패키지 홀더(35)로 칩 또는 패키지(71)를 이동시킨다. 다음에, 칩 또는 패키지(71) 및 칩 또는 패키지 홀더(35)는 제 2 처리 플랫폼(35)과 함께 유사하게 회전되며, 제 1 및 제 2 배면 이미지 캡쳐 장치(323, 324)의 대응 처리 사이트(32')에서 정지된다. 다음에, 제 1 및 제 2 배면 이미지 캡쳐 장치(323, 324)로부터 구해진 데이터는 처리를 위해 중앙 제어 유닛(4)으로 전송된다.Next, the chip or
다음에, 제 1 및 제 2 배면 이미지 캡쳐 장치(323, 324)를 통해 통과한 칩 또는 패키지 홀더(35)는 제 2 처리 플랫폼(33)의 반송 사이트(37)에서 정지하고, 칩 또는 패키지(71)의 파지를 느슨하게 한다. 다음에, 제 2 플리퍼(38)는 칩 또는 패키지(71)를 잡아 올리고, 칩 또는 패키지(71)를 뒤집어서, 칩 또는 패키지(71)의 정면이 다시 상향을 향하도록 한다. 그 후에, 출력 로봇 아암(6)이 칩 또는 패키지(71)를 잡아 올리고, 이 칩 또는 패키지(71)를 수집을 위한 트레이 반송 시스템(2)내의 지정된 트레이(7)에 넣는다. 이것은 칩 또는 패키지(71)가 테스팅 표준에 일치하는 것과 이 표준에 일치하지 않는 것에 따라서 분리되게 하는 방식으로 실행된다.Next, the chip or
제 1 및 제 2 처리 플랫폼(31, 33)이 본 실시예에 있어서 시계방향으로 동시에 회전되지만, 제 2 처리 플랫폼(33)의 칩 또는 패키지 홀더(35)가 제 1 및 제 2 배면 이미지 캡쳐 장치(323, 324)의 대응 처리 사이트(32')에서 정지될 수 있는 한 변형 실시예에 있어서 제 2 처리 플랫폼(33)은 반시계방향으로 회전될 수도 있다. 또한, 처리 사이트(32, 32')는 필요에 따라 개수를 증가 또는 감소시킬 수 있다. 그러나, 제 1 및 제 2 처리 플랫폼(31, 32) 각각의 칩 또는 패키지 홀더(35)의 개수와, 제 1 및 제 2 처리 플랫폼(31, 33) 각각의 칩 또는 패키지 홀더(35)의 각도 간격은 대응하는 방법에서 조정되어야 한다. 또한, 제 1 및 제 2 처리 플랫폼(31, 33) 각각이 정지하는 시간 간격은 칩 또는 패키지(71)를 제 1 처리 플랫폼(31)으로부터 제 2 처리 플랫폼(33)까지 반송하기 위해서 제 1 및 제 2 반송 아암(341, 342)이 취하는 시간과 실질적으로 동일하다.While the first and
단지 하나의 처리 플랫폼(111)만을 구비하는 도 1에 도시된 종래의 테스팅 시스템(11)의 구조와 비교하면, 본 발명은 제 1 및 제 2 처리 플랫폼(31, 33)을 구비하며, 제 1 처리 플랫폼(31)은 칩 또는 패키지(71)의 정면의 이미지 캡쳐 동안에 칩 또는 패키지(71)를 반송하도록 반응하며, 제 2 처리 플랫폼(33)은 칩 또는 패키지(71)의 배면의 이미지 캡쳐 동안에 칩 또는 패키지(71)를 반송하도록 반응된다. 이와 같이, 칩 또는 패키지(71)의 회전 및 이미징 작동이 분리되어, 칩 또는 패키지(71)의 테스팅 시간이 감소되고, 제 1 및 제 2 처리 플랫폼(31, 33)의 각 정지의 시간이 감소된다. 따라서, 칩 또는 패키지 테스팅 기계(1)의 효율이 향상될 수 있다.Compared with the structure of the
본 발명은 가장 실제적이고 바람직한 실시예와 결합하여 설명하였지만, 본 발명은 개시된 실시예에 의해 제한되지 않으며, 이러한 모든 변경 및 등가 구성을 포함하도록 가장 넓은 해석의 정신 및 영역내에 포함되는 다양한 구성을 커버한다.Although the invention has been described in conjunction with the most practical and preferred embodiments, the invention is not limited to the disclosed embodiments and covers various configurations that are within the spirit and scope of the broadest interpretation to encompass all such modifications and equivalent arrangements. do.
본 발명에 의하면, 테스팅 시스템이 제 1 및 제 2 처리 플랫폼을 구비하며, 제 1 처리 플랫폼은 칩 또는 패키지의 정면의 이미지 캡쳐 동안에 칩 또는 패키지를 반송하도록 반응하며, 제 2 처리 플랫폼은 칩 또는 패키지의 배면의 이미지 캡쳐 동안에 칩 또는 패키지를 반송하도록 반응되는데, 이에 의해 칩 또는 패키지의 회전 및 이미징 작동이 분리되어, 칩 또는 패키지의 테스팅 시간이 감소되고, 제 1 및 제 2 처리 플랫폼의 각 정지의 시간이 감소되며, 그에 따라 칩 또는 패키지 테스팅 기계의 효율이 향상되는 효과가 있다.According to the present invention, the testing system has a first and a second processing platform, the first processing platform reacts to return the chip or package during the image capture of the front of the chip or package, and the second processing platform is the chip or package. Reaction to convey the chip or package during image capture of the back side of the chip, thereby separating the rotational and imaging operations of the chip or package, thereby reducing the testing time of the chip or package, and reducing the stopping time of each stop of the first and second processing platforms. The time is reduced, thereby improving the efficiency of the chip or package testing machine.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050126248A KR100762542B1 (en) | 2005-12-20 | 2005-12-20 | Chip or package transfer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050126248A KR100762542B1 (en) | 2005-12-20 | 2005-12-20 | Chip or package transfer system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070065621A KR20070065621A (en) | 2007-06-25 |
KR100762542B1 true KR100762542B1 (en) | 2007-10-01 |
Family
ID=38364876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050126248A KR100762542B1 (en) | 2005-12-20 | 2005-12-20 | Chip or package transfer system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100762542B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102273829B1 (en) | 2020-12-09 | 2021-07-07 | (주)삼정오토메이션 | Variant ejecting apparatus for electronic component and variant ejecting process thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201545244A (en) * | 2014-05-19 | 2015-12-01 | Yung-Chi Chen | Bonding equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030012104A (en) * | 2001-07-30 | 2003-02-12 | 한국디엔에스 주식회사 | Wafer reverse unit for semicondutor cleaning equipment |
-
2005
- 2005-12-20 KR KR1020050126248A patent/KR100762542B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030012104A (en) * | 2001-07-30 | 2003-02-12 | 한국디엔에스 주식회사 | Wafer reverse unit for semicondutor cleaning equipment |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102273829B1 (en) | 2020-12-09 | 2021-07-07 | (주)삼정오토메이션 | Variant ejecting apparatus for electronic component and variant ejecting process thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20070065621A (en) | 2007-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005517289A (en) | Chip removal apparatus, chip removal system, mounting system, and method for removing chips from a wafer | |
JP4039505B2 (en) | Appearance inspection device | |
TWI262165B (en) | Device and method for transporting wafer-shaped articles | |
JP6239417B2 (en) | Substrate processing equipment | |
JP6592043B2 (en) | Conveying device provided with supply device for circulating work | |
JPH11300663A (en) | Thin substrate conveying device | |
US20030188997A1 (en) | Semiconductor inspection system and method | |
KR102276620B1 (en) | Transport system for flipping and multi-inspecting electronic devices | |
US6967475B2 (en) | Device transfer mechanism for a test handler | |
JP3591677B2 (en) | IC transport control device | |
JPH06305551A (en) | Article straightening device | |
KR100762542B1 (en) | Chip or package transfer system | |
KR20170107540A (en) | Flipping device, system and method for processing articles | |
JPH08336784A (en) | Article handling device | |
JP2002353169A (en) | Work carrier and dicing device | |
JP3255210B2 (en) | Container alignment device | |
JP6402227B2 (en) | Wafer transfer device | |
JPH07277484A (en) | Container aligning device | |
CN110369298B (en) | Preprocessing system and method for sorting packages | |
JP4350856B2 (en) | Article transfer device | |
US10748794B1 (en) | Apparatus for transferring electronic devices | |
JP6207856B2 (en) | Work transfer system | |
JP3415069B2 (en) | Dicing equipment | |
JP3077563B2 (en) | Article processing equipment | |
JP3898401B2 (en) | Parts supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140709 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150616 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160707 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 11 |