KR100761085B1 - Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same - Google Patents

Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same Download PDF

Info

Publication number
KR100761085B1
KR100761085B1 KR1020060111183A KR20060111183A KR100761085B1 KR 100761085 B1 KR100761085 B1 KR 100761085B1 KR 1020060111183 A KR1020060111183 A KR 1020060111183A KR 20060111183 A KR20060111183 A KR 20060111183A KR 100761085 B1 KR100761085 B1 KR 100761085B1
Authority
KR
South Korea
Prior art keywords
organic
layer
thin film
film transistor
mixed layer
Prior art date
Application number
KR1020060111183A
Other languages
Korean (ko)
Inventor
양남철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060111183A priority Critical patent/KR100761085B1/en
Application granted granted Critical
Publication of KR100761085B1 publication Critical patent/KR100761085B1/en
Priority to US11/979,887 priority patent/US20080111131A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

An organic TFT(Thin Film Transistor) and a manufacturing method thereof, and an organic light emitting display device with the same are provided to reduce remarkably the contact resistance between an organic semiconductor layer and source/drain electrodes and to embody clear exact images by improving a hole transportation using a mixed layer of an organic material and a metal oxide. A gate electrode(210) is formed on a substrate(200). A gate insulating layer(220) is formed along an upper surface of the resultant structure. Source/drain electrodes(230) spaced apart from each other are formed on the gate insulating layer. A mixed layer(240) is formed on the source/drain electrodes, wherein the mixed layer contains an organic material and a metal oxide. A P type organic semiconductor layer(250) is formed on the substrate including the mixed layer.

Description

유기박막트랜지스터, 이의 제조방법 및 이를 포함하는 유기전계발광소자 {Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same}Organic thin film transistor, manufacturing method thereof, and organic light emitting device including the same {Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same}

도 1 은 종래의 유기박막트랜지스터의 단면도.1 is a cross-sectional view of a conventional organic thin film transistor.

도 2 는 본 발명의 일실시예에 따른 유기박막트랜지스터의 단면도.2 is a cross-sectional view of an organic thin film transistor according to an embodiment of the present invention.

도 3 은 본 발명의 또 다른 일실시예에 따른 유기박막트랜지스터의 단면도.3 is a cross-sectional view of an organic thin film transistor according to another embodiment of the present invention.

도 4 는 본 발명의 일실시예에 따른 유기박막트랜지스터를 포함하는 유기전계발광소자의 단면도4 is a cross-sectional view of an organic light emitting display device including an organic thin film transistor according to an embodiment of the present invention.

도 5는 본 발명의 또 다른 일실시예에 따른 유기박막트랜지스터를 포함하는 유기전계발광소자의 단면도.5 is a cross-sectional view of an organic light emitting display device including an organic thin film transistor according to another embodiment of the present invention.

<도면부호에 대한 간단한 설명><Brief Description of Drawings>

100,200,300,400,500: 기판 110,210,310,410,510:게이트 전극100,200,300,400,500: substrate 110,210,310,410,510: gate electrode

120,220,320,420,520:게이트 절연막120,220,320,420,520: gate insulating film

130,230,330,430,530:소오스/드레인 전극130,230,330,430,530: source / drain electrodes

1240,340,440,540: 혼합층 150,250,350,450,550: P형 유기반도체층1240,340,440,540: Mixed layer 150,250,350,450,550: P type organic semiconductor layer

460,560: 보호막 470,570: 제 1 전극460, 560: protective film 470, 570: first electrode

475,575: 화소정의막 480,580: 유기막층475,575: pixel defining layer 480,580: organic layer

490,590: 제 2 전극490,590: second electrode

본 발명은 유기박막트랜지스터 및 그를 포함하는 평판표시장치에 관한 것으로써, 보다 상세하게는 유기 반도체층과 소오스/드레인 전극 사이에 혼합층을 더욱 개재하여 정공 주입성을 향상시킨 유기박막트랜지스터 및 그를 포함하는 평판표시장치에 관한 것이다.The present invention relates to an organic thin film transistor and a flat panel display device including the same, and more particularly, to an organic thin film transistor having an improved hole injection property through a mixed layer between an organic semiconductor layer and a source / drain electrode, and including the same. It relates to a flat panel display device.

유기박막트랜지스터는 차세대 디스플레이 장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기박막트랜지스터(OTFT: organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로, 유기막의 재료에 따라 올리코티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다.Organic thin film transistors are being actively researched as driving elements of next generation display devices. The organic thin film transistor (OTFT) uses an organic film instead of a silicon film as a semiconductor layer, and low molecular organic thin film transistors such as oligothiophene, pentacene, etc., depending on the material of the organic film, and poly It is classified into a polymer organic thin film transistor such as thiophene (polythiophene) series.

이와 같은 유기박막트랜지스터를 구동소자로 사용하는 유기전계발광표시장치는 적어도 2 개의 유기박막트랜지스터, 예를 들어 하나의 스위칭 유기박막트랜지스터 및 하나의 구동 유기박막트랜지스터와 하나의 캐패시터 그리고 상, 하부 전극 사이에 유기막층이 개재된 유기전계발광소자를 구비한다.The organic light emitting display device using the organic thin film transistor as a driving device includes at least two organic thin film transistors, for example, one switching organic thin film transistor, one driving organic thin film transistor, one capacitor, and an upper and lower electrodes. An organic light emitting display device having an organic film layer interposed therebetween is provided.

통상적으로 플렉서블 유기전계발광소자는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판을 포함한다. 여기서 플라스틱 기판은 열안정성이 매우 취약하여 저온 공정을 이용하여 유기전계발광소자를 제조해야만 한다.Typically, a flexible organic electroluminescent device uses a flexible substrate as a substrate, and the flexible substrate includes a plastic substrate. Here, the plastic substrate has a very poor thermal stability, so an organic light emitting diode must be manufactured by using a low temperature process.

이에 따라 반도체층으로 유기막을 사용하는 유기박막트랜지스터는 저온 공정이 가능하므로 플렉서블 유기전계발광소자의 구동소자로서 각광을 받고 있다.Accordingly, an organic thin film transistor using an organic film as a semiconductor layer has been spotlighted as a driving device of a flexible organic light emitting device because a low temperature process is possible.

도 1 은 종래의 유기박막트랜지스터를 도시한 단면도이다. 1 is a cross-sectional view showing a conventional organic thin film transistor.

도 1을 참조하면, 기판(100) 상에 게이트 전극(110)이 형성되어 있고, 상기 게이트 전극(110)을 포함하는 기판 전면에 걸쳐 게이트 절연막(120)이 형성되어 있다. 상기 게이트 절연막(120) 상에 소오스/드레인 전극(130)이 서로 이격되어 형성되어 있고, 상기 소오스/드레인 전극(130) 및 상기 게이트 절연막(120)에 형성된 유기반도체층(150)을 형성한다.Referring to FIG. 1, a gate electrode 110 is formed on a substrate 100, and a gate insulating layer 120 is formed over the entire surface of the substrate including the gate electrode 110. Source / drain electrodes 130 are formed on the gate insulating layer 120 to be spaced apart from each other, and the organic semiconductor layer 150 formed on the source / drain electrodes 130 and the gate insulating layer 120 is formed.

이와 같은 구조를 갖는 종래의 유기박막트랜지스터는 소오스/드레인 전극과 유기반도체층 사이의 접촉 저항이 크다는 문제점이 발생한다. 즉, 종래의 실리콘 박막트랜지스터에 구비된 실리콘 반도체층과 달리 유기박막트랜지스터에 구비된 유기반도체층에는 고농도의 도핑을 실시할 수 없으며, 이에 따라 소오스/드레인 전극과 유기반도체층 사이의 접촉 저항이 증가되어 오믹 컨택(ohmic contact)을 형성할 수 없다는 문제점이 있다.The conventional organic thin film transistor having such a structure has a problem that the contact resistance between the source / drain electrodes and the organic semiconductor layer is large. That is, unlike the silicon semiconductor layer provided in the conventional silicon thin film transistor, the organic semiconductor layer provided in the organic thin film transistor cannot be doped with high concentration, and thus the contact resistance between the source / drain electrode and the organic semiconductor layer is increased. There is a problem that can not form ohmic contact.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, P형 유기반도체층과 소오스/드레인 전극 사이에 유기물과 금속산화물의 혼합층이 더욱 개재된 유기박막트랜지스터, 그의 제조방법 및 그를 이용한 유기전계발광소자에 대한 것이다.Accordingly, the present invention is to solve the above problems, an organic thin film transistor, a method for producing an organic thin film transistor and a method of manufacturing an organic thin film transistor using the same between the organic layer and the metal oxide between the P-type organic semiconductor layer and the source / drain electrode It is about.

상기와 같은 목적을 달성하기 위하여, 본 발명은 기판; 상기 기판 상에 위치한 게이트 전극; 상기 게이트 전극을 포함하는 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소오스/드레인 전극; 상기 소오스/드레인 전극 상에 위치하고, 유기물과 금속 산화물을 포함하는 혼합층; 및 상기 혼합층을 포함하는 기판 상에 위치하는 P형 유기반도체층을 포함하는 것을 특징으로 하는 유기박막트랜지스터를 제공한다.In order to achieve the above object, the present invention is a substrate; A gate electrode located on the substrate; A gate insulating film disposed over the entire surface of the substrate including the gate electrode; Source and drain electrodes spaced apart from each other on a portion of the gate insulating layer; A mixed layer on the source / drain electrode and comprising an organic material and a metal oxide; And it provides an organic thin film transistor comprising a P-type organic semiconductor layer positioned on a substrate including the mixed layer.

또한, 본 발명은 기판을 제공하고, 상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극을 포함하는 기판 전면에 걸쳐 게이트 절연막을 형성하고, 상기 게이트 절연막 상의 일부 영역에 서로 이격되게 소오스/드레인 전극을 형성하고, 상기 소오스/드레인 전극 상에 유기물과 금속 산화물을 포함하는 혼합층을 형성하고, 상기 혼합층을 포함하는 기판 전면에 걸쳐 P형 유기반도체층을 형성하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법을 제공한다.The present invention also provides a substrate, forming a gate electrode on the substrate, forming a gate insulating film over the entire surface of the substrate including the gate electrode, and source / drain electrodes spaced apart from each other on a portion of the gate insulating film. And forming a mixed layer containing an organic material and a metal oxide on the source / drain electrode, and forming a P-type organic semiconductor layer over the entire substrate including the mixed layer. To provide.

또한, 본 발명은 기판; 상기 기판 상에 위치한 게이트 전극; 상기 게이트 전 극을 포함하는 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소오스/드레인 전극; 상기 소오스/드레인 전극 상에 위치하고, 유기물과 금속 산화물을 포함하는 혼합층; 상기 혼합층을 포함하는 기판 상에 위치하는 P형 유기반도체층; 상기 P형 유기반도체층 상에 위치하는 보호막; 상기 소오스/드레인 전극과 연결되는 제 1 전극; 상기 제 1 전극의 일부를 노출시키는 화소정의막; 상기 제 1 전극 상에 위치하고, 유기발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 제 2 전극을 포함하는 것을 특징으로 하는 유기전계발광소자를 제공한다.In addition, the present invention is a substrate; A gate electrode located on the substrate; A gate insulating film disposed over the entire surface of the substrate including the gate electrode; Source and drain electrodes spaced apart from each other on a portion of the gate insulating layer; A mixed layer on the source / drain electrode and comprising an organic material and a metal oxide; A P-type organic semiconductor layer positioned on the substrate including the mixed layer; A passivation layer on the P-type organic semiconductor layer; A first electrode connected to the source / drain electrode; A pixel defining layer exposing a portion of the first electrode; An organic layer disposed on the first electrode and including an organic light emitting layer; And a second electrode disposed on the organic film layer.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나 본 발명은 여기서 설명되어지는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 “상”에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. In the figures, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Like numbers refer to like elements throughout the specification.

도 2 는 본 발명의 일실시예에 따른 유기박막트랜지스터의 단면도이다.2 is a cross-sectional view of an organic thin film transistor according to an embodiment of the present invention.

도 2를 참조하면, 기판(200)을 제공하고, 상기 기판(200) 상에 게이트 전극(210)을 형성한다. 2, a substrate 200 is provided and a gate electrode 210 is formed on the substrate 200.

상기 기판(200)은 유리와 같은 투명기판, 실리콘 기판 또는 플라스틱으로 형성될 수 있다. 상기 플라스틱 기판 물질로는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PET, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌테레프탈레이드(PET, polyethyeleneterepthalate) 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(CAP: cellulose acetate propinoate) 중에서 선택되는 어느 하나를 사용한다. 바람직하게는 UV 투과가 가능한 유리 같은 투명기판을 사용한다. 상기 게이트 전극(210)은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy) 중에서 선택되는 어느 하나로 형성할 수 있으며, 몰리브덴-텅스텐(MoW) 합금으로 형성하는 것이 더욱 바람직하다. The substrate 200 may be formed of a transparent substrate such as glass, a silicon substrate, or plastic. The plastic substrate material is polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyetherimide (PET, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate (PPS), polyphenylene sulfide (PPS), polyallylate (polyallylate), polyimide (polyimide), polycarbonate (PC), cellulose tri acetate (TAC), cellulose acetate propionate (CAP) Use any one selected from). Preferably, a transparent substrate such as glass capable of UV transmission is used. The gate electrode 210 may be formed of any one selected from aluminum (Al), aluminum alloy (Al-alloy), molybdenum (Mo), and molybdenum alloy (Mo-alloy), and may be formed of molybdenum-tungsten (MoW) alloy. It is more preferable to form.

상기 게이트 전극(210)을 포함하는 기판 전면에 걸쳐 게이트 절연막(220)을 형성한다. 상기 게이트 절연막(220) 상에 서로 이격되게 소오스/드레인 전극(230)을 형성한다. A gate insulating layer 220 is formed over the entire surface of the substrate including the gate electrode 210. Source / drain electrodes 230 are formed on the gate insulating layer 220 to be spaced apart from each other.

상기 게이트 절연막(220)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 유-무기 하이브리드 막으로 구성된다. 상기 무기절연막으로는 실리콘 산화막, 실리콘 질화막, Al2O3, Ta2O5, BST, PZT 중에서 선택되는 어느 하나 또는 다수개를 사용한다. 상기 유기절연막으로는 폴리메타아크릴레이트(PMMA, poly methylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크 릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 선택되는 어느 하나 또는 다수개를 사용한다. 또한 상기 소오스/드레인 전극(230)은 Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, Ti, Cr, Al과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다,The gate insulating layer 220 is composed of a single layer or a multilayer of an organic insulating layer or an inorganic insulating layer or an organic-inorganic hybrid layer. As the inorganic insulating film, any one or more selected from silicon oxide film, silicon nitride film, Al2O3, Ta2O5, BST, and PZT is used. The organic insulating film may include polymethacrylate (PMMA, poly methylmethacrylate), polystyrene (PS, polystyrene), phenolic polymer, acryl polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer , any one or more selected from p-xyrylene-based polymer, vinyl alcohol-based polymer, and parylene. In addition, the source / drain electrodes 230 may be formed of a single layer selected from Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO, or an alloy thereof. Further comprising a metal layer can be formed into a multi-layer,

상기 소오스/드레인 전극(230) 상에 유기물과 금속산화물의 혼합층(240)을 공증착하여 형성한다. 상기 혼합층(240)은 후에 형성될 P형 유기반도체층과 상기 소오스/드레인 전극(230)의 호모 레벨 사이에 위치하는 것이 바람직하다. 즉, 상기 소오스/드레인 전극(230)의 페르미 레벨과 상기 P형 반도체층의 호모 레벨 사이의 차이는 변함 없지만, 상기 소스/드레인 전극(230)의 페르미 레벨과 상기 P형 반도체층의 호모 레벨 사이에 위치하는 호모 레벨을 갖는 상기 혼합층(230)이 개재됨으로써, 정공이 상기 혼합층(230)을 통해 상기 P형 유기반도체층으로 이동할 수 있는 확률을 더욱 높이게 된다. A mixed layer 240 of an organic material and a metal oxide is co-deposited on the source / drain electrode 230. The mixed layer 240 is preferably located between the P-type organic semiconductor layer to be formed later and the homo level of the source / drain electrode 230. That is, the difference between the Fermi level of the source / drain electrode 230 and the homo level of the P-type semiconductor layer does not change, but between the Fermi level of the source / drain electrode 230 and the homo level of the P-type semiconductor layer. By interposing the mixed layer 230 having a homo level positioned at, the probability that holes may move to the P-type organic semiconductor layer through the mixed layer 230 is further increased.

또한 상기 혼합층(240)은 금속산화물을 25~80wt% 포함한다. 상기 금속산화물의 비율이 25wt% 미만이면, 본 발명에서 혼합층을 더욱 개재함으로써 얻을 수 있는 효과인 접촉 저항을 줄일 수 없으며, 80wt%를 초과하면 바람직한 범위 내의 금속 산화물을 포함한 것 보다 혼합층의 박막의 표면 거칠기가 커져서 유기박막트랜지스터의 소자 특성의 신뢰성이 감소하는 문제점이 발생할 수 있다. In addition, the mixed layer 240 contains 25 to 80 wt% of a metal oxide. If the ratio of the metal oxide is less than 25wt%, it is not possible to reduce the contact resistance, which is an effect that can be obtained by further intervening the mixed layer in the present invention, and if it exceeds 80wt%, the surface of the thin film of the mixed layer than the metal oxide in the preferred range The roughness may be increased, thereby reducing the reliability of device characteristics of the organic thin film transistor.

또한 상기 혼합층(240)의 두께는 10~1000Å인 것을 특징으로 한다. 상기 혼 합층(240)은 10Å이상으로 형성되어야 정공 주입 효율 향상이라는 효과를 나타낼 수 있으며, 1000Å을 초과하여 형성하면 제조비용상승 및 공정시간증가 등의 문제점이 발생한다.In addition, the thickness of the mixed layer 240 is characterized in that 10 ~ 1000Å. When the mixed layer 240 is formed to be 10 Å or more, the hole injection efficiency may be improved, and when the amount exceeds 1000 Å, problems such as an increase in manufacturing cost and an increase in process time may occur.

상기 유기물은 유기반도체물질을 사용하는 것이 바람직하며 유기반도체물질은 후공정에서 형성될 유기반도체와 동일하며, 아센족 물질 또는 유기전하전달물질인 트리아릴아민(triarylamine)을 포함하는 물질을 사용하는 것이 가장 바람직하다. 여기서, 상기 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 어느 하나이다. 상기 금속산화물은 몰리브덴, 바나듐, 텅스텐 또는 니켈 중에서 어느 하나를 포함하며, 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것이 가장 바람직하다.Preferably, the organic material is an organic semiconductor material, and the organic semiconductor material is the same as the organic semiconductor to be formed in a later process, and it is preferable to use a material containing triarylamine, which is an assene material or an organic charge transfer material. Most preferred. Here, the acene group material is any one of anthracene, tetracene, pentacene, perylene or conorene. The metal oxide includes any one of molybdenum, vanadium, tungsten or nickel, and most preferably one of molybdenum oxide (MoO 3), vanadium oxide (V 2 O 5), tungsten oxide (WO 3), or nickel oxide (NiO).

상기 혼합층(240)을 포함하는 기판 전면에 걸쳐 P형 유기반도체층(250)을 형성한다. 상기 P형 유기반도체층(250)은 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌(polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플로렌(polyfluorene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclic aromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 어느 하나 또는 다수개를 포함한다. 여기서, 상기 아센족 물질, 즉 펜타센(pentacene), 페릴렌(perylene), 테트라센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다.The P-type organic semiconductor layer 250 is formed over the entire surface of the substrate including the mixed layer 240. The P-type organic semiconductor layer 250 is acene, poly-thienylenevinylene, poly-3-hexylthiophen, alpha-hexathienylene (α- hexathienylene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, alpha-4-thiophene, rubrene, polythiophene, poly Paraphenylenevinylene, polyparaphenylene, polyfluorene, polythiophenevinylene, polythiophene-heterocyclic aromatic copolymer, It includes any one or more of a substance containing triarylamine (triarylamine) or derivatives thereof. Herein, the acene group, ie, pentacene, perylene, tetracene, or anthracene.

본 실시예에서는 P형 유기반도체 물질을 반도체층으로 사용하였지만, 소오스/드레인 영역에만 P형 불순물을 도핑할 수도 있다.In this embodiment, the P-type organic semiconductor material is used as the semiconductor layer, but the P-type impurity may be doped only in the source / drain regions.

이로써 본 발명의 일실시예에 따른 유기박막트랜지스터를 완성한다.This completes the organic thin film transistor according to an embodiment of the present invention.

상기와 같은 혼합층 및 P형 유기반도체층의 특성에 대한 설명은 후술할 또 다른 실시예들에 있어서도 동일하다.Description of the characteristics of the mixed layer and the P-type organic semiconductor layer as described above is the same in other embodiments to be described later.

도 3은 본 발명의 또 다른 일실시예에 따른 유기전계발광소자의 단면도이다.3 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention.

도 3을 참조하면, 기판(300)을 제공하고, 상기 기판(300) 상에 서로 이격되게 소오스/드레인 전극(330)을 형성한다. 상기 소오스/드레인 전극(330)은 Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, Ti, Cr, Al과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. Referring to FIG. 3, a substrate 300 is provided, and source / drain electrodes 330 are formed on the substrate 300 to be spaced apart from each other. The source / drain electrode 330 may be formed of a single layer selected from Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO, or an alloy thereof, and an adhesive metal layer such as Ti, Cr, and Al. It may be formed into a multi-layer further including.

상기 소오스/드레인 전극(330) 상에 유기물과 금속산화물의 혼합물질을 공증착하여 혼합층(340)을 형성한다. A mixed layer 340 is formed by co-depositing a mixture of an organic material and a metal oxide on the source / drain electrode 330.

상기 혼합층(340)은 금속산화물을 25~80wt% 포함한다. 상기 금속산화물의 비율이 25wt% 미만이면, 본 발명에서 혼합층을 더욱 개재함으로써 얻을 수 있는 효과인 접촉 저항을 줄일 수 없으며, 80wt%를 초과하면 바람직한 범위 내의 금속 산화물을 포함한 것 보다 혼합층의 박막의 표면 거칠기가 커져서 유기박막트랜지스터의 소자 특성의 신뢰성이 감소하는 문제점이 발생할 수 있다. The mixed layer 340 includes 25 to 80 wt% of a metal oxide. If the ratio of the metal oxide is less than 25wt%, it is not possible to reduce the contact resistance, which is an effect that can be obtained by further intervening the mixed layer in the present invention, and if it exceeds 80wt%, the surface of the thin film of the mixed layer than the metal oxide in the preferred range The roughness may be increased, thereby reducing the reliability of device characteristics of the organic thin film transistor.

또한 상기 혼합층(340)의 두께는 10~1000Å인 것을 특징으로 한다. 상기 혼합층(340)은 10Å이상으로 형성되어야 정공 주입 효율 향상이라는 효과를 나타낼 수 있으며, 1000Å을 초과하여 형성하면 제조비용상승 및 공정시간증가 등의 문제점이 발생한다.In addition, the thickness of the mixed layer 340 is characterized in that 10 ~ 1000Å. The mixed layer 340 may be formed to have an effect of improving the hole injection efficiency only to be formed at 10Å or more, and if formed in excess of 1000 문제점, problems such as an increase in manufacturing cost and an increase in process time occur.

상기 혼합층(340)에 대한 자세한 설명은 도 2의 혼합층에 대한 설명과 동일함으로 생략한다.Detailed description of the mixed layer 340 is the same as the description of the mixed layer of Figure 2 will be omitted.

상기 혼합층(340)을 포함하는 기판 전면에 걸쳐 P형 유기반도체층(350)을 형성한다. 상기 P형 유기반도체층(350)을 포함하는 기판 전면에 걸쳐 게이트 절연막(320)을 형성한다. 상기 게이트 절연막(340) 상에 상기 소오스/드레인 전극 사이와 대응되는 영역에 게이트 전극(310)을 형성한다. The P-type organic semiconductor layer 350 is formed over the entire substrate including the mixed layer 340. A gate insulating layer 320 is formed over the entire surface of the substrate including the P-type organic semiconductor layer 350. A gate electrode 310 is formed on a region of the gate insulating layer 340 corresponding to between the source / drain electrodes.

이로써 본 발명의 또 다른 실시예에 따른 유기박막트랜지스터를 완성한다.This completes the organic thin film transistor according to another embodiment of the present invention.

도 4 는 본 발명의 일실시예에 따른 박막트랜지스터를 포함하는 유기전계발광소자를 나타낸 단면도이다.4 is a cross-sectional view illustrating an organic light emitting display device including a thin film transistor according to an exemplary embodiment of the present invention.

도 4를 참조하면, 기판(400)을 제공하고, 상기 기판(400) 상에 게이트 전극(410)을 형성한다. 상기 게이트 전극(410)을 포함하는 기판 전면에 걸쳐 게이트 절연막(420)을 형성한다. 상기 게이트 절연막(420) 상에 서로 이격되게 소오스/드레인 전극(440)을 형성한다. Referring to FIG. 4, a substrate 400 is provided and a gate electrode 410 is formed on the substrate 400. A gate insulating film 420 is formed over the entire surface of the substrate including the gate electrode 410. Source / drain electrodes 440 may be formed on the gate insulating layer 420 to be spaced apart from each other.

상기 소오스/드레인 전극(440) 상에 유기물과 금속 산화물을 공증착으로 혼 합층(440)을 형성한다. 상기 유기물은 P형 유기반도체물질이고, 후공정에서 형성될 유기반도체와 동일하며, 아센족 물질 또는 유기전하전달물질인 트리아릴아민(triarylamine) 구조를 포함하는 물질을 사용하는 것이 가장 바람직하다. 여기서 상기 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 어느 하나이다. 상기 금속산화물은 몰리브덴, 바나듐, 텅스텐 또는 니켈 중에서 어느 하나를 포함하며, 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것이 가장 바람직하다. The organic layer and the metal oxide are co-deposited on the source / drain electrode 440 to form a mixed layer 440. The organic material is a P-type organic semiconductor material, the same as the organic semiconductor to be formed in a later step, it is most preferable to use a material containing a triarylamine (triarylamine) structure of an assene material or an organic charge transfer material. Wherein the acene group material is any one of anthracene, tetracene, pentacene, perylene or conorene. The metal oxide includes any one of molybdenum, vanadium, tungsten or nickel, and most preferably one of molybdenum oxide (MoO 3), vanadium oxide (V 2 O 5), tungsten oxide (WO 3), or nickel oxide (NiO).

상기 혼합층(440)에 대한 자세한 설명은 도 2의 혼합층에 대한 설명과 동일함으로 생략한다.Detailed description of the mixed layer 440 is the same as the description of the mixed layer of Figure 2 will be omitted.

상기 혼합층(440)을 포함하는 기판 전면에 걸쳐 P형 유기반도체층(450)을 형성한다. 상기 P형 유기반도체층(450)은 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌(polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플로렌(polyfluorene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclic aromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 어느 하나 또는 다수개를 포함한다. 여기서 상기 아센족 물질은 펜타센(pentacene), 페릴렌(perylene), 테트라 센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다.The P-type organic semiconductor layer 450 is formed over the entire substrate including the mixed layer 440. The P-type organic semiconductor layer 450 is acene, poly-thienylenevinylene, poly-3-hexylthiophen, alpha-hexathienylene (α-). hexathienylene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, alpha-4-thiophene, rubrene, polythiophene, poly Paraphenylenevinylene, polyparaphenylene, polyfluorene, polythiophenevinylene, polythiophene-heterocyclic aromatic copolymer, It includes any one or more of a substance containing triarylamine (triarylamine) or derivatives thereof. Wherein the acene group material is any one of pentacene (pentacene), perylene (perylene), tetracene (tetracene) or anthracene (anthracene).

상기 P형 유기반도체층(450)을 포함하는 기판 전면에 걸쳐 보호막(460)을 형성한다. 상기 보호막(460)은 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층으로 형성될 수 있다. 또한 전면발광형 유기전계발광소자일 경우 평탄화막을 더욱 포함할 수 있다.The passivation layer 460 is formed over the entire surface of the substrate including the P-type organic semiconductor layer 450. The passivation layer 460 may be formed of a silicon nitride layer, a silicon oxide layer, or multiple layers thereof. In addition, in the case of a top emission type organic light emitting diode, the planarization layer may be further included.

상기 보호막(460)을 식각하여 비어홀(460a)을 형성하고, 상기 비어홀(460a)을 통하여 상기 소오스/드레인 전극(430)과 연결되도록 제 1 전극(470)을 형성한다. 상기 제 1 전극(470)은 일함수가 높은 ITO, IZO 등으로 형성될 수 있으며, 전면 발광일 경우 하부에 Al, Ag 또는 이들의 합금으로 형성된 반사막을 더욱 포함하여 2중층 또는 3중층으로 형성될 수 있다.The protective layer 460 is etched to form a via hole 460a, and a first electrode 470 is formed to be connected to the source / drain electrode 430 through the via hole 460a. The first electrode 470 may be formed of ITO, IZO, or the like having a high work function, and in the case of top emission, the first electrode 470 may further include a reflective film formed of Al, Ag, or an alloy thereof at a lower portion thereof, thereby forming a double layer or a triple layer. Can be.

상기 제 1 전극(470) 상에 화소정의막(475)을 형성하고, 패터닝하여 상기 제 1 전극(470)을 노출시키는 개구부(475a)를 형성한다. 상기 화소정의막(475)은 벤조사이클로부텐, 폴리이미드, 폴리아마이드, 아크릴계 수지, SOG 중에서 선택되는 어느 하나로 형성될 수 있다.A pixel defining layer 475 is formed on the first electrode 470 and patterned to form an opening 475a exposing the first electrode 470. The pixel definition layer 475 may be formed of any one selected from benzocyclobutene, polyimide, polyamide, acrylic resin, and SOG.

상기 제 1 전극(470) 상에 유기발광층을 포함하는 유기막층(480)을 형성한다. 상기 유기막층(480)은 잉크젯 프린팅법, 증착법, 레이저 열전사법 등으로 형성될 수 있다. 상기 유기막층(480)은 정공주입층, 정공수송층, 전자주입층, 전자수송층 및 정공억제층 중에서 선택되는 단일층 또는 다중층을 더욱 포함할 수 있다.An organic layer 480 including an organic light emitting layer is formed on the first electrode 470. The organic layer 480 may be formed by an inkjet printing method, a deposition method, a laser thermal transfer method, or the like. The organic layer 480 may further include a single layer or multiple layers selected from a hole injection layer, a hole transport layer, an electron injection layer, an electron transport layer and a hole suppression layer.

상기 유기막층(480)을 포함하는 기판 전면에 걸쳐 제 2 전극(490)을 형성한다. 상기 제 2 전극은 Ag, Al, Ca, Mg 및 이들의 합금으로 형성된다. The second electrode 490 is formed over the entire surface of the substrate including the organic layer 480. The second electrode is formed of Ag, Al, Ca, Mg and alloys thereof.

이로써 본 발명의 일실시예에 따른 유기박막트랜지스터를 포함하는 유기전계발광소자를 완성한다.This completes the organic light emitting device including the organic thin film transistor according to an embodiment of the present invention.

도 5 는 본 발명의 또 다른 실시예에 따른 유기박막트랜지스터를 포함하는 유기전계발광소자의 단면도이다.5 is a cross-sectional view of an organic light emitting display device including the organic thin film transistor according to another embodiment of the present invention.

도 5를 참조하면, 기판(500)을 제공하고, 상기 기판(500) 상에 소오스/드레인 전극(530)을 서로 이격되게 형성한다. 상기 소오스/드레인 전극(530)은 Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, Ti, Cr, Al과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다,Referring to FIG. 5, a substrate 500 is provided, and source / drain electrodes 530 are formed on the substrate 500 to be spaced apart from each other. The source / drain electrode 530 may be formed of a single layer selected from Al, Ag, Mo, Au, Pt, Pd, Ni, ITO, IZO, or an alloy thereof, and an adhesive metal layer such as Ti, Cr, and Al. It may be formed into a multi-layer further including,

상기 소오스/드레인 전극(530)을 포함하는 기판 전면에 걸쳐 유기물과 금속 산화물을 공증착하고 패터닝하여 혼합층(540)을 형성한다. 상기 유기물은 P형 유기반도체물질이고, 후공정에서 형성될 유기반도체와 동일하며, 아센족 물질 또는 트리아릴아민(triarylamine)을 포함하는 물질을 사용하는 것이 가장 바람직하다. 여기서 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 어느 하나를 사용한다. 상기 금속산화물은 몰리브덴, 바나듐, 텅스텐 또는 니켈 중에서 어느 하나를 포함하며, 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것이 가장 바람직하다. 상기 혼합층(540)에 대한 자세한 설명은 도 2의 혼합층에 대한 설명과 동일함으로 생략한다.The mixed layer 540 is formed by co-depositing and patterning an organic material and a metal oxide over the entire surface of the substrate including the source / drain electrode 530. The organic material is a P-type organic semiconductor material, the same as the organic semiconductor to be formed in a later step, it is most preferable to use a material containing an acene group or triarylamine (triarylamine). The acene group here uses any one of anthracene, tetracene, pentacene, perylene or conorene. The metal oxide includes any one of molybdenum, vanadium, tungsten or nickel, and most preferably one of molybdenum oxide (MoO 3), vanadium oxide (V 2 O 5), tungsten oxide (WO 3), or nickel oxide (NiO). Detailed description of the mixed layer 540 is the same as the description of the mixed layer of FIG.

상기 혼합층(540)을 포함하는 기판 전면에 걸쳐 P형 유기반도체층(550)을 형 성한다. 상기 P형 반도체층(550)은 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌(polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플로렌(polyfluorene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclic aromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 어느 하나 또는 다수개를 포함한다. 여기서 상기 아센족 물질, 즉 펜타센(pentacene), 페릴렌(perylene), 테트라센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다. 상기 P형 유기반도체층(550) 상에 게이트 절연막(520)을 형성하고, 상기 게이트 절연막(520) 상의 상기 소오스/드레인 전극(530) 사이와 대응되는 영역에 게이트 전극(510)을 형성한다. The P-type organic semiconductor layer 550 is formed over the entire substrate including the mixed layer 540. The P-type semiconductor layer 550 may include acene, poly-thienylenevinylene, poly-3-hexylthiophen, and alpha-hexathienylene. ), Naphthalene, alpha-6-thiophene, alpha-4-thiophene, alpha-4-thiophene, rubrene, polythiophene, polypara Polyparaphenylenevinylene, polyparaphenylene, polyfluorene, polythiophenevinylene, polythiophene-heterocyclic aromatic copolymer, tree It includes any one or a plurality of materials including arylamine (triarylamine) or derivatives thereof. Wherein the acene group, ie, pentacene, perylene, tetracene, or anthracene. A gate insulating layer 520 is formed on the P-type organic semiconductor layer 550, and a gate electrode 510 is formed in a region corresponding to between the source / drain electrodes 530 on the gate insulating layer 520.

상기 게이트 전극(510)을 포함하는 기판 전면에 걸쳐 보호막(560)을 형성한다. 전면발광 유기전계발광소자의 경우에는 보호막(560) 상에 평탄화막을 더욱 포함할 수 있다.The passivation layer 560 is formed over the entire surface of the substrate including the gate electrode 510. In the case of the top emission organic light emitting diode, the planarization layer may be further included on the passivation layer 560.

상기 보호막(560)을 식각하여 상기 소오스/드레인 전극(530) 중에서 어느 하나를 노출시키는 비어홀(560a)을 형성한다. 상기 비어홀(560a)을 통하여 상기 소오스/드레인 전극(530) 중에서 어느 하나와 연결되는 제 1 전극(570)을 형성한다. 상 기 제 1 전극(570)은 일함수가 높은 ITO, IZO 등으로 형성될 수 있고, 전면발광일 경우 하부에 반사막을 더욱 포함할 수 있다. The passivation layer 560 is etched to form a via hole 560a exposing any one of the source / drain electrodes 530. A first electrode 570 connected to any one of the source / drain electrodes 530 is formed through the via hole 560a. The first electrode 570 may be formed of ITO, IZO, or the like having a high work function, and may further include a reflective film under the front emission.

상기 제 1 전극(570) 상에 화소정의막(575)을 형성하고, 패터닝 하여 상기 제 1 전극(570)을 노출시키는 개구부(575a)를 형성한다. A pixel defining layer 575 is formed on the first electrode 570 and patterned to form an opening 575a exposing the first electrode 570.

상기 제 1 전극(570) 상에 레이저 열전사법, 증착법 또는 잉크젯 프린팅법을 수행하여 유기발광층을 포함하는 유기막층(580)을 형성한다. 상기 유기막층(580)은 정공주입층, 정공수송층, 전자수송층, 전자주입층 및 정공억제층 중에서 선택되는 단일층 또는 다중층을 더욱 포함할 수 있다.The organic film layer 580 including the organic light emitting layer is formed on the first electrode 570 by performing laser thermal transfer, deposition, or inkjet printing. The organic layer 580 may further include a single layer or multiple layers selected from a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer and a hole suppression layer.

상기 유기막층(580) 상에 제 2 전극을 형성하여, 본 발명의 또 다른 실시예에 따른 유기박막트랜지스터를 포함하는 유기전계발광소자를 형성한다.A second electrode is formed on the organic layer 580 to form an organic light emitting diode including an organic thin film transistor according to another embodiment of the present invention.

본 발명에서는 유기반도체층과 소오스/드레인 전극 사이에 유기물과 금속산화물을 더욱 개재함으로써, 정공 수송 능력이 향상되고, 이로 인해 그들 사이의 접촉 저항을 대폭 줄일 수 있어, 보다 선명하고 정확한 화상을 구현하는 유기전계발광소자를 제조할 수 있다.In the present invention, by further interposing the organic material and the metal oxide between the organic semiconductor layer and the source / drain electrodes, the hole transporting ability is improved, thereby greatly reducing the contact resistance therebetween, thereby realizing a clearer and more accurate image. An organic electroluminescent device can be manufactured.

본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것 이다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the scope and spirit of the invention as defined by the following claims. It will be readily apparent to those skilled in the art that various modifications and variations can be made.

이상에서와 같이, 본 발명은 본 발명에서는 유기반도체층과 소오스/드레인 전극 사이에 유기물과 금속산화물을 더욱 개재함으로써, 정공 수송 능력이 향상되고, 이로 인해 그들 사이의 접촉 저항을 대폭 줄일 수 있어, 보다 선명하고 정확한 화상을 구현하는 유기전계발광소자를 제조할 수 있다.As described above, in the present invention, the hole transporting ability is improved by further interposing the organic material and the metal oxide between the organic semiconductor layer and the source / drain electrodes, thereby greatly reducing the contact resistance therebetween. It is possible to manufacture an organic electroluminescent device that realizes a clearer and more accurate image.

Claims (19)

기판;Board; 상기 기판 상에 위치한 게이트 전극;A gate electrode located on the substrate; 상기 게이트 전극을 포함하는 기판 전면에 걸쳐 위치한 게이트 절연막;A gate insulating film disposed over the entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소오스/드레인 전극;Source and drain electrodes spaced apart from each other on a portion of the gate insulating layer; 상기 소오스/드레인 전극 상에 위치하고, 유기물과 금속 산화물을 포함하는 혼합층; 및A mixed layer on the source / drain electrode and comprising an organic material and a metal oxide; And 상기 혼합층을 포함하는 기판 상에 위치하는 P형 유기반도체층을 포함하는 것을 특징으로 하는 유기박막트랜지스터.An organic thin film transistor comprising a P-type organic semiconductor layer positioned on a substrate including the mixed layer. 제 1 항에 있어서,The method of claim 1, 상기 유기물은 트리아릴아민(triaylamine)을 포함하는 물질 또는 아센(acene)족 물질인 것을 특징으로 하는 유기박막트랜지스터.The organic material is an organic thin film transistor, characterized in that the material containing a triarylamine (triaylamine) or an acene (acene) group material. 제 1 항에 있어서,The method of claim 1, 상기 금속 산화물은 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것을 특징으로 하는 유기박막트랜지스터.The metal oxide is an organic thin film transistor, characterized in that any one of molybdenum oxide (MoO3), vanadium oxide (V2O5), tungsten oxide (WO3) or nickel oxide (NiO). 제 1 항에 있어서,The method of claim 1, 상기 혼합층의 두께는 10~1000Å인 것을 특징으로 하는 유기박막트랜지스터.The thickness of the mixed layer is an organic thin film transistor, characterized in that 10 ~ 1000Å. 제 1 항에 있어서,The method of claim 1, 상기 혼합층은 상기 금속 산화물을 25~80wt% 포함하는 것을 특징으로 하는 유기박막트랜지스터.The mixed layer is an organic thin film transistor, characterized in that containing 25 to 80wt% of the metal oxide. 제 2 항에 있어서,The method of claim 2, 상기 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코로넨 중에서 어느 하나인 것을 특징으로 하는 유기박막트랜지스터.The acene group material is an organic thin film transistor, characterized in that any one of anthracene, tetracene, pentacene, perylene or coronene. 기판을 제공하고,Providing a substrate, 상기 기판 상에 게이트 전극을 형성하고,Forming a gate electrode on the substrate, 상기 게이트 전극을 포함하는 기판 전면에 걸쳐 게이트 절연막을 형성하고,Forming a gate insulating film over the entire surface of the substrate including the gate electrode, 상기 게이트 절연막 상의 일부 영역에 서로 이격되게 소오스/드레인 전극을 형성하고,Source / drain electrodes are formed on a portion of the gate insulating layer to be spaced apart from each other; 상기 소오스/드레인 전극 상에 유기물과 금속 산화물을 포함하는 혼합층을 형성하고,Forming a mixed layer including an organic material and a metal oxide on the source / drain electrode, 상기 혼합층을 포함하는 기판 전면에 걸쳐 P형 유기반도체층을 형성하는 것 을 특징으로 하는 유기박막트랜지스터의 제조방법.A method for manufacturing an organic thin film transistor, characterized in that to form a P-type organic semiconductor layer over the entire substrate including the mixed layer. 제 7 항에 있어서, The method of claim 7, wherein 상기 유기물은 트리아릴아민(triaylamine)을 포함하는 물질 또는 아센(acene)족 물질인 것을 특징으로 하는 유기박막트랜지스터의 제조방법.The organic material is a method of manufacturing an organic thin film transistor, characterized in that the triarylamine (triaylamine) or a material containing an acene (acene) group material. 제 7 항에 있어서,The method of claim 7, wherein 상기 금속 산화물은 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것을 특징으로 하는 유기박막트랜지스터의 제조방법.The metal oxide is a method of manufacturing an organic thin film transistor, characterized in that any one of molybdenum oxide (MoO 3), vanadium oxide (V 2 O 5), tungsten oxide (WO 3) or nickel oxide (NiO). 제 7 항에 있어서,The method of claim 7, wherein 상기 혼합층의 두께는 10~1000Å인 것을 특징으로 하는 유기박막트랜지스터의 제조방법.The thickness of the mixed layer is a manufacturing method of an organic thin film transistor, characterized in that 10 ~ 1000Å. 제 7 항에 있어서,The method of claim 7, wherein 상기 혼합층은 상기 금속 산화물을 25~80wt% 포함하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.The mixed layer is a method of manufacturing an organic thin film transistor, characterized in that containing 25 to 80wt% of the metal oxide. 제 7 항에 있어서,The method of claim 7, wherein 상기 혼합층은 상기 유기물과 상기 금속 산화물을 공증착하여 형성하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법. The mixed layer is a method of manufacturing an organic thin film transistor, characterized in that formed by co-depositing the organic material and the metal oxide. 제 8 항에 있어서,The method of claim 8, 상기 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코로넨 중에서 어느 하나인 것을 특징으로 하는 유기박막트랜지스터의 제조방법.The acene group material is any one of anthracene, tetracene, pentacene, perylene or coronene. 기판;Board; 상기 기판 상에 위치한 게이트 전극;A gate electrode located on the substrate; 상기 게이트 전극을 포함하는 기판 전면에 걸쳐 위치한 게이트 절연막;A gate insulating film disposed over the entire surface of the substrate including the gate electrode; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소오스/드레인 전극;Source and drain electrodes spaced apart from each other on a portion of the gate insulating layer; 상기 소오스/드레인 전극 상에 위치하고, 유기물과 금속 산화물을 포함하는 혼합층;A mixed layer on the source / drain electrode and comprising an organic material and a metal oxide; 상기 혼합층을 포함하는 기판 상에 위치하는 P형 유기반도체층;A P-type organic semiconductor layer positioned on the substrate including the mixed layer; 상기 P형 유기반도체층 상에 위치하는 보호막;A passivation layer on the P-type organic semiconductor layer; 상기 소오스/드레인 전극과 연결되는 제 1 전극;A first electrode connected to the source / drain electrode; 상기 제 1 전극의 일부를 노출시키는 화소정의막;A pixel defining layer exposing a portion of the first electrode; 상기 제 1 전극 상에 위치하고, 유기발광층을 포함하는 유기막층; 및An organic layer disposed on the first electrode and including an organic light emitting layer; And 상기 유기막층 상에 위치하는 제 2 전극을 포함하는 것을 특징으로 하는 유 기전계발광소자.An organic electroluminescent device comprising a second electrode located on the organic film layer. 제 14 항에 있어서,The method of claim 14, 상기 유기물은 트리아릴아민(triarylamine)을 포함하는 물질 또는 아센(acene)족 물질인 것을 특징으로 하는 유기전계발광소자.The organic material is an organic light emitting display device, characterized in that the material containing triarylamine (triarylamine) or an acene (acene) group material. 제 14 항에 있어서,The method of claim 14, 상기 금속 산화물은 산화몰리브덴(MoO3), 산화이바나듐(V2O5), 산화텅스텐(WO3) 또는 산화니켈(NiO) 중에서 어느 하나인 것을 특징으로 하는 유기전계발광소자.The metal oxide is an organic light emitting diode, characterized in that any one of molybdenum oxide (MoO 3), vanadium oxide (V 2 O 5), tungsten oxide (WO 3) or nickel oxide (NiO). 제 14 항에 있어서,The method of claim 14, 상기 혼합층의 두께는 10~1000Å인 것을 특징으로 하는 유기전계발광소자.The thickness of the mixed layer is an organic light emitting device, characterized in that 10 ~ 1000Å. 제 14 항에 있어서,The method of claim 14, 상기 혼합층은 상기 금속 산화물을 25~80wt% 포함하는 것을 특징으로 하는 유기전계발광소자.The mixed layer is an organic light emitting device, characterized in that containing 25 to 80wt% of the metal oxide. 제 15 항에 있어서,The method of claim 15, 상기 아센족 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코로넨 중에 서 어느 하나인 것을 특징으로 하는 유기전계발광소자.The acene group material is any one of anthracene, tetracene, pentacene, perylene or coronene.
KR1020060111183A 2006-11-10 2006-11-10 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same KR100761085B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060111183A KR100761085B1 (en) 2006-11-10 2006-11-10 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
US11/979,887 US20080111131A1 (en) 2006-11-10 2007-11-09 Organic thin film transistor, method of fabricating the same, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111183A KR100761085B1 (en) 2006-11-10 2006-11-10 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same

Publications (1)

Publication Number Publication Date
KR100761085B1 true KR100761085B1 (en) 2007-09-21

Family

ID=38738538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111183A KR100761085B1 (en) 2006-11-10 2006-11-10 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same

Country Status (1)

Country Link
KR (1) KR100761085B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435474B1 (en) * 2008-05-26 2014-08-29 엘지디스플레이 주식회사 Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same
KR101482551B1 (en) * 2014-06-23 2015-01-19 엘지디스플레이 주식회사 Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same
CN104347728A (en) * 2013-08-07 2015-02-11 加利福尼亚大学董事会 Transparent metal oxide nanoparticle compositions, methods of manufacture thereof and articles comprising the same
KR20160083749A (en) * 2015-01-02 2016-07-12 엘지전자 주식회사 Mixed contact interlayer and using method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229579A (en) * 2001-11-28 2003-08-15 Konica Corp Field effect transistor and manufacturing method therefor
JP2004103905A (en) * 2002-09-11 2004-04-02 Pioneer Electronic Corp Organic semiconductor element
JP2005203728A (en) * 2003-08-19 2005-07-28 Seiko Epson Corp Electrode, method for forming electrode, thin-film transistor, electronic circuit, organic electroluminescent element, display, and electronic equipment
JP2005294785A (en) * 2004-03-31 2005-10-20 Dainippon Printing Co Ltd Organic semiconductor device
JP2006049577A (en) * 2004-08-04 2006-02-16 Sony Corp Field effect transistor
JP2006148094A (en) * 2004-11-19 2006-06-08 Samsung Sdi Co Ltd Thin film transistor and flat panel display employing it
JP2015229579A (en) * 2014-06-06 2015-12-21 ブラザー工業株式会社 Image recording device
JP2016103905A (en) * 2014-11-28 2016-06-02 アイシン精機株式会社 Commutator motor
JP2017203728A (en) * 2016-05-13 2017-11-16 コニカミノルタ株式会社 Radiographic imaging apparatus
JP2018049577A (en) * 2016-09-21 2018-03-29 実 清水 Movie viewing tablet stand
JP2018148094A (en) * 2017-03-07 2018-09-20 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229579A (en) * 2001-11-28 2003-08-15 Konica Corp Field effect transistor and manufacturing method therefor
JP2004103905A (en) * 2002-09-11 2004-04-02 Pioneer Electronic Corp Organic semiconductor element
JP2005203728A (en) * 2003-08-19 2005-07-28 Seiko Epson Corp Electrode, method for forming electrode, thin-film transistor, electronic circuit, organic electroluminescent element, display, and electronic equipment
JP2005294785A (en) * 2004-03-31 2005-10-20 Dainippon Printing Co Ltd Organic semiconductor device
JP2006049577A (en) * 2004-08-04 2006-02-16 Sony Corp Field effect transistor
JP2006148094A (en) * 2004-11-19 2006-06-08 Samsung Sdi Co Ltd Thin film transistor and flat panel display employing it
JP2015229579A (en) * 2014-06-06 2015-12-21 ブラザー工業株式会社 Image recording device
JP2016103905A (en) * 2014-11-28 2016-06-02 アイシン精機株式会社 Commutator motor
JP2017203728A (en) * 2016-05-13 2017-11-16 コニカミノルタ株式会社 Radiographic imaging apparatus
JP2018049577A (en) * 2016-09-21 2018-03-29 実 清水 Movie viewing tablet stand
JP2018148094A (en) * 2017-03-07 2018-09-20 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435474B1 (en) * 2008-05-26 2014-08-29 엘지디스플레이 주식회사 Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same
CN104347728A (en) * 2013-08-07 2015-02-11 加利福尼亚大学董事会 Transparent metal oxide nanoparticle compositions, methods of manufacture thereof and articles comprising the same
CN104347728B (en) * 2013-08-07 2019-12-03 加利福尼亚大学董事会 Transparent metal oxide Nanoparticulate compositions, its manufacturing method and the product including the composition
KR101482551B1 (en) * 2014-06-23 2015-01-19 엘지디스플레이 주식회사 Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same
KR20160083749A (en) * 2015-01-02 2016-07-12 엘지전자 주식회사 Mixed contact interlayer and using method thereof
KR102331101B1 (en) 2015-01-02 2021-11-26 엘지전자 주식회사 Mixed contact interlayer and using method thereof

Similar Documents

Publication Publication Date Title
US7667385B2 (en) Organic thin film transistor and organic electroluminescent device using the same
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR101074803B1 (en) Organic light emitting display apparatus and method of manufacturing thereof
KR100647683B1 (en) Organic thin film transistor and flat display apparatus comprising the same
EP1701393B1 (en) Organic thin film transistor and method of manufacturing thereof
US20110186830A1 (en) Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process
KR100626082B1 (en) Flat panel display
US7538017B2 (en) Method of manufacturing a thin film transistor, a thin film transistor manufactured by the method, a method of manufacturing flat panel display device, and a flat panel display device manufactured by the method
US20130048993A1 (en) Electronic device and semiconductor substrate
KR100761085B1 (en) Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US8188651B2 (en) Organic light emitting display apparatus
KR20080014328A (en) Organic light emitting display apparatus and method of manufacturing the same
KR20070047633A (en) Organic electroluminescence device and the method for fabricating of the same
KR100932937B1 (en) OLED display and manufacturing method thereof
KR100807558B1 (en) Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
US20080111131A1 (en) Organic thin film transistor, method of fabricating the same, and display device including the same
KR100937867B1 (en) Organic light emitting display apparatus
US20070158647A1 (en) Junction structure of organic semiconductor device, organic thin film transistor and fabricating method thereof
KR100708694B1 (en) Flat panel display and method for fabricating the same
GB2448175A (en) Organic semiconductor devices with oxidized electrodes
KR100730183B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
US20120313150A1 (en) Thin film transistor and method of manufacturing the same, and electronic apparatus
KR100708695B1 (en) Flat panel display and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee