KR20160083749A - Mixed contact interlayer and using method thereof - Google Patents

Mixed contact interlayer and using method thereof Download PDF

Info

Publication number
KR20160083749A
KR20160083749A KR1020150000262A KR20150000262A KR20160083749A KR 20160083749 A KR20160083749 A KR 20160083749A KR 1020150000262 A KR1020150000262 A KR 1020150000262A KR 20150000262 A KR20150000262 A KR 20150000262A KR 20160083749 A KR20160083749 A KR 20160083749A
Authority
KR
South Korea
Prior art keywords
component
charge injection
injection layer
solution
mixed charge
Prior art date
Application number
KR1020150000262A
Other languages
Korean (ko)
Other versions
KR102331101B1 (en
Inventor
김현철
노용영
박대현
이명원
민순영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150000262A priority Critical patent/KR102331101B1/en
Publication of KR20160083749A publication Critical patent/KR20160083749A/en
Application granted granted Critical
Publication of KR102331101B1 publication Critical patent/KR102331101B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H01L51/10—
    • H01L51/002—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Abstract

The present invention relates to a mixed contact interlayer which includes an electron injection element and a hole injection element, a manufacturing method thereof, and a method for successively controlling the work function of a metal electrode by using the mixed contact charge injection layer in transferring the positive carrier of an organic semiconductor device.

Description

혼합 전하주입층 및 그 이용 방법{MIXED CONTACT INTERLAYER AND USING METHOD THEREOF}[0001] MIXED CONTROL INTERLAYER AND USING METHOD THEREOF [0002]

본 발명은 전자 주입 성분 및 정공 주입 성분을 포함하는 혼합 전하주입층 (mixed contact interlayer), 그 제조 방법 및 유기 반도체 소자의 양극성 캐리어 전달에 있어서 상기 혼합 전하주입층을 이용한 금속 전극의 일함수를 연속적으로 조절하는 방법에 관한 것이다.The present invention relates to a mixed contact interlayer comprising an electron injecting component and a hole injecting component, a method for producing the mixed contact interlayer, and a work function of the metal electrode using the mixed charge injecting layer in the bipolar carrier transfer of the organic semiconductor device, .

최근 들어 휠 수 있는 디스플레이 (flexible display)가 많은 관심을 받고 있다. 사람들은 어디서나 가지고 다닐 수 있으면서도 좀 더 큰 화면을 원하기 때문에 접거나 구부리거나, 말 수 있는 디스플레이의 개발이 요구되고 있다. 그러나, 실리콘과 같은 무기박막 트랜지스터는 그 제조 온도가 높고, 휘거나 구부렸을 때 쉽게 깨어지기 때문에 플렉서블 디스플레이에 적용하기에는 한계가 있고, 따라서 휘거나 구부렸을 때도 견딜 수 있는 유연 트랜지스터에 대한 연구가 활발히 진행되고 있으며, 그 중 대표적인 후보로 유기박막 트랜지스터 (Organic Thin Film Transistor, OTFT), 금속산화물 트랜지스터 (Metal Oxide Transistors), 탄소나노튜브 트랜지스터 (Carbon Nanotube Transistor)에 대한 연구가 활발히 진행되고 있다.Recently, a flexible display has attracted much attention. People are able to carry them anywhere, but they want a bigger screen, so it is required to develop a display that can fold, bend or speak. However, since an inorganic thin film transistor such as silicon has a high manufacturing temperature and breaks easily when bent or bent, there is a limit to apply to a flexible display, and therefore research on a flexible transistor that can withstand bending or bending is actively conducted Research has been actively conducted on organic thin film transistors (OTFTs), metal oxide transistors (TFTs), and carbon nanotube transistors (Carbon Nanotube Transistors) as representative candidates.

유기박막 트랜지스터는 반도체층으로 실리콘막 대신에 유기 반도체막을 사용하는 것으로, 유기막의 재료에 따라 올리고티오펜 (oligothiophene), 펜타센 (pentacene) 등과 같은 저분자 유기물 박막트랜지스터와 폴리티오펜 (polythiophene) 계열 등과 같은 고분자 유기물 박막트랜지스터로 분류된다.The organic thin film transistor uses an organic semiconductor film instead of a silicon film as a semiconductor layer. Depending on the material of the organic film, the organic thin film transistor includes a low-molecular organic thin film transistor such as oligothiophene or pentacene, a polythiophene- Polymer organic thin film transistor.

이와 같은 유연박막 트랜지스터는 기존의 단결정 실리콘 트랜지스터와 비교할 때 금속 전극을 전자 주입 전극/정공 주입 전극으로 사용하기 때문에 소스/드레인 전극에서 반도체 박막으로 전하가 주입될 때 많은 접촉 저항이 발생할 수 있는 원천적인 가능성을 지니고 있으며 이러한 접촉 저항이 트랜지스터의 특성에 매우 큰 영향을 미친다. 한편, N형 반도체와 P형 반도체로 이루어지는 금속산화막반도체 (CMOS) 디지털 회로를 구현하는 경우에는 1종의 전극 물질 (주로 금을 사용)로 높은 전자 주입 및 정공 주입 효율을 얻어야만 한다. 하지만 전극의 금속 재료가 지닌 일함수 (work function) 와 N형 및 P형 유기반도체 물질의 에너지 레벨 (HOMO 혹은 LUMO 레벨)의 차이에 의해 전극과 유기반도체 사이에 발생되는 접촉 저항을 피할 수 없게 된다. 예컨대, P형 유기반도체와 금 전극은 접촉 저항이 낮고 N형 유기반도체와 금 전극은 접촉 저항이 매우 높은 것으로 알려져 있다. 그러므로 금 전극을 사용하여 제조된 CMOS형 유기 디지털 소자 (인버터, 링오실레이터)는 금 전극과 N형 유기반도체 간의 높은 접촉 저항으로 인해 성능이 매우 낮은 것이 현실이다. 또한 일함수가 높은 금속 전극 대신 일함수가 낮은 다른 금속 전극 (예컨대, 알루미늄)을 사용할 경우 전극의 산화 문제가 발생되어 소자의 장기간 안정적인 구동에 나쁜 영향을 끼칠 수 있다. Since such a flexible thin film transistor uses a metal electrode as an electron injecting electrode / hole injecting electrode in comparison with a conventional single crystal silicon transistor, it is possible to obtain a source electrode having a large contact resistance when a charge is injected from a source / drain electrode into a semiconductor thin film And this contact resistance has a great influence on the characteristics of the transistor. On the other hand, when a metal oxide semiconductor (CMOS) digital circuit comprising an N-type semiconductor and a P-type semiconductor is implemented, high electron injection and hole injection efficiency must be obtained with one kind of electrode material (mainly using gold). However, the contact resistance generated between the electrode and the organic semiconductor can not be avoided by the difference between the work function of the metal material of the electrode and the energy level (HOMO or LUMO level) of the N-type and P-type organic semiconductor materials . For example, it is known that the contact resistance of a P-type organic semiconductor and a gold electrode is low and the contact resistance of an N-type organic semiconductor and a gold electrode is very high. Therefore, CMOS organic digital devices (inverters, ring oscillators) fabricated using gold electrodes are inferior in performance due to high contact resistance between gold electrodes and N-type organic semiconductors. In addition, when another metal electrode (for example, aluminum) having a low work function is used in place of the metal electrode having a high work function, there arises an oxidation problem of the electrode, which may adversely affect long-term stable driving of the device.

상기와 같은 N형 유기반도체와 금속 전극을 사용한 유기박막트랜지스터의 높은 접촉 저항 문제점을 해결하기 위하여 지금까지 주로 사용된 방법은 금속염을 전극과 N형 유기반도체 사이에 삽입하여 둘 사이의 접촉 저항을 낮추는 것이었다. 대표적인 선행 기술로는 등록 특허 10-0807558를 들 수 있는데, 상기 문헌은 소스/드레인 전극의 상부에 N형 유기반도체와 동일한 성분의 유기물과 금속염의 혼합물로 구성된 혼합물을 도포하여 접촉 저항을 줄이는 기술에 관한 것이다. 상기 기술을 적용하면 수나노 미터 정도의 매우 얇은 층의 금속염 중간층을 삽입하여 접촉 저항을 효과적으로 낮출 수 있는 효과가 발생된다. 그러나 상기 기술은 소스/드레인 전극과 유기반도체의 접촉 저항을 줄이기 위하여 N형 유기반도체와 동일한 성분의 유기물과 금속염의 혼합물을 진공 증착 공정으로 제조하기 때문에 전하주입 전극 중 한쪽 전극에만 선택적으로 금속염을 도포하는 것이 매우 어렵거나 불가능하고, 모든 공정이 고진공 증착 챔버에서 이루어져서 작업공정이 번거롭고 제조원가가 많이 소요되어 비경제적이다. 따라서 금속염 층이 소스/드레인 양쪽 전극에 모두 존재하고 이를 통해서 N형 반도체와 P형 반도체를 모두 포함하는 CMOS형 디지털 회로를 구현하는 경우, 또한 예컨대 전자 주입성의 금속염 층을 증착하는 경우에는 N형 트랜지스터의 접촉 저항은 향상시켜서 성능을 높일 수 있으나, P형 트랜지스터의 접촉 저항은 도리어 높아지게 되므로 성능이 저하되는 치명적인 단점을 지니고 있다. 반대로 정공 주입에 적합한 금속염을 전면 도포하게 되면 P형 트랜지스터의 접촉 저항은 향상시켜서 성능을 높일 수 있으나, N형 트랜지스터의 접촉 저항은 도리어 높아지게 되는 반대의 결과를 낳는다. 상기와 같은 단점은, 사용된 금속염의 종류에 따라서 금속 전극의 일함수를 높이거나 혹은 낮추는 한가지 방향으로만 일함수의 변화가 가능하기 때문이며, 따라서 증착 공정으로 한가지 종류의 금속염 층을 전자 회로내 모든 트랜지스터의 소스/드레인 전극의 전면에 도포하게 되면 N형 트랜지스터 또는 P형 트랜지스터 중 어느 한쪽의 접촉 저항은 증가될 수 밖에 없으므로 소자 성능 개선이 제한적이다. 따라서, 이러한 증착 방법을 통해서 전하주입층을 형성하게 되면 하나의 트랜지스터에서 전자나 정공이 모두 전달될 수 있는 양극성 트랜지스터나 이를 이용한 유기발광 트랜지스터를 제조할 때에 전자와 정공의 주입특성 향상을 동시에 얻어내기가 불가능하다.In order to solve the problem of high contact resistance of the N-type organic semiconductor and the organic thin film transistor using the metal electrode, a method mainly used up until now has been to insert a metal salt between the electrode and the N-type organic semiconductor, . As a representative prior art, there is a technique of reducing the contact resistance by applying a mixture composed of a mixture of an organic material and a metal salt having the same composition as the N-type organic semiconductor to the upper part of the source / drain electrode . With the above-described technique, an extremely thin metal layer of about several nanometers can be inserted to effectively reduce the contact resistance. However, in order to reduce the contact resistance between the source / drain electrode and the organic semiconductor, the above-described technique uses a vacuum deposition process to produce a mixture of an organic material and a metal salt having the same composition as the N-type organic semiconductor. Therefore, And all processes are performed in a high vacuum deposition chamber, so that the work process is troublesome and the production cost is high, which is uneconomical. Therefore, when a CMOS type digital circuit including both an N-type semiconductor and a P-type semiconductor is realized through the presence of a metal salt layer on both the source / drain electrodes, and also when an electron injecting metal salt layer is deposited, The contact resistance of the P-type transistor can be improved and the performance can be improved. However, the contact resistance of the P-type transistor becomes higher, and the performance is deteriorated. On the other hand, if the metal salt suitable for hole injection is coated on the entire surface, the contact resistance of the P-type transistor can be improved to improve the performance, but the contact resistance of the N-type transistor becomes higher. The disadvantage is that the work function can be changed only in one direction that increases or decreases the work function of the metal electrode depending on the type of the metal salt used. Therefore, in the vapor deposition process, When the entire surface of the source / drain electrode of the transistor is coated, the contact resistance of either the N-type transistor or the P-type transistor can not be increased. Accordingly, when a bipolar transistor capable of transferring electrons or holes from one transistor or an organic light-emitting transistor using the same is formed by forming the charge injection layer through such a deposition method, Is impossible.

또한 상기 선행기술의 방법은 고진공 챔버내에서 금속염을 증착하여 전하주입성을 향상시키므로 비교적 고온, 고압의 공정이 요구되며 이는 플렉서블한 소자를 구현하기 위한 플라스틱 기판 위에 공정하기에는 적합하지 않은 측면이 있다. In addition, the prior art method requires a relatively high temperature and high pressure process because the metal salt is deposited in the high vacuum chamber to improve the charge injection property, which is not suitable for processing on a plastic substrate for implementing a flexible device.

그러므로 유기박막 트랜지스터가 다양한 디지털 회로나 유기발광 트랜지스터, 유기발광 레이져 등에 폭넓게 쓰이기 위해서는 금속의 일함수를 선택적으로 자유롭게, 소정 범위 내에서 연속적으로 변화시켜서 어떠한 유기반도체와 금속 사이의 접촉에서도 낮은 접촉 저항을 얻을 수 있도록 하는 방법의 개발이 절실히 요구되고 있다.Therefore, in order for organic thin film transistors to be widely used in various digital circuits, organic light emitting transistors, and organic light emitting lasers, the work function of the metal can be selectively changed freely and continuously within a predetermined range, And a method for obtaining such information is urgently required.

본 발명의 목적은 전자 주입 성분 및 정공 주입 성분을 포함하는 혼합 전하주입층 (mixed contact interlayer), 그 제조 방법 및 유기 반도체 소자의 양극성 캐리어 전달에 있어서 상기 혼합 전하주입층을 이용한 금속 전극의 일함수를 연속적으로 조절하는 방법을 제공하는 것이다.It is an object of the present invention to provide a mixed contact interlayer comprising an electron injecting component and a hole injecting component, a manufacturing method thereof, and a work function of the metal electrode using the mixed charge injecting layer in the bipolar carrier transfer of the organic semiconductor device In a continuous manner.

상기 목적을 달성하기 위하여, 본 발명의 일 측면은 전자 주입 성분 및 정공 주입 성분을 포함하는 혼합 전하주입층 (mixed contact interlayer)에 관한 것이다.In order to accomplish the above object, one aspect of the present invention relates to a mixed contact interlayer including an electron injection component and a hole injection component.

상기 전자 주입 성분은 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것일 수 있다. The electron injection component is Cs 2 CO 3, CsF, Rb 2 CO 3, K 2 CO 3, Na 2 CO 3, LiF, CaF 2, MgF 2, NaCl, MgO, PEO, Ba (OH) 2, 8- hydroxy (Liq), PEI, and combinations thereof. ≪ RTI ID = 0.0 >

상기 정공 주입 성분은 V2O5, MoO3, WO3, F4TCNQ, PEDOT:PSS 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것일 수 있다. The hole injecting component may be selected from the group consisting of V 2 O 5 , MoO 3 , WO 3 , F 4 TCNQ, PEDOT: PSS, and combinations thereof.

상기 전자 주입 성분에 대한 상기 정공 주입 성분의 몰비는 0 초과 1 미만일 수 있다. The molar ratio of the hole injecting component to the electron injecting component may be greater than 0 and less than 1.

상기 전자 주입 성분은 세슘 카보네이트이고, 상기 정공 주입 성분은 바나듐 펜트옥사이드일 수 있다. The electron injecting component may be cesium carbonate and the hole injecting component may be vanadium pentoxide.

상기 세슘 카보네이트에 대한 바나듐 펜트옥사이드의 몰비는 0 초과 1 미만일 수 있다. The molar ratio of the vanadium pentoxide to the cesium carbonate may be more than 0 and less than 1.

상기 혼합 전하주입층의 두께는 0.1 내지 5 nm일 수 있다. The thickness of the mixed charge injecting layer may be 0.1 to 5 nm.

본 발명의 또 다른 측면은 상기 본 발명의 혼합 전하주입층을 포함하는 금속 전극에 관한 것이다.Another aspect of the present invention relates to a metal electrode including the mixed charge injecting layer of the present invention.

본 발명의 또 다른 측면은 상기 본 발명의 금속 전극을 1 이상 포함하는 트랜지스터에 관한 것이다.Yet another aspect of the present invention relates to a transistor comprising at least one metal electrode of the present invention.

상기 금속 전극은 각각 독립적으로 동일하거나 상이한 혼합 전하주입층을 포함할 수 있다. The metal electrodes may each independently include the same or different mixed charge injection layers.

본 발명의 또 다른 측면은 상기 본 발명의 트랜지스터를 포함하는 금속산화막반도체형 디지털 회로에 관한 것이다.Another aspect of the present invention relates to a metal oxide semiconductor type digital circuit including the transistor of the present invention.

본 발명의 또 다른 측면은 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계; 정공 주입 성분을 포함하는 제2 용액을 제조하는 단계; 상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및 상기 혼합물을 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계를 포함하는 혼합 전하주입층의 제조 방법에 관한 것이다. Yet another aspect of the present invention provides a method of manufacturing a semiconductor device, comprising: preparing a first solution comprising an electron injecting component; Preparing a second solution comprising a hole injecting component; Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And applying the mixture to a metal electrode to form a mixed charge injection layer.

상기 본 발명의 혼합 전하주입층의 제조 방법은 상기 전하주입층용 혼합물 내에서 전자 주입 성분에 대한 정공 주입 성분의 몰비가 0 초과 1 미만인 것일 수 있다. In the method for producing a mixed charge injecting layer of the present invention, the molar ratio of the hole injecting component to the electron injecting component in the mixture for the charge injecting layer may be more than 0 and less than 1.

본 발명의 또 다른 측면은 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계; 정공 주입 성분을 포함하는 제2 용액을 제조하는 단계; 상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및 상기 혼합물을 상기 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계를 포함하고, 상기 제1 용액에 대한 상기 제2 용액의 부피비는 0 초과 1 미만인 금속 전극의 일함수를 연속적으로 조절하는 방법에 관한 것이다. Yet another aspect of the present invention provides a method of manufacturing a semiconductor device, comprising: preparing a first solution comprising an electron injecting component; Preparing a second solution comprising a hole injecting component; Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And applying the mixture to the metal electrode to form a mixed charge injection layer, wherein the volume ratio of the second solution to the first solution is continuously adjusted to a work function of the metal electrode of more than 0 and less than 1 ≪ / RTI >

상기 본 발명의 혼합 전하주입층의 제조 방법 및 금속 전극의 일함수를 연속적으로 조절하는 방법에 있어서, 사용되는 전자 주입 성분은 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 및 이들의 조합으로 이루어지는 군으로부터 선택될 수 있고, 정공 주입 성분은 V2O5, MoO3, F4TCNQ, PEDOT:PSS, WO3 및 이들의 조합으로 이루어지는 군으로부터 선택될 수 있다. In the method of manufacturing the mixed charge injection layer of the present invention and the method of continuously controlling the work function of the metal electrode, the electron injecting component used is Cs 2 CO 3 , CsF, Rb 2 CO 3 , K 2 CO 3 , Na 2 CO 3 , LiF, CaF 2 , MgF 2 , NaCl, MgO, PEO, Ba (OH) 2 , 8-hydroxyquinolonitolithium Liq, PEI, The hole injecting component may be selected from the group consisting of V 2 O 5 , MoO 3 , F 4 TCNQ, PEDOT: PSS, WO 3, and combinations thereof.

상기 본 발명의 혼합 전하주입층의 제조 방법 및 금속 전극의 일함수를 연속적으로 조절하는 방법에 있어서, 전자 주입 성분은 세슘 카보네이트이고, 정공 주입 성분은 바나듐 펜트옥사이드일 수 있다. In the method of manufacturing the mixed charge injecting layer of the present invention and the method of continuously controlling the work function of the metal electrode, the electron injecting component may be cesium carbonate and the hole injecting component may be vanadium pentoxide.

상기 본 발명의 혼합 전하주입층의 제조 방법 및 금속 전극의 일함수를 연속적으로 조절하는 방법에 있어서, 전하주입층용 혼합물은 금속 전극에 도포되기 이전에 그 농도가 조절될 수 있다. In the method of manufacturing the mixed charge injection layer of the present invention and the method of continuously controlling the work function of the metal electrode, the concentration of the mixture for the charge injection layer may be adjusted before being applied to the metal electrode.

이하, 본 발명을 보다 상세하게 설명한다.
Hereinafter, the present invention will be described in more detail.

일 측면에 있어서, 본 발명은 전자 주입 성분 및 정공 주입 성분을 포함하는 혼합 전하주입층을 제공한다.In one aspect, the present invention provides a mixed charge injecting layer comprising an electron injecting component and a hole injecting component.

기본적으로 유기박막 트랜지스터에서는 소스-드레인 전극으로 금속을 사용하고 있기 때문에 유기물과 금속간에 비(非) 오믹 컨택 (non-ohmic contact) 문제가 존재한다. 이러한 문제점은 전극을 유기물로 대체하지 않는 한 에너지 장벽의 차이에 의해 수반될 수 밖에 없다. 이러한 소스-드레인 전극과 유기박막 사이의 접촉 저항은 소자내의 전류 흐름에 결정적인 영향을 줄 수 있어 가능한 이를 감소시키는 것이 좋다. 달리 표현하면 유기 활성층과 금속간의 에너지 장벽 차이를 완화시킬 수 있어야 하며 일반적으로 금속 전극과 유기 활성층 계면을 도핑하는 전하주입층을 이용하게 된다. 이렇게 에너지 장벽 차이를 완화시킴으로써 문턱 전압을 낮추어 소자 특성 향상, 소비 전력을 낮출 수 있다. Basically, in an organic thin film transistor, since a metal is used as a source-drain electrode, there is a non-ohmic contact problem between an organic material and a metal. This problem is accompanied by the difference in the energy barrier unless the electrode is replaced with an organic material. The contact resistance between the source-drain electrode and the organic thin film may have a decisive influence on the current flow in the device, and it is preferable to reduce it. In other words, the difference in the energy barrier between the organic active layer and the metal should be mitigated. In general, the charge injection layer is used to dope the metal electrode and the organic active layer interface. By reducing the energy barrier difference, the threshold voltage can be lowered to improve device characteristics and power consumption.

통상 기존의 전하주입층은 전극과 반도체 계면 사이에 삽입되어 전자 혹은 정공 등 한 가지 종류의 전하 주입 특성만을 향상시키는 작용을 한다. 하지만 이러한 기존의 전하주입층은 전자와 정공 양자 모두의 전하 주입 특성을 향상시킬 것이 요구되는 전자 소자, 예컨대 양극자 트랜지스터 등의 소자에는 적용될 수 없다는 단점을 지니고 있다.　 Conventionally, the conventional charge injecting layer is interposed between the electrode and the semiconductor interface so as to improve only one kind of charge injection characteristic such as electron or hole. However, such a conventional charge injection layer has a disadvantage that it can not be applied to an electronic device, such as a bipolar transistor, which is required to improve the charge injection characteristics of both electrons and holes.

본 발명은 이러한 단점을 극복하기 위하여 현재 상용되고 있는 전자 주입 성분과 정공 주입 성분을 혼합하여 동시에 사용하면서 화학적인 공정을 통해서 진공공정 없이 단순 용액 공정을 통하여 박막에 도포하여 전자와 정공의 전하주입성을 동시에 향상시킬 수 있는 인쇄 가능한 신개념의 혼합 전하주입층을 개발한 것이다. In order to overcome such disadvantages, the present invention uses a mixture of an electron injecting component and a hole injecting component, which are currently in common use, and simultaneously applying them to a thin film through a simple solution process without a vacuum process through a chemical process, The present inventors have developed a new concept of mixed charge injection layer capable of improving the printability of the charge injection layer.

본 발명의 혼합 전하주입층은 전자 소자 내 전극과 반도체층 사이의 접촉 저항을 낮추어 주어서 소자의 성능을 높이고 소비 전력을 낮추는 역할을 하게 되는데 이는 금속 전극의 일함수를 변경함으로써 이루어지는 것이다. 일반적으로, 전하 주입 특성의 향상은 전자의 주입을 향상시키거나 정공의 주입을 향상시켜 이루어진다. 전자 주입 성분이나 정공 주입 성분을 유기반도체와 전극 사이에 주입하고 이를 통해서 전극의 일함수를 높이거나 (정공 주입 성분을 주입하는 경우) 혹은 낮추어서 (전자 주입 성분을 주입하는 경우) 소자의 성능을 향상 시킨다. 하지만 이러한 기존의 방식은 전자와 정공 양자 모두의 주입 특성을 동시에 향상시키는 것이 요구되는 전자 소자에는 적용될 수 없다. The mixed charge injection layer of the present invention lowers the contact resistance between the electrode in the electronic device and the semiconductor layer, thereby enhancing the performance of the device and lowering the power consumption. This is accomplished by changing the work function of the metal electrode. In general, the enhancement of the charge injection characteristics is achieved by improving the injection of electrons or by improving the injection of holes. The electron injection component and the hole injection component are injected between the organic semiconductor and the electrode to increase the work function of the electrode (when injecting a hole injecting component) or lowering (when injecting an electron injecting component) . However, this conventional method can not be applied to an electronic device in which it is required to simultaneously improve the injection characteristics of both electrons and holes.

본 발명의 혼합 전하주입층은 전자 주입 성분과 정공 주입 성분을 혼합하여 용액화하여 이를 전극에 도포함으로써 제조되고 전극의 일함수를 자유 자재로 조절할 수 있게 하는 것이다. 따라서, 전자와 정공 양자 모두의 주입 특성을 동시에 향상시키는 것이 가능해진다. The mixed charge injection layer of the present invention is prepared by mixing an electron injecting component and a hole injecting component and then applying the solution to an electrode so that the work function of the electrode can be freely adjusted. Therefore, it is possible to simultaneously improve the injection characteristics of both electrons and holes.

상기 전극의 일함수 조절은 상기 각각의 전자 주입 성분과 정공 주입 성분의 혼합 농도를 조절함으로써 이루어진다. 따라서 본 발명의 혼합 전하주입층은 단순히 전자와 정공의 주입 특성을 향상 시키는 것에 그치는 것이 아니라 금속의 일함수를 임의의 범위 내에서 정확하게 예측 및 조절하는 것이 가능하고, 이를 통해서 어떠한 에너지 레벨을 갖는 반도체 소재와도 오믹 컨택이 가능해 진다는 점에 그 이용 가치가 있다. 이러한 혼합 전하주입층은 한 전극에서 전자와 정공을 동시에 주입해야 하는 양극성 (ambipolar) 소자의 전하 주입 특성 향상에 매우 유용할 수 있다. The work function of the electrode is controlled by controlling the concentration of each of the electron injecting component and the hole injecting component. Therefore, the mixed charge injection layer of the present invention is not limited to merely improving the injection characteristics of electrons and holes, but can precisely predict and control the work function of the metal within a certain range, It is worth exploiting because it makes it possible to make ohmic contact with material. Such a mixed charge injection layer can be very useful for improving charge injection characteristics of an ambipolar device in which electrons and holes are simultaneously injected from one electrode.

상기한 전자 소자의 한 예로 유기박막 트랜지스터를 들 수 있다. 유기박막 트랜지스터의 경우에도 상기한 바와 같이 소스/드레인 전극과 유기 반도체층 사이의 접촉 저항이 크다는 문제점이 발생할 수 있으며 소스 및 드레인 전극은 유기 박막으로 전하를 주입하는 역할을 하므로 이를 방해하는 전극-유기박막 사이의 에너지 장벽을 줄이는 것이 중요하다. 예를 들어 펜타센을 유기반도체로 사용하는 경우 전극으로는 금이 많이 사용되는데 이는 금의 일함수가 5.1 eV 로 펜타센의 HOMO (Highest Occupied Molecular Orbital) 값인 5.1 eV와 일치하여 전하 주입을 위한 에너지 장벽이 낮기 때문이다. 그러나 종래의 실리콘 박막 트랜지스터에 구비된 실리콘 반도체층과 달리 유기박막 트랜지스터에 구비되는 유기 반도체층에는 고농도의 도핑을 실시할 수 없다. 따라서 소스/드레인 전극과 유기 반도체층 사이의 접촉 저항이 증가되어 오믹 컨택을 형성할 수 없다. 더욱이 펜타센이 실제 금을 비롯한 다양한 금속 전극과 접촉을 할 때 계면 쌍극자 (interface dipole)가 형성된다. 이러한 계면쌍극자 형성시, 예컨대 금은 그 일함수가 5.1 eV 에서 4.4 eV까지 변화된다. 이러한 계면쌍극자는 펜타센에 국한된 것이 아니라 모든 유기 반도체 소재가 금속 전극과 접촉할 때 일반적으로 발생을 하며 이를 통해서 금속 전극의 일함수를 낮춘다. 이러한 계면 쌍극자 형성은 금속 전극에서 P-형 유기반도체로 정공의 주입에 큰 에너지장벽을 형성하여 정공 주입을 더욱 어렵게 하며 이로 인해서 접촉 저항을 야기시킨다. An example of the electronic device is an organic thin film transistor. In the case of the organic thin film transistor, the contact resistance between the source / drain electrode and the organic semiconductor layer may be large as described above. Since the source and drain electrodes serve to inject charges into the organic thin film, It is important to reduce the energy barrier between the films. For example, when pentacene is used as an organic semiconductor, gold is used as an electrode. This is because the work function of gold is 5.1 eV, which is consistent with 5.1 eV of pentasene's HOMO (Highest Occupied Molecular Orbital) This is because the barrier is low. However, unlike the silicon semiconductor layer provided in the conventional silicon thin film transistor, the organic semiconductor layer included in the organic thin film transistor can not be doped with a high concentration. Therefore, the contact resistance between the source / drain electrode and the organic semiconductor layer is increased, and an ohmic contact can not be formed. Furthermore, an interface dipole is formed when pentacene makes contact with various metal electrodes including gold. During such interfacial dipole formation, the work function of gold, for example, is varied from 5.1 eV to 4.4 eV. These interfacial dipoles are not limited to pentacene but generally occur when all organic semiconductor materials are in contact with the metal electrode, thereby lowering the work function of the metal electrode. Such interfacial dipole formation forms a large energy barrier in the injection of holes from the metal electrode to the P-type organic semiconductor, which makes hole injection more difficult, thereby causing contact resistance.

보통 금과 같이 일함수가 큰 소재를 금속 전극으로 사용하므로 접촉 저항 문제는 전자 전달형 (n-type) OTFT에서 더욱 심하게 발생을 하며 또한 전자 전달형 OTFT 와 정공 전달형 (p-type) OTFT가 동시에 사용될 때 더욱 중요하게 부각된다. 전술한 바와 같이 OTFT의 전자나 정공 주입 소스/드레인 전극으로는 금을 사용하는 경우가 많은데, 상기한 바와 같이 금이 갖는 일함수 (5.1 eV)로 인해서 N형 유기반도체와 P형 유기반도체를 모두 만족시킬 만한 오믹 컨택을 동시에 얻을 수는 없다. 이러한 점은 N형과 P형 트랜지스터를 모두 포함하는 CMOS형 디지털 회로를 구현할 때는 매우 심각하게 작용하여 대부분의 유기 CMOS 형 디지털 회로에서 N형 트랜지스터에 매우 높은 접촉 저항이 유도되고 이로 인해서 N형 유기트랜지스터 성능이 P형 비해서 매우 낮은 실정이다. 실리콘계 무기 반도체에서는 이러한 문제점을 해결하기 위해서 N형과 P형에 각각 N형 과 P형 도핑을 해주어서 이러한 문제점을 극복하고 있으나, 유기 반도체의 경우 이러한 선택적인 도핑 및 패터닝이 매우 어렵다. 이에, 용액 공정을 기반으로 하고 있어 전자 주입 성분과 정공 주입 성분의 혼합 비율을 자유롭게 조절할 수 있고, 그 결과 얻어지는 본 발명의 혼합 전하주입층은 그 도포로 인하여 상기 유기박막 트랜지스터나 CMOS형 디지털 회로와 같은 전자 소자들 내 금속 전극과 유기 박막 반도체층 사이의 전하 주입 특성을 전자/정공 주입 특성 양자 모두에 대하여 동시에 향상시킬 수 있기 때문에 소스/드레인 전극에 대한 선택적 도핑이나 패터닝이 가능함은 물론, 전자/정공 주입 특성 양자 모두를 적절히 만족시키는 임의의 일함수 값을 갖도록 전극의 일함수를 조절할 수 있다는 점에서 기존의 전하주입층이 갖는 문제를 해결할 수 있다. The contact resistance problem is more serious in the electron transfer type (n-type) OTFT, and the electron transfer type OTFT and the hole transfer type (p-type) OTFT It becomes more important when used at the same time. As described above, gold is often used as the electron or hole injection source / drain electrode of the OTFT. Due to the work function (5.1 eV) of gold as described above, both the N-type organic semiconductor and the P- You can not get satisfactory ohmic contacts at the same time. This is very serious when a CMOS digital circuit including both N-type and P-type transistors is implemented, so that a very high contact resistance is induced in an N-type transistor in most organic CMOS type digital circuits, Performance is very low compared to P type. To solve these problems, silicon-based inorganic semiconductors overcome these problems by performing N-type and P-type doping for N-type and P-type, respectively. However, in the case of organic semiconductors, such selective doping and patterning are very difficult. Therefore, the mixing ratio of the electron injecting component and the hole injecting component can be freely adjusted, and the mixed charge injecting layer of the present invention obtained as a result can be applied to the organic thin film transistor or the CMOS digital circuit It is possible to simultaneously improve the charge injecting characteristics between the metal electrode and the organic thin film semiconductor layer in the same electronic elements with respect to both the electron / hole injection characteristics, thereby enabling selective doping and patterning for the source / drain electrode, The work function of the electrode can be adjusted so as to have an arbitrary work function value that satisfies both of the hole injection characteristics properly, thereby solving the problem of the conventional charge injection layer.

일 구현예에 있어서, 상기 전자 주입 성분은 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것일 수 있다. In one embodiment, the electron injecting component is selected from the group consisting of Cs 2 CO 3 , CsF, Rb 2 CO 3 , K 2 CO 3 , Na 2 CO 3 , LiF, CaF 2 , MgF 2 , NaCl, MgO, ) 2 , 8-hydroxyquinolato-lithium (Liq), PEI, and combinations thereof.

일 구현예에 있어서, 상기 정공 주입 성분은 V2O5, MoO3, WO3, F4TCNQ, PEDOT:PSS 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것일 수 있다. In one embodiment, the hole injecting component may be selected from the group consisting of V 2 O 5 , MoO 3 , WO 3 , F 4 TCNQ, PEDOT: PSS, and combinations thereof.

상기 소스/드레인 전극 상에 유기 반도체층과 소스/드레인 전극 사이의 접촉 저항을 줄이고 전하주입성을 향상시키기 위하여 전자 주입 성분인 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 중 하나와 정공 주입 성분인 V2O5, MoO3, F4TCNQ, PEDOT:PSS, WO3 중 하나를 선택하여 이를 다양한 혼합비로 용매에 용해하여 전자 주입 성분과 정공 주입 성분이 혼합된 전하주입층용 용액을 제조하여 도포한다. 이때 전자 주입 성분과 정공 주입 성분의 혼합 비율을 조절하면 상기 혼합 전하주입층이 도포된 금속 전극의 일함수를 자유롭게 조절할 수 있다. 가령 실시예로 전자 주입 성분으로 Cs2CO3를 선택하고 정공 주입 성분으로 V2O5를 선택하여 이들의 혼합 비율을 몰 기준 100:0, 70:30, 50:50, 30:70, 0:100으로 조절한 용액을 몰리브데늄 전극 위에 스핀 코팅으로 도포하고 측정한 전극의 일함수 값을 살펴보면 100:0은 전자 주입 성분인 Cs2CO3 만이 도포되어 있기 때문에 몰리브데늄의 일함수가 본래 4.5 eV에서 4.27 eV로 변화하고, 70:30, 50:50, 30:70으로 정공 주입 성분인 V2O5의 혼합량이 많아질수록 4.48, 4.61, 4.69 eV로 몰리브데늄의 일함수가 증가한다. V2O5가 100퍼센트로 함유된 전하주입층은 4.83 eV의 일함수를 보여준다. 이는, 혼합 전하주입층 내에서 전자 주입 성분인 Cs2CO3의 혼합비가 많아질수록, 즉 Cs2CO3의 상대적 몰비가 높을수록 몰리브데늄의 일함수가 낮아지고 정공 주입 성분인 V2O5의 혼합비가 많아질수록, 즉 V2O5의 상대적 몰비가 높을수록 몰리브데늄의 일함수가 높아지는 경향을 반증한다. 결론적으로 본 발명은 금속 전극의 일함수를, 혼합되는 전자 주입 성분만을 도핑하는 경우 달성할 수 있는 최소값의 일함수와 정공 주입 성분만을 도핑하는 경우 달성할 수 있는 최대값의 일함수 사이에서 자유롭게 변화시킬 수 있는 혼합 전하주입층과 이러한 일함수 조절 방법을 제공한다. In order to reduce the contact resistance between the organic semiconductor layer and the source / drain electrode on the source / drain electrode and improve the charge injection property, the electron injection components Cs 2 CO 3 , CsF, Rb 2 CO 3 , K 2 CO 3 , Na (Liq), PEI, and a hole injecting component such as V 2 O 5 , MoO 3 , Li 2 CO 3 , LiF, CaF 2 , MgF 2 , NaCl, MgO, PEO, Ba 3 , F 4 TCNQ, PEDOT: PSS, and WO 3 are selected and dissolved in a solvent at various mixing ratios to prepare a solution for a charge injection layer in which an electron injection component and a hole injection component are mixed. At this time, by controlling the mixing ratio of the electron injection component and the hole injection component, the work function of the metal electrode coated with the mixed charge injection layer can be freely adjusted. For example, when Cs 2 CO 3 is selected as an electron injecting component and V 2 O 5 is selected as a hole injecting component, the mixing ratio of the electron injecting component is 100: 0, 70:30, 50:50, 30:70, 0 : 100 was applied on a molybdenum electrode by spin coating. The work function of the electrode was 100: 0, because only Cs 2 CO 3 , which is an electron injecting component, was applied, so that the work function of molybdenum The work function of molybdenum was 4.48, 4.61 and 4.69 eV as the amount of V 2 O 5 was increased from 4.5 eV to 4.27 eV at 70:30, 50:50, and 30:70, respectively. . The charge injection layer containing 100 percent V 2 O 5 shows a work function of 4.83 eV. This mixture charge injection layer in a mixing ratio of the electron injection composition of Cs 2 CO 3 The more in, that Cs 2 CO 3 the higher the relative molar ratio to lower the work function of molybdenum hole injection component, V 2 O of 5, the higher the relative molar ratio of V 2 O 5, the higher the work function of molybdenum. In conclusion, the present invention is based on the finding that the work function of the metal electrode can be changed freely between the work function of the minimum value that can be achieved when only the mixed electron injecting component is doped and the work function of the maximum value that can be achieved when only the hole injecting component is doped And a method of controlling such a work function.

이렇게 일정 범위 내에서 임의의 값을 갖도록 금속 전극의 일함수를 조절할 수 있는 것은 본 발명의 혼합 전하주입층이 용액 공정을 기반으로 하고, 따라서 혼합되는 전자 주입 성분과 정공 주입 성분의 혼합비 조절이 가능하기 때문이며, 종래 증착 공정을 통한 전하주입층은 성분의 혼합 및 그 제어가 쉽지 않았기 때문에, 전하주입층이 도포되지 않은 금속 전극의 일함수 값, 혼합되는 전자 주입 성분에 따른 최소 일함수 값, 정공 주입 성분에 따른 최대 일함수 값이라는 단지 3개 지점의 일함수 값만을 달성할 수 있었던 것과는 대조적이다. The work function of the metal electrode can be controlled so as to have a certain value within a certain range as described above because the mixed charge injection layer of the present invention is based on a solution process and thus the mixing ratio of the mixed electron injecting component and the hole injecting component can be adjusted Since the charge injection layer through the conventional deposition process is difficult to mix and control components, the work function value of the metal electrode not coated with the charge injection layer, the minimum work function value according to the mixed electron injection component, As opposed to achieving only a work function value of only three points, the maximum work function value depending on the injection component.

그러므로, 일 구현예에 있어서, 본 발명의 혼합 전하주입층은 그가 포함하는 상기 전자 주입 성분에 대한 상기 정공 주입 성분의 몰비가 0 초과 1 미만인 것일 수 있다. Therefore, in one embodiment, the mixed charge injection layer of the present invention may have a molar ratio of the hole injecting component to the electron injecting component that it contains that is greater than 0 and less than 1.

일 구현예에 있어서, 상기 전자 주입 성분은 세슘 카보네이트이고, 상기 정공 주입 성분은 바나듐 펜트옥사이드일 수 있고, 이때 상기 세슘 카보네이트에 대한 바나듐 펜트옥사이드의 몰비는 0 초과 1 미만일 수 있다. In one embodiment, the electron injecting component may be cesium carbonate and the hole injecting component may be vanadium pentoxide, wherein the molar ratio of vanadium pentoxide to cesium carbonate may be greater than 0 and less than 1.

일 구현예에 있어서, 상기 혼합 전하주입층의 두께는 0.1 내지 5 nm일 수 있다. In one embodiment, the thickness of the mixed charge injecting layer may be 0.1 to 5 nm.

혼합 전하주입층용 용액의 농도는 최종적으로 도포된 전하주입층의 두께를 조절하는데 매우 중요한 역할을 담당한다. 용액의 농도는 혼합 전하주입층을 도포하는 방법에 따라서 다소 달라질 수 있으나 최종적으로 0.1 내지 5 nm 범위의 두께로 혼합 전하주입층을 도포할 수 있는 농도일 수 있으며, 본 발명의 세슘 카보네이트와 바나듐 펜트옥사이드를 이용한 혼합 전하주입층용 용액은 0.1 mg/ml 내지 10 mg/ml 범위의 농도의 것을 사용하였을 때, 상기 기대하는 효과인 0.1 내지 5 nm 범위의 혼합 전하주입층 두께를 얻을 수 있다. 상기 본 발명의 혼합 전하주입층은 두께가 0.1 nm이상으로 형성되어야 전자 혹은 정공 주입 효율 향상이라는 효과를 나타낼 수 있으며, 5 nm을 초과하여 형성되면 이들이 저항으로 작용하여 전자 및 정공 주입 효과가 오히려 감소하는 문제점이 발생할 수 있다.The concentration of the solution for the mixed charge injection layer plays a very important role in finally controlling the thickness of the applied charge injection layer. The concentration of the solution may be somewhat different depending on the method of applying the mixed charge injection layer, but it may be a concentration at which the mixed charge injection layer can be finally applied to a thickness in the range of 0.1 to 5 nm, and the concentration of the cesium carbonate and vanadium pentoxide When the mixed charge injecting layer solution using oxide has a concentration in the range of 0.1 mg / ml to 10 mg / ml, the mixed charge injecting layer thickness in the range of 0.1 to 5 nm, which is the expected effect, can be obtained. The mixed charge injecting layer of the present invention may have an effect of improving electron or hole injection efficiency if it is formed to have a thickness of 0.1 nm or more. If the mixed charge injecting layer is formed in a thickness of more than 5 nm, A problem may arise.

또 다른 측면에 있어서 본 발명은 상기 본 발명의 혼합 전하주입층을 포함하는 금속 전극을 제공한다. In yet another aspect, the present invention provides a metal electrode comprising the mixed charge injecting layer of the present invention.

또 다른 측면에 있어서 본 발명은 상기 금속 전극을 1 이상 포함하는 트랜지스터를 제공한다. 상기 본 발명의 트랜지스터에서 상기 금속 전극은 각각 독립적으로 동일하거나 상이한 혼합 전하주입층을 포함할 수 있다. 또한, 상기 본 발명의 트랜지스터는 그에 포함되는 소스/드레인 금속 전극 중 어느 하나에만 본 발명의 혼합 전하주입층이 도포된 것일 수 있다. In another aspect, the present invention provides a transistor including at least one metal electrode. In the transistor of the present invention, the metal electrodes may independently include the same or different mixed charge injection layers. In addition, the transistor of the present invention may be one in which the mixed charge injection layer of the present invention is applied to only one of the source / drain metal electrodes included therein.

또 다른 측면에 있어서 본 발명은 상기 본 발명의 트랜지스터를 포함하는 금속산화막반도체형 디지털 회로를 제공한다. In yet another aspect, the present invention provides a metal oxide semiconductor digital circuit including the transistor of the present invention.

상기 본 발명의 금속 전극은 상기 본 발명의 일 측면에 따른 혼합 전하주입층을 포함하는데, 이때 상기 혼합 전하주입층은 용액 공정을 통하여 전자 주입 성분과 정공 주입 성분이 특정 비율로 혼합된 한 가지 용액을 제조하고 이를 트랜지스터의 소스/드레인 전극에 동시에 도포된 것일 수 있다. The metal electrode of the present invention includes a mixed charge injecting layer according to one aspect of the present invention, wherein the mixed charge injecting layer is formed by a solution process in which one solution of an electron injecting component and a hole injecting component mixed at a specific ratio And it may be applied simultaneously to the source / drain electrodes of the transistor.

N형 반도체와 P형 반도체를 모두 포함하는 CMOS형 디지털 회로의 경우 사용된 반도체 재료의 HOMO와 LUMO 양쪽 에너지 레벨과의 차이가 가장 작을 수 있는 금속 전극의 일함수를 얻을 수 있도록 본 발명의 혼합 전하주입층 용액을 제조하고 이를 패터닝없이 그대로 N형과 P형 트랜지스터에 한번에 도포하는 방법을 적용할 수 있다. 이는 패터닝이 필요없기 때문에 공정상 편리할 수 있다. In the case of a CMOS digital circuit including both N-type and P-type semiconductors, the mixed electric charge of the present invention can be used to obtain the work function of the metal electrode, which may have the smallest difference between the HOMO and LUMO energy levels of the semiconductor material used. A method of preparing an injection layer solution and applying it to N-type and P-type transistors at once without patterning can be applied. This can be convenient in the process because no patterning is required.

전술한 바와 같이 동일한 혼합 전하주입층을 소스/드레인 전극에 한번에 도포하는 것은 공정상 편리하다는 장점이 있는 반면, 각각 소스 전극과 드레인 전극에 특이적으로 접촉 저항을 낮추는 맞춤식은 아닐 수 있다. 이에, 본 발명의 혼합 전하주입층은 전자 주입 성분과 정공 주입 성분이 각각 다른 비율로 혼합되거나, 각각 다른 성분들을 포함하도록 제조된 용액을 소스/드레인 전극 각각에 상이하게 맞춤식으로 도포하는 것일 수 있다. 특히, 소스/드레인 전극 각각에 상이한 혼합 전하주입층을 도포하는 경우는 본 발명의 혼합 전하주입층을 CMOS형 전자회로나 양극성 유기박막 트랜지스터에 적용하고자 할 때 유리할 수 있다. N형 반도체와 P형 반도체를 모두 포함하는 CMOS형 디지털 회로를 구현할 시, N형 트랜지스터의 접촉 저항을 줄이기 위해서 N형에는 전자 주입 성분의 농도가 높은 전하주입층 용액을 도포하고 P형 트랜지스터에서는 반대로 정공 주입 성분의 혼합비가 높은 전하주입층 용액을 도포함으로써, 양극성 전자 소자에서 N형 트랜지스터의 전자 주입 특성을 향상시키면서 P형 트랜지스터의 정공 주입 특성도 동시에 향상시킬 수 있다. As described above, it is advantageous in terms of process convenience to apply the same mixed charge injection layer to the source / drain electrodes at one time, but it may not be customized to lower the contact resistance specifically to the source electrode and the drain electrode, respectively. Thus, the mixed charge injection layer of the present invention may be a solution in which the electron-injecting component and the hole-injecting component are mixed at different ratios, or each solution prepared so as to contain different components is applied to each of the source / drain electrodes individually . Particularly, when a mixed charge injection layer is applied to each of the source / drain electrodes, it may be advantageous to apply the mixed charge injection layer of the present invention to a CMOS type electronic circuit or a bipolar organic thin film transistor. In order to reduce the contact resistance of the N-type transistor when implementing a CMOS digital circuit including both an N-type semiconductor and a P-type semiconductor, a charge injection layer solution having a high electron injection component concentration is applied to the N- By applying the charge injecting layer solution having a high mixing ratio of the hole injecting component, the hole injecting property of the P-type transistor can be improved simultaneously while improving the electron injecting property of the N-type transistor in the bipolar electronic device.

상기 소스/드레인 전극에의 상이한 혼합 전하주입층의 도포는 상기한 바와 같이 도포되는 용액 중 전자 주입 성분과 정공 주입 성분의 종류나 혼합비를 상이하게 하여 이루어질 수도 있으나, 동일한 용액을 도포하되 그 농도를 달리하여 최종적으로 도포된 혼합 전하주입층의 두께를 달리하여 소스/드레인 전극 상에 상이한 전하 주입 특성을 부여하는 방식으로 이루어질 수도 있다. The application of the different mixed charge injection layer to the source / drain electrode may be performed by changing the kinds and mixing ratios of the electron injection component and the hole injection component in the solution to be applied as described above. However, The charge injection layer may be formed in such a manner that different charge injecting characteristics are imparted on the source / drain electrodes with different thicknesses of the mixed charge injecting layers that are otherwise applied.

또한, 상기 상이한 혼합 전하주입층의 도포는 패터닝 방식으로 이루어질 수도 있다. In addition, the application of the different mixed charge injection layer may be performed by a patterning method.

상기 본 발명의 트랜지스터는 유기박막 트랜지스터일 수 있고, 이는 기판; 상기 기판 상에 위치한 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소스/드레인 전극; 상기 소스/드레인 전극 상에 도포되는 본 발명의 혼합 전하주입층; 상기 기판 상에 위치하는 유기반도체층을 포함할 수 있다. The transistor of the present invention may be an organic thin film transistor, which includes a substrate; A gate electrode disposed on the substrate; A gate insulating layer disposed over the entire surface of the substrate including the gate electrode; Source / drain electrodes spaced apart from each other in a partial region of the gate insulating film; A mixed charge injection layer of the present invention applied onto the source / drain electrode; And an organic semiconductor layer disposed on the substrate.

상기 본 발명의 유기박막 트랜지스터는 바텀 게이트 (bottom gate) 형태로 제조될 수 있다. 바텀 게이트 형태의 유기박막 트랜지스터는 기판을 제공하고, 상기 기판 상에 게이트 전극을 형성시킨 후, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막 상의 일부 영역에 서로 이격되게 소스/드레인 전극을 형성시킨 후, 상기 소스/드레인 전극에 본 발명의 혼합 전하주입층을 전술한 바와 같이 동일하거나 상이하게 도포하여 기판 전면에 걸쳐 유기 반도체층을 형성시킴으로써 제조될 수 있다. The organic thin film transistor of the present invention can be manufactured in the form of a bottom gate. A bottom gate type organic thin film transistor includes a substrate, a gate electrode formed on the substrate, a gate insulating film formed to cover the gate electrode, a source / drain electrode And then forming the organic semiconductor layer over the entire surface of the substrate by applying the mixed charge injecting layer of the present invention to the source / drain electrodes in the same or different manner as described above.

상기 본 발명의 유기박막 트랜지스터는 탑 게이트 (top gate) 형태로 제조될 수 있다. 탑 게이트 형태의 유기박막 트랜지스터는 기판을 제공하고, 상기 기판상에 서로 이격되게 소스/드레인 전극을 형성시킨 후, 상기 소스/드레인 전극 위에 본 발명의 혼합 전하주입층을 전술한 바와 같이 동일하거나 상이하게 도포하여 그 위에 전면에 걸쳐 유기 반도체층을 형성한 후 다시 게이트 절연막을 그 위 전면에 걸쳐서 도포하고 마지막으로 트랜지스터의 소스/드레인 전극 사이에 게이트 전극을 형성시킴으로써 제조될 수 있다.The organic thin film transistor of the present invention can be manufactured in the form of a top gate. The top gate type organic thin film transistor is provided with a substrate, source / drain electrodes are formed on the substrate so as to be spaced apart from each other, and then the mixed charge injection layer of the present invention is formed on the source / , Forming an organic semiconductor layer over the entire surface of the organic semiconductor layer, then applying a gate insulating layer over the entire surface, and finally forming a gate electrode between the source / drain electrodes of the transistor.

상기 기판은 유리와 같은 투명기판, 실리콘 기판 또는 플라스틱으로 형성될 수 있다. 상기 플라스틱 기판 물질로는 폴리에테르술폰 (PES, polyethersulphone), 폴리아크릴레이트 (PAR, polyacrylate), 폴리에테르 이미드 (PET, polyetherimide), 폴리에틸렌 나프탈레이트 (PEN, polyethyelenen napthalate), 폴리에틸렌테레프탈레이드 (PET, polyethyeleneterepthalate) 폴리페닐렌 설파이드 (PPS, polyphenylene sulfide), 폴리아릴레이트 (polyallylate), 폴리이미드 (polyimide), 폴리카보네이트 (PC), 셀룰로오스 트리 아세테이트 (TAC), 셀룰로오스 아세테이트 프로피오네이트 (CAP: cellulose acetate propinoate)를 들 수 있으나 이에 한정되는 것은 아니다. 좋기로는, UV 투과가 가능한 유리 같은 투명 기판을 사용할 수 있다.The substrate may be formed of a transparent substrate such as glass, a silicon substrate, or plastic. Examples of the plastic substrate material include polyether sulfone (PES), polyacrylate (PAR), polyetherimide (PET), polyethyelenenaphthalate (PEN), polyethylene terephthalate (PET) polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propinoate (CAP) ), But is not limited thereto. A transparent substrate such as glass capable of UV transmission can be preferably used.

상기 게이트 전극은 금 (Au), 니켈 (Ni), 구리 (Cu), 은 (Ag), 알루미늄 (Al), 알루미늄 합금 (Al-alloy), 몰리브덴 (Mo), 몰리브덴 합금 (Mo-alloy) 중 에서 선택되는 어느 하나로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 게이트 전극을 여러 가지 인쇄공정을 통해서 형성할 수 있으며 통상적으로 금속 나노 입자 용액이나 PEDOT:PSS 전도성 고분자를 잉크로 사용하여 잉크젯 프린팅 등의 인쇄 공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄 공정을 통해서 게이트 전극을 형성하면 진공 공정을 배제 할 수 있어서 제조 비용의 절감 효과를 기대할 수 있다. The gate electrode may be formed of a metal such as Au, Ni, Cu, Ag, Al, Al-Al, Mo, But the present invention is not limited thereto. Further, the gate electrode can be formed through various printing processes, and a gate electrode can be manufactured using a printing process such as inkjet printing using a metal nanoparticle solution or a PEDOT: PSS conductive polymer as an ink. If the gate electrode is formed through such a printing process, the vacuum process can be eliminated, and the manufacturing cost can be expected to be reduced.

상기 게이트 전극을 포함하는 기판 전면에 걸쳐 게이트 절연막을 형성하는데, 상기 게이트 절연막은 유기 절연막 또는 무기 절연막의 단일막 또는 다층막으로 구성되거나 유-무기 하이브리드 막으로 구성될 수 있다. 상기 무기 절연막으로는 실리콘 산화막, 실리콘 질화막, Al2O3, Ta2O5, BST, PZT 중에서 선택되는 어느 하나 이상을 사용할 수 있으나 이에 한정되는 것은 아니다. 상기 유기 절연막으로는 폴리메타아크릴레이트 (PMMA, polymethylmethacrylate), 폴리스타이렌 (PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐 알콜계 고분자, 파릴렌 (parylene) 중에서 선택되는 어느 하나 이상을 사용할 수 있으나 이에 한정되는 것은 아니다. The gate insulating film is formed over the entire surface of the substrate including the gate electrode. The gate insulating film may be composed of a single film or a multilayer film of an organic insulating film or an inorganic insulating film, or may be formed of a organic-inorganic hybrid film. As the inorganic insulating film, any one or more selected from the group consisting of a silicon oxide film, a silicon nitride film, Al 2 O 3 , Ta 2 O 5 , BST and PZT may be used, but the present invention is not limited thereto. Examples of the organic insulating film include imide polymers such as polymethylmethacrylate (PMMA), polystyrene (PS), phenol polymers, acrylic polymers and polyimides, arylether polymers, amide polymers, fluoropolymers, p -Xylene-based polymer, a vinyl alcohol-based polymer, and parylene may be used, but the present invention is not limited thereto.

상기 게이트 절연막상에 서로 이격되게 소스/드레인 전극을 형성하는데, 상기 소스/드레인 전극은 금 (Au), 알루미늄 (Al), 은 (Ag), 마그네슘 (Mg), 칼슘 (Ca), 이터븀 (Yb), 몰리브데늄 (Mo), 세슘-인듐 주석 산화물 (Cs-ITO) 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 게이트 절연막과의 접착성을 향상시키고 언더컷 현상을 방지하기 위하여 티타늄 (Ti), 크롬 (Cr) 또는 알루미늄 (Al)과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다.The source / drain electrodes are formed on the gate insulating film so as to be spaced apart from each other. The source / drain electrodes may be formed of gold (Au), aluminum (Al), silver (Ag), magnesium (Mg), calcium (Ca), ytterbium Yb), molybdenum (Mo), cesium-indium tin oxide (Cs-ITO), or an alloy thereof. In order to improve the adhesion with the gate insulating film and to prevent the undercut phenomenon And may further include an adhesive metal layer such as titanium (Ti), chrome (Cr), or aluminum (Al) to form multiple layers.

또한, 상기 본 발명의 혼합 전하주입층을 포함하여 기판 전면에 걸쳐 유기 반도체층이 형성되는데, 상기 유기 반도체층은 N형 유기 반도체 또는 P형 유기 반도체를 사용할 수도 있다. 상기 N형 유기반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜 (oligothiophene)계 물질, 플러렌 (fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌 (phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드 (perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드 (perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드 (naphthalene tetracarboxylic diimide)계 물질 또는 나프탈렌 테트라카르복실릭 디안하이드라이드 (naphthalene tetracarboxylic dianhydride)계 물질 중 하나 이상을 포함할 수 있다. 상기 아센 (acene)계 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌일 수 있다.Also, an organic semiconductor layer is formed over the entire surface of the substrate including the mixed charge injecting layer of the present invention. The organic semiconductor layer may be an N-type organic semiconductor or a P-type organic semiconductor. The N-type organic semiconductor may be an n-type organic semiconductor, a n-type organic semiconductor, a n-type organic semiconductor, a nano- A partially fluorinated phthalocyanine-based material, a perylene tetracarboxylic diimide-based material, a perylene tetracarboxylic dianhydride-based material, a naphthalene-based material, a perylene tetracarboxylic dianhydride- Based material may include at least one of a naphthalene tetracarboxylic diimide-based material or a naphthalene tetracarboxylic dianhydride-based material. The acene-based material may be anthracene, tetracene, pentacene, perylene, or conone.

또한 상기 P형 유기반도체는 아센 (acene), 폴리-티에닐렌비닐렌 (poly-thienylenevinylene), 폴리-3-헥실티오펜 (poly-3-hexylthiophen), 알파-헥사티에닐렌 (α-hexathienylene), 나프탈렌 (naphthalene), 알파-6-티오펜 (α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜 (polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌 (polyparaphenylene), 폴리플로렌 (polyfluorene), 폴리티오펜비닐렌 (polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체 (polythiophene-heterocyclicaromatic copolymer), 트리아릴아민 (triarylamine) 또는 이들의 중 하나 이상을 포함할 수 있다. 상기 아센 (acene)계 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌일 수 있다.The P-type organic semiconductor may be one selected from the group consisting of acene, poly-thienylenevinylene, poly-3-hexylthiophen, alpha -hexathienylene, Naphthalene, alpha-6-thiophene, alpha-4-thiophene, rubrene, polythiophene, polyparaphenylene Examples of the polymer include polyparaphenylenevinylene, polyparaphenylene, polyfluorene, polythiophenevinylene, polythiophene-heterocyclic aromatic copolymer, triarylamine triarylamine) or one or more of these. The acene-based material may be anthracene, tetracene, pentacene, perylene, or conone.

상기 본 발명의 금속산화막반도체형 디지털 회로는, 기판; 상기 기판 상에 위치한 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 일부 영역에 서로 이격되어 위치하는 소스/드레인 전극; 본 발명의 제1 혼합 전하주입층을 포함하는 기판 상에 위치하는 N-형 유기 반도체층; 본 발명의 제2 혼합 전하주입층을 포함하는 기판 상에 위치하는 P-형 유기 반도체층을 포함하고, 상기 제1 혼합 전하주입층과 제2 혼합 전하주입층은 동일하거나 상이한 것일 수 있다.The metal oxide semiconductor type digital circuit of the present invention comprises: a substrate; A gate electrode disposed on the substrate; A gate insulating layer disposed over the entire surface of the substrate including the gate electrode; Source / drain electrodes spaced apart from each other in a partial region of the gate insulating film; An N-type organic semiconductor layer located on a substrate including the first mixed charge injection layer of the present invention; Type organic semiconductor layer located on a substrate including the second mixed charge injecting layer of the present invention, and the first mixed charge injecting layer and the second mixed charge injecting layer may be the same or different.

또 다른 측면에 있어서, 본 발명은 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계; 정공 주입 성분을 포함하는 제2 용액을 제조하는 단계; 상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및 상기 혼합물을 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계를 포함하는 혼합 전하주입층의 제조 방법을 제공한다. In another aspect, the present invention provides a method of manufacturing a semiconductor device, comprising: preparing a first solution comprising an electron injecting component; Preparing a second solution comprising a hole injecting component; Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And applying the mixture to a metal electrode to form a mixed charge injection layer.

또 다른 측면에 있어서, 본 발명은 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계; 정공 주입 성분을 포함하는 제2 용액을 제조하는 단계; 상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및 상기 혼합물을 상기 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계를 포함하고, 상기 제1 용액에 대한 상기 제2 용액의 부피비는 0 초과 1 미만인 금속 전극의 일함수를 연속적으로 조절하는 방법을 제공한다. In another aspect, the present invention provides a method of manufacturing a semiconductor device, comprising: preparing a first solution comprising an electron injecting component; Preparing a second solution comprising a hole injecting component; Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And applying the mixture to the metal electrode to form a mixed charge injection layer, wherein the volume ratio of the second solution to the first solution is continuously adjusted to a work function of the metal electrode of more than 0 and less than 1 ≪ / RTI >

상기 본 발명의 혼합 전하주입층의 제조 방법 및 금속 전극의 일함수를 연속적으로 조절하는 방법에서 형성되는 본 발명의 혼합 전하주입층에 관한 설명은 상기한 바와 중복되므로, 그 기재를 생략한다. The description of the mixed charge injecting layer of the present invention, which is formed in the method of manufacturing the mixed charge injecting layer of the present invention and the method of continuously controlling the work function of the metal electrode, is the same as that described above.

일반적으로 통상의 전하주입층 제조는 주로 진공 챔버에서 고온의 열증착을 통해서 증착되는 증착 공정에 의한다. 따라서, 높은 제조 단가가 요구되며 고온의 열증착시 유연전자소자에 적용되는 유연한 플라스틱 박막이나 웨어러블 전자소자의 섬유 기판을 대상으로 하는 경우 공정시 높은 열을 가하여 열에 의한 기판의 파괴를 일으키는 단점이 있다. 본 발명의 용액 공정을 통하여 혼합 전하주입층을 제조하는 방법은 고온의 진공 증착 공정을 요구하지 않기 때문에 낮은 온도에서 값싸게 전하를 주입 특성을 개선할 수 있는 신개념의 전하주입층 제조 방법이다. In general, the fabrication of a conventional charge injecting layer is typically performed by a deposition process in which a vacuum chamber is deposited with a high temperature thermal deposition. Therefore, when a flexible plastic thin film or a wearable electronic device fiber substrate, which is applied to a flexible electronic device in a high-temperature thermal deposition, is required, high heat is applied to cause destruction of the substrate due to heat. The mixed charge injecting layer through the solution process of the present invention does not require a high-temperature vacuum deposition process, and thus is a new concept of a charge injecting layer manufacturing method capable of improving charge injecting characteristics at a low temperature at a low cost.

최근 시계, 안경, 악세서리 등 인간이 기존에 몸에 착용하고 다녔던 제품에 스마트폰, 컴퓨터 등의 기능을 부여하여 전자 제품의 휴대성을 극대화한 웨어러블 전자 소자를 적용한 제품에 대한 수요가 폭발적이다. 이러한 전자 소자 중 특히 인간의 의복 등에 직접 센서 등의 전자 소자의 기능성을 부여하는 의류형 전자 소자는 기술의 난이도가 가장 높은 형태의 소자로써 이는 기존의 2차원적인 평판 위에 소자를 제작하는 것이 아니라 1차원적인 섬유 위에 전자 소자를 제조하는 것이므로 섬유에 박막을 도포해야 하는 공정상의 어려움이 있다. 본 발명의 용액 기반 혼합 전하주입층 제조 방법 및 금속 전극의 일함수 조절 방법은, 이러한 섬유형 웨어러블 전자 소자 (wearable electronics)의 제조를 위한 파이버 위에 본 발명의 혼합 전하주입층을 이용하여 입체적으로 균일한 코팅이 가능하기 때문에 의류형 웨어러블 전자 소자의 성능 향상에도 기여할 수 있다. In recent years, there has been a tremendous demand for products using wearable electronic devices that maximize the portability of electronic products by providing functions such as smart phones and computers to products that have been worn by human beings such as watches, glasses, and accessories. Among these electronic devices, a clothes-type electronic device that imparts the functionality of an electronic device such as a sensor directly to human clothes is the most difficult type of technology. This is not a device on a conventional two- Since the electronic device is manufactured on a dimensional fiber, there is a difficulty in the process of applying the thin film to the fiber. The method for manufacturing a solution-based mixed charge injection layer according to the present invention and the method for controlling a work function of a metal electrode are characterized in that a mixed charge injection layer of the present invention is used for forming fibers of the wearable type, It is possible to contribute to the performance improvement of the wearable electronic device of clothes type.

또한 상기 웨어러블 전자 소자나 유연 전자 소자 및 디스플레이 (Flexible display)에의 적용시에 다시 한번 본 발명이 용액 공정을 기반으로 하고 있다는 점이 유리하고 작용할 수 있는데, 상기 웨어러블 전자 소자 등은 주로 플라스틱으로 제조된 유연한 섬유나 고분자 박막 위에 제조되어 기존의 진공 기반의 고온 제조공정에서 견딜 수가 없어 상용되기 힘들다는 것 또한 단점이었으나, 본 발명의 혼합 전하주입층은 상온에서도 값싼 용액공정으로 제조가 가능하므로 공정이 상온에서 이루어질 수 있어 유연 전자 소자 등에도 충분히 적용이 가능하고, 그에 따라 유연 소자의 성능을 10배 이상 향상시킬 수 있으며, 또한 비용 효율적이라는 점에서 그러하다. 이를 통해서 플렉서블 디스플레이나 웨어러블 전자 소자의 상용화는 더욱 가속화될 수 있다. 　　 In addition, when the present invention is applied to the wearable electronic device, the flexible electronic device, and the display (flexible display), it is advantageous that the present invention is based on the solution process. Advantageously, the wearable electronic device is a flexible The mixed charge injecting layer of the present invention can be manufactured by an inexpensive solution process even at room temperature, and thus the process can be carried out at room temperature And it can be applied to a flexible electronic device and the like, thereby improving the performance of the flexible device by 10 times or more, and is also cost effective. As a result, the commercialization of flexible displays and wearable electronic devices can be further accelerated.

상기 제1 용액 또는 제2 용액은 각각 전자 주입 성분 또는 정공 주입 성분을 포함하고 이들을 용액 공정상 이용할 수 있도록 용해시킬 수 있는 용매를 이용하여 제조될 수 있다. 제1 용액을 형성하는 제1 용매와 제2 용액을 형성하는 제2 용매는 동일하거나 상이할 수 있으며 이들이 용액상 상호 혼합 가능한 것이면 어떠한 용매이든 무관할 수 있다. 상기 용매는 물, 에탄올, 메탄올, 부탄올, 이소프로필알코올 등 알코올계열, 암모니아, 2-에톡시에탄올, 노르말-부틸아세테이트 및 이들의 조합으로부터 선택될 수 있으나 이에 한정되는 것은 아니다. The first solution or the second solution may be prepared using a solvent which contains an electron injecting component or a hole injecting component, respectively, and which can dissolve them so that they can be used in a solution process. The first solvent for forming the first solution and the second solvent for forming the second solution may be the same or different, and any solvent may be irrelevant if they are intermixable in solution. The solvent may be selected from water, ethanol, methanol, butanol, isopropyl alcohol, and other alcohols, ammonia, 2-ethoxyethanol, n-butyl acetate and combinations thereof, but is not limited thereto.

본 발명은 일정 범위 내에서 임의의 값을 갖도록 금속 전극의 일함수를 조절할 수 있는 방법을 제공하는데, 이는 상술한 바와 같이 본 발명의 혼합 전하주입층이 그 제조에 있어서 용액 공정을 기반으로 하고, 따라서 혼합되는 전자 주입 성분과 정공 주입 성분의 혼합비 조절이 가능하기 때문이며, 종래 증착 공정을 통한 전하주입층은 성분의 혼합 및 그 제어가 쉽지 않았기 때문에, 전하주입층이 도포되지 않은 금속 전극의 일함수 값, 혼합되는 전자 주입 성분에 따른 최소 일함수 값, 정공 주입 성분에 따른 최대 일함수 값이라는 단지 3개 지점의 일함수 값만을 달성할 수 있었던 것과는 대조적이다. 즉, 본 발명의 금속 전극의 일함수를 연속적으로 조절하는 방법은 금속 전극의 일함수를 단순 3-포인트로 조절하는 것이 아니라, 반도체층의 HOMO와 LUMO 사이의 임의의 값, 즉 모든 실수 범위에서 연속적인 값으로 금속 전극의 일함수를 조절할 수 있다. The present invention provides a method of adjusting the work function of a metal electrode so as to have a certain value within a certain range because the mixed charge injection layer of the present invention as described above is based on a solution process in its production, Therefore, it is possible to control the mixing ratio of the mixed electron injecting component and the hole injecting component, and it is difficult to mix and control the components of the charge injecting layer through the conventional deposition process. Therefore, the work function of the metal electrode not coated with the charge injecting layer The value of the minimum work function according to the electron injection component to be mixed, and the maximum work function value according to the hole injection component. That is, the method of continuously controlling the work function of the metal electrode of the present invention does not adjust the work function of the metal electrode to a simple three-point, but rather adjusts the work function of the metal electrode to any value between HOMO and LUMO of the semiconductor layer, The work function of the metal electrode can be adjusted to a continuous value.

상기 도포 단계는 상기 전하주입층용 혼합물을 스핀코팅, 잉크젯 프린팅, 스크린 인쇄, 스프레이 코팅, 그라비아 프린팅, 그라비아 옵셋 프린팅, 리버스 그라비아 옵셋 프린팅, 노즐프린팅, 패드프린팅 방법을 이용하여 도포함으로써 달성될 수 있다. The application step may be accomplished by applying the mixture for the charge injection layer using spin coating, inkjet printing, screen printing, spray coating, gravure printing, gravure offset printing, reverse gravure offset printing, nozzle printing, or pad printing.

또한, 본 발명의 혼합 전하주입층 제조 방법 및 금속 전극의 일함수 조절 방법은 혼합 전하주입층을 상기와 같이 단순한 인쇄 공정을 통하여도 도포할 수 있으므로, 이 또한 비용 효율을 높일 수 있는 장점이며 이를 적용한 전자 소자의 가격 경쟁력 확보에도 크게 기여 할 수 있다. In addition, the mixed charge injecting layer manufacturing method and the metal electrode work function adjusting method according to the present invention can also apply the mixed charge injecting layer through a simple printing process as described above, It can also contribute to secure price competitiveness of applied electronic devices.

일 구현예에 있어서, 상기 본 발명의 혼합 전하주입층의 제조 방법 및 금속 전극의 일함수를 연속적으로 조절하는 방법에 있어서, 상기 전하주입층용 혼합물은 금속 전극에 도포되기 이전에 그 농도가 조절될 수 있다. 상기와 같이 전하주입층용 혼합물의 농도를 조절함으로써 결과적으로 본 발명의 혼합 전하주입층의 두께를 조절할 수 있고 전하주입층의 두께는 전하 주입 특성을 직접적으로 좌우하므로 원하는 전하주입성 향상 효과를 얻을 수 있다. 혼합물의 농도는 0.1 mg/ml 내지 10 mg/ml일 수 있고, 그 결과 도포되는 혼합 전하주입층의 두께는 0.1 내지 5 nm일 수 있다.In one embodiment, in the method of manufacturing the mixed charge injection layer of the present invention and the method of continuously controlling the work function of the metal electrode, the concentration of the mixture for the charge injection layer is adjusted before being applied to the metal electrode . As a result, the thickness of the mixed charge injecting layer of the present invention can be controlled by adjusting the concentration of the mixture for the charge injecting layer, and the thickness of the charge injecting layer directly influences the charge injecting property, have. The concentration of the mixture may be from 0.1 mg / ml to 10 mg / ml, and the resulting mixed charge injecting layer may have a thickness of 0.1 to 5 nm.

본 발명의 혼합 전하주입층은 유기박막 트랜지스터 등 전자 소자의 소스/드레인 전극에 전자 주입 성분과 정공 주입 성분으로 사용되는 물질을 다양한 농도로 혼합한 용액을 (용액 공정), 예컨대 스핀코팅이나 스프레이 인쇄방법으로 도포하여 금속 전극의 일함수를 자유롭게 조절할 수 있다. 혼합 전하주입층에 포함되는 전자 주입 성분의 혼합 비율을 높이면 금속 전극의 일함수가 낮아지고, 정공 주입 성분의 혼합 비율을 높이면 일함수가 높아져서 어떠한 반도체 소재를 사용하더라도 효과적인 전하 주입 특성을 얻을 수 있다.The mixed charge injection layer of the present invention can be formed by a solution (solution process) in which a mixture of an electron injection component and a hole injection component at various concentrations is applied to a source / drain electrode of an electronic device such as an organic thin film transistor, The work function of the metal electrode can be freely adjusted. When the mixing ratio of the electron injecting component included in the mixed charge injecting layer is increased, the work function of the metal electrode is lowered. When the mixing ratio of the hole injecting component is increased, the work function becomes higher and effective charge injecting characteristics can be obtained even if any semiconductor material is used .

본 발명의 혼합 전하주입층은 결과적으로 전자 소자의 접촉 저항을 조절하여 최적의 전하 주입 특성을 얻는데 이용될 수 있다. 이는, 구체적으로 전자 주입 성분과 정공 주입 성분의 혼합 비율을 조절하여 금속 전극의 일함수를, 적용될 반도체 소재의 HOMO와 LUMO 에너지 레벨에 최대한 맞게 제조하여 접촉 저항의 크기를 최소화함으로써 달성되는 효과이다.The mixed charge injecting layer of the present invention can be consequently used to adjust the contact resistance of electronic devices to obtain optimal charge injection characteristics. This is achieved by adjusting the mixing ratio of the electron injecting component and the hole injecting component to minimize the contact resistance by manufacturing the work function of the metal electrode to the HOMO and LUMO energy levels of the semiconductor material to be applied as much as possible.

특히, 본 발명의 혼합 전하주입층을 사용하면 소스/드레인 전극과 N-형 과 P-형반도체 사이의 접촉 저항 각각을 대폭 줄일 수 있어, 소자의 N형과 P형의 전하 주입을 동시에 향상시킨 양극성 소자를 제공할 수 있다는 점에서 획기적이다.Particularly, when the mixed charge injection layer of the present invention is used, the contact resistance between the source / drain electrode and the N- and P-type semiconductors can be greatly reduced, thereby improving the N-type and P-type charge injections of the device It is a breakthrough in that it can provide a bipolar device.

또한 소스/드레인 전극 중 어느 하나에만 선택적으로 본 발명의 혼합 전하주입층을 형성하거나 소스/드레인 전극을 포함하는 전면에 한 가지 혼합 전하주입층을 형성시키는 방식으로 제조 공정을 단순화하고 제조 원가를 줄일 수 있는 경제적인 효과도 기대할 수 있다.In addition, the manufacturing process is simplified and the manufacturing cost is reduced by selectively forming the mixed charge injection layer of the present invention only on one of the source / drain electrodes or forming one mixed charge injection layer on the entire surface including the source / drain electrodes The economic effect can be expected.

도 1은 여러 가지 혼합 비율의 Cs2CO3/V2O5 혼합 전하주입층 도포된 Mo 전극의 일함수 변화를 나타내는 (a) 데이터 및 (b) 그래프이다.
도 2는 여러 가지 혼합 비율의 PEI/V2O5 혼합 전하주입층 도포된 Mo 전극의 일함수 변화를 나타내는 (a) 데이터 및 (b) 그래프이다.
도 3은 여러 가지 혼합 비율의 PEI/PEDOT:PSS 혼합 전하주입층 도포된 Mo 전극의 일함수 변화를 나타내는 (a) 데이터 및 (b) 그래프이다.
도 4는 여러 가지 혼합 비율로 Cs2CO3/V2O5 혼합 전하주입층을 포함하는 DPPT-TT OFETs의 전자 이동도 (μe) 및 정공 이동도 (μh)를 나타내는 (a) 데이터 및 (b) 그래프이다.
도 5는 여러 가지 혼합 비율로 PEI/V2O5 혼합 전하주입층을 포함하는 DPPT-TT OFETs의 전자 이동도 (μe) 및 정공 이동도 (μh)를 나타내는 데이터이다.
도 6은 여러 가지 혼합 비율로 PEI/PEDOT:PSS 혼합 전하주입층을 포함하는 DPPT-TT OFETs의 전자 이동도 (μe) 및 정공 이동도 (μh)를 나타내는 데이터이다.
도 7은 Cs2CO3:V2O5가 5:5로 혼합된 전하주입층으로 스핀코팅한 필름의 원자힘 현미경 표면 이미지를 나타내는 도면이다.FIG. 1 is a graph (a) and a graph (b) showing a change in work function of a Mo electrode coated with Cs 2 CO 3 / V 2 O 5 mixed charge injecting layers of various mixing ratios.
FIG. 2 is a graph (a) and a graph (b) showing the work function change of the Mo electrode coated with the PEI / V 2 O 5 mixed charge injecting layer of various mixing ratios.
FIG. 3 is a graph (a) and a graph (b) showing the work function change of the Mo electrode coated with PEI / PEDOT: PSS mixed charge injection layers of various mixing ratios.
FIG. 4 shows (a) data showing electron mobility (μ e ) and hole mobility (μ h ) of DPPT-TT OFETs containing Cs 2 CO 3 / V 2 O 5 mixed charge injection layers at various mixing ratios And (b) graphs.
5 is a data showing the DPPT-TT OFETs electromigration of containing the PEI / V 2 O 5, mixing a charge injection layer in various mixing ratios also (μ e) and the hole mobility (μ h).
6 is data showing electron mobility (μ e ) and hole mobility (μ h ) of DPPT-TT OFETs including PEI / PEDOT: PSS mixed charge injection layers at various mixing ratios.
7 is a view showing an atomic force microscope surface image of a film spin-coated with a charge injection layer in which Cs 2 CO 3 : V 2 O 5 is mixed at a ratio of 5: 5.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

실시예Example 1:  One: CsCs 22 COCO 33 // VV 22 OO 55 혼합  mix 전하주입층의The charge injection layer 제조 Produce

V2O5 (시그마 알드리치) 및 Cs2CO3 (시그마 알드리치) 각각을 2-에톡시에탄올 (시그마 알드리치) 에 용해시켜 0.5 wt% 용액을 제조하였다. 이때 V2O5 용액에는 8.4%로 암모니아 수용액 (시그마 알드리치)을 첨가하였다. V2O5:Cs2CO3 혼합 전하주입층의 제조를 위하여 상기 각각의 V2O5 및 Cs2CO3 용액을 7:3, 5:5 및 3:7의 몰비로 혼합하여 깨끗이 준비된 몰리브데늄 기판 상에 2000-3000 rpm의 스핀코팅으로 60초간 도포하였다.
Each of V 2 O 5 (Sigma Aldrich) and Cs 2 CO 3 (Sigma Aldrich) was dissolved in 2-ethoxyethanol (Sigma Aldrich) to prepare a 0.5 wt% solution. An aqueous ammonia solution (Sigma Aldrich) was added to the V 2 O 5 solution at 8.4%. V 2 O 5 : Cs 2 CO 3 Mixing To prepare the charge injection layer, the respective V 2 O 5 and Cs 2 CO 3 solutions were mixed at a molar ratio of 7: 3, 5: 5 and 3: 7, Coated on a ribbed metal substrate by spin coating at 2000-3000 rpm for 60 seconds.

실시예Example 2:  2: PEIPEI // VV 22 OO 55 혼합  mix 전하주입층의The charge injection layer 제조 Produce

V2O5 (시그마 알드리치) 및 PEI (시그마 알드리치) 각각을 물에 용해시켜 0.5 wt% 용액을 제조하였다. 이때 V2O5 용액에는 8.4%로 암모니아 수용액 (시그마 알드리치)을 첨가하였다. V2O5:PEI 혼합 전하주입층의 제조를 위하여 상기 각각의 V2O5 및 PEI 용액을 7:3, 5:5 및 3:7의 몰비로 혼합하여 깨끗이 준비된 몰리브데늄 기판 상에 2000-3000 rpm의 스핀코팅으로 60초간 도포하였다.
Each of V 2 O 5 (Sigma Aldrich) and PEI (Sigma Aldrich) was dissolved in water to prepare a 0.5 wt% solution. An aqueous ammonia solution (Sigma Aldrich) was added to the V 2 O 5 solution at 8.4%. V 2 O 5 : PEI mixed charge injection In order to prepare the charge injecting layer, the respective V 2 O 5 and PEI solutions were mixed in a molar ratio of 7: 3, 5: 5 and 3: 7, And applied by spin coating at -3000 rpm for 60 seconds.

실시예Example 3:  3: PEIPEI // PEDOTPEDOT :: PSSPSS 혼합  mix 전하주입층의The charge injection layer 제조 Produce

PEDOT:PSS (시그마 알드리치) 및 PEI (시그마 알드리치) 각각을 물에 용해시켜 0.5 wt% 용액을 제조하였다. PEI/PEDOT:PSS 혼합 전하주입층의 제조를 위하여 상기 각각의 PEDOT:PSS 및 PEI 용액을 7:3, 5:5 및 3:7의 몰비로 혼합하여 깨끗이 준비된 몰리브데늄 기판 상에 2000-3000 rpm의 스핀코팅으로 60초간 도포하였다.
PEDOT: PSS (Sigma Aldrich) and PEI (Sigma Aldrich) were each dissolved in water to prepare a 0.5 wt% solution. The PEDOT: PSS and PEI solutions were mixed at a molar ratio of 7: 3, 5: 5, and 3: 7 for preparing the PEI / PEDOT: PSS mixed charge injecting layer. rpm spin coating for 60 seconds.

실시예Example 4: 혼합  4: Mixed 전하주입층을The charge injection layer 포함하는 유기박막 트랜지스터의 제조 Manufacture of Organic Thin Film Transistors Including

탑게이트/바텀컨택트 구조의 OFETs를 Corning Eagle 2000 유리 기판 상에 제조하였다. 소스/드레인 전극 패터닝을 위한 포토레지스트 표면에 대한 통상적인 포토리소그래피 후, 3 nm 두께의 Ti 접착층 및 20 nm 두께의 Mo 접촉층을 Ti 및 Mo 타겟을 스퍼터링함으로써 증착하고 포토레지스트를 제거하였다 (lift-off). 패턴화된 Mo/Ti 전극을 포함하는 기판을 탈이온수, 아세톤 및 이소프로판올로 각 10 분씩 차례로 수세하였다. 실시예 1에서 기재된 대로 여러 가지 혼합 비율의 Cs2CO3/V2O5 혼합 전하주입층용 용액을 제조하였다. 깨끗이 준비된 몰리브데늄 기판 상에 상기 혼합 전하주입층용 용액을 스핀코팅으로 도포하였다. 양극성 고분자 반도체 DPPT-TT를 LUTEC로부터 구득하였다. DPPT-TT를 무수 디클로로벤젠에 용해시켜 약 10 mg/ml 농도의 용액을 제조하고, 상기 몰리브데늄 기판 상에 스핀코팅한 후 질소 충전된 글로브 박스 내에서 약 30 분간 핫 플레이트 상 320℃로 어닐링하였다. PMMA (시그마 알드리치)를 80 mg/ml 농도로 n-부틸 아세테이트에 용해시켜 DPPT-TT 층에 스핀 코팅한 후 잔여 용매를 제거하기 위하여 동일한 질소 충전 글로브 박스 내에서 30 분간 80℃에서 열 공정을 거쳤다. 금속 새도우 마스크를 이용하여 열 증착을 통한 탑-게이트 전극으로서 알루미늄을 증착함으로써 (약 50 nm 두께) 트랜지스터 제조를 완료하였다.
OFETs of top gate / bottom contact structures were fabricated on Corning Eagle 2000 glass substrates. After conventional photolithography on the photoresist surface for patterning the source / drain electrodes, a Ti adhesion layer with a thickness of 3 nm and a Mo contact layer with a thickness of 20 nm were deposited by sputtering Ti and Mo targets and the photoresist was removed (lift- off. The substrate containing the patterned Mo / Ti electrode was washed with deionized water, acetone, and isopropanol in succession for 10 minutes each. A solution for a mixed charge-injecting layer of Cs 2 CO 3 / V 2 O 5 mixed charge as described in Example 1 was prepared. The solution for the mixed charge injection layer was coated on the molybdenum substrate prepared by spin coating. The bipolar polymer semiconductor DPPT-TT was obtained from LUTEC. DPPT-TT was dissolved in anhydrous dichlorobenzene to prepare a solution having a concentration of about 10 mg / ml, spin-coated on the molybdenum substrate, and then annealed in a nitrogen-filled glove box for about 30 minutes on a hot plate at 320 ° C Respectively. PMMA (Sigma Aldrich) was dissolved in n-butyl acetate at a concentration of 80 mg / ml and spin-coated on the DPPT-TT layer, followed by thermal processing at 80 캜 for 30 minutes in the same nitrogen-filled glove box to remove residual solvent . The transistor fabrication was completed by depositing aluminum (about 50 nm thick) as a top-gate electrode through thermal evaporation using a metal shadow mask.

실시예Example 5: 혼합  5: Mixed 전하주입층을The charge injection layer 포함하는  Included 금속산화막반도체Metal oxide semiconductor ( ( CMOSCMOS ) 디지털 회로의 제조) Manufacture of digital circuits

실시예 4와 동일하게 실시하되, 기판 위에 포토리소그라피 공정을 통해서 패턴을 형성하여 금속산화막반도체 (CMOS)디지털 회로를 제조하였다.
A metal oxide semiconductor (CMOS) digital circuit was fabricated in the same manner as in Example 4 except that a pattern was formed on the substrate through a photolithography process.

실시예Example 6; 혼합  6; mix 전하주입층을The charge injection layer 포함하는 양극성 트랜지스터의 제조 Manufacture of bipolar transistors including

실시예 4와 동일하게 실시하되, 양극성을 지닌 유기반도체 재료인 폴리(9,9-디옥틸플루오렌-코-벤조티아디아졸)(F8BT)를 도포하여 OTFT를 제조하였다.
OTFT was prepared by coating poly (9,9-dioctylfluorene-co-benzothiadiazole) (F8BT), which is an organic semiconductor material having a bipolarity, in the same manner as in Example 4. [

시험예Test Example : 본 발명 혼합 : Mixing the invention 전하주입층에In the charge injection layer 의한 효과 평가 Evaluation of effectiveness by

(1) 전극 (1) Electrodes 일함수Work function 변화 측정 Change measurement

실시예 1에서 제조된 Cs2CO3/V2O5 혼합 전하주입층 도포된 Mo 전극의 일함수 변화를 켈빈 프로브 기법 (Kelvin probe technique)으로 측정하였다. 그 결과를 도 1에 나타내었다. 순수한 Mo 전극의 일함수는 -4.5 eV, 혼합 전하주입층이 아닌 Cs2CO3만으로 이루어진 전하주입층이 도포된 Mo 전극의 일함수는 -4.27 eV, 혼합 전하주입층이 아닌 V2O5만으로 이루어진 전하주입층이 도포된 Mo 전극의 일함수는 -4.85 eV였으나, 이들이 각각 3:7, 5:5, 7:3으로 혼합된 혼합 전하주입층이 도포된 Mo 전극의 일함수는 도 1에 나타낸 바와 같이 연속적으로 변화하였다. The work function change of the Mo electrode coated with the Cs 2 CO 3 / V 2 O 5 mixed charge injection layer prepared in Example 1 was measured by the Kelvin probe technique. The results are shown in Fig. The work function of the pure Mo electrode is -4.5 eV, consisting of only Cs 2 CO 3 , not mixed charge injection layer The work function of the Mo electrode coated with the charge injecting layer was -4.27 eV, and only V 2 O 5 was used instead of the mixed charge injection layer The work function of the Mo electrode coated with the charge injecting layer was -4.85 eV, but the work function of the Mo electrode coated with the mixed charge injection layer mixed with 3: 7, 5: 5, and 7: 3, respectively, As shown in FIG.

마찬가지로, 실시예 2에서 제조된 PEI/V2O5 혼합 전하주입층 (도 2) 실시예 3에서 제조된 PEI/PEDOT:PSS 혼합 전하주입층 (도 3)에 대하여 Mo 전극의 일함수 변화를 측정하였다. Similarly, the work function change of the Mo electrode with respect to the PEI / PEDOT: PSS mixed charge injecting layer (FIG. 3) prepared in Example 3, the PEI / V 2 O 5 mixed charge injecting layer prepared in Example 2 Respectively.

(2) 전자 주입 및 정공 주입 특성 변화 측정(2) Measurement of change in electron injection and hole injection characteristics

실시예 1에서 제조된 Cs2CO3/V2O5 혼합 전하주입층 도포된 Mo 전극을 포함하는 DPPT-TT OFETs의 전자 이동도 (μe) 및 정공 이동도 (μh)를 측정하였다. 그 결과를 도 4에 나타내었다. 전자 주입 성분 Cs2CO3의 혼합 비율이 높을수록 전자이동도가 증가하고, 정공 주입 성분 V2O5의 혼합 비율이 높을수록 정공이동도가 증가함을 알 수 있다. The electron mobility (μ e ) and hole mobility (μ h ) of the DPPT-TT OFETs containing the Mo electrode coated with the Cs 2 CO 3 / V 2 O 5 mixed charge injecting layer prepared in Example 1 were measured. The results are shown in Fig. The higher the mixing ratio of the electron injecting component Cs 2 CO 3 is, the more the electron mobility increases and the hole injecting component It can be seen that the hole mobility increases as the mixing ratio of V 2 O 5 increases.

또한, 실시예 2에서 제조된 PEI/V2O5 혼합 전하주입층 (도 5) 실시예 3에서 제조된 PEI/PEDOT:PSS 혼합 전하주입층 (도 6)에 대하여 DPPT-TT OFETs의 전자 이동도 (μe) 및 정공 이동도 (μh)를 측정하였다.
In addition, the electron transfer of the DPPT-TT OFETs to the PEI / PEDOT: PSS mixed charge injecting layer (FIG. 6) prepared in Example 3 of the PEI / V 2 O 5 mixed charge injecting layer (Μ e ) and hole mobility (μ h ) were measured.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims (18)

(i) 전자 주입 성분; 및
(ii) 정공 주입 성분
을 포함하는 혼합 전하주입층 (mixed contact interlayer).(i) an electron injecting component; And
(ii) a hole injecting component
(Mixed contact interlayer). 제1항에 있어서, 상기 전자 주입 성분은 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것인 혼합 전하주입층.The method of claim 1, wherein the electron injecting component is selected from the group consisting of Cs 2 CO 3 , CsF, Rb 2 CO 3 , K 2 CO 3 , Na 2 CO 3 , LiF, CaF 2 , MgF 2 , NaCl, MgO, ) 2 , 8-hydroxyquinolato-lithium (Liq), PEI, and combinations thereof. 제1항에 있어서, 상기 정공 주입 성분은 V2O5, MoO3, F4TCNQ, PEDOT:PSS, WO3 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것인 혼합 전하주입층.The mixed charge injection layer according to claim 1, wherein the hole injection component is selected from the group consisting of V 2 O 5 , MoO 3 , F 4 TCNQ, PEDOT: PSS, WO 3, and combinations thereof. 제1항에 있어서, 상기 전자 주입 성분에 대한 상기 정공 주입 성분의 몰비는 0 초과 1 미만인 것인 혼합 전하주입층.The mixed charge injecting layer according to claim 1, wherein the molar ratio of the hole injecting component to the electron injecting component is greater than 0 and less than 1. 제1항에 있어서, 상기 전자 주입 성분은 세슘 카보네이트이고, 상기 정공 주입 성분은 바나듐 펜트옥사이드인 것인 혼합 전하주입층. The mixed charge injection layer according to claim 1, wherein the electron injection component is cesium carbonate and the hole injection component is vanadium pentoxide. 제5항에 있어서, 세슘 카보네이트에 대한 바나듐 펜트옥사이드의 몰비는 0 초과 1 미만인 것인 혼합 전하주입층.6. The mixed charge injection layer according to claim 5, wherein the molar ratio of vanadium pentoxide to cesium carbonate is more than 0 and less than 1. 제1항에 있어서, 상기 혼합 전하주입층의 두께는 0.1 내지 5 nm인 것인 혼합 전하주입층. The mixed charge injection layer according to claim 1, wherein the mixed charge injection layer has a thickness of 0.1 to 5 nm. 제1항에 기재된 혼합 전하주입층을 포함하는 금속 전극.A metal electrode comprising the mixed charge injection layer according to claim 1. 제8항에 기재된 금속 전극을 1 이상 포함하는 트랜지스터.9. A transistor comprising at least one metal electrode according to claim 8. 제9항에 있어서, 상기 금속 전극은 각각 독립적으로 동일하거나 상이한 혼합 전하주입층을 포함하는 것인 트랜지스터.10. The transistor of claim 9, wherein the metal electrodes each independently comprise the same or different mixed charge injection layer. 제10항에 기재된 트랜지스터를 포함하는 금속산화막반도체형 디지털 회로.A metal oxide semiconductor type digital circuit comprising the transistor according to claim 10. 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계;
정공 주입 성분을 포함하는 제2 용액을 제조하는 단계;
상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및
상기 혼합물을 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계
를 포함하는 혼합 전하주입층의 제조 방법. Preparing a first solution comprising an electron injecting component;
Preparing a second solution comprising a hole injecting component;
Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And
Applying the mixture to a metal electrode to form a mixed charge injection layer
Wherein the mixed charge injecting layer is formed of a mixed charge injecting layer. 제12항에 있어서, 상기 혼합물 내에서 상기 전자 주입 성분에 대한 상기 정공 주입 성분의 몰비는 0 초과 1 미만인 것인 방법.13. The method of claim 12, wherein the molar ratio of the hole injecting component to the electron injecting component in the mixture is greater than 0 and less than 1. 전자 주입 성분을 포함하는 제1 용액을 제조하는 단계;
정공 주입 성분을 포함하는 제2 용액을 제조하는 단계;
상기 제1 용액과 상기 제2 용액을 혼합하여 전하주입층용 혼합물을 제조하는 단계; 및
상기 혼합물을 상기 금속 전극 상에 도포하여 혼합 전하주입층을 형성하는 단계
를 포함하고, 상기 제1 용액에 대한 상기 제2 용액의 부피비는 0 초과 1 미만인 금속 전극의 일함수를 연속적으로 조절하는 방법. Preparing a first solution comprising an electron injecting component;
Preparing a second solution comprising a hole injecting component;
Mixing the first solution and the second solution to prepare a mixture for the charge injection layer; And
Applying the mixture to the metal electrode to form a mixed charge injection layer
Wherein the volume ratio of the second solution to the first solution is greater than 0 and less than 1. 제12항 내지 제14항 중 어느 하나의 항에 있어서, 상기 전자 주입 성분은 Cs2CO3, CsF, Rb2CO3, K2CO3, Na2CO3, LiF, CaF2, MgF2, NaCl, MgO, PEO, Ba(OH)2, 8-하이드록시퀴놀라토리튬 (Liq), PEI 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것인 방법.The method according to any one of claims 12 to 14, wherein the electron injecting component is selected from the group consisting of Cs 2 CO 3 , CsF, Rb 2 CO 3 , K 2 CO 3 , Na 2 CO 3 , LiF, CaF 2 , MgF 2 , NaCl, MgO, PEO, Ba (OH) 2 , 8-hydroxyquinolato-lithium (Liq), PEI, and combinations thereof. 제12항 내지 제14항 중 어느 하나의 항에 있어서, 상기 정공 주입 성분은 V2O5, MoO3, F4TCNQ, PEDOT:PSS, WO3 및 이들의 조합으로 이루어지는 군으로부터 선택되는 것인 방법.15. The method according to any one of claims 12 to 14, wherein the hole injecting component is selected from the group consisting of V 2 O 5 , MoO 3 , F 4 TCNQ, PEDOT: PSS, WO 3 , Way. 제12항 내지 제14항 중 어느 하나의 항에 있어서, 상기 상기 전자 주입 성분은 세슘 카보네이트이고, 상기 정공 주입 성분은 바나듐 펜트옥사이드인 것인 방법.15. The method according to any one of claims 12 to 14, wherein said electron injecting component is cesium carbonate and said hole injecting component is vanadium pentoxide. 제12항 내지 제14항 중 어느 하나의 항에 있어서, 상기 도포 이전에 상기 혼합물의 농도를 조절하는 것인 방법.15. The method according to any one of claims 12 to 14, wherein the concentration of the mixture is adjusted prior to application.
KR1020150000262A 2015-01-02 2015-01-02 Mixed contact interlayer and using method thereof KR102331101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150000262A KR102331101B1 (en) 2015-01-02 2015-01-02 Mixed contact interlayer and using method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000262A KR102331101B1 (en) 2015-01-02 2015-01-02 Mixed contact interlayer and using method thereof

Publications (2)

Publication Number Publication Date
KR20160083749A true KR20160083749A (en) 2016-07-12
KR102331101B1 KR102331101B1 (en) 2021-11-26

Family

ID=56505235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000262A KR102331101B1 (en) 2015-01-02 2015-01-02 Mixed contact interlayer and using method thereof

Country Status (1)

Country Link
KR (1) KR102331101B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153571A (en) * 1993-11-26 1995-06-16 Dainippon Printing Co Ltd Organic thin film el element
KR100761085B1 (en) * 2006-11-10 2007-09-21 삼성에스디아이 주식회사 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
KR100807558B1 (en) * 2006-11-10 2008-02-28 삼성에스디아이 주식회사 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
JP2011040412A (en) * 2003-08-25 2011-02-24 Semiconductor Energy Lab Co Ltd Organic device
KR20110123415A (en) * 2010-05-07 2011-11-15 한밭대학교 산학협력단 Improvement of charge injection in organic thin film transistor by local doping

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153571A (en) * 1993-11-26 1995-06-16 Dainippon Printing Co Ltd Organic thin film el element
JP2011040412A (en) * 2003-08-25 2011-02-24 Semiconductor Energy Lab Co Ltd Organic device
KR100761085B1 (en) * 2006-11-10 2007-09-21 삼성에스디아이 주식회사 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
KR100807558B1 (en) * 2006-11-10 2008-02-28 삼성에스디아이 주식회사 Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
KR20110123415A (en) * 2010-05-07 2011-11-15 한밭대학교 산학협력단 Improvement of charge injection in organic thin film transistor by local doping

Also Published As

Publication number Publication date
KR102331101B1 (en) 2021-11-26

Similar Documents

Publication Publication Date Title
US8476121B2 (en) Organic thin film transistors and methods of making them
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
JP4498961B2 (en) Organic field effect transistor and flat panel display device having the same
KR20100015664A (en) Organic thin film transistors
US9705098B2 (en) Method for producing an organic field effect transistor and an organic field effect transistor
KR20060055762A (en) A thin film transistor, and a flat panel display employing the same
WO2012076836A1 (en) Hole injection layers
Khim et al. Electron injection enhancement by a Cs-salt interlayer in ambipolar organic field-effect transistors and complementary circuits
JP5596666B2 (en) Organic thin film transistor
KR102073763B1 (en) Organic insulating layer composition, method for forming organic insulating layrer, and organic thin film transistor including the organic insulating layer
US9997709B2 (en) Method for manufacturing transistor according to selective printing of dopant
KR102003133B1 (en) Electronic devices and thin film transistor for gas sensing using the additives
KR101101479B1 (en) Improvement of charge injection in organic thin film transistor by local doping
KR100794570B1 (en) Vertical type organic thin film field effect transistor
KR100761085B1 (en) Organic thin film transistor, fabricating method of the same, organic light emitting display device including the same
KR20100122915A (en) Method of fabricating top gate organic semiconductor transistors
Park et al. Flexible ambipolar organic field-effect transistors with reverse-offset-printed silver electrodes for a complementary inverter
KR100659119B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR20160083749A (en) Mixed contact interlayer and using method thereof
GB2448175A (en) Organic semiconductor devices with oxidized electrodes
KR100633810B1 (en) An organic field-effect transistor, a flat panel display with the same, and method for manufacturing the same
KR20070080705A (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
KR100659122B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100730193B1 (en) Method of manufacturing organic light emitting display apparatus
KR100670353B1 (en) Thin film transistor and flat panel display apparatus comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant