KR100760803B1 - 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법 - Google Patents

위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법 Download PDF

Info

Publication number
KR100760803B1
KR100760803B1 KR1020010020280A KR20010020280A KR100760803B1 KR 100760803 B1 KR100760803 B1 KR 100760803B1 KR 1020010020280 A KR1020010020280 A KR 1020010020280A KR 20010020280 A KR20010020280 A KR 20010020280A KR 100760803 B1 KR100760803 B1 KR 100760803B1
Authority
KR
South Korea
Prior art keywords
time
baseband
code
frequency
data
Prior art date
Application number
KR1020010020280A
Other languages
English (en)
Other versions
KR20020080619A (ko
Inventor
김종희
김상명
Original Assignee
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티 filed Critical 주식회사 케이티
Priority to KR1020010020280A priority Critical patent/KR100760803B1/ko
Publication of KR20020080619A publication Critical patent/KR20020080619A/ko
Application granted granted Critical
Publication of KR100760803B1 publication Critical patent/KR100760803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 위성으로부터 수신되는 시각 및 주파수 정보를 추출하여 각 통신시스템에 시각 및 주파수 정보를 제공하기 위한 시각/주파수 동기시스템의 수신 장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 위성을 이용한 시각/주파수 동기시스템의 수신 장치에 있어서, 외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키고, 상기 하향변환된 기저대역 신호를 국부발진주파수에 따라 아날로그/디지털(A/D) 변환하기 위한 기저대역 변환수단; 디지털 신호처리수단의 제어 하에, 상기 기저대역 변환수단으로부터 전달받은 디지털 기저대역 신호를, 시각 동기를 위해 상기 국부발진주파수에 따라 초기 탐색자(searcher) 및 동기 추적(tracking), 데이터 복조를 수행하기 위한 기저대역 복조수단; 및 전원이 인가되거나 수신기가 리셋됨에 따라 부팅 후 자동으로 탐색(searching) 모드로 전환되도록 상기 기저대역 복조수단을 제어하기 위한 상기 디지털 신호처리수단을 포함함.
4. 발명의 중요한 용도
본 발명은 시각/주파수 동기시스템 등에 이용됨.
시각/주파수 동기시스템, 기저대역 복조기, FPGA, 초기 탐색 모듈, 동기 추적 모듈, 데이터 복조 모듈

Description

위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그 방법{Receiving device and method for time/frequency synchronizing system using satellites}
도 1 은 본 발명에 따른 시각/주파수 동기시스템의 수신장치의 일실시예 구성도.
도 2 는 본 발명에 따른 시각/주파수 동기시스템의 수신장치에서 기저대역 복조기의 일실시예 상세 구성도.
도 3 은 상기 도 2의 기저대역 복조기에 대한 데이터 형태 변환 과정을 나타낸 일실시예 설명도.
도 4 는 상기 도 2의 기저대역 복조기에 대한 초기 탐색자의 일실시예 상태 천이도.
도 5 는 상기 도 2의 기저대역 복조기에 대한 초기 탐색자의 일실시예 상세 구성도.
도 6 은 상기 도 2의 기저대역 복조기에 대한 동기 추적 모듈의 일실시예 상태 천이도.
도 7 은 상기 도 2의 기저대역 복조기에 대한 동기 추적 모듈의 일실시예 DLL 구조도.
도 8 은 상기 도 2의 기저대역 복조기에 대한 데이터 복조 모듈의 일실시예 상세 구성도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 기저대역 변환부 12 : 기저대역 복조기
13 : 디지털 신호처리 14,16,17 : 국부발진기
15 : PLL
본 발명은 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 유무선 통신망의 동기(synchronization)를 위해 필요한 시각 및 주파수를 위성으로부터 수신하여 시스템에 필요한 시각/주파수 정보를 복조하기 위한, 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그 방법에 관한 것이다.
종래의 기술은 미국의 저궤도(low orbit) 군사위성인 광역지구측위시스템(GPS : Global Positioning System)에 의존하고 있는데, 이는 기본적으로 절대적인 시각 및 주파수 동기가 된 GPS 위성들이 시각 동기된 신호를 지상에 전송하면 지상기지국에서는 이 신호를 이용하여 시각 및 주파수 동기를 맞추어 주는 방식이다.
따라서 현재의 기술분야에서는 시각/주파수 동기를 위해, 정지 위성(stationary satellite)으로부터 반송파 하향변환된 신호인 70MHz 중간주파수(IF : Intermediate Frequency)대의 수신신호를 입력받아 기저대역으로 변환하여 송신신호와 시각 동기를 맞춘 후, 기저대역 데이터를 추출하여 시스템에 필요한 시각/주파수 정보를 제공할 수 있는 방안이 요구된다.
본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 위성으로부터 수신되는 시각 및 주파수 정보를 추출하여 각 통신시스템에 시각 및 주파수 정보를 제공하기 위한 시각/주파수 동기시스템의 수신 장치 및 그 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 위성을 이용한 시각/주파수 동기시스템의 수신 장치에 있어서, 외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키고, 상기 하향변환된 기저대역 신호를 국부발진주파수에 따라 아날로그/디지털(A/D) 변환하기 위한 기저대역 변환수단; 디지털 신호처리수단의 제어 하에, 상기 기저대역 변환수단으로부터 전달받은 디지털 기저대역 신호를, 시각 동기를 위해 상기 국부발진주파수에 따라 초기 탐색자(searcher) 및 동기 추적(tracking), 데이터 복조를 수행하기 위한 기저대역 복조수단; 및 전원이 인가되거나 수신기가 리셋됨에 따라 부팅 후 자동으로 탐색(searching) 모드로 전환되도록 상기 기저대역 복조수단을 제어하기 위한 상기 디지털 신호처리수단을 포함한다.
또한, 본 발명은, 위성을 이용한 시각/주파수 동기시스템의 수신 방법에 있어서, 기저대역 변환부가 외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키는 제 1 단계; 상기 하향변환된 기저대역 신호를 국부발진 주파수에 따라 아날로그/디지털(A/D) 변환시키는 제 2 단계; 및 기저대역 복조부에서 디지털 변환된 기저대역 신호를, 시각 동기를 위해 상기 국부발진 주파수에 따라 초기 동기 및 동기 추적, 데이터 복조를 수행하는 제 3 단계를 포함한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 시각/주파수 동기시스템의 수신장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 시각/주파수 동기시스템의 수신장치는, 외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL : Phase Locked Loop)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키고, 하향변환된 기저대역 신호를 국부발진기(16.352MHz)(16)의 국부발진주파수에 따라 아날로그/디지털(A/D : Analog/Digital) 변환하기 위한 기저대역 변환부(11)와, 디지털 신호처리부(13)의 제어 하에, 기저대역 변환부(11)로부터 전달된 기저대역 디지털 신호를, 시각 동기를 위해 국부발진기(16)의 국부발진주파수에 따라 초기 동기 및 동기 추적, 데이터 복조를 수행하는 기저대역 복조기(12)와, 전원이 인가되거나 수신기가 리셋되면 부팅 후 자동으로 탐색모드로 전환되도록 기저대역 복조기(12)를 제어하는 디지털 신호처리부(13)를 구비한다.
여기서, 기저대역 변환부(11)는 외부로부터 입력되는 중간주파수(IF) 신호를 필터링하기 위한 IF 필터링부(111)와, IF 필터링부(111)를 통해 전달되는 IF 신호를 증폭하기 위한 IF 증폭기(112)와, 위상동기루프(PLL)를 통해 전달되는 140MHz의 기준클럭에 따라, 70MHz 대역의 IF 신호를 기저대역의 동상(I) 및 직교(Q) 신호로 변환시키기 위한 직교 복조기(quadrature demodulator)(113)와, 직교 복조기(113)를 통해 기저대역으로 변환된 동상(I) 및 직교(Q) 신호를 각각 저역 통과 필터링하기 위한 저역 통과 필터링부(114, 115)와, 저역 통과 필터링부(114, 115)를 통해 필터링된 동상(I) 및 직교(Q) 신호를 아날로그/디지털(A/D) 변환하기 위한 아날로그/디지털(A/D) 변환기(116)를 포함한다.
여기서, IF 증폭기(112)는 저잡음 증폭기와 자동이득제어(AGC : Automatic Gain Control)를 위한 자동이득제어 증폭기로 이루어진다.
상기한 바와 같은 구조를 갖는 본 발명의 시각/주파수 동기시스템의 수신장 치의 동작을 상세하게 설명하면 다음과 같다.
본 발명에 따른 시각/주파수 동기시스템은, 70MHz 대역의 IF 신호를 입력받아 시각 동기를 획득하고, 데이터 신호를 복조하며, 1pps(pulse per second) 및 1MHz 클럭 신호를 발생시킨다.
즉, 이에 대해 더욱 자세히 살펴보면, IF 신호는 70MHz 대역의 IF 필터링부(111)를 통과하여 IF 증폭기(112)를 거쳐 증폭된 후, 직교복조기(113)로 전달된다.
한편, PLL(15)을 통해 140MHz의 기준클럭을 입력받는 직교복조기(113)는 70MHz 대역의 IF 신호를 각각 기저대역의 I 및 Q 신호로 변환시킨다. 이때, PLL(15)의 입력으로 제공되는 국부 발진기(14)는 전압가변으로 출력 클럭 주파수를 제어할 수 있으며, 입력되는 가변 전압은 자동주파수제어(AFC: Automatic Frequency Control) 알고리즘에 의해 조정된다.
이어서, 기저대역으로 변환된 I 및 Q 신호는 아날로그/디지털(A/D) 변환기(116)를 통해 디지털 샘플로 변환되어 기저대역 복조기(12)로 입력된다. A/D 변환 시에 사용되는 클럭은 의사잡음(PN : Pseudo Noise) 부호의 칩 변화율의 32배인 16.352MHz이며, FPGA(Field Programmable Gate Array) 내부에 구현된 기저대역 복조기(12)의 주 클럭으로 사용된다. FPGA 내부에는 기저대역 복조를 위한 기저대역 복조기(12)가 구현되어 있으며, 송신단에서 보낸 신호와 시각 동기를 이루기 위한 초기 탐색자(searcher) 및 동기 추적(tracking) 모듈, 데이터 복조 모듈 등이 구현되어 있다.
또한, FPGA는 기저대역 복조를 위한 하드웨어적 구조를 포함하고 있으며, 알고리즘 제어는 디지털 신호처리부(DSP : Digital Signal Processing)(13)에 의해 이루어진다. 디지털 신호처리부(13)는 전원이 인가되거나 수신기가 리셋되면 기저대역 복조기(12)의 상태가 자동으로 탐색 모드로 전환되도록 한다. 이에, 탐색 모드로 전환된 기저대역 복조기(12)는 FPGA 내부의 초기 탐색자(searcher)를 구동시킨 후, PN 부호의 한 주기 동안의 탐색 결과에 따라 동기 추적 및 데이터 복조를 수행하는 동기 추적 모드로 전환된다. 이어서, 동기 추적 모드가 되면 FPGA 내부의 동기 추적 모듈 및 데이터 복조 모듈을 구동시키고, FPGA로부터 넘어오는 PN 주기 단위로 복조된 데이터를 비트 단위로 복조한 후, 1초 경계를 결정하는 과정을 수행한다.
도 2 는 본 발명에 따른 시각/주파수 동기시스템의 수신장치에서 기저대역 복조기의 일실시예 구조도이다.
도 2에 도시된 바와 같이, 기저대역 복조기(12)로 입력되는 신호는 주 시스템 클럭인 16.352MHz 클럭, 하드웨어 리셋(reset), 기저대역 디지털 입력신호 등이 있으며, 출력되는 신호는 1pps 및 1MHz 등의 클럭 신호와 PN 주기 단위로 복조된 데이터 비트열 등이 있다. 또한, 기저대역 복조기(12)는 디지털 신호처리부(13)와의 인터페이스를 위하여, DSP 어드레스 버스 및 데이터 버스와 연결되어 있다.
그러나 상기한 바와 같은 기저대역 복조기의 구성 및 그 동작 과정은 당해 분야에서 이미 주지된 기술에 지나지 아니하므로 여기에서는 그에 관한 자세한 설명한 생략하기로 한다. 다만, 기저대역 변환부(11)로부터 전달된 신호와 시각 동기를 이루기 위한 초기 탐색자(searcher), 동기 추적 모듈 및 데이터 복조 모듈을 구현하는 방법에 대해 자세히 설명하고자 한다.
도 3 은 상기 도 2의 기저대역 복조기에 대한 데이터 형태 변환 과정에 대한 일실시예 설명도이다.
도 3에 도시된 바와 같이, 기저대역으로 변환된 아날로그 신호는 디지털 신호로 변환되며, 이때의 아날로그/디지털(A/D) 변환 클럭은 칩 변화율의 32배인 16.352Msps(Mega samples per sec)이다. 이때, A/D 변환된 디지털 샘플의 간격은 61.1546nsec이다. 16.352Msps의 변화율로 입력되는 디지털 샘플은 6비트 데이터로 이 중에서 상위 5비트만 내부 상관연산(correlation)에 사용된다. 이때, 입력되는 디지털 신호는 A/D 변환기의 출력 형태인 옵셋 2진(offset binary) 형태로 내부에서 사용될 2의 보수(2's complement) 형태로 변환시킨 후, DC(Direct Current) 옵셋(offset)을 없애기 위해 2x+1(x : 입력 샘플)의 형태로 변환시켜 6비트의 2의 보수(2's complement) 신호를 내부 연산에 사용한다.
A/D 변환되어 입력되는 디지털 샘플은 데시메이터(decimator)를 통과하며 칩 변화율인 0.511Msps로 데시메이션(decimation)되어 서쳐(탐색자) 모듈, 동기 추적 모듈 및 데이터 복조 모듈로 입력된다. 데시메이터는 동기 추적 모듈에서 피드백(feedback)되는 샘플링 타임(sampling time)에 따라 온-타임(on-time)과 레이트-타임(late-time) 샘플을 추출하게 된다. 동기 추적 모듈에서 피드백되는 샘플링 타임에 맞춰 온-타임 샘플이 추출되고, 샘플링 타임보다 16샘플(1/2 PN 칩) 후에 레이트-타임 샘플이 추출된다.
도 4 는 상기 도 2의 기저대역 복조기에 대한 초기 탐색자의 일실시예 상태 천이도이다.
도 4에 도시된 바와 같이, 탐색자 모듈에 사용되는 PN 부호 발생기는 "PN seed"와 PN 클럭, PN 부호의 시작 시점을 나타내는 "start epoch" 등을 입력받아 PN 클럭과 동기된 온-타임 PN 부호(pn1_on)와 1/2칩 늦은 레이트-타임 PN 부호(pn1_late)를 발생시킨다. 탐색자 모듈 내의 PN 부호 발생기는 주어진 "PN seed"로부터 PN 부호를 발생시킨 후, 한 주기의 PN 부호 발생이 끝나면 오프셋을 1칩 만큼 지연시킨 후, 또 한 주기의 PN 부호를 발생시키는 동작을 모든 가능한 PN 오프셋에 대하여 수행한다. 발생되는 PN 부호의 시작 오프셋에 대한 정보(pn_offset(8:0))는 PN 부호의 한 주기 시작을 알리는 "pn1_on_start"와 "pn1_late_start" 신호와 함께 상관기로 전달된다. 전체 탐색자 모듈의 동작 상태 천이는 PN 부호 발생기의 상태 천이와 동일하다. PN 부호 발생기는 디지털 신호처리부(13)로부터 시작 명령이 있기 전까지 초기 상태(initial state)를 유지한다. 디지털 신호처리부(13)로부터 시작 명령("start epoch = '0')이 발생하면 PN 부호 발생을 시작하고, 1주기 동안의 PN 부호 발생이 끝나면 오프셋을 1씩 증가시키면서 계속 PN 부호를 발생시킨다.
모든 가능한 오프셋에 대한 PN 부호 발생이 끝나면, PN 부호 발생기는 다시 초기 상태로 돌아가 디지털 신호처리부(13)로부터의 시작 명령을 기다린다.
도 5 는 상기 도 2의 기저대역 복조기에 대한 초기 탐색자의 일실시예 구조도이다.
도 5에 도시된 바와 같이, 탐색자 모듈 내의 상관기는 온-타임 상관기와 레이트-타임 상관기가 있으며, 각각의 PN 위상이 1/2칩 만큼 차이가 난다는 것을 제외하면 내부 동작은 동일하다. 전체적인 구조는 1/2칩 만큼의 차이를 갖는 두 개의 상관기로 모든 가능한 PN 오프셋(511 오프셋)에 대한 상관연산을 순차적으로 모두 수행하는 직렬 탐색자 구조이다. 온-타임 상관기는 탐색자 모듈의 입력신호인 온-타임 I 및 Q 신호(i_on(5:0), q_on(5:0))와 온-타임 PN 부호(pn1_on) 사이의 상관연산을 수행하여 한 주기 동안의 상관 에너지를 계산하여 상관연산이 완료되었음을 알리는 신호(output_done)와 함께 상관 에너지(corr_eng(15:0))와 상관연산이 수행된 PN 부호의 오프셋 정보(pn_offset(9:0)를 정렬부(sorter)로 전달한다. 출력되는 PN 부호의 오프셋 정보는 입력된 PN 오프셋 정보 9 비트를 MSB(Most Significant Bit)로 하고 LSB(Least Significant Bit) 1 비트는 온(on)(0), 레이트(late)(1) 정보를 나타내도록 한다. 상관 에너지는 PN 부호 한 주기 동안의 상관 연산 결과를 I 신호에 대한 제곱과 Q 신호에 대한 제곱의 합의 형태로 계산하며, FPGA 내부에서는 디지털 논리회로의 구현이 용이하도록 구현해보면 다음의 [수학식 1]과 같다.
Figure 112007043566229-pat00001
레이트-타임(late-time) 상관기는 탐색자 모듈의 입력신호인 레이트 I 및 Q 신호(i_late(5:0), q_late(5:0))와 레이트-타임(late-time) PN 부호 사이의 상관 연산을 수행하여 한 주기 동안의 상관 에너지를 계산하여 상관 연산이 완료되었음 을 알리는 신호(output_done)와 함께 상관 에너지(corr_eng(15:0))와 상관 연산이 수행된 PN 부호의 오프셋 정보(pn_offset(9:0))를 정렬부(sorter)로 전달한다. 내부에서 수행되는 동작은 온-타임 상관기와 동일하다.
도 6 은 상기 도 2의 기저대역 복조기에 대한 동기 추적 모듈의 일실시예 상태 천이도이다.
도 6에 도시된 바와 같이, 동기 추적 모듈은 동기추적을 위한 PN 부호 발생기, DLL(Delay-Locked Loop), 데이터 복조 모듈 등으로 이루어진다.
동기 추적 모듈은 디지털 신호처리부(13)로부터의 시작 명령(start_epoch = '0')이 있기 전까지는 유휴(idle) 상태에 있으며, 디지털 신호처리부(13)로부터 시작 명령이 설정되면 초기 상태(initial state)로 천이한다. 초기 상태에서는 디지털 신호처리부(13)로부터 주어지는 PN 부호의 "seed", PN 부호의 초기 시작 오프셋 등을 설정하고, PN 부호의 시작점을 "pn_offset" 값까지 이동시킨 후, PN 부호의 발생을 시작한다. PN 부호의 시작점이 설정된 "pn_offset" 값까지 이동되면 트래픽 상태(traffic state)로 천이되며, 트래픽 상태에서는 동기추적 및 데이터 복조 과정이 수행된다. 트래픽 상태에서 기저대역 복조기(12)는 디지털 신호처리부(13)로부터 별도의 명령이 없는 경우 DLL의 출력에 따라 동기 추적을 계속적으로 수행하며, 데이터 복조에 대한 기능을 수행한다. 기저대역 복조기(12) 내부의 DLL이 옳은 오프셋 값을 추적하고 있는지의 여부(in-lock)는 디지털 신호처리부(13)에서 판정할 수 있으며, 로스트-락(lost-lock)이라고 판정될 경우 오프셋을 재할당하거나 처음의 유휴(idle) 상태로 천이한 후, 초기 탐색(searching) 과정부터 수행하는 알고리즘을 디지털 신호처리부(13)에서 구현할 수 있다.
도 7 은 상기 도 2의 기저대역 복조기에 대한 동기 추적 모듈의 일실시예 DLL(Delay-Locked Loop) 구조도이다.
도 7에 도시된 바와 같이, 동기 추적 모듈은 데이터 입력 모듈로부터 입력되는 레이트 타임(late-time) I 신호에 대해 1칩을 지연시켜 어얼리(early) 신호와 레이트(late) 신호에 대한 상관값을 계산(accumulator)하여 두 값의 차로부터 오류 신호(error signal)를 계산하도록 한다. 루프 필터(loop filter)는 1차 필터와 2차 필터로 구현하였으며, 디지털 신호처리부(13)에서 선택하여 구동시킬 수 있도록 되어 있다. 루프 필터의 누적횟수와 이득값도 디지털 신호처리부(13)에서 제어하도록 하였다. 루프 필터를 통과한 값은 양자화기(quantizer)로 입력되는데, 양자화기는 오류 신호에 대해 PN 클럭을 변동시키는 양을 정하는 역할을 한다. 양자화기의 출력에 따라 NCO(Numerically Controlled Oscillator)에서 PN 클럭을 "advancing" 또는 "retarding"시킨다. 그리고 NCO에 의해 PN 클럭이 변동됨에 따라, 데이터 입력 모듈의 샘플링 타임도 변동된다. 상관 누적횟수(num_acc1)는 "0x1FF(= 511)"로 설정하였으며, 511칩 동안 상관 누적이 진행되면 "output_done" 신호와 함께 레이트(late) 상관 누적값과 어얼리(early) 상관 누적값의 차이(corr_eng)를 루프 필터(loop fiters)로 출력한다.
도 8 은 상기 도 2의 기저대역 복조기에 대한 데이터 복조 모듈의 일실시예 구조도이다.
도 8에 도시된 바와 같이, 기저대역 복조기가 동기 추적 모드로 동작될 때, DLL 모듈이 시각 기준을 조정하는 동안 데이터 복조 모듈은 Q 채널에 실린 데이터를 복조한다. 데이터 복조 모듈은 데이터 복조 시 파일럿 신호로부터 추출한 위상 정보를 이용하여 데이터 신호에 포함된 위상 오차에 대한 보정을 수행하도록 설계하였다.
위상 보정을 위한 파일롯(Pilot) 및 데이터 신호 성분에 대한 상관값은 다음의 [수학식 2]와 같다.
Figure 112007043566229-pat00002
위상 성분을 보상한 데이터의 복조는 다음의 [수학식 3]과 같다.
Figure 112007043566229-pat00003
데이터 복조 모듈에서는 PN 주기 단위로 데이터에 대한 경성 결정(hard decision)을 수행하여 디지털 신호처리부(13)로 넘겨주고, 디지털 신호처리부(13)에서는 PN 주기 단위의 비트열로부터 비트 경계를 결정한다. 디지털 신호처리부(13)에서는 PN 주기 단위의 비트 천이를 비교하여 30개의 PN 주기 데이터 비트 단위를 버퍼에 두고 10개 단위씩 비교하여 10개 단위의 비트열 단위 내의 비트 천이가 일정 임계치 이하일 때 비트 경계라고 결정한다.
이후, 비트 경계가 결정되면 디지털 신호처리부(13)에서는 10개 단위의 PN 주기 데이터로부터 다수결정(majority vote) 방식으로 데이터 비트를 결정하여 100 bps 단위의 송신단의 데이터 비트열을 추출한다. 이렇게 추출된 프레임 데이터를 이용하여 디지털 신호처리부(13)에서 타임 마크(time mark)(time encoder tail)를 추출하여 1초에 대한 경계를 결정하며, 이 경계값을 기저대역 복조기(12)에 셋팅하면 기저대역 복조기(12)에서는 이 경계값을 기준으로 PN 주기를 카운트하여 1pps 신호를 발생시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 위성을 이용한 시각/주파수 동기시스템에서 위성으로부터 수신되는 시각/주파수 정보를 수신하여 복조함으로써, 시각 동기시스템의 핵심 컴포넌트 시스템을 구현할 수 있고, 계속적인 시스템의 성능을 테스트할 수 있는 도구로도 활용할 수 있는 효과가 있다.

Claims (12)

  1. 위성을 이용한 시각/주파수 동기시스템의 수신 장치에 있어서,
    외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키고, 상기 하향변환된 기저대역 신호를 국부발진주파수에 따라 아날로그/디지털(A/D) 변환하기 위한 기저대역 변환수단;
    디지털 신호처리수단의 제어 하에, 상기 기저대역 변환수단으로부터 전달받은 디지털 기저대역 신호를, 시각 동기를 위해 상기 국부발진주파수에 따라 초기 탐색자(searcher) 및 동기 추적(tracking), 데이터 복조를 수행하기 위한 기저대역 복조수단; 및
    전원이 인가되거나 수신기가 리셋됨에 따라 부팅 후 자동으로 탐색(searching) 모드로 전환되도록 상기 기저대역 복조수단을 제어하기 위한 상기 디지털 신호처리수단
    을 포함하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  2. 제 1 항에 있어서,
    상기 기저대역 복조수단은,
    상기 디지털 신호처리수단의 제어에 따라 상기 탐색 모드로 전환된 후에, 내부의 초기 탐색자 모듈을 구동시키고, 의사잡음(PN) 부호의 한 주기 동안의 탐색 결과에 따라 동기 추적 및 데이터 복조를 수행하는 동기 추적 모드로 전환되며,
    상기 동기 추적 모드로 전환된 후에, 내부의 동기 추적 모듈 및 데이터 복조 모듈을 구동시키고, PN 주기 단위로 복조된 데이터를 비트 단위로 복조하며, 1초 경계를 결정하는 과정을 수행하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  3. 제 2 항에 있어서,
    상기 기저대역 변환수단은,
    외부로부터 입력되는 중간주파수(IF) 신호를 필터링하기 위한 제1 필터링부;
    상기 제1 필터링부를 통해 전달되는 IF 신호를 증폭하기 위한 증폭부;
    상기 증폭부로부터의 IF 신호를 상기 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역의 동상(I) 및 직교(Q) 신호로 변환시키기 위한 직교 복조부;
    상기 직교 복조부를 통해 기저대역으로 변환된 I 및 Q 신호를 각각 저역 통과 필터링하기 위한 제2 및 제3 필터링부; 및
    상기 제2 및 제3 필터링부를 통해 필터링된 I 및 Q 신호를 상기 국부발진주파수에 따라 아날로그/디지털(A/D) 변환하기 위한 아날로그/디지털(A/D) 변환부
    를 포함하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  4. 제 3 항에 있어서,
    상기 기저대역 복조수단은,
    상기 아날로그/디지털(A/D) 변환부의 출력 형태인 옵셋 2진 형태를 내부에서 사용될 2의 보수 형태로 변환시킨 후, DC(Direct Current) 옵셋을 없애기 위해 2x+1(x : 입력 샘플)의 형태로 변환시켜 6비트의 2의 보수 신호를 내부 연산에 사용하고, 상기 아날로그/디지털(A/D) 변환부로부터 입력되는 디지털 샘플을 데시메이터(decimator)에서 데시메이션하여 상기 초기 탐색자 모듈과 상기 동기 추적 모듈 및 상기 데이터 복조 모듈로 전달하며, 상기 데시메이터가 상기 동기 추적 모듈에서 피드백되는 샘플링 타임(sampling time)에 따라 온-타임(on-time)과 레이트-타임(late-time) 샘플을 추출하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  5. 제 2 항에 있어서,
    상기 초기 탐색자 모듈은,
    의사잡음(PN) 부호 발생기가 "PN seed"와 PN 클럭, PN 부호의 시작 시점을 나타내는 "start epoch"를 입력받아 PN 클럭과 동기된 온-타임 PN 부호(pn1_on)와 레이트-타임 PN 부호(pn1_late)를 발생시키며, 상기 주어진 "PN seed"로부터 PN 부호를 발생시킨 후, 한 주기의 PN 부호 발생이 끝나면 오프셋을 1칩만큼 지연시킨 후, 또 한 주기의 PN 부호를 발생시키는 동작을 모든 가능한 PN 오프셋에 대하여 수행하여, 상기 발생되는 PN 부호의 시작 오프셋에 대한 정보(pn_offset(8:0))가 PN 부호의 한 주기 시작을 알리는 "pn1_on_start"와 "pn1_late_start" 신호와 함께 상관기로 전달되도록 하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  6. 제 2 항에 있어서,
    상기 초기 탐색자 모듈은,
    의사잡음(PN) 부호 발생기가 상기 디지털 신호처리수단으로부터 시작 명령이 있기 전까지 초기 상태(initial state)를 유지하다가 상기 디지털 신호처리수단으로부터 시작 명령("start epoch = '0')이 발생하면 PN 부호 발생을 시작하고, 소정 주기 동안의 PN 부호 발생이 끝나면 오프셋을 1씩 증가시키면서 계속 PN 부호를 발생시키며, 모든 가능한 오프셋에 대한 PN 부호 발생이 끝나면 상기 의사잡음(PN) 부호 발생기를 다시 상기 초기 상태로 되돌려 상기 디지털 신호처리수단으로부터의 시작 명령을 기다리도록 하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  7. 제 2 항에 있어서,
    상기 동기 추적 모듈은,
    상기 디지털 신호처리수단으로부터의 시작 명령(start_epoch = '0')이 있기 전까지는 유휴(idle) 상태로 있다가 상기 디지털 신호처리수단으로부터 시작 명령이 설정되면 초기 상태로 천이하고, 상기 초기 상태일 경우 상기 디지털 신호처리수단으로부터 주어지는 PN 부호의 "seed", PN 부호의 초기 시작 오프셋을 설정하고, PN 부호의 시작점을 "pn_offset" 값까지 이동시킨 후 PN 부호의 발생을 시작하고, PN 부호의 시작점이 설정된 "pn_offset" 값까지 이동되면 트래픽(traffic) 상태로 천이하며, 상기 트래픽 상태에서는 동기 추적 및 데이터 복조 과정을 수행하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  8. 제 2 항에 있어서,
    상기 동기 추적 모듈은,
    데이터 입력 모듈로부터 입력되는 레이트 타임(late-time) I 신호에 대해 1칩을 지연시켜 어얼리(early) 신호와 레이트(late) 신호에 대한 상관값을 계산(accumulator)하여 두 값의 차로부터 오류 신호(error signal)를 계산하도록 하고, 루프 필터(loop filter)를 1차 필터와 2차 필터로 구현하여 상기 디지털 신호처리수단에서 선택하여 구동시킬 수 있도록 하며, 상기 루프 필터의 누적횟수와 이득값도 상기 디지털 신호처리수단에서 제어하도록 하며, 상기 루프 필터를 통과한 값을 양자화기(quantizer)로 입력하면 상기 양자화기가 오류 신호에 대해 PN 클럭을 변동시키는 양을 정하며, 상기 양자화기의 출력에 따라 NCO(Numerically Controlled Oscillator)에서 PN 클럭을 "advancing" 또는 "retarding"시키고, 상기 NCO에 의해 PN 클럭이 변동됨에 따라 상기 데이터 입력 모듈의 샘플링 타임도 변동되도록 하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  9. 제 2 항에 있어서,
    상기 데이터 복조 모듈은,
    상기 기저대역 복조수단이 상기 동기 추적 모드로 동작함에 따라, DLL이 시각 기준을 조정하는 동안 Q 채널에 실린 데이터를 복조하고, 데이터 복조 시 파일럿 신호로부터 추출한 위상 정보를 이용하여 데이터 신호에 포함된 위상 오차에 대한 보정을 수행하도록 하며, PN 주기 단위로 데이터에 대한 경성 결정(hard decision)을 수행하여 상기 디지털 신호처리수단으로 전달하도록 하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 디지털 신호처리수단은,
    PN 주기 단위의 비트 천이를 비교하여 제1 소정 개의 PN 주기 데이터 비트 단위를 버퍼에 두고, 제2 소정 개 단위씩 비교하여 상기 제2 소정 개 단위의 비트열 단위 내의 비트 천이가 일정 임계치 이하일 때 비트 경계를 결정하며, 상기 비트 경계가 결정되면 상기 제2 소정 개 단위의 PN 주기 데이터로부터 다수결정(majority vote) 방식으로 데이터 비트를 결정하여 100 bps 단위의 송신단의 데이터 비트열을 추출하고, 상기 추출된 프레임 데이터를 이용하여 타임 마크(time mark)를 추출하여 1초에 대한 경계를 결정하며, 상기 추출한 1초에 대한 경계값을 상기 기저대역 복조수단에 셋팅하여 상기 기저대역 복조수단에서 상기 추출한 1초에 대한 경계값을 기준으로 PN 주기를 카운트하여 1pps 신호를 발생시키도록 하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 장치.
  11. 위성을 이용한 시각/주파수 동기시스템의 수신 방법에 있어서,
    기저대역 변환부가 외부로부터 입력되는 중간주파수(IF) 대역의 수신신호를 저잡음 증폭 및 여파한 후, 위상동기루프(PLL)를 통해 전달되는 기준클럭에 따라 기저대역 신호로 하향변환시키는 제 1 단계;
    상기 하향변환된 기저대역 신호를 국부발진 주파수에 따라 아날로그/디지털(A/D) 변환시키는 제 2 단계; 및
    기저대역 복조부에서 디지털 변환된 기저대역 신호를, 시각 동기를 위해 상기 국부발진 주파수에 따라 초기 동기 및 동기 추적, 데이터 복조를 수행하는 제 3 단계
    를 포함하는 위성을 이용한 시각/주파수 동기시스템의 수신 방법.
  12. 제 11 항에 있어서,
    상기 제 3 단계는,
    디지털 신호처리부의 제어 하에, 전원이 인가되거나 수신기가 리셋됨에 따라 상기 기저대역 복조부가 부팅된 후 자동으로 탐색(searching) 모드로 전환하고,
    상기 탐색 모드에서는 내부의 초기 탐색자(searcher) 모듈을 구동시킨 후, 의사잡음(PN) 부호의 한 주기 동안의 탐색 결과에 따라 동기 추적(tracking) 및 데이터 복조를 수행하는 동기 추적 모드로 전환하며,
    상기 동기 추적 모드에서는 내부의 동기 추적 모듈 및 데이터 복조 모듈을 구동시키고, PN 주기 단위로 복조된 데이터를 비트 단위로 복조하며, 1초 경계를 결정하는 과정을 수행하는 것을 특징으로 하는 위성을 이용한 시각/주파수 동기시스템의 수신 방법.
KR1020010020280A 2001-04-16 2001-04-16 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법 KR100760803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010020280A KR100760803B1 (ko) 2001-04-16 2001-04-16 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010020280A KR100760803B1 (ko) 2001-04-16 2001-04-16 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법

Publications (2)

Publication Number Publication Date
KR20020080619A KR20020080619A (ko) 2002-10-26
KR100760803B1 true KR100760803B1 (ko) 2007-09-20

Family

ID=27701252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010020280A KR100760803B1 (ko) 2001-04-16 2001-04-16 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법

Country Status (1)

Country Link
KR (1) KR100760803B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060065454A (ko) 2004-12-09 2006-06-14 한국전자통신연구원 위성통신 시스템에서 온보드 스위치와 지구국간의 클럭동기를 맞추기 위한 비콘신호 발생 장치 및 그를 이용한위상 동기 장치
WO2006062361A1 (en) * 2004-12-09 2006-06-15 Electronics And Telecommunications Research Institute Beacon signal generating apparatus in satellite communication system and phase synchronizing apparatus using the same
KR100925810B1 (ko) * 2007-10-08 2009-11-17 엘지이노텍 주식회사 에이치디 라디오 시스템
KR101275291B1 (ko) * 2009-05-11 2013-06-14 한국과학기술원 시그니처 정보를 이용한 타임스탬핑 처리 장치 및 방법
CN114006644A (zh) * 2020-07-28 2022-02-01 中国人民解放军63729部队 一种基于pxi总线的卫星测控模拟器的实现方法
CN111983596B (zh) * 2020-09-02 2024-02-06 陕西长岭电子科技有限责任公司 多通道并行搜索跟踪测距设备
CN115967479B (zh) * 2022-10-25 2024-06-14 北京理工大学 基于数字回环的时钟恢复校正系统及方法
CN117768011A (zh) * 2024-02-22 2024-03-26 长光卫星技术股份有限公司 一种基于fpga的自适应传输系统、方法、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055494A (ko) * 1997-12-27 1999-07-15 서평원 통신 시스템의 기지국간 동기 방법
KR20000019477A (ko) * 1998-09-11 2000-04-15 서정욱 정지 궤도 위성을 이용한 동기 시스템 및 그 방법
JP2001004764A (ja) * 1999-06-16 2001-01-12 Matsushita Electric Ind Co Ltd 時計装置
KR20010027277A (ko) * 1999-09-13 2001-04-06 이계철 위성을 이용한 시각 및 주파수 동기를 위한 동기 시스템 및 그 방법
KR20010060011A (ko) * 1999-12-31 2001-07-06 이계철 통신망 동기를 위한 기준 클락 송수신 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055494A (ko) * 1997-12-27 1999-07-15 서평원 통신 시스템의 기지국간 동기 방법
KR20000019477A (ko) * 1998-09-11 2000-04-15 서정욱 정지 궤도 위성을 이용한 동기 시스템 및 그 방법
JP2001004764A (ja) * 1999-06-16 2001-01-12 Matsushita Electric Ind Co Ltd 時計装置
KR20010027277A (ko) * 1999-09-13 2001-04-06 이계철 위성을 이용한 시각 및 주파수 동기를 위한 동기 시스템 및 그 방법
KR20010060011A (ko) * 1999-12-31 2001-07-06 이계철 통신망 동기를 위한 기준 클락 송수신 장치

Also Published As

Publication number Publication date
KR20020080619A (ko) 2002-10-26

Similar Documents

Publication Publication Date Title
US4841544A (en) Digital direct sequence spread spectrum receiver
JP4263596B2 (ja) Ｃｄｍａ通信システムにおいてパイロット信号を取得および追跡する方法及び装置
JP3880316B2 (ja) ドップラー訂正されたスペクトラム拡散整合フィルタ
AU752349B2 (en) Bandpass correlation of a spread spectrum signal
US6614834B1 (en) Communication arrangement and method with fast tracking receiver for spread spectrum signals
EP2214363B1 (en) Frequency adjustment in combined mobile communication-positioning device
AU8374298A (en) Acquiring a spread spectrum signal
EP1321774B1 (en) A method for performing reacquisition in a positioning receiver, and corresponding electronic device
KR100760803B1 (ko) 위성을 이용한 시각/주파수 동기시스템의 수신 장치 및 그방법
JP4177585B2 (ja) Ｇｐｓ受信機および受信方法
US6314128B1 (en) Spread spectrum synchronized receiver and synchronizing methods
JPH05219016A (ja) 送受信回路
FI116002B (fi) Sijainninmääritysvastaanotin
US20070202928A1 (en) Method and apparatus for user equipment (UE) channel acquisition in the presence of large frequency uncertainty in WCDMA signals
JP2005201737A (ja) 通信装置
JP4352557B2 (ja) 同期回路
US7333533B2 (en) Communication device
JP5434301B2 (ja) 信号受信装置、信号受信装置の制御方法及びコンピュータプログラム
US7388898B2 (en) Communication device
KR100716165B1 (ko) 비동기식 이동통신시스템에서의 프레임 번호 결정 장치 및방법
JP4698446B2 (ja) スペクトラム拡散信号受信装置
CN114994719B (zh) Csk信号接收装置及其信号处理方法
JP3188516B2 (ja) Ｇｐｓ受信機の信号処理回路
JP2003232844A (ja) 受信装置
JP2005331369A (ja) Ｇｐｓ受信装置およびｇｐｓ受信装置における同期保持方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100906

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee