KR100760076B1 - Ｒｃ 필터를 위한 자동 튜닝 회로 - Google Patents

Ｒｃ 필터를 위한 자동 튜닝 회로 Download PDF

Info

Publication number
KR100760076B1
KR100760076B1 KR1020060031521A KR20060031521A KR100760076B1 KR 100760076 B1 KR100760076 B1 KR 100760076B1 KR 1020060031521 A KR1020060031521 A KR 1020060031521A KR 20060031521 A KR20060031521 A KR 20060031521A KR 100760076 B1 KR100760076 B1 KR 100760076B1
Authority
KR
South Korea
Prior art keywords
filter
unit
output
signal
slave
Prior art date
Application number
KR1020060031521A
Other languages
English (en)
Inventor
류기현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060031521A priority Critical patent/KR100760076B1/ko
Application granted granted Critical
Publication of KR100760076B1 publication Critical patent/KR100760076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 RC 필터를 위한 자동 튜닝 회로에 관한 것이다.
본 발명에 따른 슬레이브 RC 필터의 저항값을 조절하여 메인 RC 필터의 컷-오프 주파수를 튜닝하는 RC 필터를 위한 자동 튜닝 회로는, 슬레이브 RC 필터의 출력신호와 기 설정된 기준전압 신호를 비교하는 비교기와, 비교기에서 출력되는 신호에 따라 외부로부터 입력되는 입력 클럭 신호를 디지털 신호로 변환시켜 출력하는 시간-투-디지털 변환부 및 시간-투-디지털 변환부에서 출력되는 디지털 신호에 대응하여 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력하는 디코더를 포함하여 이루어진 것을 특징으로 한다.
RC 필터, 자동 튜닝, TDC, 디코더

Description

ＲＣ 필터를 위한 자동 튜닝 회로{Automatic tuning circuit for RC filter}
도 1은 종래 디지털 DLL 기반의 RC 필터를 위한 자동 튜닝 회로,
도 2는 도 1에 도시된 디지털 DLL 기반의 RC 필터를 위한 자동 튜닝 회로의 동작을 설명하기 위해 도시한 타임 다이어그램,
도 3은 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로에 대한 개략적인 블록도,
도 4는 도 3에 도시된 TDC의 내부 구성을 도시한 도면, 그리고,
도 5는 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로의 동작을 설명하기 위해 도시한 타임 다이어그램이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 메인 RC 필터 120 : 슬레이브 RC 필터
130 : 비교기 140 : TDC
142 : 지연 라인부 144 : 래치부
146 : 에지 검출부 150 : 디코더
본 발명은 RC 필터를 위한 자동 튜닝 회로에 관한 것으로, 보다 상세하게는, 튜닝 시간을 단축시킬 수 있는 RC 필터를 위한 자동 튜닝 회로에 관한 것이다.
도 1은 종래 디지털 DLL 기반의 RC 필터를 위한 자동 튜닝 회로이다.
도 1에 도시된 바와 같이, 종래 디지털 DLL 기반의 RC 필터를 위한 자동 튜닝 회로는 지연신호 발생부(10), 슬레이브 RC 필터(12), 메인 RC 필터(13), 비교기(14), 래치(15) 및 업/다운 카운터(16)를 포함하여 구성되어 있다. 이때 슬레이브 RC 필터(12)와 메인 RC 필터(13)는 동일한 주파수 출력 특성을 갖도록 동일한 사양으로 설계된 것을 특징으로 한다.
상기 RC 필터를 위한 자동 튜닝 회로는 슬레이브 RC 필터(12)가 메인 RC 필터(13)의 공정변화에 따라 변화된다는 가정 하에 슬레이브 RC 필터(12)의 저항값(Rref)을 기준 클럭(Ref_CLK)에 맞추게 되면 메인 RC 필터(13)의 컷-오프(Cut-Off) 주파수가 자동으로 맞춰지는 방식을 채용한 것이다.
도 2는 도 1에 도시된 디지털 DLL 기반의 RC 필터를 위한 자동 튜닝 회로의 동작을 설명하기 위해 도시한 타임 다이어그램이다.
도 2에 도시된 바와 같이, 외부로부터 입력되는 기준 클럭(Ref_CLK)은 분주기(11)에 의해 8분주되어 슬레이브 RC 필터(12)로 입력되고, 슬레이브 RC 필터(12) 의 출력(VOUT)은 비교기(14)로 입력된다.
슬레이브 RC 필터(12)의 출력(VOUT)은 비교기(14)의 비교전압(1/2*VDD)과 비교되어 래치(15)로 입력된다. 래치(15)는 지연신호 발생부(10)에서 출력되는 래치 클럭(LATCH_CLK)에 응답하여 비교기(14)의 출력을 래치 시킨다. 이때 비교기(14)의 비교전압을 1/2*VDD로 설정하면, 비교기(14)의 출력(D)은 T1만큼의 신호 지연이 발생하게 된다. 여기서 T1은 슬레이브 RC 필터(12)의 저항값(Rref)이 공정변화에 영향을 받아 발생하는 시간 지연이다.
반면에, 지연신호 발생부(10)의 내부는 분주기와 논리 게이트로 구성되기 때문에 공정에 영향을 받지 않는 지연신호 T2를 발생시키게 된다. 이때의 T2는 기준 클럭(Ref_CLK)의 반주기 만큼에 해당한다.
업/다운 카운터(16)는 래치(15)에서 출력되는 신호에 따라 업 카운팅 또는 다운 카운팅 동작을 수행한다. 예를 들어, 업/다운 카운터(16)는 래치(15)에서 출력되는 신호가 하이(High)인 경우 업 카운팅을 수행하고, 래치(15)에서 출력되는 신호가 로우(Low)인 경우 다운 카운팅을 수행한다.
한편, 슬레이브 RC 필터(12)의 초기 저항값(Rref)과 커패시터값(Cref)을 Rref*Cref=1/freq가 되도록 설정해 둔다. 이렇게 되면 T1이 T2와 동일해 지도록 하는 저항값을 찾아내면 자동튜닝이 완성되는 것이다.
그런데, 종래 방식의 경우 슬레이브 RC 필터(12)의 저항값(Rref)을 순차적으로 변화시키면서 T1과 T2가 동일해지는 저항값, 즉 메인 RC 필터(12)의 컷-오프 주파수를 찾아야 하므로 튜닝 동작을 위해 많은 시간이 소요되는 문제점이 발생한다. 예를 들면, 슬레이브 RC 필터(13)의 저항 초기치가 최소값이고 목표치가 최대값인 경우, 목표치를 맞추기 위해 필요한 시간은 2N*Tcnt이다. 여기서, Tcnt는 한 번의 튜닝 동작을 위해 필요한 시간이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 튜닝 시간을 단축시킬 수 있는 RC 필터를 위한 자동 튜닝 회로를 제공하는 데 있다.
상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 슬레이브 RC 필터의 저항값을 조절하여 메인 RC 필터의 컷-오프 주파수를 튜닝하는 RC 필터를 위한 자동 튜닝 회로에 있어서, 상기 슬레이브 RC 필터의 출력신호와 기 설정된 기준전압 신호를 비교하는 비교기; 상기 비교기에서 출력되는 신호에 따라 외부로부터 입력되는 입력 신호를 디지털 신호로 변환시켜 출력하는 시간-투-디지털 변환부; 및 상기 시간-투-디지털 변환부에서 출력되는 디지털 신호에 대응하여 상기 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력하는 디코더를 포함하여 이루어진 것을 특징으로 한다.
상기 시간-투 디지털 변환부는, 복수의 단위 지연 셀로 구성된 지연 라인부; 상기 각 단위 지연 셀의 출력단에 접속되어 클럭단자를 통해 상기 비교기에서 출력되는 라이징 에지 신호에 응답하여 상기 각 단위 지연 셀으로부터 입력되는 디지털 신호를 래치하는 래치부; 및 상기 래치부에서 출력되는 디지털 신호의 에지를 검출하는 에지 검출부를 포함하여 구성된 것을 특징으로 한다.
상기 래치부는 복수의 D 플립플롭(Flip-Flop)으로 구성된 것을 특징으로 한다.
상기 에지 검출부는 상기 래치에서 출력되는 디지털 신호의 상승 에지(Rising Edge) 또는 하강 에지(Falling Edge)를 검출하는 것을 특징으로 한다.
상기 디코더는 상기 에기 검출부에서 출력되는 값에 대응하여 상기 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력하는 것을 특징으로 한다.
이하에서는 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다. 다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 3은 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로에 대한 개략적인 블록도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로는 메인 RC 필터(110), 슬레이브 RC 필터(120), 비교기(130), 타임-투-디지털 변환 부(Time-to-Digital Converter, 이하 'TDC'라 칭함)(140) 및 디코더(150)를 포함하여 구성되어 있다.
먼저, 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로는 슬레이브 RC 필터(120)가 메인 RC 필터(110)의 공정변화에 따라 변화된다는 가정 하에 슬레이브 RC 필터(12)의 저항값(Rref)을 기준 클럭(Ref_CLK)에 맞추게 되면 메인 RC 필터(13)의 컷-오프(Cut-Off) 주파수가 자동으로 맞춰지는 방식을 채용한 것이다.
상기 메인 RC 필터(110)와 슬레이브 RC 필터(120)는 각각 N-bit 저항(Rref), 커패시터(Cref)로 구성되어 있으며, 동일한 주파수 출력 특성을 갖도록 동일한 사양으로 구성되어 있는 것을 특징으로 한다.
비교기(130)는 상기 슬레이브 RC 필터(120)의 출력단에 연결되어, 슬레이브 RC 필터(120)에서 출력되는 신호(VOUT)와 기 설정된 기준전압(Vref=1/2 VDD)을 비교하여 출력한다. 비교기(130)의 출력신호(D)는 TDC(140)로 입력된다.
TDC(140)는 상기 비교기(130)에서 출력되는 신호(D)에 따라 외부로부터 입력되는 입력 신호(VIN)를 디지털 신호로 변환시켜 출력하는 역할을 수행한다.
도 4는 본 발명에 따른 TDC(140)의 내부 구성을 도시한 도면이다.
도 4에 도시된 바와 같이, TDC(140)는 지연 라인부(142), 래치부(144), 및 에지 검출부(146)를 포함하여 구성되어 있다.
상기 지연 라인부(142)는 복수의 단위 지연 셀로 구성되어 있다. 상기 복수의 단위 지연 셀은 직렬 체인 형태로 연결되어 있으며, 외부로부터 입력되는 입력 신호(VIN)를 소정 시간 지연시켜 출력한다. 상기 각 단위 지연 셀에 의해 지연된 신호(D1 내지 Dn)는 래치부(144)로 입력된다.
상기 래치부(144)는 복수의 D 플립플롭(D Flip-Flop)으로 구성되어 있다. 상기 각 D 플립플롭은 상기 각 단위 지연 셀의 출력단에 접속되어 있으며, 클럭단자를 통해 비교기(130)에서 출력되는 라이징 에지(Rising Edge) 신호에 응답하여 상기 각 단위 지연 셀로부터 입력되는 신호를 래치 한다.
상기 래치부(144)를 구성하는 복수의 D 플립플롭 중 홀수 번째에 해당하는 D 플립플롭들은 래치된 출력신호를 반전 출력단자로 출력하도록 구성되어 있으며, 짝수 번째에 해당하는 D 플립플롭들은 래치된 신호를 비반전 출력단자로 출력하도록 구성되어 있다. 상기 각 D 플립플롭에서 출력되는 신호는 에지 검출부(146)로 입력된다.
에지 검출부(146)는 상기 래치부(144)에서 출력되는 복수의 디지털 신호의 에지를 검출하는 역할을 수행한다.
이때 상기 에지 검출부(146)는 상기 래치부(144)에서 출력되는 복수의 디지털 신호가 0에서 1로 변화는 상승 에지(Rising Edge)에 대해 검출하거나, 반대로 1에서 0으로 변화는 하강 에지(Falling Edge)에 대해 검출하도록 구현할 수 있다.
디코더(150)는 상기 TDC(140)의 에지 검출부(146)에서 출력되는 값에 대응하여 상기 메인 RC 필터(110)와 슬레이브 RC 필터(120)의 저항값(Rref)을 조절하기 위한 제어신호를 출력한다.
상기 디코더(150)는 상기 에지 검출부(146)에서 출력되는 값에 따라 외부로부터 입력되는 입력 신호(VIN)와 비교기(130)로부터 입력되는 신호(D)의 상대적인 신호 지연치가 단위 지연 셀 몇 개에 해당하는지를 알 수 있다.
그러므로, 메인 RC 필터(110)의 컷-오프 주파수를 순차적인 방법인 아닌 직접적인 방법으로 찾을 수 있다.
한편, 도 5는 본 발명에 따른 RC 필터를 위한 자동 튜닝 회로의 동작을 설명하기 위해 도시한 타임 다이어그램이다.
도 5에 도시된 바와 같이, 지연 라인부(142)가 입력 신호(VIN)의 한 주기를 8등분 하도록 구성되고, 비교기(130)의 출력신호(D)에 라이징 에지가 발생된 시점을 6과 7 사이라고 하자. 그러면 래치부(144)의 출력(Q(1:10))은 '0011110000'이 된다.
그리고 에지 검출부(146)가 라이징 에지를 검출하도록 구성된 경우라 가정하면, 이때의 에지 검출부(146)의 출력은 6이 된다.
디코더(150)는 상기 에지 검출부(146)에서 출력되는 값을 기초로 외부로부터 입력되는 입력 신호(VIN)와 비교기(130)로부터 입력되는 신호(D)의 상대적인 신호 지연치가 단위 지연 셀 몇 개에 해당하는지를 알 수 있다. 즉, 상기의 경우 비교기(130)에서 출력되는 신호(D)가 입력 신호(VIN)의 6/8이 됨을 알 수 있다.
이로써 디코더(150)는 상기 에지 검출부(146)에서 출력되는 값을 기초로 메인 RC 필터(110) 및 슬레이브 RC 필터(120)의 저항값(Rref)을 조절하면 된다.
상기 메인 RC 필터(110) 및 슬레이브 RC 필터(120)의 저항값(Rref)은 상기 N-bit 저항에 연결된 스위치를 온(ON) 또는 오프(OFF) 시킴으로써 조절할 수 있다.
그러므로 상술한 바와 같이 본 발명에 따르면 메인 RC 필터(110)의 컷-오프 주파수를 순차적인 방법인 아닌 직접적인 방법으로 찾을 수 있으므로, 튜닝 시간을 단축시킬 수 있다.
한편, 이상에서 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
지금까지 설명한 바와 같이, 본 발명에 따른 TDC의 지연 라인부가 외부로부터 입력되는 입력 신호(VIN)를 소정 시간 지연시켜 출력하면, 래치부가 비교기에서 출력되는 라이징 에지 신호에 응답하여 지연 라인부에서 출력되는 신호를 래치 한다. 에지 검출부가 래치부에서 출력되는 신호의 에지를 검출하여 디코더에 출력한다. 그러면, 디코더는 에지 검출부에서 출력되는 값에 대응하여 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력한다.
이와 같이, 본 발명에 따르면 메인 RC 필터의 컷-오프 주파수를 순차적인 방법인 아닌 직접적인 방법으로 찾을 수 있으므로, 튜닝 시간을 단축시킬 수 있다.

Claims (5)

  1. 삭제
  2. 슬레이브 RC 필터의 저항값을 조절하여 메인 RC 필터의 컷-오프 주파수를 튜닝하는 RC 필터를 위한 자동 튜닝 회로에 있어서,
    상기 슬레이브 RC 필터의 출력신호와 기 설정된 기준전압 신호를 비교하는 비교기;
    상기 비교기에서 출력되는 신호에 따라 외부로부터 입력되는 입력 신호를 디지털 신호로 변환시켜 출력하는 시간-투-디지털 변환부; 및
    상기 시간-투-디지털 변환부에서 출력되는 디지털 신호에 대응하여 상기 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력하는 디코더;를 포함하고,
    상기 시간-투 디지털 변환부는,
    복수의 단위 지연 셀로 구성된 지연 라인부;
    상기 각 단위 지연 셀의 출력단에 접속되어 클럭단자를 통해 상기 비교기에서 출력되는 라이징 에지(Rising Edge) 신호에 응답하여 상기 각 단위 지연 셀으로부터 입력되는 디지털 신호를 래치하는 래치부; 및
    상기 래치부에서 출력되는 디지털 신호의 에지를 검출하는 에지 검출부;로 구성되는 것을 특징으로 하는 RC 필터를 위한 자동 튜닝 회로.
  3. 제 2항에 있어서,
    상기 래치부는 복수의 D 플립플롭(Flip-Flop)으로 구성된 것을 특징으로 하는 RC 필터를 위한 자동 튜닝 회로.
  4. 제 2항에 있어서,
    상기 에지 검출부는 상기 래치부에서 출력되는 디지털 신호의 상승 에지(Rising Edge) 또는 하강 에지(Falling Edge)를 검출하는 것을 특징으로 하는 RC 필터를 위한 자동 튜닝 회로.
  5. 제 2항에 있어서,
    상기 디코더는 상기 에기 검출부에서 출력되는 값에 대응하여 상기 메인 RC 필터와 슬레이브 RC 필터의 저항값을 조절하기 위한 제어신호를 출력하는 것을 특징으로 하는 RC 필터를 위한 자동 튜닝 회로.
KR1020060031521A 2006-04-06 2006-04-06 Ｒｃ 필터를 위한 자동 튜닝 회로 KR100760076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031521A KR100760076B1 (ko) 2006-04-06 2006-04-06 Ｒｃ 필터를 위한 자동 튜닝 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031521A KR100760076B1 (ko) 2006-04-06 2006-04-06 Ｒｃ 필터를 위한 자동 튜닝 회로

Publications (1)

Publication Number Publication Date
KR100760076B1 true KR100760076B1 (ko) 2007-09-18

Family

ID=38738285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031521A KR100760076B1 (ko) 2006-04-06 2006-04-06 Ｒｃ 필터를 위한 자동 튜닝 회로

Country Status (1)

Country Link
KR (1) KR100760076B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042341A (ko) * 1997-11-26 1999-06-15 윤종용 클럭 동기 지연 회로와 결합된 지연 동기 루프(ｄｌｌ)
JP2003037478A (ja) * 2001-07-25 2003-02-07 Nec Yamagata Ltd 帯域可変型ｒｃフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042341A (ko) * 1997-11-26 1999-06-15 윤종용 클럭 동기 지연 회로와 결합된 지연 동기 루프(ｄｌｌ)
JP2003037478A (ja) * 2001-07-25 2003-02-07 Nec Yamagata Ltd 帯域可変型ｒｃフィルタ

Similar Documents

Publication Publication Date Title
US10707854B2 (en) Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US8456434B2 (en) Touch sensor and operating method thereof
JP4850473B2 (ja) デジタル位相検出器
KR101082415B1 (ko) 계층구조 위상 디지털 변환기
CN110249534B (zh) 具有转换速度控制反馈环路的异步sar adc
US9529336B2 (en) Analog to digital converter compatible with image sensor readout
US8981974B2 (en) Time-to-digital converter and control method
US10868562B1 (en) Loop gain auto calibration using loop gain detector
KR20100062893A (ko) 타임투디지털 컨버터 및 디지털 위상 고정 루프
JP6594420B2 (ja) 時間デジタル変換器およびデジタル位相同期ループ
US6897691B2 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
US8686768B2 (en) Phase locked loop
CN106301357B (zh) 一种全数字锁相环
JP5945582B2 (ja) ホールドタイム最適化回路およびその受信機
WO2006059414A1 (ja) フィルタ調整回路
EP3512096B1 (en) Clock delay circuit
EP3566309B1 (en) Delay element circuit for ring oscillator and stall detection in self-clocked sar adc
KR100760076B1 (ko) Ｒｃ 필터를 위한 자동 튜닝 회로
US9455724B2 (en) Readout system
US8368431B2 (en) Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same
US10890548B2 (en) Resistive gas sensor and gas sensing method therefor
KR100576827B1 (ko) 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
WO2022110235A1 (zh) 芯片及时钟检测方法
CN111722520B (zh) 一种时间数字转换器、相位差的检测方法
CN114301460A (zh) 一种时钟产生电路以及时钟校准方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee