KR100759663B1 - Organic light emitting diode and method for fabricating the same - Google Patents

Organic light emitting diode and method for fabricating the same Download PDF

Info

Publication number
KR100759663B1
KR100759663B1 KR1020050106695A KR20050106695A KR100759663B1 KR 100759663 B1 KR100759663 B1 KR 100759663B1 KR 1020050106695 A KR1020050106695 A KR 1020050106695A KR 20050106695 A KR20050106695 A KR 20050106695A KR 100759663 B1 KR100759663 B1 KR 100759663B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode layer
display device
electrode
Prior art date
Application number
KR1020050106695A
Other languages
Korean (ko)
Other versions
KR20070049513A (en
Inventor
천필근
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050106695A priority Critical patent/KR100759663B1/en
Publication of KR20070049513A publication Critical patent/KR20070049513A/en
Application granted granted Critical
Publication of KR100759663B1 publication Critical patent/KR100759663B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기 전계 발광표시장치의 제1 전극층 상에 형성되는 발광층 및 제2 전극층에 급격한 단차부가 형성되는 것을 방지할 수 있는 유기 전계 발광표시장치 및 그 제조방법에 관한 것이다. The present invention relates to an organic electroluminescent display device and a method of manufacturing the same, which can prevent a sudden stepped portion from being formed on the light emitting layer and the second electrode layer formed on the first electrode layer of the organic electroluminescent display device.

본 발명의 유기 전계 발광표시장치는 제1 전극층, 발광층 및 제2 전극층을 포함하는 유기 전계 발광표시장치에 있어서, 상기 제1 전극층 상에 전도성 고분자층이 형성되는 것을 포함한다. The organic electroluminescent display device of the present invention includes a conductive polymer layer formed on the first electrode layer in the organic electroluminescent display device including a first electrode layer, a light emitting layer, and a second electrode layer.

이에 따라, 유기 전계 발광표시장치의 암점 발현 및 누설전류 경로등이 발생하는 것을 방지한다.As a result, the occurrence of dark spots and leakage current paths of the organic light emitting display device can be prevented.

파티클, 전도성 고분자  Particles, Conductive Polymers

Description

유기 전계 발광표시장치 및 그 제조방법{Organic light emitting diode and method for fabricating the same}Organic light emitting display device and method for manufacturing the same {Organic light emitting diode and method for fabricating the same}

도 1은 종래기술에 따른 유기 전계 발광표시장치의 단면도.1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 2는 본 발명에 유기 전계 발광표시장치의 단면도. 2 is a cross-sectional view of an organic light emitting display device according to the present invention;

도 3a 내지 도 3c 는 본 발명에 따른 유기 전계 발광표시장치 제조방법의 공정 순서도.3A to 3C are flowcharts illustrating a method of manufacturing an organic light emitting display device according to the present invention.

♣ 도면의 주요 부분에 대한 부호의 설명 ♣♣ Explanation of symbols for the main parts of the drawing ♣

210 : 기판 220 : 버퍼층 210: substrate 220: buffer layer

230 : 박막 트랜지스터 240 : 평탄화층 230 thin film transistor 240 planarization layer

250 : 제1 전극층 251 : 파티클 250: first electrode layer 251: particle

260 : 화소정의막 270 : 전도성 고분자층 260 pixel defining layer 270 conductive polymer layer

280 : 발광층 290 : 제2 전극층 280 light emitting layer 290 second electrode layer

본 발명은 유기 전계 발광표시장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 유기 전계 발광표시장치의 제1 전극층 증착공정시 발생되는 파티클 (particle)로 인한 발광층 및 제2 전극층에 급격한 단차부가 생기는 것을 방지함으로써 파티클의 단차부에서 발생되는 암점 발현 및 누설전류 경로등이 발생하는 것을 방지할 수 있는 유기 전계 발광표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, a sharp step difference is generated in the light emitting layer and the second electrode layer due to particles generated during the deposition process of the first electrode layer of the organic light emitting display device. The present invention relates to an organic light emitting display device and a method of manufacturing the same, which can prevent the occurrence of dark spots, leakage current paths, and the like generated at a stepped portion of a particle.

최근에, 음극선관(CRT:Cathode Ray Tube)의 무게와 크기의 문제점을 해결하여 소형 경량화의 장점을 가지고 있는 평판표시장치(FPD:Flat Panel Display)가 주목받고 있다. 이러한 평판표시장치는 액정표시장치(LCD:Liquid Crystal Display), 발광표시장치(LED:Light Emitting Diode), 전계방출표시장치(FED:Field Emitter Display) 및 플라즈마 표시장치(PDP:Plasma Display Panel) 등이 있다.Recently, a flat panel display (FPD: Flat Panel Display) having the advantages of small size and light weight by solving problems of weight and size of a cathode ray tube (CRT) has been attracting attention. Such flat panel displays include liquid crystal displays (LCDs), light emitting diodes (LEDs), field emitter displays (FEDs), and plasma display panels (PDPs). There is this.

그리고, 이와 같은 평판표시장치 중에서도 발광표시장치는 다른 평판표시장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판표시장치로 주목받고 있다.Among the flat panel display devices, the light emitting display device has a wider operating temperature range than other flat panel display devices, is resistant to shock and vibration, has a wide viewing angle, and provides a fast response speed, thereby providing clean moving images. In the future, it is attracting attention as the next generation flat panel display.

이러한 발광표시장치로는 유기 발광소자를 이용한 유기 발광표시장치와 무기 발광소자를 이용한 무기 발광표시장치가 있다. 유기 발광소자는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기발광층을 포함한다. 무기 발광소자는 유기 발광소자와 달리 무기물인 발광층, 일례로 PN 접합된 반도체로 이루어진 발광층을 포함한다.Such light emitting display devices include an organic light emitting display device using an organic light emitting device and an inorganic light emitting display device using an inorganic light emitting device. The organic light emitting device includes an anode electrode, a cathode electrode, and an organic light emitting layer which is disposed therebetween and emits light by a combination of electrons and holes. The inorganic light emitting device includes a light emitting layer made of an inorganic material, for example, a PN bonded semiconductor, unlike an organic light emitting device.

이하에서는 도면을 참조하여 종래의 유기 발광표시장치를 구체적으로 설명한다.Hereinafter, a conventional organic light emitting display device will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 따른 유기 전계 발광 표시장치의 단면도이다.1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 1을 참조하면, 유기 전계 발광 표시장치(100)는 기판(110) 상에 버퍼층(120)이 형성된다. 상기 버퍼층(120) 상에는 박막 트랜지스터(130)가 형성된다. 상기 박막 트랜지스터(130)는 반도체층(131), 게이트 전극(132) 및 소스/드레인 전극(133a,133b)을 포함한다. 상기 박막 트랜지스터(130) 상에는 평탄화층(140)이 형성되고, 평탄화층(140) 상에는 상기 소스 또는 드레인 전극(133a,133b)과 전기적으로 연결된 제1 전극층(150)이 형성된다. 그리고, 평탄화층(140) 및 상기 파티클(160)이 착상된 상기 제1 전극층(150) 상에는 상기 제1 전극층(150)의 적어도 일 영역을 노출시키는 개구부가 구비된 화소정의막(170)이 형성되어 있다. 상기 제1 전극층(150) 상에는 발광층(180)이 형성되고, 상기 발광층(180) 및 상기 화소정의막(170) 상에는 제2 전극층(190)이 형성하게 된다. Referring to FIG. 1, in the organic light emitting display device 100, a buffer layer 120 is formed on a substrate 110. The thin film transistor 130 is formed on the buffer layer 120. The thin film transistor 130 includes a semiconductor layer 131, a gate electrode 132, and source / drain electrodes 133a and 133b. The planarization layer 140 is formed on the thin film transistor 130, and the first electrode layer 150 electrically connected to the source or drain electrodes 133a and 133b is formed on the planarization layer 140. In addition, a pixel definition layer 170 having an opening exposing at least one region of the first electrode layer 150 is formed on the first electrode layer 150 on which the planarization layer 140 and the particle 160 are implanted. It is. An emission layer 180 is formed on the first electrode layer 150, and a second electrode layer 190 is formed on the emission layer 180 and the pixel definition layer 170.

그러나, 상기 제1 전극층 표면 상에는 상기 제1 전극층 증착공정시 발생되는 파티클이 착상되어, 상기 제1 전극층 상에 후 공정될 발광층 및 제2 전극층 증착시 상기 파티클과 발광층 및 상기 발광층과 제2 전극층의 단차부가 더 커지게된다. 이에 따라 발광소자 내에 진행성 암점이 발현되며, 누설전류의 경로가 발생되는 문제점을 갖는다. However, particles generated during the deposition process of the first electrode layer are formed on the surface of the first electrode layer, so that the particles, the emission layer, and the emission layer and the second electrode layer are deposited when the emission layer and the second electrode layer are deposited on the first electrode layer. The step becomes larger. As a result, progressive dark spots are generated in the light emitting device, and a leakage current path is generated.

따라서, 본 발명은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으로, 제1 전극층 상에 전도성 고분자층을 형성함으로써 암점 발현 및 누설전류 경로등의 발생을 억제시킬 수 있는 유기 전계 발광 표시장치 및 그의 제조방법을 제공하는데에 그 목적이 있다.Accordingly, the present invention is an invention derived to solve the above-described problems, an organic electroluminescent display device capable of suppressing the occurrence of dark spots and leakage current path by forming a conductive polymer layer on the first electrode layer and Its purpose is to provide a process for its preparation.

전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명의 유기 전계 발광소자는 제1 전극층, 발광층 및 제2 전극층을 포함하는 유기 전계 발광소자에 있어서, 상기 제1 전극층 상에 전도성 고분자층이 형성는 것을 포함한다. According to an aspect of the present invention, the organic electroluminescent device of the present invention, in order to achieve the above object, in the organic electroluminescent device comprising a first electrode layer, a light emitting layer and a second electrode layer, the conductive on the first electrode layer It includes that the polymer layer is formed.

바람직하게, 상기 전도성 고분자 물질은 폴리이미드 계열의 고분자, 아크릴레이트 계열의 고분자 및 산기를 포함하는 폴리이미드 공중합체 중 하나로 이루어지며, 상기 전도성 고분자 물질은 100Å 내지 500Å 두께이고, 상기 전도성 고분자층은 상기 제1 전극층 상에 형성되어 제1 전극층을 평평하게 형성한다. Preferably, the conductive polymer material is made of one of a polyimide-based polymer, an acrylate-based polymer and a polyimide copolymer including an acid group, the conductive polymer material is 100 ~ 500Å thick, the conductive polymer layer is It is formed on the first electrode layer to form the first electrode layer flat.

이하에서는, 본 발명의 실시예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다.Hereinafter, with reference to the drawings showing embodiments of the present invention, the present invention will be described in more detail.

도 2는 본 발명의 따른 유기 전계 발광소자의 개략적인 단면도이다. 2 is a schematic cross-sectional view of an organic EL device according to the present invention.

도 2를 참조하면, 유기 전계 발광소자(200)는 제1 전극층(250), 발광층(280) 및 제2 전극층(290)을 포함하는 유기 전계 발광소자에 있어서, 상기 제1 전극층(250) 상에 전도성 고분자층(270)이 포함된다. Referring to FIG. 2, in the organic electroluminescent device 200 including the first electrode layer 250, the light emitting layer 280, and the second electrode layer 290, the organic electroluminescent device 200 is disposed on the first electrode layer 250. The conductive polymer layer 270 is included.

상기 기판(210)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.The substrate 210 may be made of, for example, an insulating material such as glass, plastic, silicon, or synthetic resin, and a transparent substrate such as a glass substrate is preferable.

상기 버퍼층(220)은 상기 기판(210) 상에 형성된다. 상기 버퍼층(220)은 선택적 구성요소로, 질화막 또는 산화막 등을 이용하여 형성되며, 상기 기판(210)으로 부터 불순물이 후술 될 반도체층(231) 내의 활성채널(active channel)으로 확산 되는 것을 방지하기 위해 형성된다. The buffer layer 220 is formed on the substrate 210. The buffer layer 220 is an optional component and is formed using a nitride film or an oxide film, and prevents impurities from being diffused from the substrate 210 to an active channel in the semiconductor layer 231 which will be described later. To form.

상기 박막 트랜지스터(230)는 상기 버퍼층(220) 상에 형성된다. The thin film transistor 230 is formed on the buffer layer 220.

이하에서는 상기 박막 트랜지스터(230)를 보다 구체적으로 설명한다. Hereinafter, the thin film transistor 230 will be described in more detail.

상기 박막 트랜지스터(230)의 반도체층(231)은 상기 기판(210) 상에 소정의 패턴으로 형성된다. 상기 반도체층(231)은 상기 기판(210) 상에 증착된 비정질 실리콘을 레이저 등을 이용하여 결정화한 폴리실리콘(LTPS: low temperature poly silicon)을 이용할 수 있다. The semiconductor layer 231 of the thin film transistor 230 is formed on the substrate 210 in a predetermined pattern. The semiconductor layer 231 may use low temperature poly silicon (LTPS) in which amorphous silicon deposited on the substrate 210 is crystallized using a laser or the like.

상기 박막 트랜지스터(230)의 게이트 절연층은 상기 반도체층(231) 상에 형성되며, 상기 게이트 절연층은 상기 게이트 전극(232)과 상기 반도체층(231) 사이를 절연시키는 역할을 한다. A gate insulating layer of the thin film transistor 230 is formed on the semiconductor layer 231, and the gate insulating layer serves to insulate the gate electrode 232 from the semiconductor layer 231.

상기 박막 트랜지스터(230)의 게이트 전극(232)은 상기 게이트 절연층 상에 형성되며, 상기 게이트 전극(232)은 상기 반도체층(231)의 채널 영역의 상부에 소정의 패턴으로 형성된다. 상기 게이트 전극(232)은 도전성 금속 예컨대, 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 은합금, 알루미늄 합금 또는 ITO 등과 같은 물질 중 하나로 이루어지며, 이들에 제한되지는 않는다. The gate electrode 232 of the thin film transistor 230 is formed on the gate insulating layer, and the gate electrode 232 is formed in a predetermined pattern on the channel region of the semiconductor layer 231. The gate electrode 232 is made of one of a conductive metal such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), silver alloy, aluminum alloy or ITO, and the like. It is not limited.

상기 박막 트랜지스터(230)의 층간 절연층은 상기 게이트 전극(233) 상에 형성되며, 상기 층간 절연층의 절연물질은 상기 게이트 절연층과 동일한 물질로 형성된다. An interlayer insulating layer of the thin film transistor 230 is formed on the gate electrode 233, and an insulating material of the interlayer insulating layer is formed of the same material as the gate insulating layer.

상기 박막 트랜지스터(230)의 소스/드레인 전극(233a,233b)은 상기 층간 절연층 상에 형성되며, 상기 게이트 절연층과 상기 층간 절연층에 형성된 콘택트 홀 을 통하여 상기 반도체층(231)의 양측에 각각 전기적으로 연결된다.Source / drain electrodes 233a and 233b of the thin film transistor 230 are formed on the interlayer insulating layer, and are formed on both sides of the semiconductor layer 231 through contact holes formed in the gate insulating layer and the interlayer insulating layer. Each is electrically connected.

상기 평탄화층(240)은 상기 박막 트랜지스터(230) 상에 형성되며, 질화막, 산화막 중 하나로 이루어지며, 이들에 제한되지는 않는다. The planarization layer 240 is formed on the thin film transistor 230 and is made of one of a nitride film and an oxide film, but is not limited thereto.

상기 제1 전극층(250)은 상기 평탄화층(240) 상에 형성된 비아홀을 통해 상기 소스 및 드레인 전극(233a, 233b) 중 어느 하나와 전기적으로 연결되어 형성되며, 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물로 이루어지며, 이들에 제한되지는 않는다. The first electrode layer 250 is electrically connected to any one of the source and drain electrodes 233a and 233b through a via hole formed on the planarization layer 240, and is formed of aluminum (Al), aluminum alloy, and silver. (Ag), silver alloy, MoW, molybdenum (Mo), copper (Cu) or conductive metal oxides such as ITO, IZO, and the like, but are not limited thereto.

상기 화소정의막층(260)은 상기 제 1 전극층(250) 및 상기 평탄화층(240) 상에 형성되며, 상기 제1 전극층(250)을 적어도 부분적으로 노출시키는 개구부를 포함한다. The pixel definition layer 260 is formed on the first electrode layer 250 and the planarization layer 240, and includes an opening at least partially exposing the first electrode layer 250.

상기 전도성 고분자층(270)은 제1 전극층(250)을 부분적으로 노출시키는 개구부 상에 형성된다. 상기 전도성 고분자층(270)은 폴리이미드 계열의 고분자, 아크릴레이트 계열의 고분자 및 산기를 포함하는 폴리이미드 공중합체 중 하나로 이루어진다. 상기 전도성 고분자층(270)은 제1 전극층(250) 증착공정시 발생된 상기 파티클(251)의 상부에 형성됨으로써, 상기 제1 전극층(250)을 평평하게 형성시키며 후 공정될 발광층(280) 및 제2 전극층(290)의 급격한 경사가 발생되는 것을 방지한다. 이에 따라 유기 발광소자의 단차부에서 발생되는 암점 발현 및 누설전류 경로등이 발생하는 것을 방지할 수 있다. 또한 상기 전도성 고분자층(270)은 고분자 물질에 불순물을 도핑하여 전기 전도도가 급격하게 증가하는 부도체-금속 상전이 현상을 이용한 것으로, 이러한 상기 고분자 물질에 화학적 또는 전기 화학적 방법으로 적절한 불순물을 도핑하면 전기 전도도가 부도체에서 금속에 이르게 되어 상기 발광층(280)의 홀수송층(HTL) 역할을 할 수도 있다. The conductive polymer layer 270 is formed on an opening that partially exposes the first electrode layer 250. The conductive polymer layer 270 is made of one of a polyimide copolymer including a polyimide-based polymer, an acrylate-based polymer, and an acid group. The conductive polymer layer 270 is formed on the particle 251 generated during the deposition process of the first electrode layer 250, thereby flatly forming the first electrode layer 250, and then the light emitting layer 280 to be processed later. The rapid inclination of the second electrode layer 290 is prevented from occurring. Accordingly, it is possible to prevent the occurrence of dark spots and leakage current paths generated in the stepped portion of the organic light emitting diode. In addition, the conductive polymer layer 270 is a non-conductor-metal phase transition phenomenon in which the electrical conductivity is rapidly increased by doping impurities into the polymer material, and when the impurities are doped appropriately by chemical or electrochemical methods, the electrical conductivity The non-conductor reaches the metal to serve as a hole transport layer (HTL) of the light emitting layer 280.

상기 발광층(280)은 상기 전도성 고분자층(270)상에 형성되며, 상기 발광층(280)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 이러한 상기 발광층(280)은 상기 제1 전극층(250)과 상기 제2 전극층(290)으로 부터 주입된 정공 및 전자가 결합하면서 빛을 발생한다.The emission layer 280 is formed on the conductive polymer layer 270, and the emission layer 280 may further include a portion of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. The light emitting layer 280 generates light by combining holes and electrons injected from the first electrode layer 250 and the second electrode layer 290.

상기 제2 전극층(290)은 상기 발광층(280)과 상기 화소정의막(260) 상에 형성된다. 여기서, 상기 제2 전극층(290)은 상기 제1 전극층(250)과 동일한 금속으로 형성된다. The second electrode layer 290 is formed on the emission layer 280 and the pixel definition layer 260. Here, the second electrode layer 290 is formed of the same metal as the first electrode layer 250.

도 3a 내지 도 3c 는 본 발명에 따른 유기 전계 발광표시장치 제조방법의 공정 순서도이다.3A to 3C are flowcharts illustrating a method of manufacturing an organic light emitting display device according to the present invention.

먼저, 도 3a에 도시된 바와 같이, 상기 기판(210) 상부에 버퍼층(220)이 형성된다. 상기 버퍼층(220)은 질화막, 산화막 또는 투명 절연성 재료 중에서 선택된 적어도 하나를 예컨대, PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 대략 3000Å정도의 두께로 도포한다. First, as shown in FIG. 3A, a buffer layer 220 is formed on the substrate 210. The buffer layer 220 is coated with at least one selected from a nitride film, an oxide film or a transparent insulating material to a thickness of about 3000 kPa by, for example, a plasma enhanced chemical vapor deposition (PECVD) method.

상기 박막 트랜지스터(230)는 상기 버퍼층(220) 상에 형성된다. The thin film transistor 230 is formed on the buffer layer 220.

상기 박막 트랜지스터(230)의 반도체층(231)은 상기 버퍼층(220) 상에 소정의 패턴으로 형성된다. 상기 반도체층(231)은, 실리콘 또는 유기 물질 중에서 선택된 적어도 하나를 예컨대 CVD(Chemical Vapor Deposition)에 의해 대략 300Å ~2000Å 정도의 두께로 도포한 뒤, 이를 소정 형상, 예컨대 섬모양 형상으로 패터닝 한다.The semiconductor layer 231 of the thin film transistor 230 is formed on the buffer layer 220 in a predetermined pattern. The semiconductor layer 231 is coated with at least one selected from silicon or an organic material to have a thickness of about 300 kPa to 2000 kPa by, for example, CVD (Chemical Vapor Deposition), and then pattern it into a predetermined shape, for example, an island shape.

이어서 상기 박막 트랜지스터(230)의 게이트 절연층은 상기 반도체층(231) 상에 형성된다. 상기 게이트 절연층은 산화막 또는 질화막 중에서 선택된 적어도 하나를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 대략 700Å~1500Å 정도의 두께로 도포한다. Subsequently, a gate insulating layer of the thin film transistor 230 is formed on the semiconductor layer 231. The gate insulating layer is coated with at least one selected from an oxide film or a nitride film to a thickness of about 700 kW to 1500 kW by PECVD (Plasma Enhanced Chemical Vapor Deposition).

상기 박막 트랜지스터(230)의 게이트 전극(232)은 상기 게이트 절연층 상에 형성된다. 구체적으로, 상기 게이트 절연층 상에 도전성 금속, 예컨대 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄 합금, 은합금 또는 ITO( indium tin oxide ), IZO (indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다.The gate electrode 232 of the thin film transistor 230 is formed on the gate insulating layer. Specifically, on the gate insulating layer, a conductive metal such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), aluminum alloy, silver alloy or indium tin oxide (ITO), IZO ( indium zinc oxide) and one of the translucent metals are deposited by sputtering to a thickness of about 2000 kPa to 3000 kPa, and then patterned into a predetermined shape.

상기 박막 트랜지스터(230)의 층간 절연층은 상기 게이트 전극(232)을 포함한 상기 게이트 절연층 상에 형성된다. 상기 층간 절연층은 상기 게이트 절연층의 형성 방법과 동일한 방법으로 형성된다.An interlayer insulating layer of the thin film transistor 230 is formed on the gate insulating layer including the gate electrode 232. The interlayer insulating layer is formed in the same manner as the method of forming the gate insulating layer.

그 다음, 상기 박막 트랜지스터(230)의 소스/드레인 전극(233a,233b)은 상기 층간 절연층 상에 형성되며, 상기 게이트 절연층과 상기 층간 절연층에 형성된 콘택 홀을 통하여 상기 반도체층(231)의 양측에 각각 전기적으로 연결되도록 형성된다. 상기 반도체층(231) 상에 형성된 소스/드레인 전극(233a,233b)은 금속층 상부에 포토레지스트를 도포한 후 소정 형태로 패터닝 하여 형성한다. Next, source / drain electrodes 233a and 233b of the thin film transistor 230 are formed on the interlayer insulating layer, and the semiconductor layer 231 is formed through contact holes formed in the gate insulating layer and the interlayer insulating layer. It is formed to be electrically connected to both sides of each. The source / drain electrodes 233a and 233b formed on the semiconductor layer 231 are formed by coating a photoresist on the metal layer and patterning the photoresist.

상기 평탄화층(240)은 상기 박막 트랜지스터(230) 상에 형성된다. The planarization layer 240 is formed on the thin film transistor 230.

이어서, 도 3b에 도시된 바와 같이, 상기 제1 전극층(250)은 상기 평탄화층(240)의 일 영역을 에칭하여 상기 소스 및 드레인 전극(233a,233b) 중 어느 하나가 노출되도록 형성된 비어홀을 통하여, 상기 소스 및 드레인 전극(235a,235b) 중 어느 하나와 전기적으로 연결된다. Subsequently, as illustrated in FIG. 3B, the first electrode layer 250 may etch a region of the planarization layer 240 to expose one of the source and drain electrodes 233a and 233b to expose the via hole. And is electrically connected to any one of the source and drain electrodes 235a and 235b.

상기 화소정의막층(260)은 아크릴(Aryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나를 상기 제1 전극층(250)을 포함하는 상기 평탄화층(240) 상에 도포한 후, 노광, 현상 및 식각 공정을 한다. 상기 화소정의막(260)은 상기 제1 전극층(250)을 적어도 부분적으로 노출시키는 개구부를 포함한다. 상기 화소정의막(260)은 500Å 내지 3000Å의 두께로 형성된다. The pixel definition layer 260 is coated with one of an organic insulating material such as an acrylic (Aryl) -based organic compound, polyamide, polyimide, and the like on the planarization layer 240 including the first electrode layer 250. , Exposure, development and etching processes. The pixel definition layer 260 includes an opening that at least partially exposes the first electrode layer 250. The pixel definition layer 260 is formed to a thickness of 500 kV to 3000 kV.

이어서, 도 3c에 도시된 바와 같이, 상기 전도성 고분자층(270)은 상기 제1 적극층(250)을 노출시키는 개구부 상에 폴리이미드 계열의 고분자, 아크릴레이트 계열의 고분자 및 산기를 포함하는 폴리이미드 공중합체 중 하나를 스퍼터링, 팁코팅, 분무코팅 또는 롤코팅 의해 대략 100Å 내지 500Å 정도의 두께로 증착한다.Subsequently, as illustrated in FIG. 3C, the conductive polymer layer 270 includes a polyimide-based polymer, an acrylate-based polymer, and an acid group on the opening exposing the first positive electrode layer 250. One of the copolymers is deposited to a thickness of approximately 100 kPa to 500 kPa by sputtering, tip coating, spray coating or roll coating.

상기 발광층(280)은 상기 전도성 고분자층(270) 상에 형성된다. 상기 발광층(280)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 이러한 상기 발광층(280)은 상기 제1 전극층(250)과 상기 제2 전극층(290)으로 부터 주입된 정공 및 전자가 결합하면서 빛을 발생한다. The emission layer 280 is formed on the conductive polymer layer 270. The emission layer 280 may further include some of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. The light emitting layer 280 generates light by combining holes and electrons injected from the first electrode layer 250 and the second electrode layer 290.

상기 제2 전극층(290)은 상기 발광층(280) 및 상기 화소정의막(260) 상부에 형성된다. 여기서, 상기 제2 전극층(290)은 상기 제1 전극층(250)과 동일한 금속 으로 형성된다.The second electrode layer 290 is formed on the emission layer 280 and the pixel definition layer 260. Here, the second electrode layer 290 is formed of the same metal as the first electrode layer 250.

이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail above, the present invention is not limited thereto, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.

이상과 같이, 본 발명에 의하면 유기 전계 발광표시장치의 제1 전극층 상에 전도성 고분자층을 형성함으로써, 제1 전극층 상에 형성되는 발광층 및 제2 전극층을 완만하게 형성한다. 이에 따라 유기 전계 발광표시장치의 암점 발현 및 누설전류 경로등이 발생되는 것을 방지한다.As described above, according to the present invention, the conductive polymer layer is formed on the first electrode layer of the organic light emitting display device, thereby gently forming the light emitting layer and the second electrode layer formed on the first electrode layer. Accordingly, dark spots and leakage current paths of the organic light emitting display device are prevented from occurring.

Claims (6)

기판 상에 형성되는 제1 전극층, 발광층 및 제2 전극층을 포함하는 유기 전계 발광표시장치에 있어서, In an organic light emitting display device comprising a first electrode layer, a light emitting layer and a second electrode layer formed on a substrate, 상기 제1 전극층 및 상기 발광층 사이에 전도성 고분자층이 100Å 내지 500Å의 두께로 형성되는 것을 특징으로 하는 유기 전계 발광표시장치.And a conductive polymer layer is formed between the first electrode layer and the light emitting layer to have a thickness of 100 mW to 500 mW. 제1 항에 있어서, 상기 전도성 고분자층은 폴리이미드 계열의 고분자, 아크릴레이트 계열의 고분자 및 산기를 포함하는 폴리이미드 공중합체 중 하나로 이루어지는 것을 특징으로 하는 유기 전계 발광표시장치.The organic light emitting display device of claim 1, wherein the conductive polymer layer is made of one of a polyimide-based polymer, an acrylate-based polymer, and a polyimide copolymer including an acid group. 삭제delete 제1 항에 있어서, 상기 전도성 고분자층은 상기 제1 전극층 상에 형성되어 제1 전극층을 평평하게 형성하는 것을 특징으로 하는 유기 전계 발광표시장치.The organic light emitting display device of claim 1, wherein the conductive polymer layer is formed on the first electrode layer to form a flat surface of the first electrode layer. 기판 상에 제1 전극층을 형성하는 단계와;Forming a first electrode layer on the substrate; 상기 제1 전극층 상에 형성되며, 상기 제1 전극층의 일영역이 부분적으로 노출되도록 개구부를 갖는 화소정의막을 형성하는 단계와;Forming a pixel definition layer formed on the first electrode layer, the pixel defining layer having an opening to partially expose one region of the first electrode layer; 상기 제1 전극층의 개구부 상에 100Å 내지 500Å의 두께로 전도성 고분자층을 형성하는 단계;Forming a conductive polymer layer on the opening of the first electrode layer to a thickness of 100 kV to 500 kV; 상기 화소정의막의 일 영역 및 상기 전도성 고분자층 상에 발광층을 형성하는 단계와;Forming a light emitting layer on one region of the pixel definition layer and the conductive polymer layer; 상기 발광층과 상기 화소정의막 상에 제2 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광표시장치의 제조방법.And forming a second electrode layer on the light emitting layer and the pixel defining layer. 제5 항에 있어서, 상기 전도성 고분자층은 스핀코팅, 팁코팅, 분무코팅 및 롤코팅 중 하나의 공정방법을 이용하여 형성되는 것을 특징으로 하는 유기 발광표시장치의 제조방법.The method of claim 5, wherein the conductive polymer layer is formed using one of spin coating, tip coating, spray coating, and roll coating.
KR1020050106695A 2005-11-08 2005-11-08 Organic light emitting diode and method for fabricating the same KR100759663B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106695A KR100759663B1 (en) 2005-11-08 2005-11-08 Organic light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106695A KR100759663B1 (en) 2005-11-08 2005-11-08 Organic light emitting diode and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20070049513A KR20070049513A (en) 2007-05-11
KR100759663B1 true KR100759663B1 (en) 2007-09-17

Family

ID=38273483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106695A KR100759663B1 (en) 2005-11-08 2005-11-08 Organic light emitting diode and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100759663B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445084A (en) * 1987-08-13 1989-02-17 Alps Electric Co Ltd Manufacture of film type el display element
KR19990004159A (en) * 1997-06-27 1999-01-15 구자홍 Organic electroluminescent device and manufacturing method thereof
JPH1154286A (en) 1997-07-29 1999-02-26 Pioneer Electron Corp Luminescent display and manufacture thereof
JP2004002740A (en) 2002-03-22 2004-01-08 Mitsubishi Chemicals Corp Polymer compound, 1,4-phenylenediamine derivative, charge-transporting material, organic electroluminescent element material and organic electroluminescent element
KR20050017169A (en) * 2003-08-08 2005-02-22 삼성에스디아이 주식회사 Organic electroluminescent display device using anode surface reforming layer
KR20050067947A (en) * 2003-12-29 2005-07-05 오리온전기 주식회사 Organic electroluminescent device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445084A (en) * 1987-08-13 1989-02-17 Alps Electric Co Ltd Manufacture of film type el display element
KR19990004159A (en) * 1997-06-27 1999-01-15 구자홍 Organic electroluminescent device and manufacturing method thereof
JPH1154286A (en) 1997-07-29 1999-02-26 Pioneer Electron Corp Luminescent display and manufacture thereof
JP2004002740A (en) 2002-03-22 2004-01-08 Mitsubishi Chemicals Corp Polymer compound, 1,4-phenylenediamine derivative, charge-transporting material, organic electroluminescent element material and organic electroluminescent element
KR20050017169A (en) * 2003-08-08 2005-02-22 삼성에스디아이 주식회사 Organic electroluminescent display device using anode surface reforming layer
KR20050067947A (en) * 2003-12-29 2005-07-05 오리온전기 주식회사 Organic electroluminescent device

Also Published As

Publication number Publication date
KR20070049513A (en) 2007-05-11

Similar Documents

Publication Publication Date Title
KR100776498B1 (en) Organic light emitting display device and method for fabricating the same
KR100762682B1 (en) Organic light emitting display device and method for fabricating the same
CN109103215B (en) Organic light emitting diode display panel, manufacturing method thereof and display device
JP5612693B2 (en) Organic EL device and method for manufacturing the same
JP5612691B2 (en) Organic EL device and method for manufacturing the same
KR100579192B1 (en) Top-emission type organic electro luminescence display device and method for fabricating of the same
CN106601778B (en) OLED backboard and manufacturing method thereof
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
CN102144314B (en) Method for producing an organic radiation-emitting component and organic radiation-emitting component
US8698251B2 (en) Organic light emitting diode display and method of manufacturing the same
JP5612692B2 (en) Organic EL device and method for manufacturing the same
JP2006216539A (en) Electrode formation method of flat panel display device, organic electroluminescence display device, and manufacturing method thereof
KR20080082827A (en) Thin film transistor and fabricating for the same and organic light emitting diode device display comprising the same
KR20070037093A (en) Organic light emitting display and fabrication method for the same
KR100900444B1 (en) Organic Light Emitting Diode Display Device And Manufacturing Of The Same
KR100934480B1 (en) Organic luminescence dispaly panel and fabricating method tererof
KR100570998B1 (en) Organic electroluminescence device and method fabricating thereof
KR100759663B1 (en) Organic light emitting diode and method for fabricating the same
KR20080102665A (en) Thin film transistor and display device comprising the same
CN109713169B (en) Array substrate, manufacturing method and display panel
KR100635041B1 (en) Method for formming organic electro luminescence display having front emitting structure and apparatus thereby
CN114613815B (en) Display panel and manufacturing method thereof
KR101927485B1 (en) Display device array substrate and method for manufacturing of the same
CN115968228A (en) Display substrate, manufacturing method thereof and display device
KR100745342B1 (en) Organic Light Emitting Display and Fabrication Method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 12