KR20070037093A - Organic light emitting display and fabrication method for the same - Google Patents

Organic light emitting display and fabrication method for the same Download PDF

Info

Publication number
KR20070037093A
KR20070037093A KR1020050092318A KR20050092318A KR20070037093A KR 20070037093 A KR20070037093 A KR 20070037093A KR 1020050092318 A KR1020050092318 A KR 1020050092318A KR 20050092318 A KR20050092318 A KR 20050092318A KR 20070037093 A KR20070037093 A KR 20070037093A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
light
electrode layer
Prior art date
Application number
KR1020050092318A
Other languages
Korean (ko)
Inventor
안지수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050092318A priority Critical patent/KR20070037093A/en
Publication of KR20070037093A publication Critical patent/KR20070037093A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Abstract

본 발명은 광효율 및 시야각을 향상시키는 유기 전계 발광 표시장치 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent display device and a method of manufacturing the same that improve light efficiency and viewing angle.

본 발명의 유기 전계 발광 표시장치는 기판 상에 형성되는 제1 전극층, 개구부를 갖는 화소정의막, 발광층 및 제2 전극층을 포함하는 유기 전계 발광 표시장치에 있어서, 상기 개구부 상에 형성된 적어도 하나의 엠보싱 형태의 광확산층을 형성하며, 상기 광확산층은 상기 화소정의막 두께의 10% 내지 90%이다.An organic electroluminescent display of the present invention is an organic electroluminescent display comprising a first electrode layer formed on a substrate, a pixel definition layer having an opening, a light emitting layer, and a second electrode layer, wherein at least one embossing is formed on the opening. Forming a light diffusion layer, wherein the light diffusion layer is 10% to 90% of the thickness of the pixel definition layer.

이에 따라, 유기 전계 발광 표시장치의 발광층이 방출되는 빛이 여러 방향으로 반사시켜 광효율 및 시인성을 향상시킨다.Accordingly, light emitted from the light emitting layer of the organic light emitting display is reflected in various directions, thereby improving light efficiency and visibility.

시인성, 광확산층 Visibility, Light Diffusion Layer

Description

유기 전계 발광 표시장치 및 그의 제조방법{Organic Light Emitting Display and Fabrication Method for the same} Organic electroluminescent display and manufacturing method thereof {Organic Light Emitting Display and Fabrication Method for the same}

도 1은 종래기술에 따른 유기 전계 발광 표시장치의 단면도.1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 2는 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시장치의 단면도. 2 is a cross-sectional view of an organic light emitting display device according to a first embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시장치 제조방법의 공정 순서도.3A to 3C are flowcharts illustrating a method of manufacturing an organic light emitting display device according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시장치의 단면도. 4 is a cross-sectional view of an organic light emitting display device according to a second embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시 장치 제조방법의 공정 순서도.5A through 5C are flowcharts illustrating a method of manufacturing an organic light emitting display device according to a second exemplary embodiment of the present invention.

♣ 도면의 주요 부분에 대한 부호의 설명 ♣♣ Explanation of symbols for the main parts of the drawing ♣

210 : 기판 220 : 버퍼층  210: substrate 220: buffer layer

230 : 박막 트랜지스터 240: 평탄화층  230: thin film transistor 240: planarization layer

250 : 제1 전극층 261 : 화소정의막  250: first electrode layer 261: pixel defining layer

262 : 광확산층 270: 개구부  262: light diffusion layer 270: opening

280 : 발광층 290 : 제2 전극층 280 light emitting layer 290 second electrode layer

본 발명은 유기 전계 발광 표시장치 및 그의 제조방법에 관한 기술로서, 보다 상세하게는 시야각 및 광효율 특성이 개선된 유기 전계 발광 표시장치 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent display and a manufacturing method thereof, and more particularly, to an organic electroluminescent display having improved viewing angle and light efficiency characteristics and a method of manufacturing the same.

통상적으로 전계 발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도로 차세대 디스플레이로 주목받고 있다. BACKGROUND ART In general, electroluminescent displays are self-luminous displays that electrically excite fluorescent organic compounds to emit light, and thus are attracting attention as next-generation displays because they can be driven at low voltage, are easy to thin, and have a wide viewing angle and a fast response speed.

이러한 전계 발광 표시장치는 발광층을 형성하는 물질에 따라 무기 전계 발광 표지장치와 유기 전계 발광 표시장치로 구분된다. The electroluminescent display is classified into an inorganic electroluminescent display and an organic electroluminescent display according to a material forming the light emitting layer.

무기 전계 발광 표시장치는 기본적으로 형광체 층을 중심으로 상부 절연층 및 하부 절연층으로 구성된 박막형 구조로 이루어지거나 또는 절연 재료를 포함한 반사층과 형광체를 포함한 절연 바인더로 구성된 후막형 구조로 이루어진다.The inorganic electroluminescent display device basically has a thin film structure consisting of an upper insulating layer and a lower insulating layer around a phosphor layer, or a thick film structure consisting of a reflective layer containing an insulating material and an insulating binder including a phosphor.

그러나 무기 EL을 이용한 전계발광 소자는 낮은 휘도 특성 및 낮은 효율 특성으로 인해 디스플레이 응용에는 적합하지 않은 것으로 여겨지고 있으며, 이에 따라 디바이스 특성의 개선이 절실히 요구되고 있는 실정이다.However, electroluminescent devices using inorganic ELs are considered to be unsuitable for display applications due to their low luminance characteristics and low efficiency characteristics, and thus there is an urgent need for improvement of device characteristics.

유기 전계 발광 표시장치는 전류가 흐르면 발광하는 유기물을 사용한 발광 소자로, 일반적으로 애노드(anode) 전극과 캐소드(cathode) 전극으로 이루어진 한 쌍의 전극과, 이들 전극 사이에 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층 및 발광층 등을 포함하는 구조이다. 이러한 구조를 갖는 유기 발광 소자는, 애노드 전극과 캐소드 전극으로부터 발광층으로 주입된 정공 및 전자가 결합하면서 빛을 발생시킨다. An organic light emitting display device is a light emitting device using an organic material that emits light when a current flows. In general, a pair of electrodes including an anode electrode and a cathode electrode, a hole injection layer, a hole transport layer, It is a structure containing an electron injection layer, an electron carrying layer, a light emitting layer, etc. The organic light emitting device having such a structure generates light by combining holes and electrons injected from the anode electrode and the cathode electrode into the light emitting layer.

이하에서는 도면을 참조하여 종래의 유기 전계 발광 표시장치를 구체적으로 설명한다. Hereinafter, a conventional organic light emitting display device will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 따른 유기 전계 발광 표시장치의 단면도이다.1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 1을 참조하면, 유기 전계 발광 표시장치(100)는 기판(110) 상에 버퍼층(120)이 형성된다. 상기 버퍼층(120) 상에는 박막 트랜지스터(130)가 형성된다. 상기 박막 트랜지스터(130)는 반도체층(131), 게이트 전극(132) 및 소스/드레인 전극(133a,133b)을 포함한다. 상기 박막 트랜지스터(130) 상에는 평탄화층(140)이 형성되고, 평탄화층(140) 상에는 상기 소스 또는 드레인 전극(133a,133b)과 전기적으로 연결된 제1 전극층(150)이 형성되고, 제1 전극층(150) 상에는 화소정의막(160)이 형성된다. 상기 화소정의막(160)은 제1 전극층(150)을 적어도 부분적으로 노출시키는 개구부(170)를 포함한다. 상기 개구부(170) 상에는 발광층(180)이 형성된다. 발광층(180)은 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 상기 발광층(180) 상에는 제2 전극층(190)이 형성된다. Referring to FIG. 1, in the organic light emitting display device 100, a buffer layer 120 is formed on a substrate 110. The thin film transistor 130 is formed on the buffer layer 120. The thin film transistor 130 includes a semiconductor layer 131, a gate electrode 132, and source / drain electrodes 133a and 133b. A planarization layer 140 is formed on the thin film transistor 130, a first electrode layer 150 electrically connected to the source or drain electrodes 133a and 133b is formed on the planarization layer 140, and a first electrode layer ( The pixel defining layer 160 is formed on the 150. The pixel definition layer 160 includes an opening 170 at least partially exposing the first electrode layer 150. The emission layer 180 is formed on the opening 170. The emission layer 180 may further include some of the electron transport layer and the electron injection layer. The second electrode layer 190 is formed on the light emitting layer 180.

그러나 이러한 종래 기술에 따른 유기 전계 발광 표시장치는 전면 발광형일 경우 상기 제1 전극층(150)으로 반사형 전극을 사용하게 되는데, 이때 빛은 상기 제1 전극층(150)의 방향으로 방출되는 빛만이 반사되어 시야각이 저하되어 측면에서의 색특성 및 휘도가 저하된다는 문제점이 있다. However, the organic light emitting display according to the related art uses a reflective electrode as the first electrode layer 150 when the top emission type is used. In this case, light reflects only light emitted in the direction of the first electrode layer 150. Therefore, there is a problem that the viewing angle is lowered and the color characteristics and luminance at the side are lowered.

따라서, 본 발명은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으 로, 제1 전극층 일면에 엠보싱 타입의 광확산층을 형성함으로써 유기 전계 발광 표지장치의 시야각 및 광효율을 향상시킬 수 있는 유기 전계 발광 표시장치 및 그의 제조방법을 제공하는데에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and the organic electroluminescence can improve the viewing angle and light efficiency of the organic electroluminescent labeling device by forming an embossing type light diffusion layer on one surface of the first electrode layer. It is an object of the present invention to provide a display device and a method of manufacturing the same.

전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명의 유기 전계 발광 표시장치는 기판 상에 형성되는 제1 전극층, 개구부를 갖는 화소정의막, 발광층 및 제2 전극층을 포함하는 유기 전계 발광 표시장치에 있어서, 상기 개구부 상에 형성된 적어도 하나의 엠보싱 형태의 광확산층을 형성하며, 상기 광확산층은 상기 화소정의막 두께의 10% 내지 90%이다.According to an aspect of the present invention, an organic electroluminescent display device of the present invention is an organic light emitting device including a first electrode layer formed on a substrate, a pixel definition layer having an opening, a light emitting layer, and a second electrode layer. In the electroluminescent display, at least one embossing light diffusion layer is formed on the opening, wherein the light diffusion layer is 10% to 90% of the thickness of the pixel definition layer.

바람직하게, 상기 제1 전극층은 상기 발광층의 적어도 일 부분과 중첩된 영역을 갖는다.Preferably, the first electrode layer has a region overlapping at least a portion of the light emitting layer.

이하에서는, 본 발명의 실시 예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다. Hereinafter, with reference to the drawings showing embodiments of the present invention, the present invention will be described in more detail.

도 2는 본 발명의 제1 실시 예에 따른 유기 전계 발광 표시장치의 단면도이다. 2 is a cross-sectional view of an organic light emitting display device according to a first embodiment of the present invention.

도 2를 참고하면, 유기 전계 발광 표시장치(200)는 기판(210) 상의 화소 영역 상에 형성된 발광소자의 제1 전극층(250)과, 상기 제1 전극층(250) 상에 형성되며, 상기 제1 전극층(250)을 적어도 부분적으로 노출시키는 개구부(270)를 포함하는 화소정의막(261)과, 상기 개구부(270) 상에 형성된 적어도 하나의 엠보싱 형태의 광확산층(262)과, 상기 개구부(270) 상에 볼록한 곡선 형태로 형성된 발광층 (280)과, 상기 발광층(280) 상부에 볼록한 곡선 형태로 형성된 제2 전극층(290)을 포함한다. Referring to FIG. 2, the organic light emitting display device 200 is formed on the first electrode layer 250 and the first electrode layer 250 of the light emitting device formed on the pixel area on the substrate 210. A pixel definition layer 261 including an opening 270 at least partially exposing the first electrode layer 250, at least one embossed light diffusion layer 262 formed on the opening 270, and the opening ( 270 includes a light emitting layer 280 formed in a convex curved shape on the light emitting layer 280, and a second electrode layer 290 formed in a convex curved shape on the light emitting layer 280.

상기 기판(200)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.The substrate 200 may be made of, for example, an insulating material such as glass, plastic, silicon, or synthetic resin, and a transparent substrate such as a glass substrate is preferable.

상기 버퍼층(210)은 상기 기판(200) 상에 형성된다. 상기 버퍼층(210)은 선택적 구성요소로, 질화막 또는 산화막 등을 이용하여 형성되며, 상기 기판(200)으로 부터 불순물이 후술 될 반도체층(231) 내의 활성채널(active channel)으로 확산되는 것을 방지하기 위해 형성된다. The buffer layer 210 is formed on the substrate 200. The buffer layer 210 is an optional component and is formed using a nitride film or an oxide film, and prevents impurities from being diffused from the substrate 200 to an active channel in the semiconductor layer 231 which will be described later. To form.

상기 박막 트랜지스터(230)는 상기 버퍼층(210) 상에 형성된다. The thin film transistor 230 is formed on the buffer layer 210.

이하에서는 상기 박막 트랜지스터(230)를 보다 구체적으로 설명한다. Hereinafter, the thin film transistor 230 will be described in more detail.

상기 박막 트랜지스터(230)의 반도체층(231)은 상기 기판(200) 상에 소정의 패턴으로 형성된다. 상기 반도체층(231)은 금속 기판(200) 상에 증착된 비정질 실리콘을 레이저 등을 이용하여 결정화한 폴리실리콘(LTPS: low temperature poly silicon)을 이용할 수 있다. The semiconductor layer 231 of the thin film transistor 230 is formed on the substrate 200 in a predetermined pattern. The semiconductor layer 231 may use low temperature poly silicon (LTPS) in which amorphous silicon deposited on the metal substrate 200 is crystallized by using a laser or the like.

상기 박막 트랜지스터(230)의 게이트 절연층(232)은 상기 반도체층(231) 상에 형성되며, 상기 게이트 절연층(232)은 상기 게이트 전극(232)과 상기 소스/드레인 전극(235a,235b) 사이를 절연시키는 역할을 한다. 여기서, 상기 게이트 절연층(232)의 절연 물질은 산화막 또는 질화막으로 형성되며, 이들에 제한되지는 않는다. The gate insulating layer 232 of the thin film transistor 230 is formed on the semiconductor layer 231, and the gate insulating layer 232 is the gate electrode 232 and the source / drain electrodes 235a and 235b. It serves to insulate between. Here, the insulating material of the gate insulating layer 232 is formed of an oxide film or a nitride film, but is not limited thereto.

상기 박막 트랜지스터(230)의 게이트 전극(233)은 상기 게이트 절연층(232) 상에 형성되며, 상기 게이트 전극(233)은 상기 반도체층(231)의 채널 영역의 상부에 소정의 패턴으로 형성된다. 상기 게이트 전극(233)은 도전성 금속 예컨대, 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 은합금, 알루미늄 합금 또는 ITO 등과 같은 물질 중 하나로 이루어지며, 이들에 제한되지는 않는다. The gate electrode 233 of the thin film transistor 230 is formed on the gate insulating layer 232, and the gate electrode 233 is formed in a predetermined pattern on the channel region of the semiconductor layer 231. . The gate electrode 233 is made of one of conductive metals such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), silver alloy, aluminum alloy, or ITO. It is not limited.

상기 박막 트랜지스터(230)의 층간 절연층(234)은 상기 게이트 전극(233) 상에 형성되며, 상기 층간 절연층(234)의 절연물질은 상기 게이트 절연층(232)과 동일한 물질로 형성된다. The interlayer insulating layer 234 of the thin film transistor 230 is formed on the gate electrode 233, and the insulating material of the interlayer insulating layer 234 is formed of the same material as the gate insulating layer 232.

상기 박막 트랜지스터(230)의 소스/드레인 전극(235a,235b)은 상기 층간 절연층(234) 상에 형성되며, 상기 게이트 절연층(232)과 상기 층간 절연층(234)에 형성된 콘택트 홀을 통하여 상기 반도체층(231)의 양측에 각각 전기적으로 연결된다.Source / drain electrodes 235a and 235b of the thin film transistor 230 are formed on the interlayer insulating layer 234 and through contact holes formed in the gate insulating layer 232 and the interlayer insulating layer 234. Electrically connected to both sides of the semiconductor layer 231, respectively.

상기 평탄화층(240)은 상기 박막 트랜지스터(230) 상에 형성되며, 질화막, 산화막 중 하나로 이루어지며, 이들에 제한되지는 않는다. 상기 평탄화층(240)은 상기 발광층(280)이 상기 박막 트랜지스터(230) 상에 투습되어 열화 되는 것을 방지한다. The planarization layer 240 is formed on the thin film transistor 230 and is made of one of a nitride film and an oxide film, but is not limited thereto. The planarization layer 240 prevents the light emitting layer 280 from being dehumidified and deteriorated on the thin film transistor 230.

상기 제1 전극층(250)은 상기 평탄화층(240) 상에 형성된 비아홀을 통해 상기 소스 및 드레인 전극(235a, 235b) 중 어느 하나와 전기적으로 연결되어 형성되며, 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물로 이루어지며, 이들에 제한되지는 않는다. 이때, 상기 제1 전극층(250)은 상기 화소정의막(261)의 가장자리의 적어도 일 부분과 중첩되게 형성함으로써, 상기 발광층(280)의 발광효율을 더욱 향상시킬 수 있다. The first electrode layer 250 is electrically connected to any one of the source and drain electrodes 235a and 235b through a via hole formed on the planarization layer 240, and is formed of aluminum (Al), aluminum alloy, and silver. (Ag), silver alloy, MoW, molybdenum (Mo), copper (Cu) or conductive metal oxides such as ITO, IZO, and the like, but are not limited thereto. In this case, the first electrode layer 250 may be formed to overlap at least a portion of an edge of the pixel definition layer 261, thereby further improving the luminous efficiency of the light emitting layer 280.

상기 화소정의막층(260)은 상기 제1 전극층(250) 상에 형성되며, 상기 제1 전극층(250)을 적어도 부분적으로 노출시키는 개구부(270)를 포함하는 화소정의막(261)과 상기 개구부(270)를 포함하는 상기 제1 전극층(250) 상에 형성되는 광확산층(262)으로 이루어진다. The pixel definition layer 260 is formed on the first electrode layer 250, and includes a pixel definition layer 261 and the openings 270 including an opening 270 at least partially exposing the first electrode layer 250. The light diffusion layer 262 is formed on the first electrode layer 250 including 270.

상기 화소정의막(261)은 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나로 이루어지며, 이들에 제한되지는 않는다. 상기 화소정의막(261)은 상기 제1 전극층(250)의 가장자리의 적어도 일 부분과 중첩되게 형성된다. 상기 화소정의막(261)은 상기 제1 전극층(250), 상기 발광층(280) 및 상기 제2 전극층(290)이 순차적으로 형성될 때, 상기 제1 전극층(250)과 상기 제2 전극층(290) 사이의 단락을 방지하며, 화이트 및 다크 스팟 등을 방지한다. The pixel defining layer 261 is made of one of organic insulating materials such as an acryl-based organic compound, polyamide, and polyimide, but is not limited thereto. The pixel definition layer 261 is formed to overlap at least a portion of an edge of the first electrode layer 250. The pixel defining layer 261 includes the first electrode layer 250 and the second electrode layer 290 when the first electrode layer 250, the light emitting layer 280, and the second electrode layer 290 are sequentially formed. ) Prevents short circuit between and prevents white and dark spots.

상기 광확산층(262)은 화소정의막(261)과 동일한 소재로 이루어져 있다. 상기 광확산층(262)은 엠보싱 형태로 상기 개구부(270)를 포함하는 제1 전극층(250) 상에 형성된다. 상기 광확산층(261)은 예컨대, 엠보싱 형태로 형성됨으로써, 상기 발광층(280)으로 부터 발광된 빛을 여러 방향으로 반사시켜 상기 빛이 보다 넓게 상기 제2 전극층(290)으로 진행된다. 이에 따라, 상기 발광소자의 시야각이 향상되며, 광효율 특성을 향상 시킬 수 있다. 또한, 상기 광확산층(262)은 상기 화소정의막(261)의 10% 내지 90%의 두께로 형성하는 것이 바람직하며, 더욱 바람직하게는 20% 내지 70%이다. The light diffusion layer 262 is made of the same material as that of the pixel definition layer 261. The light diffusion layer 262 is formed on the first electrode layer 250 including the opening 270 in an embossed form. The light diffusing layer 261 is formed in, for example, an embossed shape, thereby reflecting light emitted from the light emitting layer 280 in various directions, and the light proceeds to the second electrode layer 290 more widely. Accordingly, the viewing angle of the light emitting device can be improved, and the light efficiency characteristic can be improved. In addition, the light diffusion layer 262 is preferably formed to have a thickness of 10% to 90% of the pixel definition layer 261, more preferably 20% to 70%.

상기 발광층(280)은 상기 개구부(270) 상의 일 영역 및 상기 광확산층(262) 상에 형성되며, 상기 발광층(280)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 이러한 상기 발광층(280)은 상기 제1 전극층(250)과 상기 제2 전극층(290)으로 부터 주입된 정공 및 전자가 결합하면서 빛을 발생한다. The emission layer 280 is formed on one region on the opening 270 and the light diffusion layer 262, and the emission layer 280 further includes a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. can do. The light emitting layer 280 generates light by combining holes and electrons injected from the first electrode layer 250 and the second electrode layer 290.

상기 제2 전극층(290)은 상기 발광층(280)과 상기 화소정의막(261) 상에 형성된다. 여기서, 상기 제2 전극층(290)은 상기 제1 전극층(250)과 동일한 금속으로 형성된다. The second electrode layer 290 is formed on the emission layer 280 and the pixel definition layer 261. Here, the second electrode layer 290 is formed of the same metal as the first electrode layer 250.

도 3a 내지 도 3c는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치 제조방법의 공정 순서도이다.3A to 3C are flowcharts illustrating a method of manufacturing an OLED display, according to an exemplary embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 상기 기판(200) 상부에 버퍼층(220)이 형성된다. 상기 버퍼층(220)은 질화막, 산화막 또는 투명 절연성 재료 중에서 선택된 적어도 하나를 예멘대, PECED(Plasma Enhanced Chemical Vapor Deposition)법에 의해 대략 3000Å정도의 두께로 도포한다. First, as shown in FIG. 3A, a buffer layer 220 is formed on the substrate 200. The buffer layer 220 is coated with at least one selected from a nitride film, an oxide film, or a transparent insulating material to a thickness of about 3000 kPa by a PECED (Plasma Enhanced Chemical Vapor Deposition) method.

상기 박막 트랜지스터(230)는 상기 버퍼층(220) 상에 형성된다. The thin film transistor 230 is formed on the buffer layer 220.

상기 박막 트랜지스터(230)의 반도체층(231)은 상기 제1 변형 방지층(210) 상에 소정의 패턴으로 형성된다. 상기 반도체층(231)은, 실리콘 또는 유기 물질 중에서 선택된 적어도 하나를 예컨대 CVD(Chemical Vapor Deposition)에 의해 대략 300Å~2000Å 정도의 두께로 도포한 뒤, 이를 소정 형상, 예컨대 섬모양 형상으로 패터닝 한다. The semiconductor layer 231 of the thin film transistor 230 is formed on the first strain preventing layer 210 in a predetermined pattern. The semiconductor layer 231 is coated with at least one selected from silicon or an organic material to a thickness of about 300 kPa to about 2000 kPa by, for example, chemical vapor deposition (CVD), and then patterned it into a predetermined shape, for example, an island shape.

이어서 상기 박막 트랜지스터(230)의 게이트 절연층(232)은 상기 반도체층(231) 상에 형성된다. 상기 게이트 절연층(232)은 산화막 또는 질화막 중에서 선택된 적어도 하나를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 대략 700Å~1500Å 정도의 두께로 도포한다. Subsequently, a gate insulating layer 232 of the thin film transistor 230 is formed on the semiconductor layer 231. The gate insulating layer 232 is coated with at least one selected from an oxide film or a nitride film to a thickness of about 700 kW to 1500 kW by PECVD (Plasma Enhanced Chemical Vapor Deposition).

상기 박막 트랜지스터(230)의 게이트 전극(233)은 상기 게이트 절연층(232) 상에 형성된다. 구체적으로, 상기 게이트 절연층(220) 상에 도전성 금속, 예컨대 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄 합금, 은합금 또는 ITO( indium tin oxide ), IZO (indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다. The gate electrode 233 of the thin film transistor 230 is formed on the gate insulating layer 232. Specifically, a conductive metal, such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), aluminum alloy, silver alloy or indium tin oxide (ITO) on the gate insulating layer 220 , IZO (indium zinc oxide) and translucent metal are deposited by sputtering to a thickness of about 2000 kPa to 3000 kPa, and then patterned to a predetermined shape.

상기 박막 트랜지스터(230)의 층간 절연층(234)은 상기 게이트 전극(233)을 포함한 상기 게이트 절연층(232) 상에 형성된다. 상기 층간 절연층(234)은 상기 게이트 절연층(232)의 형성 방법과 동일한 방법으로 형성된다.The interlayer insulating layer 234 of the thin film transistor 230 is formed on the gate insulating layer 232 including the gate electrode 233. The interlayer insulating layer 234 is formed by the same method as the method of forming the gate insulating layer 232.

그 다음, 상기 박막 트랜지스터(230)의 소스/드레인 전극(235a,235b)은 상기 층간 절연층(234) 상에 형성되며, 상기 게이트 절연층(232)과 상기 층간 절연층(234)에 형성된 콘택 홀을 통하여 상기 반도체층(231)의 양측에 각각 전기적으로 연결되도록 형성된다. 상기 반도체층(230) 상에 형성된 소스/드레인 전극(250a,250b)은 금속층 상부에 포토레지스트를 도포한 후 소정 형태로 패터닝 하여 형성한다. Next, source / drain electrodes 235a and 235b of the thin film transistor 230 are formed on the interlayer insulating layer 234, and contacts formed on the gate insulating layer 232 and the interlayer insulating layer 234. It is formed to be electrically connected to both sides of the semiconductor layer 231 through holes. The source / drain electrodes 250a and 250b formed on the semiconductor layer 230 are formed by coating a photoresist on the metal layer and patterning the photoresist.

상기 평탄화층(240)은 상기 박막 트랜지스터(230) 상에 형성된다. The planarization layer 240 is formed on the thin film transistor 230.

이어서, 도 3b에 도시된 바와 같이, 상기 제1 전극층(250)은 상기 평탄화층(240)의 일 영역을 에칭하여 상기 소스 및 드레인 전극(235a,235b) 중 어느 하나가 노출되도록 형성된 비어홀을 통하여, 상기 소스 및 드레인 전극(235a,235b) 중 어느 하나와 전기적으로 연결된다. 이때, 상기 제1 전극층(250)은 상기 화소정의막(261)의 가장자리의 적어도 일 부분과 중첩되게 형성된다.Subsequently, as illustrated in FIG. 3B, the first electrode layer 250 may etch a region of the planarization layer 240 to expose one of the source and drain electrodes 235a and 235b to expose the via hole. And is electrically connected to any one of the source and drain electrodes 235a and 235b. In this case, the first electrode layer 250 is formed to overlap at least a portion of an edge of the pixel definition layer 261.

이어서, 도 3c에 도시된 바와 같이, 상기 화소정의막층(260)은 아크릴(Aryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나를 상기 제1 전극층(360)을 포함하는 상기 평탄화층(340) 상에 도포한 후, 노광, 현상 및 식각 공정을 한다. 이 후, 상기 화소정의막층(260)을 선택적으로 동시에 패터닝하여 상기 화소정의막(261)과 상기 광확산층(262)을 형성한다. 이에 따라, 상기 엠보싱 형태의 광확산층(262)를 형성하는데 추가 공정이 필요 없게 된다. Subsequently, as shown in FIG. 3C, the pixel definition layer 260 includes one of organic insulating materials such as an acrylic organic compound, polyamide, and polyimide, including the first electrode layer 360. After coating on the planarization layer 340, exposure, development, and etching processes are performed. Thereafter, the pixel definition layer 260 is selectively and simultaneously patterned to form the pixel definition layer 261 and the light diffusion layer 262. This eliminates the need for additional processing to form the embossed light diffusing layer 262.

상기 화소정의막(261)은 상기 제1 전극층(250)을 포함하는 상기 평탄화층(240) 상에 형성되며, 상기 화소정의막(261)은 상기 제1 전극층(250)을 적어도 부분적으로 노출시키는 개구부(280)를 포함한다. 상기 화소정의막(261)은 500Å 내지 3000Å의 두께로 형성된다. The pixel definition layer 261 is formed on the planarization layer 240 including the first electrode layer 250, and the pixel definition layer 261 at least partially exposes the first electrode layer 250. Opening 280. The pixel definition layer 261 is formed to a thickness of 500 kV to 3000 kV.

상기 광확산층(262)는 상기 개구부(270)를 포함하는 제1 전극층(250) 상에 형성된다. 상기 광확산층(262)은 상기 화소정의막(261)의 10% 내지 90%의 두께로 형성하는 것이 바람직하며, 더욱 바람직하게는 20% 내지 70%이다. The light diffusion layer 262 is formed on the first electrode layer 250 including the opening 270. The light diffusion layer 262 is preferably formed to have a thickness of 10% to 90% of the pixel definition layer 261, more preferably 20% to 70%.

이처럼, 상기 광확산층(262)을 형성함으로써 상기 발광층(280)의 광원은 여러 방향으로 발광되어 시인성이 향상된다. 이에 따라, 유기 전계 발광 표시장치의 정면 및 측면 모두에서 발광층의 색순도 및 휘도등이 향상된다. As such, by forming the light diffusion layer 262, the light source of the light emitting layer 280 emits light in various directions, thereby improving visibility. As a result, color purity and luminance of the light emitting layer are improved on both the front and side surfaces of the organic light emitting display device.

상기 발광층(280)은 상기 개구부(270) 상에 볼록한 곡선 형태로 형성된다. 상기 발광층(280)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 이러한 상기 발광층(280)은 상기 제1 전극층(250)과 상기 제2 전극층(290)으로 부터 주입된 정공 및 전자가 결합하면서 빛을 발생한다. The emission layer 280 is formed in a convex curved shape on the opening 270. The emission layer 280 may further include some of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. The light emitting layer 280 generates light by combining holes and electrons injected from the first electrode layer 250 and the second electrode layer 290.

상기 제2 전극층(290)은 상기 발광층(280) 상부에 볼록한 곡선 형태로 형성된다. 여기서, 상기 제2 전극층(290)은 상기 제1 전극층(250)과 동일한 금속으로 형성된다.The second electrode layer 290 is formed in a convex curve shape on the emission layer 280. Here, the second electrode layer 290 is formed of the same metal as the first electrode layer 250.

이처럼, 상기 발광층(280)과 상기 제2 전극층(290)은 볼록한 곡선형태를 가짐으로써, 상기 발광층(280)으로 부터 발생된 빛의 발광효율 및 시인성을 더욱 최대화시킬 수 있다. As such, the light emitting layer 280 and the second electrode layer 290 may have a convex curve shape, thereby further maximizing the luminous efficiency and visibility of the light generated from the light emitting layer 280.

도 4는 본 발명의 제2 실시 예에 따른 유기 전계 발광 표시장치의 단면도이다. 4 is a cross-sectional view of an organic light emitting display device according to a second embodiment of the present invention.

도 4를 참조하면, 유기 전계 발광 표시장치(300)는 기판(310) 상의 화소 영역 상에 형성된 평탄화층(340)과, 상기 평탄화층(340) 상에 형성되는 화소정의막(351)과, 상기 화소정의막(351)의 개구부(370) 상에 형성되는 상기 광확산층(352)과, 상기 광확산층(352) 상에 형성되는 상에 볼록한 곡선 형태로 형성된 발광층(380)과, 상기 발광층(380) 상부에 볼록한 곡선 형태로 형성된 제2 전극층(390)을 포함한다. Referring to FIG. 4, the organic light emitting display device 300 includes a planarization layer 340 formed on a pixel area on a substrate 310, a pixel definition layer 351 formed on the planarization layer 340, and The light diffusing layer 352 formed on the opening 370 of the pixel definition layer 351, the light emitting layer 380 formed in a convex curve shape on the light diffusing layer 352, and the light emitting layer ( 380 includes a second electrode layer 390 formed in a convex curved shape on the top.

설명의 중복을 피하기 위해, 전술한 제1 실시예와 동일한 구성요소인 상기 박막 트랜지스터(330)에 대한 구체적인 설명은 생략한다. In order to avoid duplication of description, a detailed description of the thin film transistor 330, which is the same as the first embodiment described above, will be omitted.

상기 기판(300)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다.The substrate 300 may be made of, for example, an insulating material such as glass, plastic, silicon, or synthetic resin, and a transparent substrate such as a glass substrate is preferable.

상기 버퍼층(310)은 상기 기판(300) 상에 형성된다. The buffer layer 310 is formed on the substrate 300.

상기 박막 트랜지스터(330)는 상기 버퍼층(310) 상에 형성된다. The thin film transistor 330 is formed on the buffer layer 310.

상기 박막 트랜지스터(330)의 반도체층(331)은 상기 기판(300) 상에 소정의 패턴으로 형성된다. The semiconductor layer 331 of the thin film transistor 330 is formed on the substrate 300 in a predetermined pattern.

상기 박막 트랜지스터(330)의 게이트 절연층(332)은 상기 반도체층(331) 상에 형성되며, 상기 게이트 절연층(332)은 상기 게이트 전극(332)과 상기 소스/드레인 전극(335a,335b) 사이를 절연 시키는 역할을 한다. The gate insulating layer 332 of the thin film transistor 330 is formed on the semiconductor layer 331, and the gate insulating layer 332 is the gate electrode 332 and the source / drain electrodes 335a and 335b. It serves to insulate between.

상기 박막 트랜지스터(330)의 게이트 전극(333)은 상기 게이트 절연층(332) 상에 형성되며, 상기 게이트 전극(333)은 상기 반도체층(331)의 채널 영역의 상부에 소정의 패턴으로 형성된다. The gate electrode 333 of the thin film transistor 330 is formed on the gate insulating layer 332, and the gate electrode 333 is formed in a predetermined pattern on the channel region of the semiconductor layer 331. .

상기 박막 트랜지스터(330)의 층간 절연층(334)은 상기 게이트 전극(333) 상에 형성된다. The interlayer insulating layer 334 of the thin film transistor 330 is formed on the gate electrode 333.

상기 박막 트랜지스터(330)의 소스/드레인 전극(335a,335b)은 상기 층간 절연층(334) 상에 형성되며, 상기 게이트 절연층(332)과 상기 층간 절연층(334)에 형성된 콘택트 홀을 통하여 상기 반도체층(331)의 양측에 각각 전기적으로 연결된다.Source / drain electrodes 335a and 335b of the thin film transistor 330 are formed on the interlayer insulating layer 334 and are formed through contact holes formed in the gate insulating layer 332 and the interlayer insulating layer 334. The two sides of the semiconductor layer 331 are electrically connected to each other.

상기 평탄화층(340)은 상기 박막 트랜지스터(330) 상에 형성되며, 질화막, 산화막 중 하나로 이루어지며, 이들에 제한되지는 않는다. 상기 평탄화층(340)은 상기 발광층(380)이 상기 박막 트랜지스터(330) 상에 투습되어 열화되는 것을 방지한다. 상기 평탄화층(340) 상에는 상기 평탄화층(340)의 일 영역을 식각하여 형성된 비어홀을 형성한다. The planarization layer 340 is formed on the thin film transistor 330 and is made of one of a nitride film and an oxide film, but is not limited thereto. The planarization layer 340 prevents the light emitting layer 380 from being dehumidified and deteriorated on the thin film transistor 330. The via hole is formed on the planarization layer 340 by etching one region of the planarization layer 340.

상기 화소정의막층(350)은 상기 평탄화층(340) 상에 형성되며, 상기 평탄화층(340)을 적어도 부분적으로 노출시키는 개구부(370)를 포함하는 제1 화소적의막(351)과, 상기 개구부(370)를 포함하는 상기 평탄화층(340) 상에 형성되는 광확산층(262)으로 이루어진다. The pixel defining layer 350 is formed on the planarization layer 340, and includes a first pixel red film 351 including an opening 370 that exposes the planarization layer 340 at least partially. And a light diffusion layer 262 formed on the planarization layer 340 including 370.

상기 화소정의막(351)은 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나로 이루어지며, 이들에 제한되지는 않는다. 상기 화소정의막(351)은 상기 제1 전극층(360), 상기 발광층(380) 및 상기 제2 전극층(390)이 순차적으로 형성될 때, 상기 제1 전극층(360)과 상기 제2 전극층(390) 사이의 단락을 방지하며, 화이트 및 다크 스팟 등을 방지한다. The pixel defining layer 351 is made of one of an organic insulating material such as an acryl-based organic compound, polyamide, and polyimide, but is not limited thereto. In the pixel definition layer 351, when the first electrode layer 360, the light emitting layer 380, and the second electrode layer 390 are sequentially formed, the first electrode layer 360 and the second electrode layer 390 are formed. ) Prevents short circuit between and prevents white and dark spots.

상기 광확산층(352)은 화소정의막(351)과 동일한 소재로 이루어져 있다. 상기 광확산층(352)은 엠보싱 형태로 상기 개구부(370)을 포함하는평탄화층(340) 상에 형성된다. 상기 광확산층(352)은 엠보싱 형태로 형성됨으로써, 상기 발광층(280)으로 부터 발광된 빛을 여러 방향으로 반사시켜 상기 빛이 보다 넓게 상기 제2 전극층(390)으로 진행된다. 이처럼, 상기 광확산층(352)를 형성함으로써 상기 발광층(280)의 광원은 여러 방향으로 발광되어 시야각 및 광효율 특성이 향상된다. 더 나아가서는 유기 전계 발광 표시장치의 정면 및 측면 모두에서의 색순도 및 휘 도등이 향상된다. 또한, 상기 광확산층(352)은 상기 화소정의막(351) 두께의 10% 내지 90%로 형성하는 것이 바람직하며, 더욱 바람직하게는 20% 내지 70%이다. The light diffusion layer 352 is made of the same material as the pixel definition layer 351. The light diffusion layer 352 is formed on the planarization layer 340 including the opening 370 in an embossed form. The light diffusion layer 352 is formed in an embossed shape, thereby reflecting light emitted from the light emitting layer 280 in various directions so that the light proceeds to the second electrode layer 390 more widely. As such, by forming the light diffusing layer 352, the light source of the light emitting layer 280 emits light in various directions, thereby improving viewing angle and light efficiency characteristics. Furthermore, color purity and brightness at both front and side surfaces of the organic light emitting display are improved. In addition, the light diffusion layer 352 is preferably formed to 10% to 90% of the thickness of the pixel definition layer 351, more preferably 20% to 70%.

상기 제1 전극층(360)은 상기 개구부(370)를 포함하는 상기 평탄화층(340) 상에 형성되며, 상기 평탄화층(340) 내에 형성된 비아홀을 통해 상기 소스 및 드레인 전극(335a, 335b) 중 어느 하나와 전기적으로 연결되어 형성된다. 상기 제1 전극층(360)은 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금, MoW, 몰리브덴(Mo), 구리(Cu) 또는 ITO, IZO 등과 같은 도전성 금속 산화물로 이루어지며, 이들에 제한되지는 않는다. The first electrode layer 360 is formed on the planarization layer 340 including the opening 370, and any one of the source and drain electrodes 335a and 335b is formed through a via hole formed in the planarization layer 340. It is formed in electrical connection with one. The first electrode layer 360 is made of a conductive metal oxide such as aluminum (Al), aluminum alloy, silver (Ag), silver alloy, MoW, molybdenum (Mo), copper (Cu) or ITO, IZO, and the like. It is not limited.

상기 발광층(380)은 상기 화소정의막(350)의 일 영역 및 상기 개구부(370) 상에 형성되며, 상기 발광층(380)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 더 포함할 수 있다. 이러한 상기 발광층(380)은 상기 제1 전극층(360)과 상기 제2 전극층(390)으로 부터 주입된 정공 및 전자가 결합하면서 빛을 발생한다. The emission layer 380 is formed on one region of the pixel definition layer 350 and the opening 370, and the emission layer 380 further includes a portion of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. It may include. The light emitting layer 380 generates light by combining holes and electrons injected from the first electrode layer 360 and the second electrode layer 390.

상기 제2 전극층(390)은 상기 발광층(380)과 상기 화소정의막(351) 상에 형성된다. 여기서, 상기 제2 전극층(390)은 상기 제1 전극층(360)과 동일한 금속으로 형성될 수 있다. The second electrode layer 390 is formed on the emission layer 380 and the pixel definition layer 351. Here, the second electrode layer 390 may be formed of the same metal as the first electrode layer 360.

도 5a 내지 도 5c는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치 제조방법의 공정 순서도이다.5A through 5C are flowcharts illustrating a method of manufacturing an OLED display, according to an exemplary embodiment of the present invention.

먼저, 도 5a에 도시된 바와 같이, 상기 기판(300) 상부에 버퍼층(320)이 형성된다. 상기 버퍼층(320)은 질화막, 산화막 또는 투명 절연성 재료 중에서 선택 된 적어도 하나를 예켄대, PECED(Plasma Enhanced Chemical Vapor Deposition)법에 의해 대략 3000Å정도의 두께로 도포한다. First, as shown in FIG. 5A, a buffer layer 320 is formed on the substrate 300. The buffer layer 320 is coated with at least one selected from a nitride film, an oxide film, or a transparent insulating material to a thickness of about 3000 kPa by a PECED (Plasma Enhanced Chemical Vapor Deposition) method.

상기 박막 트랜지스터(330)는 상기 버퍼층(320) 상에 형성된다. The thin film transistor 330 is formed on the buffer layer 320.

상기 박막 트랜지스터(330)의 반도체층(331)은 상기 제1 변형 방지층(310) 상에 소정의 패턴으로 형성된다. 상기 반도체층(331)은, 실리콘 또는 유기 물질 중에서 선택된 적어도 하나를 예컨대 CVD(Chemical Vapor Deposition)에 의해 대략 300Å~2000Å 정도의 두께로 도포한 뒤, 이를 소정 형상, 예컨대 섬모양 형상으로 패터닝 한다. The semiconductor layer 331 of the thin film transistor 330 is formed on the first strain preventing layer 310 in a predetermined pattern. The semiconductor layer 331 is coated with at least one selected from silicon or an organic material to a thickness of about 300 kPa to about 2000 kPa by, for example, chemical vapor deposition (CVD), and then patterned it into a predetermined shape, for example, an island shape.

이어서 상기 박막 트랜지스터(330)의 게이트 절연층(332)은 상기 반도체층(331) 상에 형성된다. 상기 게이트 절연층(332)은 산화막 또는 질화막 중에서 선택된 적어도 하나를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 대략 700Å~1500Å 정도의 두께로 도포한다. Subsequently, the gate insulating layer 332 of the thin film transistor 330 is formed on the semiconductor layer 331. The gate insulating layer 332 is coated with at least one selected from an oxide film or a nitride film to a thickness of about 700 kPa to 1500 kPa by a plasma enhanced chemical vapor deposition (PECVD) method.

상기 박막 트랜지스터(330)의 게이트 전극(333)은 상기 게이트 절연층(332) 상에 형성된다. 구체적으로, 상기 게이트 절연층(320) 상에 도전성 금속, 예컨대 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄 합금, 은 합금 또는 ITO( indium tin oxide ), IZO (indium zinc oxide ) 및 반투명 메탈 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다. The gate electrode 333 of the thin film transistor 330 is formed on the gate insulating layer 332. Specifically, a conductive metal, such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), aluminum alloy, silver alloy or indium tin oxide (ITO) on the gate insulating layer 320 , IZO (indium zinc oxide) and translucent metal are deposited by sputtering to a thickness of about 2000 kPa to 3000 kPa, and then patterned to a predetermined shape.

상기 박막 트랜지스터(330)의 층간 절연층(334)은 상기 게이트 전극(333)을 포함한 상기 게이트 절연층(332) 상에 형성된다. 상기 층간 절연층(334)은 상기 게이트 절연층(332)의 형성 방법과 동일한 방법으로 형성된다.An interlayer insulating layer 334 of the thin film transistor 330 is formed on the gate insulating layer 332 including the gate electrode 333. The interlayer insulating layer 334 is formed by the same method as the method of forming the gate insulating layer 332.

그 다음, 상기 박막 트랜지스터(330)의 소스/드레인 전극(335a,335b)은 상기 층간 절연층(334) 상에 형성되며, 상기 게이트 절연층(332)과 상기 층간 절연층(334)에 형성된 콘택 홀을 통하여 상기 반도체층(331)의 양측에 각각 전기적으로 연결되도록 형성된다. Next, source / drain electrodes 335a and 335b of the thin film transistor 330 are formed on the interlayer insulating layer 334, and the contacts formed on the gate insulating layer 332 and the interlayer insulating layer 334. It is formed to be electrically connected to both sides of the semiconductor layer 331 through holes.

이어서, 도 5b에 도시된 바와 같이, 상기 평탄화층(340)은 상기 박막 트랜지스터(330) 상에 형성된다. Subsequently, as shown in FIG. 5B, the planarization layer 340 is formed on the thin film transistor 330.

상기 화소정의막층(350)은 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나를 상기 평탄화층(340) 상에 도포한 후, 노광, 현상 및 식각 공정을 한다. 이 후, 상기 화소정의막층(350)을 선택적으로 동시에 패터닝하여 상기 화소정의막(351)과 상기 광확산층(352)을 형성한다. 이에 따라, 상기 엠보싱 형태의 광확산층(352)을 형성하는데 추가 공정이 필요 없게 된다. The pixel definition layer 350 is coated with one of an organic insulating material such as an acryl-based organic compound, polyamide, and polyimide on the planarization layer 340, and then subjected to exposure, development, and etching processes. Thereafter, the pixel definition layer 350 is selectively patterned simultaneously to form the pixel definition layer 351 and the light diffusion layer 352. This eliminates the need for an additional process for forming the embossed light diffusing layer 352.

상기 화소정의막(351)은 상기 평탄화층(340) 상에 형성되며, 상기 평탄화층(340)을 적어도 부분적으로 노출시키는 개구부(370)를 포함하며, 상기 화소정의막(350)은 500Å 내지 3000Å의 두께로 형성된다. The pixel definition layer 351 is formed on the planarization layer 340, and includes an opening 370 that exposes the planarization layer 340 at least partially. It is formed to a thickness of.

상기 광확산층(352)은 상기 개구부(270)를 포함하는 상기 평탄화층(340) 상에 형성된다. 상기 광확산층(352)은 상기 화소정의막(351)의 10% 내지 90%의 두께로 형성하는 것이 바람직하며, 더욱 바람직하게는 20% 내지 70%이다. 이처럼, 상기 광확산층(352)을 형성함으로써 상기 발광층(280)의 광원은 여러 방향으로 발광되어 시인성이 향상된다. 즉 정면 및 측면 모두에서 발광효율 및 시인성이 향상된 유기 전계 발광 표시장치를 구현할 수 있다. The light diffusion layer 352 is formed on the planarization layer 340 including the opening 270. The light diffusion layer 352 is preferably formed to have a thickness of 10% to 90% of the pixel definition layer 351, more preferably 20% to 70%. As such, by forming the light diffusing layer 352, the light source of the light emitting layer 280 emits light in various directions, thereby improving visibility. That is, the organic light emitting display device having improved luminous efficiency and visibility at both front and side surfaces can be realized.

이어서, 도 5c에 도시된 바와 같이, 상기 제1 전극층(350)은 상기 광확산층(352)을 포함하는 상기 평탄화층(340) 상에 볼록한 곡선 형태로 형성되며, 상기 평탄화층(340)의 내의 일 영역을 에칭하여 상기 소스 및 드레인 전극(335a,335b) 중 어느 하나가 노출되도록 형성된 비어홀(351a)을 통하여, 상기 소스 및 드레인 전극(335a,335b) 중 어느 하나와 전기적으로 연결되도록 형성한다. Subsequently, as shown in FIG. 5C, the first electrode layer 350 is formed in a convex curved shape on the planarization layer 340 including the light diffusing layer 352, and is formed in the planarization layer 340. One region is etched to be electrically connected to any one of the source and drain electrodes 335a and 335b through the via hole 351a formed to expose one of the source and drain electrodes 335a and 335b.

상기 발광층(380)은 상기 개구부(370) 상에 볼록한 곡선 형태로 형성된다. 상기 발광층(380)은 정공주입층, 정공수송층, 발광층, 정공억제층, 전자수송층, 전자주입층 중 적어도 하나의 단층막 또는 복수의 다층막으로 구성될 수 있다. The emission layer 380 is formed in a convex curved shape on the opening 370. The light emitting layer 380 may include at least one single layer film or a plurality of multilayer films of a hole injection layer, a hole transport layer, a light emitting layer, a hole suppression layer, an electron transport layer, an electron injection layer.

상기 제2 전극층(390)은 상기 발광층(380) 상부에 볼록한 형태의 곡선모양으로 형성된다. 여기서, 상기 제2 전극층(390)은 상기 제1 전극층(350)과 동일한 금속으로 형성된다. The second electrode layer 390 is formed in a convex shape on the light emitting layer 380. Here, the second electrode layer 390 is formed of the same metal as the first electrode layer 350.

이처럼, 상기 발광층(380)과 상기 제2 전극층(390)은 볼록한 곡선형태를 가짐으로써, 상기 발광층(380)으로 부터 발생된 빛의 발광효율 및 시인성을 더욱 최대화시킬 수 있다. As such, the light emitting layer 380 and the second electrode layer 390 have a convex curve shape, thereby further maximizing the luminous efficiency and visibility of the light generated from the light emitting layer 380.

전술한 실시 예에서 하나의 광확산층으로 형성하였으나, 다수의 광확산층으로 형성할 수 있음은 물론이다. Although the light diffusing layer is formed in one embodiment in the above-described embodiment, it is a matter of course that a plurality of light diffusing layers can be formed.

이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail above, the present invention is not limited thereto, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.

이상과 같이, 본 발명에 의하면, 유기 전계 발광 표시장치의 제1 전극층의 일면에 엠보싱 형태의 광확산층을 더 형성함으로써, 발광층에서 방출되는 빛이 여러 방향으로 반사되어 광효율 및 시인성이 향상된다. 또한, 기존의 공정에서 엠보싱 형태의 광확산층을 형성할 수 있으므로, 추가 공정이 필요 없고, 생산성이 저하되지 않는다.As described above, according to the present invention, by further forming an embossed light diffusing layer on one surface of the first electrode layer of the organic light emitting display, light emitted from the light emitting layer is reflected in various directions, thereby improving light efficiency and visibility. In addition, since the light-diffusion layer of the embossing type can be formed in the existing process, no additional process is required, and productivity is not lowered.

Claims (3)

기판 상에 형성되는 제1 전극층, 개구부를 갖는 화소정의막, 발광층 및 제2 전극층을 포함하는 유기 전계 발광 표시장치에 있어서, An organic electroluminescent display device comprising a first electrode layer formed on a substrate, a pixel definition layer having openings, a light emitting layer, and a second electrode layer. 상기 개구부 상에 형성된 적어도 하나의 엠보싱 형태의 광확산층을 형성하며, 상기 광확산층은 상기 화소정의막 두께의 10% 내지 90%인 유기 전계 발광 표시장치. At least one embossed light diffusion layer formed on the opening, wherein the light diffusion layer is 10% to 90% of the thickness of the pixel definition layer. 제1 항에 있어서, 상기 제1 전극층은 상기 발광층의 적어도 일 부분과 중첩된 영역을 갖는 것을 특징으로 하는 유기 전계 발광 표시장치. The organic light emitting display device of claim 1, wherein the first electrode layer has a region overlapping at least a portion of the light emitting layer. 기판 상에 발광소자의 제1 전극층을 형성하는 단계;Forming a first electrode layer of a light emitting device on the substrate; 상기 제1 전극층을 상부에 화소정의막을 형성한 후, 적어도 부분적으로 노출시키는 개구부를 포함하는 화소정의막을 형성하며, 상기 개구부 상에 적어도 하나의 엠보싱 형태의 광확산층을 형성하는 단계;Forming a pixel definition layer on the first electrode layer, and then forming a pixel definition layer including an opening at least partially exposing the first electrode layer, and forming a light diffusion layer having at least one embossing shape on the opening; 상기 개구부 상에 발광층을 형성하는 단계;Forming a light emitting layer on the opening; 상기 발광층 상에 제2 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광표시장치 제조방법.And forming a second electrode layer on the light emitting layer.
KR1020050092318A 2005-09-30 2005-09-30 Organic light emitting display and fabrication method for the same KR20070037093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092318A KR20070037093A (en) 2005-09-30 2005-09-30 Organic light emitting display and fabrication method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092318A KR20070037093A (en) 2005-09-30 2005-09-30 Organic light emitting display and fabrication method for the same

Publications (1)

Publication Number Publication Date
KR20070037093A true KR20070037093A (en) 2007-04-04

Family

ID=38159055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092318A KR20070037093A (en) 2005-09-30 2005-09-30 Organic light emitting display and fabrication method for the same

Country Status (1)

Country Link
KR (1) KR20070037093A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223065B2 (en) 2012-06-12 2015-12-29 Samsung Display Co., Ltd. Optical film and organic light-emitting display device including the same
KR20160015203A (en) * 2013-05-28 2016-02-12 소니 주식회사 Display device and electronic instrument
JP2016153888A (en) * 2015-02-18 2016-08-25 株式会社リコー Image display device
KR20180135342A (en) * 2017-06-12 2018-12-20 엘지디스플레이 주식회사 Display Device And Method For Driving Of The Same
JPWO2018139171A1 (en) * 2017-01-26 2019-11-14 ソニー株式会社 Display device, electronic apparatus, and display device manufacturing method
US11322563B2 (en) 2018-02-08 2022-05-03 Dongwoo Fine-Chem Co., Ltd. Electroluminescent device with improved luminous efficiency and viewing angle and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223065B2 (en) 2012-06-12 2015-12-29 Samsung Display Co., Ltd. Optical film and organic light-emitting display device including the same
KR20160015203A (en) * 2013-05-28 2016-02-12 소니 주식회사 Display device and electronic instrument
JP2016153888A (en) * 2015-02-18 2016-08-25 株式会社リコー Image display device
JPWO2018139171A1 (en) * 2017-01-26 2019-11-14 ソニー株式会社 Display device, electronic apparatus, and display device manufacturing method
JP7014186B2 (en) 2017-01-26 2022-02-01 ソニーグループ株式会社 Display devices, electronic devices, and methods for manufacturing display devices.
KR20180135342A (en) * 2017-06-12 2018-12-20 엘지디스플레이 주식회사 Display Device And Method For Driving Of The Same
US11322563B2 (en) 2018-02-08 2022-05-03 Dongwoo Fine-Chem Co., Ltd. Electroluminescent device with improved luminous efficiency and viewing angle and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN109103215B (en) Organic light emitting diode display panel, manufacturing method thereof and display device
CN1329997C (en) Panel display with black matrix and mfg. method thereof
CN112103326A (en) Display panel, manufacturing method thereof and display device
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
KR100579192B1 (en) Top-emission type organic electro luminescence display device and method for fabricating of the same
JP2004111369A (en) Organic electroluminescent display device and its manufacturing method
US7545097B2 (en) Organic electroluminescence device and method for manufacturing same
JP6108495B2 (en) Organic EL light emitting device, organic EL light emitting device manufacturing method, and organic EL lighting device
US11289685B2 (en) Display panel with patterned light absorbing layer, and manufacturing method thereof
KR20110035049A (en) Organic electro-luminescence device and method for fabricating of the same
KR20070037093A (en) Organic light emitting display and fabrication method for the same
US10270054B2 (en) Organic light-emitting diode components including an insulating layer and an auxiliary electrode layer positioned above the insulating layer, manufacturing methods for organic light-emitting diode components, display panels including organic light-emitting diode components, and display devices
US11322563B2 (en) Electroluminescent device with improved luminous efficiency and viewing angle and method of manufacturing the same
JP2011100120A (en) Organic electroluminescent element and method for manufacturing the same
US6552364B2 (en) Organic light emitting devices
US7956527B2 (en) Organic electroluminescence display panel and method for fabricating the same
KR20070050796A (en) Organic light emitting diode display device and method for manufacturing the same
KR100768711B1 (en) Organic electro luminescent emitting device and the method for manufacturing the same
KR100866886B1 (en) Method for manufacturing organic light emitting diode device
JP4747868B2 (en) Manufacturing method of electro-optical device
CN1292394C (en) Electroluminescent display device and its producing method
KR100661161B1 (en) Organic electro luminescent emitting device and the method for manufacturing the same
KR20030017240A (en) Method for formming organic electro luminescence display having front emitting structure and apparatus thereby
KR20070056458A (en) Method for fabricating of organic light emitting display
KR100615225B1 (en) A plat panel display unit with high light coupling efficiency and low contact resistance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application