KR100756817B1 - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor Download PDF

Info

Publication number
KR100756817B1
KR100756817B1 KR1020060031573A KR20060031573A KR100756817B1 KR 100756817 B1 KR100756817 B1 KR 100756817B1 KR 1020060031573 A KR1020060031573 A KR 1020060031573A KR 20060031573 A KR20060031573 A KR 20060031573A KR 100756817 B1 KR100756817 B1 KR 100756817B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
active layer
thin film
supercrystalline
film transistor
Prior art date
Application number
KR1020060031573A
Other languages
Korean (ko)
Inventor
김원석
류재일
최대림
김성웅
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020060031573A priority Critical patent/KR100756817B1/en
Application granted granted Critical
Publication of KR100756817B1 publication Critical patent/KR100756817B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Abstract

A method for forming a thin film transistor is provided to ensure high mobility by forming a current moving path through nano-crystalline silicon crystalline when the thin film transistor is driven. A gate electrode(110) and a gate insulating layer(120) are formed on a substrate(100), and then a first amorphous silicon layer(131) is formed on the gate insulating layer. The first amorphous silicon layer is sprayed by metal nano particles(132), and then a second amorphous silicon layer(133) is formed on the first amorphous silicon layer. The first and the second amorphous silicon layers are patterned to form an active layer(130). An annealing process is performed on the active layer to form an active layer.

Description

박막 트랜지스터의 제조 방법{METHOD OF MANUFACTURING THIN FILM TRANSISTOR}The manufacturing method of a thin film transistor {METHOD OF MANUFACTURING THIN FILM TRANSISTOR}

도 1a 내지 도 1f는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순차적 공정 단면도,1A to 1F are sequential process cross-sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention;

도 2는 본 발명의 박막 트랜지스터와 종래의 박막 트랜지스터에 대한 초결정 실리콘의 결정 크기를 나타낸 도면,2 is a view showing the crystal size of supercrystalline silicon for the thin film transistor of the present invention and the conventional thin film transistor,

도 3은 본 발명의 박막 트랜지스터와 종래의 박막 트랜지스터에 대한 초결정 실리콘 결정의 분포를 나타낸 도면.3 is a diagram showing the distribution of supercrystalline silicon crystals for the thin film transistor of the present invention and the conventional thin film transistor.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100 : 기판 110 : 게이트 전극100 substrate 110 gate electrode

120 : 게이트 절연막 130 : 액티브층120: gate insulating film 130: active layer

131, 133 : 제1 및 제2 비정질 실리콘막131 and 133: first and second amorphous silicon films

133 : 금속 나노 파티클 130a : 초결정 실리콘 액티브층133 metal nanoparticles 130a supercrystalline silicon active layer

140 : 열처리 151, 152 : 소오스 및 드레인 전극140: heat treatment 151, 152: source and drain electrodes

본 발명은 박막 트랜지스터에 관한 것으로, 보다 상세하게는 초결정 실리콘의 액티브층을 가지는 박막 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor, and more particularly, to a method for manufacturing a thin film transistor having an active layer of supercrystalline silicon.

일반적으로, 박막 트랜지스터(thin film transistor; TFT, 이하 TFT라 칭함)는 액정 표시 장치(liquid crystal display; LCD) 장치, 유기 발광 표시 장치(organic light emitting display; OLED), 태양광 전지, 밀착형 이미지 센서 또는 삼차원 집적회로 등의 구동 소자로서 사용되고 있다.In general, a thin film transistor (TFT) is referred to as a liquid crystal display (LCD) device, an organic light emitting display (OLED), a solar cell, a close-up image. It is used as a drive element, such as a sensor or a three-dimensional integrated circuit.

이 중 액정 표시 장치는 액정의 광학적 이방성과 분극 성질을 이용하여 화상을 구현하는 장치로서, 두 개의 기판이 액정층을 사이에 두고 서로 대향 배치되고 두 개의 기판 중 일 기판에는 액정 구동 전극들과 구동 소자인 TFT가 제공되고 다른 기판에는 칼라 필터가 제공되어, 액정 구동 전극들 사이의 전기장 변화를 통해 액정 분자의 배열 방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시한다.Among them, a liquid crystal display device implements an image by using the optical anisotropy and polarization property of liquid crystal. Two substrates are disposed to face each other with a liquid crystal layer interposed therebetween, and one of the two substrates drives liquid crystal drive electrodes and a drive. A device TFT is provided and a color filter is provided on another substrate to artificially adjust the arrangement direction of the liquid crystal molecules through the electric field change between the liquid crystal drive electrodes and display various images using the changed light transmittance. .

TFT는 통상적으로 기판 상에 게이트 절연막을 사이에 두고 액티브층과 게이트 전극이 형성되고, 액티브층과 접촉하여 게이트 전극의 양측으로 대응하여 소오스 전극 및 드레인 전극이 서로 이격되어 형성되는 구성을 갖는다.The TFT typically has a structure in which an active layer and a gate electrode are formed on a substrate with a gate insulating film interposed therebetween, and the source electrode and the drain electrode are spaced apart from each other in contact with both sides of the gate electrode in contact with the active layer.

여기서, 액티브층의 물질로는 주로 비정질 실리콘을 사용하는데 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.Here, amorphous silicon is mainly used as a material of the active layer because it is possible to form amorphous silicon on a large substrate such as a low-cost glass substrate at low temperature.

반면, 비정질 실리콘은 이동도가 0.1 내지 1.0㎠/Vs 정도로 낮고 게이트 바이어스 스트레스(gate bias stress)에 대한 안정성이 우수하지 못하다는 문제가 있 어, 최근에는 TFT의 액티브층으로 비정질 실리콘보다 이동도가 높고 제조 공정이 단순한 초결정 실리콘(micro-crystalline silicon)을 사용하는 방법이 제안되었다.On the other hand, amorphous silicon has a problem of low mobility of 0.1 to 1.0 cm 2 / Vs and poor stability to gate bias stress. Recently, the mobility of TFTs is higher than that of amorphous silicon. A method using micro-crystalline silicon, which is high and simple in manufacturing, has been proposed.

이러한 초결정 실리콘은 주로 PE-CVD, HW-CVD, ECR-CVD, RF-스퍼터 등을 이용하여 수소/실리콘(H2/Si)의 비율을 조절하여 50 내지 300㎚의 결정 크기(grain size)를 갖도록 형성한다.Such supercrystalline silicon mainly uses PE-CVD, HW-CVD, ECR-CVD, RF-sputter, etc. to adjust the ratio of hydrogen / silicon (H2 / Si) to achieve grain sizes of 50 to 300 nm. It is formed to have.

그런데, TFT가 게이트 전극 위로 액티브층이 배치되는 BCE(back channel etch)형 구조를 가지는 경우에는, 초결정 실리콘의 결정화가 게이트 전극 위에서 이루어짐에 따라 액티브층의 상부 표면에만 초결정 실리콘 결정이 분포하고 나머지 부분은 실질적으로 비정질 실리콘으로 존재하게 된다. However, when the TFT has a back channel etch (BCE) type structure in which the active layer is disposed on the gate electrode, as the crystallization of the supercrystalline silicon is performed on the gate electrode, the supercrystalline silicon crystal is distributed only on the upper surface of the active layer. The remainder will be substantially amorphous silicon.

따라서, 이후 TFT의 구동 시 일정한 게이트 바이어스에 대해 드레인-소오스 전압(Vds)을 인가하면 초결정 실리콘 결정이 존재하는 부분은 공핍 구간으로 기능 수행이 없고 대부분의 전류 이동 경로가 비정질 실리콘을 통해 형성되므로 높은 이동도 등의 우수한 전기적 특성을 확보하기가 어렵다.Therefore, when the drain-source voltage (Vds) is applied to a constant gate bias during driving of the TFT, the portion where the supercrystalline silicon crystal is present does not function as a depletion period and most current movement paths are formed through the amorphous silicon. It is difficult to secure excellent electrical properties such as high mobility.

본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, BCE형 구조의 TFT에서 초결정 실리콘 결정을 통해 전류 이동 경로가 형성되도록 하여 전기적 특성을 확보할 수 있는 개선된 박막 트랜지스터 제조 방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides an improved thin film transistor manufacturing method capable of ensuring electrical characteristics by forming a current transfer path through a supercrystalline silicon crystal in a TFT of a BCE type structure. For that purpose.

상기의 목적을 달성하기 위한 본 발명의 박막 트랜지스터의 제조 방법은, 기 판 상에 게이트 전극과 게이트 절연막을 순차적으로 형성하고, 게이트 절연막 상에 제1 비정질 실리콘막을 형성하고, 제1 비정질 실리콘막으로 금속 나노 파티클을 분사하고, 금속 나노 파티클이 분사된 제1 비정질 실리콘막 상에 제2 비정질 실리콘막을 형성하고, 제2 비정질 실리콘막과 제1 비정질 실리콘막을 패터닝하여 액티브층을 형성하고, 액티브층의 열처리를 수행하여 액티브층의 상부 및 하부에 각각 초결정 실리콘 결정이 분포하는 초결정 실리콘의 액티브층을 형성하는 단계들을 포함하는 것이 바람직하다.In the method of manufacturing the thin film transistor of the present invention for achieving the above object, a gate electrode and a gate insulating film are sequentially formed on a substrate, a first amorphous silicon film is formed on the gate insulating film, and a first amorphous silicon film is formed. By spraying the metal nanoparticles, forming a second amorphous silicon film on the first amorphous silicon film, the metal nanoparticles are sprayed, and patterning the second amorphous silicon film and the first amorphous silicon film to form an active layer, It is preferable to include the steps of performing heat treatment to form an active layer of supercrystalline silicon in which supercrystalline silicon crystals are distributed on the upper and lower portions of the active layer, respectively.

여기서, 금속 나노 파티클로 구리(Cu) 또는 크롬(Cr) 나노 파티클을 이용할 수 있으며, 분사 시 농도는 1×1013 내지 5×1014 원자/㎠ 이내로 조절하는 것이 바람직하다.Herein, copper (Cu) or chromium (Cr) nanoparticles may be used as the metal nanoparticles, and the concentration may be controlled within 1 × 10 13 to 5 × 10 14 atoms / cm 2.

또한, 열처리는 엑시머 레이저 처리 또는 급속 열처리로 수행할 수 있는데, 엑시머 레이저 처리의 경우에는 XeCl 레이저를 이용하여 300 내지 400mJ/㎠ 의 조사 에너지에서 기판의 온도를 250℃ 정도로 조절하여 수행할 수 있고, 급속 열처리의 경우에는 700℃ 의 온도에서 5분 동안 수행하는 것이 바람직하다.In addition, the heat treatment may be performed by excimer laser treatment or rapid heat treatment, in the case of excimer laser treatment may be carried out by adjusting the temperature of the substrate to about 250 ℃ at the irradiation energy of 300 to 400mJ / ㎠ using XeCl laser, In the case of rapid heat treatment, it is preferable to carry out at a temperature of 700 ℃ for 5 minutes.

(실시예)(Example)

이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순차적 공정 단면도들이다.1A through 1F are sequential process cross-sectional views illustrating a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 유리와 같은 절연 물질로 이루어지는 기판(100) 상에 게이트 전극(110)을 형성하고, 게이트 전극(110)을 덮도록 기판(100)의 전면 상에 게이트 절연막(120)을 형성한다. Referring to FIG. 1A, a gate electrode 110 is formed on a substrate 100 made of an insulating material such as glass, and a gate insulating film 120 is formed on the entire surface of the substrate 100 to cover the gate electrode 110. Form.

그 다음, 게이트 절연막(120) 상에 플라즈마강화-화학기상증착(plasma enhanced-chemical vapor deposition; PE-CVD)에 의해 약 300℃의 온도에서 약 500Å의 두께로 수소(H2)가 함유된 제1 비정질 실리콘막(131)을 형성한다. Subsequently, a first hydrogen-containing hydrogen (H2) is included on the gate insulating layer 120 at a temperature of about 300 ° C. by plasma enhanced-chemical vapor deposition (PE-CVD). An amorphous silicon film 131 is formed.

도 1b를 참조하면, 제1 비정질 실리콘막(131)으로 금속 나노 파티클(nano particle)(132), 일례로 구리(Cu) 또는 크롬(Cr) 나노 파티클을 분사한다. 이때, 이후 TFT의 제작 후 오프 전류(off current) 영역에서 누설전류 발생 가능성이 있는 것을 고려하여 분사 시 금속 나노 파티클(132)의 농도를 적절하게 조절하는 것이 중요한데, 바람직하게는 1×1013 내지 5×1014 원자/㎠ 정도로 조절할 수 있다.Referring to FIG. 1B, metal nanoparticles 132, for example, copper (Cu) or chromium (Cr) nanoparticles, are sprayed onto the first amorphous silicon layer 131. At this time, it is important to properly adjust the concentration of the metal nanoparticles 132 at the time of injection in consideration of the possibility of leakage current in the off current region after fabrication of the TFT, preferably 1 × 10 13 to It can be adjusted to about 5 × 10 14 atoms / cm 2.

도 1c를 참조하면, 금속 나노 파티클(132)이 분사된 제1 비정질 실리콘막(131) 상에 수소가 함유된 제2 비정질 실리콘막(133)을 형성한다. 이때, 제2 비정질 실리콘막(133)은 제1 비정질 실리콘막(131)과 마찬가지로 PE-CVD에 의해 약 300℃의 온도에서 약 500Å의 두께로 형성할 수 있다.Referring to FIG. 1C, a second amorphous silicon film 133 containing hydrogen is formed on the first amorphous silicon film 131 to which the metal nanoparticles 132 are injected. In this case, like the first amorphous silicon film 131, the second amorphous silicon film 133 may be formed to have a thickness of about 500 μs at a temperature of about 300 ° C. by PE-CVD.

도 1d를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 제2 비정질 실리콘막(133)과 금속 나노 파티클(132)이 분사된 제1 비정질 실리콘막(131)을 패터닝하여, 금속 나노 파티클(132)이 개재된 비정질 실리콘막(131, 133)의 액티브층(130)을 형성한다.Referring to FIG. 1D, the metal nanoparticle 132 is patterned by patterning the first amorphous silicon layer 131 on which the second amorphous silicon layer 133 and the metal nanoparticles 132 are sprayed by a photolithography process and an etching process. The active layer 130 of the interposed amorphous silicon films 131 and 133 is formed.

도 1e를 참조하면, 엑시머 레이저 처리(excimer laser annealing) 또는 급속 열처리(rapid thermal annealing; RTA)에 의해 액티브층(130)의 열처리(140)를 수행하여 상부 및 하부에 초결정 실리콘 결정이 분포하는 초결정 실리콘의 액티브층(130a)을 형성한다. 이때, 액시머 레이저를 적용하는 경우에는 XeCl(λ=308㎚) 레이저를 이용하여 300 내지 400mJ/㎠ 정도의 조사 에너지에서 기판(100)의 온도를 약 250℃ 정도로 조절하여 수행할 수 있고, 급속 열처리를 적용하는 경우에는 약 700℃ 정도의 온도에서 약 5분 동안 수행할 수 있다.Referring to FIG. 1E, the supercrystalline silicon crystals are distributed in the upper and lower portions by performing heat treatment 140 of the active layer 130 by excimer laser annealing or rapid thermal annealing (RTA). An active layer 130a of supercrystalline silicon is formed. In this case, when an aximer laser is applied, the temperature of the substrate 100 may be adjusted to about 250 ° C. at an irradiation energy of about 300 to 400 mJ / cm 2 using an XeCl (λ = 308 nm) laser. When the heat treatment is applied may be performed for about 5 minutes at a temperature of about 700 ℃.

즉, 열처리(140)를 수행하면 액티브층(130)의 제1 및 제2 비정질 실리콘막(131, 133) 하부 및 상부로 각각 금속 나노 파티클(132)이 확산하여 촉매 반응을 일으켜 제1 및 제2 비정질 실리콘막(131, 133)에 규화물을 생성하고, 이러한 규화물이 결정의 핵으로 작용하여 결정 및 결정립(grain boundary)을 형성하여 초결정 실리콘 결정이 액티브층(130a)의 상부 및 하부에 각각 분포하게 되는 것이다.That is, when the heat treatment 140 is performed, the metal nanoparticles 132 diffuse into the lower and upper portions of the first and second amorphous silicon layers 131 and 133 of the active layer 130, respectively, to cause a catalytic reaction. 2 silicides are formed in the amorphous silicon films 131 and 133, and the silicides act as nuclei of crystals to form crystals and grain boundaries so that supercrystalline silicon crystals are formed on the upper and lower portions of the active layer 130a, respectively. Will be distributed.

도 2는 수소/실리콘(H2/Si)의 희석 비율을 조절하여 초결정 실리콘 액티브층을 형성하는 종래의 경우와 금속 나노 파티클에 의한 촉매 반응에 의해 초결정 실리콘 액티브층(130a)을 형성하는 본 발명의 경우에 대한 초결정 실리콘의 결정 크기를 나타낸 것으로, 본 발명의 경우가 종래에 비해 결정 크기가 다소 큼을 알 수 있다.2 illustrates a conventional case of forming a supercrystalline silicon active layer by adjusting a dilution ratio of hydrogen / silicon (H 2 / Si) and a pattern of forming a supercrystalline silicon active layer 130a by a catalytic reaction by metal nanoparticles. It shows that the crystal size of the supercrystalline silicon for the case of the invention, the case of the present invention can be seen that the crystal size is slightly larger than the conventional.

도 3은 수소/실리콘(H2/Si)의 희석 비율을 조절하여 초결정 실리콘 액티브층을 형성하는 종래의 경우와 금속 나노 파티클에 의한 촉매 반응에 의해 초결정 실리콘 액티브층(130a)을 형성하는 본 발명의 경우에 대한 라만 스펙트럼(Raman spectrum) 결과로서, 본 발명의 경우가 종래에 비해 초결정 실리콘의 결정이 더 많 이 분포됨을 알 수 있다.3 illustrates a conventional case of forming a supercrystalline silicon active layer by adjusting a dilution ratio of hydrogen / silicon (H 2 / Si) and a pattern of forming the supercrystalline silicon active layer 130a by a catalytic reaction by metal nanoparticles. As a result of the Raman spectrum of the case of the invention, it can be seen that the crystal of supercrystalline silicon is distributed more in the case of the present invention than in the conventional case.

이와 같이 초결정 실리콘의 결정이 액티브층(130a)의 상부 및 하부에 각각 분포하게 되면, 이후 TFT의 구동 시 일정한 게이트 바이어스에 대해 드레인-소오스 전압(Vds) 인가 시 액티브층(130a) 상부의 초결정 실리콘 결정은 공핍 구간으로 기능 수행이 없고 하부의 초결정 실리콘 결정을 통해 전류 이동 경로가 형성될 수 있다.When the crystals of the supercrystalline silicon are distributed in the upper and lower portions of the active layer 130a as described above, when the drain-source voltage Vds is applied to a constant gate bias during the driving of the TFT, the second upper portion of the active layer 130a is applied. The crystalline silicon crystal has no function as a depletion period, and a current migration path may be formed through the lower supercrystalline silicon crystal.

그 후, 기판(100)의 전면 위에 소오스 및 드레인 전극 물질막을 증착하고 이를 패터닝하여, 도 1f에 도시된 바와 같이 초결정 실리콘의 액티브층(130a)과 콘택하며 서로 이격되는 소오스 및 드레인 전극(151, 152)을 형성함으로써 BCE형 구조의 TFT를 형성한다.Thereafter, a source and drain electrode material film is deposited and patterned on the entire surface of the substrate 100, so that the source and drain electrodes 151 are in contact with and spaced apart from the active layer 130a of supercrystalline silicon, as shown in FIG. 1F. , 152 to form a TFT having a BCE structure.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

상술한 바와 같이 본 발명의 TFT의 제조 방법에 의하면, TFT의 구동 시 초결정 실리콘 결정을 통해 전류 이동 경로가 형성되도록 할 수 있으므로 높은 이동도를 확보할 수 있어 TFT의 전기적 특성을 향상시키는 효과를 제공한다.As described above, according to the manufacturing method of the TFT of the present invention, since the current movement path can be formed through the supercrystalline silicon crystal when the TFT is driven, high mobility can be ensured, thereby improving the electrical characteristics of the TFT. to provide.

또한, 본 발명의 제조 방법에 의해 제조된 TFT를 액정 표시 장치, 유기 발광 표시 장치, 태양광 전지, 밀착형 이미지 센서 또는 삼차원 집적회로 등의 구동 소 자에 적용할 경우 상기 장치들의 구동 특성 및 신뢰성을 개선할 수 있는 효과를 제공한다.In addition, when the TFT manufactured by the manufacturing method of the present invention is applied to a driving element such as a liquid crystal display, an organic light emitting display, a solar cell, a close-up image sensor, or a three-dimensional integrated circuit, the driving characteristics and reliability of the devices are Provides an effect that can improve.

Claims (6)

기판 상에 게이트 전극과 게이트 절연막을 순차적으로 형성하는 단계;Sequentially forming a gate electrode and a gate insulating film on the substrate; 상기 게이트 절연막 상에 제1 비정질 실리콘막을 형성하는 단계;Forming a first amorphous silicon film on the gate insulating film; 상기 제1 비정질 실리콘막으로 금속 나노 파티클을 분사하는 단계;Spraying metal nanoparticles onto the first amorphous silicon film; 상기 금속 나노 파티클이 분사된 제1 비정질 실리콘막 상에 제2 비정질 실리콘막을 형성하는 단계;Forming a second amorphous silicon film on the first amorphous silicon film sprayed with the metal nanoparticles; 상기 제2 비정질 실리콘막과 상기 제1 비정질 실리콘막을 패터닝하여 액티브층을 형성하는 단계; 및 Patterning the second amorphous silicon film and the first amorphous silicon film to form an active layer; And 상기 액티브층의 열처리를 수행하여 상기 액티브층의 상부 및 하부에 각각 초결정 실리콘 결정이 분포하는 초결정 실리콘의 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.And heat-treating the active layer to form an active layer of supercrystalline silicon in which supercrystalline silicon crystals are distributed on the upper and lower portions of the active layer, respectively. 제 1 항에 있어서, The method of claim 1, 상기 금속 나노 파티클로 구리(Cu) 또는 크롬(Cr) 나노 파티클을 이용하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Copper (Cu) or chromium (Cr) nanoparticles are used as the metal nanoparticles. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 금속 나노 파티클의 분사 시 농도는 1×1013 내지 5×1014 원자/㎠ 이내로 조절하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The concentration of the metal nanoparticles upon injection is a method of manufacturing a thin film transistor, characterized in that the adjustment within 1 × 10 13 to 5 × 10 14 atoms / ㎠. 제 1 항에 있어서, The method of claim 1, 상기 열처리는 엑시머 레이저 처리 또는 급속 열처리로 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.And the heat treatment is performed by excimer laser treatment or rapid heat treatment. 제 4 항에 있어서, The method of claim 4, wherein 상기 엑시머 레이저 처리는 XeCl 레이저를 이용하여 300 내지 400mJ/㎠ 의 조사 에너지에서 상기 기판의 온도를 250℃ 로 조절하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The excimer laser treatment is performed by adjusting the temperature of the substrate to 250 ° C. at 300 to 400 mJ / cm 2 irradiation energy using an XeCl laser. 제 4 항에 있어서, The method of claim 4, wherein 상기 급속 열처리는 700℃ 정도의 온도에서 5분 동안 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The rapid heat treatment is a thin film transistor manufacturing method characterized in that performed for 5 minutes at a temperature of about 700 ℃.
KR1020060031573A 2006-04-06 2006-04-06 Method of manufacturing thin film transistor KR100756817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031573A KR100756817B1 (en) 2006-04-06 2006-04-06 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031573A KR100756817B1 (en) 2006-04-06 2006-04-06 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
KR100756817B1 true KR100756817B1 (en) 2007-09-07

Family

ID=38736986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031573A KR100756817B1 (en) 2006-04-06 2006-04-06 Method of manufacturing thin film transistor

Country Status (1)

Country Link
KR (1) KR100756817B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085894A (en) * 2002-05-02 2003-11-07 엘지.필립스 엘시디 주식회사 A thin film transistor liquid crystal display and a fabrication method thereof
WO2005008784A1 (en) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for manufacturing same
KR20050041544A (en) * 2003-10-31 2005-05-04 엘지.필립스 엘시디 주식회사 Method for forming of tft
JP2005322870A (en) * 2004-05-04 2005-11-17 Ind Technol Res Inst Method for improving electrical characteristics of organicelectronic device
KR20060008526A (en) * 2004-07-21 2006-01-27 삼성에스디아이 주식회사 Tft, and flat panel display device therewith
KR20060111203A (en) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 Organic thin film transistor and fabrication method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085894A (en) * 2002-05-02 2003-11-07 엘지.필립스 엘시디 주식회사 A thin film transistor liquid crystal display and a fabrication method thereof
WO2005008784A1 (en) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for manufacturing same
KR20050041544A (en) * 2003-10-31 2005-05-04 엘지.필립스 엘시디 주식회사 Method for forming of tft
JP2005322870A (en) * 2004-05-04 2005-11-17 Ind Technol Res Inst Method for improving electrical characteristics of organicelectronic device
KR20060008526A (en) * 2004-07-21 2006-01-27 삼성에스디아이 주식회사 Tft, and flat panel display device therewith
KR20060111203A (en) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 Organic thin film transistor and fabrication method of the same

Similar Documents

Publication Publication Date Title
KR101206033B1 (en) Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same
EP3113217B1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
JP4802364B2 (en) Semiconductor layer doping method, thin film semiconductor device manufacturing method, and semiconductor layer resistance control method
JP2014106539A (en) Array substrate, method of manufacturing array substrate, and display device
US20110198604A1 (en) Film transistor and method for fabricating the same
JP4376331B2 (en) Method for manufacturing semiconductor device
JP2004214615A (en) Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate
JP2006041472A (en) Semiconductor device and method of manufacturing therefor
TW200425221A (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
JP2700277B2 (en) Method for manufacturing thin film transistor
WO2016201725A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor (tft) substrate and low-temperature polysilicon tft substrate
US7435667B2 (en) Method of controlling polysilicon crystallization
KR100756817B1 (en) Method of manufacturing thin film transistor
JP4165305B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
JPH0917729A (en) Manufacture of semiconductor device
WO2017206215A1 (en) Manufacturing method for low-temperature polycrystalline silicon thin-film transistor
JP2005285830A (en) Method for forming gate insulating film, process for fabricating thin-film transistor, and the thin-film transistor
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR100719919B1 (en) Method for forming polycrystalline silicon thin film transistor
JPH06124889A (en) Method for fabricating film-like semiconductor device
JP2000114172A (en) Manufacture of semiconductor device
KR101073727B1 (en) Method for fabricating flexible top gate thin-film-transistor
KR100724482B1 (en) Liquid crystal display device and method for fabricating the sameof
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
KR100934328B1 (en) Polycrystalline silicon thin film transistor having a lower gate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 13