KR100756189B1 - 아날로그 및 디지털 겸용 신호 수신 장치 및 방법 - Google Patents

아날로그 및 디지털 겸용 신호 수신 장치 및 방법 Download PDF

Info

Publication number
KR100756189B1
KR100756189B1 KR1020050130564A KR20050130564A KR100756189B1 KR 100756189 B1 KR100756189 B1 KR 100756189B1 KR 1020050130564 A KR1020050130564 A KR 1020050130564A KR 20050130564 A KR20050130564 A KR 20050130564A KR 100756189 B1 KR100756189 B1 KR 100756189B1
Authority
KR
South Korea
Prior art keywords
signal
digital signal
analog
digital
potential level
Prior art date
Application number
KR1020050130564A
Other languages
English (en)
Other versions
KR20070068673A (ko
Inventor
신윤철
Original Assignee
지멘스 오토모티브 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 오토모티브 주식회사 filed Critical 지멘스 오토모티브 주식회사
Priority to KR1020050130564A priority Critical patent/KR100756189B1/ko
Publication of KR20070068673A publication Critical patent/KR20070068673A/ko
Application granted granted Critical
Publication of KR100756189B1 publication Critical patent/KR100756189B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있도록 한 아날로그 및 디지털 겸용 신호 수신 장치 및 방법이 개시되어 있다. 이와 같은 본 발명은, 아날로그 신호와 디지털 신호를 수신하여 엔진을 제어하는 엔진 제어 장치의 아날로그/디지털 변환기에 있어서, 아날로그 신호와 디지신호를 각각 수신하는 신호 수신부; 및 상기 신호 수신부의 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력하는 제어부를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 상기 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력함으로써, 하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있게 된다.
엔진 제어부, 입력 장치, 아날로그 신호, 디지털 신호

Description

아날로그 및 디지털 겸용 신호 수신 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING ANALOG SIGNAL AND DIGITAL SIGNAL}
도 1은 본 발명에 따른 아날로그 및 디지털 겸용 신호 수신 장치의 구성을 보인 도이다.
도 2는 도 1에 도시된 제어부의 입출력 신호를 보인 파형도이다.
도 3은 본 발명에 따른 아날로그 및 디지털 겸용 신호 수신 과정을 보인 흐름도이다.
〈도면의 주요 부분에 관한 부호의 설명〉
13 : 신호 수신부 15 : 제어부
ECU : 엔진 제어 장치
본 발명은 아날로그 및 디지털 겸용 신호 수신 장치 및 방법에 관한 것으로서, 보다 상세하게는, 하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있도록 한 장치 및 방법에 관한 것이다.
우선, 엔진 제어 장치는 마이크로컴퓨터(microcomputer)를 일컫는 것으로서 1개 또는 여러 개의 LSI로서 구성되어진 CPU 마이크로프로세서를 중심으로 구성된 초소형 컴퓨터 시스템을 의미한다. 다음, 엔진 제어 장치는 그 구조가 보통 CPU, 메모리(ROM, RAM),스탠다드 직렬 인터페이스(SPI), 입출력장치, 보조기억장치와 제어회로 등으로 이루어져 있고, 스탠다드 직렬 인터페이스(SPI)의 버스(BUS)라 불리는 자료 라인과 제어 데이터 라인으로 결선시켜 조립하게 된다.
상기 엔진 제어 장치의 입력 장치에는, 각각 시스템으로부터 공급되는 아날로그 신호 및 디지털 신호를 수신하고, 상기 엔진 제어 장치의 출력 장치는 상기 엔진 제어장치의 제어 데이터에 따라 작동/변환되는 시스템(미도시됨)이 접속된다.
그런데, 이와 같은 종래의 엔진 제어 장치의 입력 장치에는 각각 시스템으로부터 공급되는 아날로그 신호 및 디지털 신호를 수신하기 위한 각각의 입력 포트를 포함하고 있으므로, 제조 공정 및 제조 원가가 향상되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 수신되는 디지털 신호가 저전위 레벨인 경우 미리 설정된 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력함으로써, 하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있도록 한 아날로그 및 디지털 겸용 신호 수신 장치 및 방법을 제공하고자 함에 있다.
상기한 과제를 해결하기 위한 본 발명의 제1 관점에 따른 기술적 과제는,
아날로그 신호와 디지털 신호를 수신하여 엔진을 제어하는 엔진 제어 장치에 있어서,
아날로그 신호와 디지털 신호를 각각 수신하는 신호 수신부; 및
상기 신호 수신부의 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 하나의 포트를 통해 ECU로 출력하는 제어부를 포함하는 것을 특징으로 한다.
바람직하게 상기 제어부는 엔진 제어 장치와 일체로 형성되는 것을 특징으로 한다.
또한, 상기한 본 발명의 목적을 달성하기 위한 본 발명의 제2 관점에 따른 기술적 과제는,
a) 외부로부터 공급되는 아날로그 신호 및 디지털 신호를 수신하는 단계;
b) 상기 a) 단계를 통해 수신된 디지털 신호가 저전위 레벨인 지를 체크하고, 저전위 레벨인 경우 미리 설정된 제1 소정 레벨 이하의 아날로그 신호를 가지는 혼합 신호를 ECU에 제공하는 단계; 및
c) 상기 b) 단계를 통해 디지털 신호가 저전위 레벨이 아닌 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 ECU에 제공하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 상기 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력함으로써, 하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있게 된다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 1은 본 발명에 따른 아날로그 및 디지털 겸용 신호 수신 장치의 구성을 보인 도면이고, 도 2은 도 1의 제어부의 출력 신호 및 입력 신호를 보인 파형도이다.
즉, 본 발명에 따른 아날로그 및 디지털 겸용 신호 수신 장치는, 도 1에 도시된 바와 같이, 외부로부터 공급되는 아날로그 및 디지털 신호를 각각 수신하는 신호 수신부(13)와, 상기 신호 수신부(13)의 출력측에 접속되는 제어부(15)를 포함한다. 여기서, 본 발명의 실시 예에서 상기 제어부(15)는 통상적인 엔진 제어 장치(ECU)와 개별로 구비되는 것으로 설명하고 있으나, 일체로 형성될 수도 있고, 상기 제어부(15) 및 엔진 제어부(ECU)가 개별로 접속되는 경우 상기 제어부(15)가 엔진 제어 장치(ECU)의 입력 포트에 접속된다.
상기 제어부(15)는 상기 신호 수신부의 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력하도록 구성된다.
즉, 도 2의 a)에 도시된 바와 같은 아날로그 신호와 b)에 도시된 디지털 신호가 신호 수신부(13)를 통해 제어부(15)에 공급되면, 상기 제어부(15)는 도 2의 c)에 도시된 바와 같이, 상기 신호 수신부의 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨(2V) 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력한다.
즉, 도 2의 c)에 도시된 바와 같이,상기 제1 소정 레벨은 2V이고, 혼합 신호는 3V 이상 5V 이하이다.
본 발명의 실시 예에서 상기 제어부는 엔진 제어 장치와 분리되어 설치되는 것으로 구비하고 있으나, 상기 제어부는 엔진 제어 장치와 일체로 형성될 수도 있다.
이와 같이 구비된 아날로그 및 디지털 겸용 신호 수신 장치에 있어, 우선 도 2의 a)에 도시된 바와 같은 아날로그 신호와 도 2의 b)에 도시된 디지털 신호가 상기 신호 수신부(13)를 통해 수신한 제어부(15)는 디지털 신호가 저전위 레벨일 때 2V 이하의 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨일 때 2V 이상의 3V 이상 5V 이하의 혼합 신호를 출력한다.
상기 제어부(15)의 출력 신호를 수신한 엔진 제어 장치(ECU)는 각 시스템을 작동시키기 위한 제어 신호를 발생한다.
도 3은 도 1에 도시된 제어부의 아날로그 및 디지털 겸용 신호 수신 과정을 보인 흐름도이다. 이를 참조하여 본 발명에 따른 아날로그 및 디지털 겸용 신호 수신 과정을 설명한다.
우선, 상기 신호 수신부(13)를 통해 외부로부터 공급되는 아날로그 신호 및 디지털 신호를 각각 수신하고(단계 101), 이어 상기 제어부(15)는 상기 단계(101)를 통해 수신된 디지털 신호가 저전위 레벨인 지를 체크한다(단계 103).
이때 상기 단계(103)를 통해 수신된 디지털 신호가 상기 저전위 레벨인 경우 상기 제어부(15)는 아날로그 신호만이 수신되었으므로 미리 설정된 제1 소정 레벨 이하의 아날로그 신호를 가지는 혼합 신호를 ECU로 출력한다(단계 105).
한편, 상기 단계(103)를 통해 디지털 신호가 저전위 레벨이 아닌 고전위 레벨인 경우 상기 제어부(15)는 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 ECU로 출력한다(단계 107).
이상에서 설명한 바와 같이, 본 발명에 따른 상기 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 출력함으로써, 하나의 포트를 이용하여 아날로그 신호 및 디지털 신호를 동시에 수신할 수 있게 되어 부품의 수를 줄이고, 그에 따른 제조 공정 및 원가 절감의 효과를 얻는다.
이와 같이 본 발명이 속하는 기술 분야의 당업자는 본 발명의 그 기술적 사상이나 필수적 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허 청구범위 의해 나타내어지며, 특허 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형 된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (5)

  1. 아날로그 신호와 디지털 신호를 수신하여 엔진을 제어하는 엔진 제어 장치의 아날로그/디지털 변환기에 있어서,
    아날로그 신호와 디지털 신호를 각각 수신하여 각각의 아날로그 신호 및 디지털 신호를 출력하는 신호 수신부; 및,
    상기 신호 수신부의 디지털 신호가 저전위 레벨인 경우 상기 제1 소정 레벨 이하 아날로그 신호를 출력하고, 디지털 신호가 고전위 레벨인 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 하나의 포트를 통해 ECU로 출력하는 제어부를 포함하는 것을 특징으로 하는 아날로그 및 디지털 겸용 신호 수신 장치.
  2. 제1항에 있어서, 상기 제어부는 엔진 제어 장치와 일체로 형성되는 것을 특징으로 하는 아날로그 및 디지털 겸용 신호 수신 장치.
  3. 제1항에 있어서, 상기 제1 소정 레벨은 2V 인 것을 특징으로 하는 아날로그 및 디지털 겸용 신호 수신 장치.
  4. a) 외부로부터 공급되는 아날로그 신호 및 디지털 신호를 각각 수신하는 단계;,
    b) 상기 a) 단계를 통해 수신된 디지털 신호가 저전위 레벨인 지를 체크하고, 저전위 레벨인 경우 미리 설정된 제1 소정 레벨 이하의 아날로그 신호 를 가지는 혼합 신호를 ECU에 제공하는 단계; 및,
    c) 상기 b) 단계를 통해 디지털 신호가 저전위 레벨이 아닌 경우 수신된 아날로그 신호 및 디지털 신호를 혼합한 후 혼합 신호를 ECU에 제공하는 단계를 포함하는 것을 특징으로 하는 아날로그 및 디지털 겸용 신호 수신 방법.
  5. 제4항에 있어서, 상기 제1 소정 레벨은 2V 인 것을 특징으로 하는 아날로그 및 디지털 겸용 신호 수신 방법.
KR1020050130564A 2005-12-27 2005-12-27 아날로그 및 디지털 겸용 신호 수신 장치 및 방법 KR100756189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130564A KR100756189B1 (ko) 2005-12-27 2005-12-27 아날로그 및 디지털 겸용 신호 수신 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130564A KR100756189B1 (ko) 2005-12-27 2005-12-27 아날로그 및 디지털 겸용 신호 수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070068673A KR20070068673A (ko) 2007-07-02
KR100756189B1 true KR100756189B1 (ko) 2007-09-05

Family

ID=38504548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130564A KR100756189B1 (ko) 2005-12-27 2005-12-27 아날로그 및 디지털 겸용 신호 수신 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100756189B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000172A (ko) * 2000-03-10 2002-01-04 요트.게.아. 롤페즈 텔레비전
KR20020008250A (ko) * 2000-07-20 2002-01-30 이중근 인쇄기판회로 패턴을 이용한 인핸스드 카테고리 5급모듈라 잭
KR100480687B1 (ko) * 1997-08-28 2005-06-16 엘지전자 주식회사 아날로그및디지털신호겸용티브이(tv)수신장치
KR20060010253A (ko) * 2004-07-27 2006-02-02 엘지이노텍 주식회사 디지털/아날로그 겸용 튜너

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480687B1 (ko) * 1997-08-28 2005-06-16 엘지전자 주식회사 아날로그및디지털신호겸용티브이(tv)수신장치
KR20020000172A (ko) * 2000-03-10 2002-01-04 요트.게.아. 롤페즈 텔레비전
KR20020008250A (ko) * 2000-07-20 2002-01-30 이중근 인쇄기판회로 패턴을 이용한 인핸스드 카테고리 5급모듈라 잭
KR20060010253A (ko) * 2004-07-27 2006-02-02 엘지이노텍 주식회사 디지털/아날로그 겸용 튜너

Also Published As

Publication number Publication date
KR20070068673A (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
JP4788804B2 (ja) 電子制御装置
JP5550232B2 (ja) 計算装置と、シリアル多線バスを介して相互に接続された周辺構成素子とを有する制御装置
EP2641183A1 (de) Verfahren und schaltungsanordnung zur datenübertragung zwischen prozessorbausteinen
JP2007312390A (ja) シリアルテストインターフェースを有する回路構成、およびシリアルテスト作動モード手順
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
JP4984582B2 (ja) 車載制御装置
JP2006333007A (ja) 車両通信システム及びデータ通信方法
KR100756189B1 (ko) 아날로그 및 디지털 겸용 신호 수신 장치 및 방법
US7634547B2 (en) Communication network system, and ID allocating method and ID setting method for communication network system
JP5299261B2 (ja) 電子制御装置
US20140082326A1 (en) Vehicle electronic controller
KR20010017264A (ko) 데이터 통신 방법
CN105095033B (zh) 一种服务器上的调试装置及方法
JP2006033730A (ja) 通信信号判別装置
CN102681964B (zh) 改进型通信电路
KR100975005B1 (ko) 자동차의 입력 신호 수신 장치
JP2006079361A (ja) プログラマブルコントローラおよびプログラマブルコントローラの増設ユニット番号認識方法
US6650579B1 (en) Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode
JP2010140244A (ja) 制御システム
JP4572865B2 (ja) 双方向通信システム
US7149830B2 (en) Semiconductor device and microcontroller
US7515554B2 (en) Half-duplex communication control method
KR100814767B1 (ko) 디지털/아날로그 겸용 튜너의 오류방지회로
JP2000215114A (ja) プロセッサシステムおよびプロセッサシステムをテストする方法
JP2010277238A (ja) 交通信号制御機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee