KR100753997B1 - The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same - Google Patents
The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same Download PDFInfo
- Publication number
- KR100753997B1 KR100753997B1 KR1020060012989A KR20060012989A KR100753997B1 KR 100753997 B1 KR100753997 B1 KR 100753997B1 KR 1020060012989 A KR1020060012989 A KR 1020060012989A KR 20060012989 A KR20060012989 A KR 20060012989A KR 100753997 B1 KR100753997 B1 KR 100753997B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- nickel oxide
- amorphous silicon
- silicon thin
- nickel
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 465
- 229910000480 nickel oxide Inorganic materials 0.000 title claims abstract description 200
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 title claims abstract description 197
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 133
- 238000002425 crystallisation Methods 0.000 title claims abstract description 95
- 230000008025 crystallization Effects 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 227
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 101
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 61
- 239000010408 film Substances 0.000 claims description 44
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 30
- 239000001301 oxygen Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- 238000005406 washing Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 239000008367 deionised water Substances 0.000 claims description 8
- 229910021641 deionized water Inorganic materials 0.000 claims description 8
- XRIBIDPMFSLGFS-UHFFFAOYSA-N 2-(dimethylamino)-2-methylpropan-1-ol Chemical compound CN(C)C(C)(C)CO XRIBIDPMFSLGFS-UHFFFAOYSA-N 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 239000006227 byproduct Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000006698 induction Effects 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- YWWYAVHFQLOKPO-UHFFFAOYSA-N CN(C)C(C(C)C)O[Ni]OC(C(C)C)N(C)C Chemical compound CN(C)C(C(C)C)O[Ni]OC(C(C)C)N(C)C YWWYAVHFQLOKPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- JGIFVDUHHLYSGC-UHFFFAOYSA-N CN(C)C(C(CC)C)O[Ni]OC(C(CC)C)N(C)C Chemical group CN(C)C(C(CC)C)O[Ni]OC(C(CC)C)N(C)C JGIFVDUHHLYSGC-UHFFFAOYSA-N 0.000 claims description 3
- -1 methyl cyclopentadienyl Chemical group 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 claims description 2
- 125000005595 acetylacetonate group Chemical group 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical group Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 claims description 2
- BMGNSKKZFQMGDH-FDGPNNRMSA-L nickel(2+);(z)-4-oxopent-2-en-2-olate Chemical compound [Ni+2].C\C([O-])=C\C(C)=O.C\C([O-])=C\C(C)=O BMGNSKKZFQMGDH-FDGPNNRMSA-L 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 claims 2
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 31
- 238000005516 engineering process Methods 0.000 description 15
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000011109 contamination Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 니켈 산화물 박막 형성 방법과 이를 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것으로 특히, 옹스트롱 단위의 평균 두께를 갖는 니켈 산화물 박막을 낮은 온도에서 비정질 실리콘 박막의 상면에 형성하여 비정질 실리콘 박막의 결정화 과정에서 비정질 실리콘 박막의 결정성을 향상시킬 수 있는 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것이다.The present invention relates to a method for forming a nickel oxide thin film and a method for crystallizing an amorphous silicon thin film using the same, and in particular, by forming a nickel oxide thin film having an average thickness of the angstrom unit on the upper surface of the amorphous silicon thin film at low temperature to crystallize the amorphous silicon thin film. The present invention relates to a method of forming a nickel oxide thin film capable of improving the crystallinity of an amorphous silicon thin film and a method of crystallizing an amorphous silicon thin film using the same.
또한, 본 발명은 니켈 산화물 박막을 이용하여 박막 트랜지스터의 비정질 실리콘 박막에 대한 결정화를 진행하며 드레인 영역과 비정질 실리콘 박막의 상면에 잔류하는 니켈 성분을 최소화하여 공정을 단축하고 박막 트랜지스터의 특성을 향상시킬 수 있는 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법에 관한 것이다.In addition, the present invention proceeds to crystallization of the amorphous silicon thin film of the thin film transistor using a nickel oxide thin film to minimize the nickel remaining on the drain region and the upper surface of the amorphous silicon thin film to shorten the process and improve the characteristics of the thin film transistor. It relates to a thin film transistor manufacturing method using a nickel oxide thin film.
니켈산화물 박막, 원자층 증착법, 비정질 실리콘 결정화, 박막트랜지스터 Nickel Oxide Thin Film, Atomic Layer Deposition, Amorphous Silicon Crystallization, Thin Film Transistor
Description
도 1은 본 발명의 실시예에 따른 니켈 산화물 박막의 형성 방법에 대한 공정순서도이다.1 is a process flowchart of a method of forming a nickel oxide thin film according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 니켈 산화물 박막 형성방법에서 니켈 공급원과 산소 공급원이 공급되는 주기에 대한 공정도이다.2 is a process chart for a cycle in which a nickel source and an oxygen source are supplied in a method of forming a nickel oxide thin film according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화 방법에 대한 공정순서도이다.3 is a flowchart illustrating a method of crystallizing an amorphous silicon thin film using a nickel oxide thin film according to an embodiment of the present invention.
도 4는 본 발명의 실시예의 따른 니켈 산화물 박막을 이용한 박막 트랜지스터의 제조 방법에 대한 공정순서도이다. 4 is a flowchart illustrating a method of manufacturing a thin film transistor using a nickel oxide thin film according to an embodiment of the present invention.
도 5a 내지 도 5j는 도 4의 공정 순서도의 각 단계에 대한 공정 단면도이다.5A-5J are process cross-sectional views of each step of the process flow chart of FIG. 4.
도 6은 본 발명의 실시예 1에서 니켈 공급원(니켈 아미노알콕사이드 화합물 ; Ni(dmamb)2와 Ni(dmamp)2)의 공급시간에 따른 니켈 산화물 박막의 성장속도를 나 타내는 그래프이다.Figure 6 is a graph showing the growth rate of the nickel oxide thin film according to the supply time of the nickel source (nickel aminoalkoxide compound; Ni (dmamb) 2 and Ni (dmamp) 2 ) in Example 1 of the present invention.
도 7a와 도 7b는 본 발명의 실시예 2에서 니켈 산화물 박막의 원자 현미경 이미지 데이터를 나타낸다. 7A and 7B show atomic microscope image data of a nickel oxide thin film in Example 2 of the present invention.
도 8은 본 발명의 실시예 2에서 니켈 산화물 박막 형성방법에서 니켈 산화물 박막을 2 싸이클로 올린 후에 측정한 X선 광전자 분광 스펙트럼을 나타낸다.FIG. 8 shows X-ray photoelectron spectroscopy spectra measured after raising a nickel oxide thin film to two cycles in the method of forming a nickel oxide thin film in Example 2 of the present invention.
도 9는 본 발명의 실시예 3에서 비정질 실리콘 박막의 결정화 방법에서 니켈 산화물 박막의 두께에 따른 결정화도의 변화를 나타낸 라만 스펙트럼 그래프이다. FIG. 9 is a Raman spectral graph showing a change in crystallinity according to the thickness of a nickel oxide thin film in the method of crystallizing an amorphous silicon thin film in Example 3 of the present invention.
도 10은 본 발명의 실시예 3에서 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 라만 분석 결과를 나타낸다.FIG. 10 shows the Raman analysis of the crystalline silicon thin film crystallized in the crystallization method of the amorphous silicon thin film in Example 3 of the present invention.
도 11은 본 발명의 실시예 3에서 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 UV투과도 측정 결과를 나타낸다.FIG. 11 shows the UV transmittance measurement results of the crystalline silicon thin film crystallized in the crystallization method of the amorphous silicon thin film in Example 3 of the present invention.
도 12는 본 발명의 실시예 3에 따른 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 전자 현미경 관찰 결과를 나타낸다.12 shows electron microscopic observation results of the crystalline silicon thin film crystallized in the crystallization method of the amorphous silicon thin film according to Example 3 of the present invention.
도 13은 본 발명의 실시예 4에서 비정질 실리콘 박막의 결정화에 대한 주사전자 현미경(SEM) 표면 사진을 나타낸다.FIG. 13 shows a scanning electron microscope (SEM) surface photograph for crystallization of an amorphous silicon thin film in Example 4 of the present invention.
본 발명은 니켈 산화물 박막 형성 방법과 이를 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것으로 특히, 옹스트롱 단위의 평균 두께를 갖는 니켈 산화물 박막을 낮은 온도에서 비정질 실리콘 박막의 상면에 형성하여 비정질 실리콘 박막의 결정화 과정에서 비정질 실리콘 박막의 결정성을 향상시킬 수 있는 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것이다.The present invention relates to a method for forming a nickel oxide thin film and a method for crystallizing an amorphous silicon thin film using the same, and in particular, by forming a nickel oxide thin film having an average thickness of the angstrom unit on the upper surface of the amorphous silicon thin film at low temperature to crystallize the amorphous silicon thin film. The present invention relates to a method of forming a nickel oxide thin film capable of improving the crystallinity of an amorphous silicon thin film and a method of crystallizing an amorphous silicon thin film using the same.
또한, 본 발명은 니켈 산화물 박막을 이용하여 박막 트랜지스터의 비정질 실리콘 박막에 대한 결정화를 진행하며 드레인 영역과 비정질 실리콘 박막의 상면에 잔류하는 니켈 성분을 최소화하여 공정을 단축하고 박막 트랜지스터의 특성을 향상시킬 수 있는 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법에 관한 것이다.In addition, the present invention proceeds to crystallization of the amorphous silicon thin film of the thin film transistor using a nickel oxide thin film to minimize the nickel remaining on the drain region and the upper surface of the amorphous silicon thin film to shorten the process and improve the characteristics of the thin film transistor. It relates to a thin film transistor manufacturing method using a nickel oxide thin film.
전계의 인가를 통한 자발광 방식의 유기 전계 발광 디스플레이는 기존의 컬러 필터를 사용하는 TFT-LCD와는 달리, 저 전압 구동, 박형을 통한 경량화, 자체 발광을 통한 높은 휘도 및 넓은 시야각, 빠른 응답속도, 높은 색순도의 장점을 지니고 있다. 이러한 유기 전계 발광 디스플레이는 고화질과 동영상을 요구하는 휴대폰, 개인 휴대용 단말기(PDA), DVD 플레이어, 모니터에 이르기까지 다양한 분야에 폭 넓게 응용될 수 있는 가능성을 지니고 있다. 유기 전계 발광 디스플레이의 가장 이상적인 구동 방식은 높은 전하 이동도와 균일한 문턱 전압을 가진 저온 다결정 실리콘 기술(Low Temperature Polycrystalline Si Technology)을 채용한 능동 연구 방식이다. 저온 다결정 실리콘 기술의 핵심 기술 분야로는 결정화 기술, 절연막 제조 기술, 이온 주입 기술 등이 대표적이다. 저온 다결정 실리콘 박막 트랜지스터는 그 전하 이동도(10 ∼ 500cm2/Vsec)가 비정질 실리콘 박막 트랜지스터 (0.3 ∼ 1.0cm2/Vsec)에 비해 10-1000배 가량 증가되는 장점으로 인해, ⅰ) 트랜지스터 크기를 축소시켜, 얻어지는 개구율 향상, 높은 휘도, 저 소비전력, ii) 드라이버 집적 회로 내장을 통한 제작 단가 절감, iii) SOG (System on Glass)을 통한 신개념의 디스플레이 구현 가능성 연구, iv) 디스플레이 모듈 감소 및 개선된 박막형 구조 등의 다양한 이점을 지니고 있다.Unlike the TFT-LCD which uses a conventional color filter, the self-luminous organic electroluminescent display through the application of an electric field has a low voltage driving, light weight through thinness, high brightness and wide viewing angle through self-luminous, fast response speed, It has the advantage of high color purity. The organic electroluminescent display has the potential to be widely applied to various fields such as mobile phones, personal digital assistants (PDAs), DVD players, and monitors that require high definition and video. The ideal driving method for an organic electroluminescent display is an active research method employing Low Temperature Polycrystalline Si Technology with high charge mobility and uniform threshold voltage. Core technology fields of low temperature polycrystalline silicon technology include crystallization technology, insulating film manufacturing technology, and ion implantation technology. A low temperature polycrystalline silicon thin film transistor is the charge mobility due to the advantages (10 ~ 500cm 2 / Vsec) is increased about 10-1000 times, compared to the amorphous silicon thin film transistor (0.3 ~ 1.0cm 2 / Vsec) , ⅰ) the transistor size Reduction of aperture ratio, high brightness, low power consumption, ii) reduction of manufacturing cost through integrated driver integrated circuit, iii) research on feasibility of new concept display through SOG (System on Glass), iv) reduction and improvement of display module. It has various advantages such as thin film structure.
상기에서 언급된 우수한 장점 및 응용 가능성에도 불구하고, 유기 전계 발광 물질에서는 수명 연장과 관련된 재료 및 봉지 기술 개발이, 저온 실리콘 기술에 있어서는 박막 트랜지스터의 물성, 문턱 전압, 문턱 기울기, 문턱전압이하특성(subthreshold slope), 온/오프 전류비(On-/Off-current ratio) 등 특성에 대한 엄격한 제어 및 조절을 필요로 한다. Despite the advantages and applicability mentioned above, the development of materials and encapsulation technologies related to lifespan in organic electroluminescent materials is characterized by the properties, threshold voltage, threshold slope and sub-threshold characteristics of thin film transistors in low temperature silicon technology. It requires tight control and adjustment of characteristics such as subthreshold slope and on / off-current ratio.
유기 전계 발광 디스플레이는 신뢰성 있는 제어된 저온 폴리 실리콘 기술 확립 없이는 불가능하다. 저온 다결정 실리콘 기술은 결정화 기술, 절연막 제조 기술, 및 이온 주입 기술이 그 핵심 기술로 저온 다결정 실리콘 트랜지스터 소자의 특성을 좌우하게 된다. 결정화 기술 분야의 경우는 높은 전하 이동도를 위해 큰 입계 크기와 평탄한 표면이 필수적이다. 특히 고품위의 다결정 실리콘을 구현하기 위해, 엑시머 레이저 어닐링, 고온 결정화, 금속 유도 결정화 등이 제안되어 연구되고 있다. Organic electroluminescent displays are not possible without establishing reliable controlled low temperature polysilicon technology. Low-temperature polycrystalline silicon technology, crystallization technology, insulating film manufacturing technology, and ion implantation technology is the core technology to determine the characteristics of the low-temperature polycrystalline silicon transistor device. In the case of crystallization technology, large grain boundaries and flat surfaces are essential for high charge mobility. In particular, in order to implement high quality polycrystalline silicon, excimer laser annealing, high temperature crystallization, metal induced crystallization, etc. have been proposed and studied.
엑시머레이저를 이용한 경우는 입도의 크기는 매우 크나, 실리콘 소재의 고상과 액상의 밀도 차이에 의한 부피팽창으로 인한 돌출형상(protrusion)의 형성, 레이저 줄무늬 및 공정의 난이성의 문제가 제시되고 있으며, 고상 결정화는 결정화 방법은 용이하나 미세한 결정입자 및 결함(defect) 부분이 존재하여, 전하이동도 향상에 제약을 받고 있다. In the case of using the excimer laser, the size of the particle is very large, but problems of formation of protrusions due to volume expansion due to the difference in density between the solid phase and the liquid phase of the silicon material, laser streaks, and difficulty of the process have been proposed. Crystallization is easy to crystallize, but fine crystal grains and defects are present, and thus, the mobility of the crystallization is limited.
금속 유도 결정화는 전하이동도가 레이저 방법의 경우보다는 떨어지나, 고상 결정화에 비해 향상된 결과를 제시하고 있어, 차세대 공정중의 하나로 주목을 받고 있다. 금속 유도 결정화에서는 니켈(Ni), 알루미늄(Al), 파라듐(Pd), 구리(Cu) 등과 같은 다양한 금속 원자를 이용하는 방법에 대한 연구가 진행되고 있으며, 특히 공정과 비용 측면에서 유리한 니켈 기반을 이용한 연구가 매우 활발하게 진행되고 있다. 그러나, 니켈을 이용한 금속 유도 결정화에서는 결정화에 필요한 니켈의 양을 적정하게 조절하기 어려운 기술적인 문제가 있다. 니켈이 결정화에 요구되는 이상으로 존재하는 경우에, 니켈은 박막 트랜지스터 제작 과정에서 금속 오염을 유발하여, 소자 특성을 열화시키거나 재현성을 악화시키는 문제를 지니고 있다, 기존의 금속 유도 결정화 방법은 비정질 실리콘 박막의 상면에 박막을 형성하는 방법으로 대부분 스퍼터링법이나 혹은 전자빔 증착 (electron beam deposition)을 이용한 물리적 증착방법 및 니켈이 포함된 용액을 이용한 스핀 코팅(spin coating)방법 등이 주로 사용되고 있다. 위의 물리적 방법은 보통 수 나노미터이하의 얇은 니켈 박막을 증착하여 결정화에 적용하고 있으나, 정확한 두께 조절이 불가능하며, 필요이상의 니켈 금속을 잔류시켜 이후 공정에서의 금속 오염 및 소자 특성 저하를 유발한다. 또한, 스퍼터링법은 박막의 표면 거칠기가 크고, 대면적에서 두께의 균일성을 확보하기 어려운 문제점이 있다. 또한, 스퍼터링법은 후속공정에서 니켈의 소자 열 화 특성을 방지하고자 결정화 후에 니켈을 제거하는 별도의 공정이 진행되고 있어, 공정상의 어려움을 가중시키고 있는 상황이다 한편, 스핀 코팅을 이용한 화학적 방법도 니켈의 코팅 두께 및 니켈 농도를 정확한 수치로 제어하기 힘든 단점을 갖고 있다..Metal-induced crystallization has a lower charge mobility than that of the laser method, but has been improved as compared to the solid-state crystallization, attracting attention as one of the next generation process. In metal-induced crystallization, researches on using various metal atoms such as nickel (Ni), aluminum (Al), palladium (Pd), copper (Cu), and the like are being conducted. The research used is very active. However, in metal induced crystallization using nickel, there is a technical problem that it is difficult to properly adjust the amount of nickel required for crystallization. When nickel is present above the crystallization, nickel has a problem of causing metal contamination during thin film transistor fabrication, thereby deteriorating device characteristics or degrading reproducibility. As a method of forming a thin film on the upper surface of the thin film, a sputtering method, a physical vapor deposition method using electron beam deposition, and a spin coating method using a solution containing nickel are mainly used. The above physical method is usually applied to crystallization by depositing a thin nickel film of several nanometers or less, but it is impossible to precisely control the thickness, and retains more nickel metal than necessary to cause metal contamination and deterioration of device characteristics in subsequent processes. . In addition, the sputtering method has a problem that the surface roughness of the thin film is large and it is difficult to ensure uniformity of thickness in a large area. In addition, the sputtering method is a separate process of removing nickel after crystallization in order to prevent device deterioration characteristics of nickel in a subsequent process, which adds to the difficulty of the process. It has a disadvantage that it is difficult to control the coating thickness and the nickel concentration in the correct value.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 옹스트롱 단위의 평균 두께를 갖는 니켈 산화물 박막을 낮은 온도에서 비정질 실리콘 박막의 상면에 형성하여 비정질 실리콘 박막의 결정화 과정에서 비정질 실리콘 박막의 결정성을 향상시킬 수 있는 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘 박막의 결정화 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problems, the present invention forms a nickel oxide thin film having an average thickness of angstrom units on the top surface of the amorphous silicon thin film at low temperature to crystallize the amorphous silicon thin film in the crystallization process of the amorphous silicon thin film. It is an object of the present invention to provide a method for forming a nickel oxide thin film which can be improved and a method for crystallizing an amorphous silicon thin film using the same.
또한, 본 발명은 니켈 산화물 박막을 이용하여 박막 트랜지스터의 비정질 실리콘 박막에 대한 결정화를 진행하며 드레인 영역과 비정질 실리콘 박막의 상면에 잔류하는 니켈 성분을 최소화하여 공정을 단축하고 박막 트랜지스터의 특성을 향상시킬 수 있는 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법을 제공하는 것을 그 목적으로 한다.In addition, the present invention proceeds to crystallization of the amorphous silicon thin film of the thin film transistor using a nickel oxide thin film to minimize the nickel remaining on the drain region and the upper surface of the amorphous silicon thin film to shorten the process and improve the characteristics of the thin film transistor. It is an object of the present invention to provide a thin film transistor manufacturing method using a nickel oxide thin film.
상기의 기술적 과제를 달성하기 위한 본 발명의 니켈 산화물 박막 형성방법은 a) 유리기판 상면에 형성된 비정질 실리콘 박막의 상면에 니켈 공급원을 공급하여 니켈 증착층을 형성하는 니켈 증착층 형성단계와, b) 반응하지 않은 니켈 공급원과 반응 부산물을 상기 비정질 실리콘 박막으로부터 제거하는 미반응 니켈 공급원 제거단계와, c) 상기 니켈 증착층에 산소 공급원을 공급하여 산화 반응을 통하여 상기 비정질 실리콘 박막의 상면에 니켈 산화물 박막을 형성하는 니켈 산화물 박막 형성단계 및 d) 상기 니켈 산화물 박막으로부터 반응하지 않은 산소 공급원과 반응 부산물을 제거하는 미반응 산소 공급원 제거단계를 포함하는 원자층 증착법에 의하여 형성되는 것을 특징으로 한다. 상기 니켈 산화물 박막의 형성방법은 상기 a)단계 내지 d)단계가 1 사이클 내지 50 사이클로 수행되는 것이 바람직하다. 상기 니켈 산화물 박막은 평균두께를 0.1Å ∼ 70 Å으로 형성되는 것이 바람직하다. 또한, 상기 니켈 공급원의 공급시간은 적어도 0.1초로 설정되며, 상기 산소 공급원의 공급시간은 적어도 0.1초로 설정되는 것이 바람직하다. 또한, 상기 니켈 공급원은 비스(디메틸아미노-2-메틸-부톡시)니켈(Ⅱ)[Ni(dmamb)2] 또는 비스(디메틸아미노-2-메틸-프로폭시)니켈(Ⅱ)[Ni(dmamp)2]로 이루어지는 것이 바람직하다. Nickel oxide thin film forming method of the present invention for achieving the above technical problem is a) a nickel deposition layer forming step of forming a nickel deposition layer by supplying a nickel source to the upper surface of the amorphous silicon thin film formed on the upper surface of the glass substrate, b) Removing the unreacted nickel source to remove unreacted nickel source and reaction by-products from the amorphous silicon thin film, and c) supplying an oxygen source to the nickel deposition layer to oxidize the nickel oxide thin film on the upper surface of the amorphous silicon thin film. Forming an nickel oxide thin film and d) removing an unreacted oxygen source and a reaction by-product from the nickel oxide thin film. In the method of forming the nickel oxide thin film, it is preferable that steps a) to d) are performed in one cycle to 50 cycles. The nickel oxide thin film is preferably formed with an average thickness of 0.1 kPa to 70 kPa. In addition, the supply time of the nickel source is set to at least 0.1 seconds, the supply time of the oxygen source is preferably set to at least 0.1 seconds. The nickel source can also be bis (dimethylamino-2-methyl-butoxy) nickel (II) [Ni (dmamb) 2 ] or bis (dimethylamino-2-methyl-propoxy) nickel (II) [Ni (dmamp ) 2 ].
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화 방법은 절연기판 상에 비정질 실리콘 박막을 형성하는 비정질 실리콘 박막 형성단계와, 상기 비정질 실리콘 박막 상에 원자층 증착법에 의한 니켈 산화물 박막을 형성하는 니켈 산화물 박막 형성단계 및 상기 실리콘 비정질 박막을 열처리하여 결정질 실리콘 박막으로 결정화시키는 결정화단계를 포함하는 것을 특징으로 한다. 또한, 상기 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화 방법은 상기 비정질 실리콘 박막 상면에 산화막 또는 질화막의 캐핑 레이어를 형성하는 캐핑 레이어 형성단계를 더 포함하여 이루어질 수 있 다. 이때, 상기 니켈 산화물 박막은 상기에서 기술한 원자층 증착법에 의하여 형성될 수 있다. In addition, the method for crystallizing an amorphous silicon thin film using the nickel oxide thin film of the present invention for achieving the above technical problem, the amorphous silicon thin film forming step of forming an amorphous silicon thin film on an insulating substrate, and the atomic layer on the amorphous silicon thin film And forming a nickel oxide thin film by a deposition method and crystallizing the silicon amorphous thin film by heat treatment to crystallize the crystalline silicon thin film. The crystallization method of the amorphous silicon thin film using the nickel oxide thin film may further include a capping layer forming step of forming a capping layer of an oxide film or a nitride film on an upper surface of the amorphous silicon thin film. In this case, the nickel oxide thin film may be formed by the atomic layer deposition method described above.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 비정질 실리콘 박막을 유리기판의 상면에 증착하는 비정질 실리콘 박막 형성단계와, 상기 비정질 실리콘 박막에 원자층 증착법에 의하여 니켈 산화물 박막을 형성하는 니켈 산화물 박막 형성단계와, 상기 비정질 실리콘 박막을 열처리하여 결정질 실리콘 박막으로 결정화시키는 비정질 실리콘 박막 결정화단계와, 상기 결정질 실리콘 박막을 식각하여 박막 트랜지스터가 형성되는 소정 면적으로 패터닝하는 결정질 실리콘 박막 패터닝단계와, 식각된 상기 결정질 실리콘 박막을 포함한 절연기판 상에 게이트 절연막을 형성하는 게이트 절연막 형성단계와, 식각된 상기 결정질 실리콘 박막의 상부 영역에서 게이트 절연막 상면에 게이트 전극을 형성하는 게이트 전극 형성단계 및 상기 게이트 전극을 기준으로 상기 식각된 결정질 실리콘 박막의 좌우에 소정의 불순물을 주입하여 소스 영역과 드레인 영역 및 채널 영역을 형성하는 소스 및 드레인 영역 형성단계를 포함하는 것을 특징으로 한다. 또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 상기 비정질 실리콘 박막 형성단계 후에 상기 비정질 실리콘 박막 상면에 산화막 또는 질화막의 캐핑 레이어를 형성하는 캐핑 레이어 형성단계를 더 포함하여 이루어질 수 있다. 또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 상기 소스 영역 및 드레인 영역 형성단계 후에 상기 게이트 전극을 포함하는 게이트 절연막의 상부에 층간 절연막을 형성하는 층간 절연막 형성단계 및 상기 층간 절연막과 게이트 절연막의 관통하여 상기 소스 영역과 드레인 영역으로 연결되는 각각의 콘택홀을 통하여 상기 소스 영역과 드레인 영역에 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 소스 전극 및 드레인 전극 형성단계를 더 포함하여 이루어질 수 있다. 이때, 상기 니켈 산화물 박막은 상기에서 설명한 원자층 증착법에 의하여 형성될 수 있다.In addition, a method of manufacturing a thin film transistor using a nickel oxide thin film of the present invention for achieving the above technical problem is the amorphous silicon thin film forming step of depositing an amorphous silicon thin film on the upper surface of the glass substrate, and the atomic layer deposition method on the amorphous silicon thin film Forming a nickel oxide thin film by forming a nickel oxide thin film, crystallizing the amorphous silicon thin film by heat-treating the amorphous silicon thin film, and patterning a predetermined area in which the thin film transistor is formed by etching the crystalline silicon thin film. Patterning a crystalline silicon thin film, forming a gate insulating film on an insulating substrate including the etched crystalline silicon thin film, and forming a gate electrode on an upper surface of the etched crystalline silicon thin film. And forming a source electrode and a drain region to form a source region, a drain region, and a channel region by implanting predetermined impurities into left and right sides of the etched crystalline silicon thin film based on the gate electrode. It features. The thin film transistor manufacturing method using the nickel oxide thin film may further include a capping layer forming step of forming a capping layer of an oxide film or a nitride film on an upper surface of the amorphous silicon thin film after the amorphous silicon thin film forming step. The method of manufacturing a thin film transistor using the nickel oxide thin film may include forming an interlayer insulating film on the gate insulating film including the gate electrode after forming the source region and the drain region, and forming the interlayer insulating film and the gate insulating film. And a source electrode and a drain electrode forming step of forming a source electrode and a drain electrode electrically connected to the source region and the drain region through respective contact holes connected to the source region and the drain region. . In this case, the nickel oxide thin film may be formed by the atomic layer deposition method described above.
이하에서 첨부되는 도면과 실시예를 통하여 본 발명을 보다 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings and examples.
먼저, 본 발명에 따른 원자층 증착법을 이용한 니켈 산화물 박막의 형성방법을 설명한다. First, a method of forming a nickel oxide thin film using the atomic layer deposition method according to the present invention will be described.
도 1은 본 발명의 실시예에 따른 니켈 산화물 박막의 형성 방법에 대한 공정순서도이다. 도 2는 본 발명의 실시예에 따른 니켈 산화물 박막 형성방법에서 니켈 공급원과 산소 공급원이 공급되는 주기에 대한 공정도이다. 1 is a process flowchart of a method of forming a nickel oxide thin film according to an embodiment of the present invention. 2 is a process chart for a cycle in which a nickel source and an oxygen source are supplied in a method of forming a nickel oxide thin film according to an embodiment of the present invention.
본 발명에 따른 니켈 산화물 박막의 형성방법은, 도 1과 도 2를 참조하면, 니켈 증착층 형성단계(S10)와 미반응 니켈 공급원 제거단계(S20)와 니켈 산화막 형성단계(S30)와 미반응 산소 공급원 제거단계(S40)를 포함하여 이루어진다. 또한, 본 발명은 니켈 증착층 형성단계(S10) 전에 비정질 실리콘 박막의 상면을 세척하는 세척단계(S5)를 더 포함하여 이루어질 수 있다.In the method of forming the nickel oxide thin film according to the present invention, referring to FIGS. 1 and 2, the nickel deposition layer forming step S10 and the unreacted nickel source removing step S20 and the nickel oxide film forming step S30 are unreacted. It comprises an oxygen source removal step (S40). In addition, the present invention may further comprise a washing step (S5) for washing the upper surface of the amorphous silicon thin film before the nickel deposition layer forming step (S10).
본 발명의 니켈 산화물 박막 형성방법은 비정질 실리콘 박막의 결정화를 위한 니켈 산화물 박막의 형성에 적용되므로 니켈 산화물 박막은 비정질 실리콘 박막 의 상면에 증착된다. 또한, 상기 니켈 산화물 박막은 가능한 박막으로 형성되며 바람직하게는 옹스트롱(Å) 단위의 평균 두께를 갖는 박막으로 형성되며, 비정질 실리콘 박막의 결정화에 필요한 니켈의 양에 따라 적정한 두께로 형성되는 것이 가능하게 된다.Since the nickel oxide thin film forming method of the present invention is applied to the formation of the nickel oxide thin film for crystallization of the amorphous silicon thin film, the nickel oxide thin film is deposited on the top surface of the amorphous silicon thin film. In addition, the nickel oxide thin film may be formed of a thin film, preferably a thin film having an average thickness in angstroms, and may be formed in an appropriate thickness according to the amount of nickel necessary for crystallizing the amorphous silicon thin film. Done.
상기 니켈 산화물 박막 형성방법은 니켈 증착층 형성단계(S10)와 미반응 니켈 공급원 제거단계(S20)와 니켈 산화막 형성단계(S30)와 미반응 산소 공급원 제거단계(S40)를 반복하여 수행함으로써 니켈 산화물 박막을 형성하게 된다. 따라서, 상기 니켈 산화물 박막 형성방법은 전체 단계의 수행 회수에 따라 니켈 산화물 박막의 형성 두께를 조정할 수 있게 된다.The nickel oxide thin film forming method is performed by repeatedly performing a nickel deposition layer forming step (S10), an unreacted nickel source removing step (S20), a nickel oxide film forming step (S30), and an unreacted oxygen source removing step (S40). A thin film will be formed. Therefore, the nickel oxide thin film forming method can adjust the formation thickness of the nickel oxide thin film according to the number of times of performing the entire step.
상기 니켈 증착층 형성단계(S10)는 유리기판과 같은 절연기판에 형성된 비정질 실리콘 박막의 상면에 니켈 공급원을 공급하여 니켈 증착층을 형성하는 단계이다. 상기 유리기판은 원자층 증착 챔버에 장착되며, 원자층 증착 챔버에 니켈 공급원이 공급된다. 상기 니켈 공급원은 니켈 아미노알콕사이드 화합물인 비스(디메틸아미노-2-메틸-부톡시)니켈(Ⅱ)[Ni(dmamb)2]를 사용하는 것이 바람직하다.The nickel deposition layer forming step (S10) is a step of forming a nickel deposition layer by supplying a nickel source to an upper surface of an amorphous silicon thin film formed on an insulating substrate such as a glass substrate. The glass substrate is mounted in an atomic layer deposition chamber, and a nickel source is supplied to the atomic layer deposition chamber. As the nickel source, bis (dimethylamino-2-methyl-butoxy) nickel (II) [Ni (dmamb) 2 ], which is a nickel aminoalkoxide compound, is preferably used.
삭제delete
삭제delete
또한, 상기 니켈 공급원은 다른 니켈 아미노알콕사이드 화합물인 비스(디메틸아미노-2-메틸-프로폭시)니켈(Ⅱ)[Ni(dmamp)2] 또는 니켈 알콕사이드를 사용할 수 있다. 또한, 상기 니켈 공급원은 염화니켈 (NiCl2), Ni(acac)2 (acac = 아세틸아세토네이토), Ni(tmhd)2 (tmhd = 2,2,6,6-테트라메틸-3,5-헵탄디오네이토), Ni(dmg)2 (dmg = 디메틸글리옥시메이토), Ni(apo)2 (apo = 2-아미노-펜트-2-엔-4-오네이토)중에서 어느 하나의 화합물을 사용할 수 도 있다.The nickel source may also use bis (dimethylamino-2-methyl-propoxy) nickel (II) [Ni (dmamp) 2 ] or nickel alkoxide, which is another nickel aminoalkoxide compound. In addition, the nickel source is nickel chloride (NiCl 2 ), Ni (acac) 2 (acac = acetylacetonato), Ni (tmhd) 2 (tmhd = 2,2,6,6-tetramethyl-3,5- Heptandiooneto), Ni (dmg) 2 (dmg = dimethylglyoxymeto), Ni (apo) 2 (apo = 2-amino-pent-2-ene-4-oneato) can be used Can also be.
상기 니켈 증착층 형성단계(S10)는 니켈 공급원으로 니켈 아미노알콕사이드 화합물인 Ni(dmamb)2[비스(디메틸아미노-2-메틸-부톡시)니켈(Ⅱ)]을 사용하는 경우에 1주기당 0.1초 이상 공급되며, 공급시간을 0.1초미만으로 하게 되면 니켈 공급원의 증착이 충분하지 않게 되며 니켈 산화물 박막의 균일한 형성이 어렵게 된다. 또한, 상기 니켈 증착층 형성단계(S10)에서 니켈 공급원의 공급시간에 따라 일정 시간까지는 니켈 산화막의 성장속도가 증가하지만, 일정 시간 이상이 되면 성장 속도가 더 이상 증가하지 않게 된다. 상기 니켈 증착층은, 실시예 2의 도 6을 참조하면, 니켈 공급원에 따라 4초 이상이 되면 성장 속도가 더 이상 증가하지 않게 된다. The nickel deposition layer forming step (S10) is 0.1 per cycle when using a nickel aminoalkoxide compound Ni (dmamb) 2 [bis (dimethylamino-2-methyl-butoxy) nickel (II)] as a nickel source. If it is supplied for more than a second and the supply time is less than 0.1 second, the deposition of the nickel source will not be sufficient and the uniform formation of the nickel oxide thin film will be difficult. In addition, in the nickel deposition layer forming step (S10), the growth rate of the nickel oxide film increases up to a predetermined time depending on the supply time of the nickel source, but the growth rate does not increase any more than a predetermined time. Referring to FIG. 6 of Example 2, the nickel deposition layer does not increase the growth rate any more when 4 seconds or more, depending on the nickel source.
상기 니켈 증착층 형성단계(S10)에서 공급되는 니켈 공급원의 온도는 니켈 공급원은 승화온도가 10-2 Torr에서 60 내지 70℃이므로, 실온보다는 60℃ 내지 120 ℃가 바람직하다. 상기 니켈 공급원의 온도가 60℃보다 낮게 되면 니켈 공급원의 원활한 형성이 어렵고, 니켈 공급원의 온도가 120℃보다 높게 되면 입자(particle)가 형성될 수 있는 문제가 있다. 또한, 상기 비정질 실리콘 박막은 온도가 0 내지 400℃, 더욱 바람직하게는 90 내지 170 ℃로 유지되는 것이 특성이 우수한 니켈 산화물 박막을 형성하는데 바람직하다. 상기 비정질 실리콘 박막의 온도가 너무 낮게 되면 박막의 형성없이 응축의 가능성이 있고, 너무 높으면 두께 조절의 어려움이 있으며 양질의 박막을 형성하기 어렵게 된다. 따라서, 상기 유리기판과 비정질 실리콘 박막이 장착되는 원자층 증착 챔버의 온도가 0 내지 400 ℃, 더욱 바람직하게는 90 내지 170 ℃로 유지된다. 한편, 본 발명에서 니켈 산화물 박막은 유리기판과 같은 절연기판 상의 비정질 실리콘 박막에 형성되는 것으로 설명하였으나, 실리콘(Si) 웨이퍼, 게르마늄(Ge) 웨이퍼, 탄화규소(SiC) 웨이퍼 기판에도 형성될 수 있음은 물론이다.The temperature of the nickel source supplied in the nickel deposition layer forming step (S10) is 60 to 70 ℃ at a nickel sublimation temperature of 10 -2 Torr, preferably 60 to 120 ℃ than room temperature. When the temperature of the nickel source is lower than 60 ° C., it is difficult to form the nickel source smoothly, and when the temperature of the nickel source is higher than 120 ° C., particles may be formed. In addition, the amorphous silicon thin film is preferable to form a nickel oxide thin film having excellent characteristics that the temperature is maintained at 0 to 400 ℃, more preferably 90 to 170 ℃. If the temperature of the amorphous silicon thin film is too low, there is a possibility of condensation without forming a thin film, if too high, it is difficult to control the thickness and difficult to form a high quality thin film. Therefore, the temperature of the atomic layer deposition chamber in which the glass substrate and the amorphous silicon thin film is mounted is maintained at 0 to 400 ° C, more preferably 90 to 170 ° C. Meanwhile, in the present invention, the nickel oxide thin film is described as being formed on an amorphous silicon thin film on an insulating substrate such as a glass substrate, but may also be formed on a silicon (Si) wafer, a germanium (Ge) wafer, and a silicon carbide (SiC) wafer substrate. Of course.
상기 세척단계(S5)는 비정질 실리콘 박막의 표면을 세척하는 단계이다. 상기 세척단계(S5)는 보다 상세하게는 불산(HF)을 사용하여 비정질 실리콘 박막 표면을 세척하는 제1세척공정과 탈이온수를 사용하여 비정질 실리콘 박막의 표면에 잔존하는 불산을 제거하는 제2세척공정과 과산화수소(H2O2)를 사용하여 비정질 실리콘 박막을 세척하는 제3세척공정 및 탈이온수를 사용하여 비정질 실리콘 박막 표면에 잔존하는 과산화수소를 세척하여 제거하는 제4세척공정을 포함하여 이루어진다. 상기 비정질 실리콘 박막의 표면에 오염물이 있으면, 니켈 산화물 박막이 균일하게 형성되지 못하며 비정질 실리콘 박막의 결정화과정에서 실리콘 박막의 특성이 불균일하게 된다. 상기 세척단계(S5)는 비정질 실리콘 박막의 형성공정에 따라 오염원이 많은 경우에는 추가적으로 세척공정을 실시할 수 있으며, 오염원이 없는 경우에 일부 세척공정이 생략될 수 있음은 물론이다. 한편, 상기 비정질 실리콘 박막은 오염이 심하지 않은 경우에 메탄올, 아세톤, 탈이온수를 사용하여 세척할 수 있음은 물론이다. The washing step (S5) is a step of washing the surface of the amorphous silicon thin film. The washing step (S5) is more specifically the first washing process for cleaning the surface of the amorphous silicon thin film using hydrofluoric acid (HF) and the second washing to remove the hydrofluoric acid remaining on the surface of the amorphous silicon thin film using deionized water. And a third washing step of washing the amorphous silicon thin film using hydrogen peroxide (H 2 O 2 ) and a fourth washing step of washing and removing the hydrogen peroxide remaining on the surface of the amorphous silicon thin film using deionized water. If contaminants are present on the surface of the amorphous silicon thin film, the nickel oxide thin film may not be uniformly formed and characteristics of the silicon thin film may be uneven during the crystallization of the amorphous silicon thin film. The washing step (S5) may additionally perform a washing process when there are many sources of contamination according to the process of forming the amorphous silicon thin film, and of course, some washing processes may be omitted when there are no sources of contamination. On the other hand, the amorphous silicon thin film can be washed using methanol, acetone, deionized water when the contamination is not severe.
상기 미반응 니켈 공급원 제거단계(S20)는 니켈 증착층 형성단계(S10)에서 비정질 실리콘 박막의 상부로 공급된 니켈 공급원 중에서 비정질 실리콘 박막과 반응하지 않은 미반응 니켈 공급원과 반응부산물을 제거하는 단계이다. 상기 미반응 니켈 공급원은 원자층 증착 챔버 내부로 공급되는 아르곤(Ar), 질소(N2)와 같은 불활성 가스에 의하여 원자층 증착 챔버 내부와 비정질 실리콘 박막의 상면으로부터 제거된다. 또한, 상기 미반응 니켈 공급원은 원자층 증착 챔버를 진공 펌프로 흡입하여 제거할 수 있다. The unreacted nickel source removing step (S20) is a step of removing an unreacted nickel source and a reaction by-product not reacting with the amorphous silicon thin film from the nickel source supplied to the top of the amorphous silicon thin film in the nickel deposition layer forming step (S10). . The unreacted nickel source is removed from the inside of the atomic layer deposition chamber and the top surface of the amorphous silicon thin film by an inert gas such as argon (Ar) and nitrogen (N 2 ) supplied into the atomic layer deposition chamber. The unreacted nickel source can also be removed by suctioning the atomic layer deposition chamber with a vacuum pump.
상기 니켈 산화물 박막 형성단계(S30)는 비정질 실리콘 박막의 상면에 산소 공급원을 공급하여 니켈 증착층과 산화반응에 의하여 니켈 산화물(NiO) 박막을 형성하는 단계이다. 상기 산소 공급원으로는 물, 산소, 오존 중 어느 하나 또는 이들 의 혼합물이 사용될 수 있다. 또한, 상기 산소 공급원으로 산소가 사용될 때는 이를 플라즈마 상태로 하는 것이 니켈 증착층과 산소 공급원의 반응이 보다 효과적으로 일어나게 된다. 또한, 상기 산소 공급원은 1주기당 0.1초 이상 공급하게 되며, 공급시간을 0.1초미만으로 하게되면 산소 공급원의 증착이 충분하지 않게 되며 니켈 산화물 박막의 균일한 형성이 어렵게 된다.The nickel oxide thin film forming step (S30) is a step of forming a nickel oxide (NiO) thin film by supplying an oxygen source to the upper surface of the amorphous silicon thin film by an oxidation reaction with the nickel deposition layer. As the oxygen source, any one of water, oxygen, ozone, or a mixture thereof may be used. In addition, when oxygen is used as the oxygen source, placing the plasma in a plasma state causes the reaction between the nickel deposition layer and the oxygen source to occur more effectively. In addition, the oxygen source is supplied 0.1 seconds or more per cycle, if the supply time is less than 0.1 seconds, the deposition of the oxygen source is not enough and it is difficult to uniformly form the nickel oxide thin film.
상기 니켈 산화물 박막 형성단계(S30)는 상기 비정질 실리콘 박막의 온도가 0 내지 400℃, 더욱 바람직하게는 90 내지 170℃로 유지되는 것이 특성이 우수한 니켈 산화물 박막을 형성하는데 바람직하다. 따라서, 상기 산소 공급원이 온도는 상온이나, 하부층의 니켈 물질과의 화학반응을 보장하기 위해, 상기 유리기판과 비정질 실리콘 박막이 장착되는 원자층 증착 챔버의 온도가 0 내지 400℃, 더욱 바람직하게는 90 내지 170℃로 유지된다. The nickel oxide thin film forming step (S30) is preferable to form a nickel oxide thin film having excellent characteristics that the temperature of the amorphous silicon thin film is maintained at 0 to 400 ℃, more preferably 90 to 170 ℃. Therefore, the temperature of the oxygen source is at room temperature, but in order to ensure chemical reaction with the nickel material of the lower layer, the temperature of the atomic layer deposition chamber on which the glass substrate and the amorphous silicon thin film is mounted is 0 to 400 ° C, more preferably. It is maintained at 90-170 degreeC.
상기 미반응 산소 공급원 제거단계(S40)는 니켈 산화물 박막(S30)에서 비정질 실리콘 박막의 상부로 공급된 산소 공급원 중에서 니켈 증착층과 반응하지 않은 미반응 산소 공급원과 반응부산물을 제거하는 단계이다. 상기 미반응 산소 공급원은 원자층 증착 챔버 내부로 공급되는 아르곤(Ar), 질소(N2)와 같은 불활성 가스에 의하여 원자층 증착 챔버 내부와 비정질 실리콘 박막의 상면으로부터 제거된다. 또한, 상기 미반응 산소 공급원은 원자층 증착 챔버를 진공 펌프로 흡입하여 제거할 수 있다. The step of removing the unreacted oxygen source (S40) is a step of removing the unreacted oxygen source and the reaction by-product not reacted with the nickel deposition layer from the oxygen source supplied to the upper portion of the amorphous silicon thin film in the nickel oxide thin film S30. The unreacted oxygen source is removed from the inside of the atomic layer deposition chamber and the top surface of the amorphous silicon thin film by an inert gas such as argon (Ar) and nitrogen (N 2 ) supplied into the atomic layer deposition chamber. In addition, the unreacted oxygen source can be removed by suctioning the atomic layer deposition chamber with a vacuum pump.
상기 원자층 침착법을 이용한 니켈 산화물 박막 형성방법은 비정질 실리콘 박막의 결정화를 위한 니켈 산화물 박막의 형성에 적용되는 경우에는 1 싸이클 내지 50 싸이클을 반복하여 수행되며, 바람직하게는 1 싸이클 내지 20 싸이클을 반복하여 수행된다. 아래의 실시예 1과 실시예 2에서 보는 바와 같이, 니켈 산화물 박막은, 니켈 공급원의 종류와 공급시간에 따라 대략 1싸이클에 0.1Å 내지 1.40Å의 평균 두께로 형성되므로, 형성되는 니켈 산화물 박막의 평균 두께는 0.1Å 내지 70 Å으로 형성되며 바람직하게는 0.1Å 내지 28Å으로 형성된다. 상기 니켈 산화물 박막의 평균 두께가 0.1Å보다 작게 되면 비정질 실리콘 박막의 결정화가 진행되지 않거나 결정화 시간이 길어지면서 결정화도가 떨어지게 된다. 또한, 상기 니켈 산화물 박막의 평균 두께가 70Å보다 크게 되면 비정질 실리콘 박막의 결정화 후에 실리콘 박막의 표면에 니켈 산화물 성분의 잔존량이 많게 되어 이들을 제거하는 공정을 추가로 실시해야 한다. 또한, 상기 니켈 공급원이 공급되는 시간은 니켈 공급원의 종류와 니켈 공급원의 공급 양에 따라 적정한 평균 두께의 니켈 산화물 박막을 형성하기 위한 시간으로 조절될 수 있다. 한편, 상기 니켈 산화물 박막은 니켈 공급원의 종류가 변경되면 싸이클에 따른 형성되는 평균 두께가 다를 수 있음은 물론이다. 상기 니켈 산화물 박막은, 도 6을 참조하면, 니켈 공급원으로 비스(디메틸아미노-2-메틸-프로폭시)니켈(Ⅱ)[Ni(dmamp)2]가 사용되고 다른 공정 조건이 비슷한 경우에 1 싸이클에 증착되는 니켈 산화물 박막의 평균 두께가 니켈 공급원의 공급 시간(0.1초에서 4초)에 따라 0.1 내지 0.80Å로 형성된다.The method for forming the nickel oxide thin film using the atomic layer deposition method is performed by repeating one cycle to 50 cycles, and preferably 1 cycle to 20 cycles when applied to the formation of the nickel oxide thin film for crystallization of the amorphous silicon thin film. It is performed repeatedly. As shown in Examples 1 and 2 below, the nickel oxide thin film is formed to have an average thickness of 0.1 kPa to 1.40 kPa in approximately one cycle depending on the type and supply time of the nickel source. The average thickness is formed from 0.1 kPa to 70 kPa and preferably from 0.1 kPa to 28 kPa. When the average thickness of the nickel oxide thin film is less than 0.1Å, the crystallization of the amorphous silicon thin film does not proceed or the crystallization time becomes long and the crystallinity falls. In addition, when the average thickness of the nickel oxide thin film is greater than 70 GPa, after the crystallization of the amorphous silicon thin film, the amount of nickel oxide components remaining on the surface of the silicon thin film increases, so that a step of removing them must be further performed. In addition, the time when the nickel source is supplied may be adjusted to a time for forming a nickel oxide thin film having an appropriate average thickness according to the type of nickel source and the amount of nickel source supplied. On the other hand, the nickel oxide thin film may vary in the average thickness formed according to the cycle if the type of nickel source is changed. The nickel oxide thin film, referring to FIG. 6, is used in one cycle when bis (dimethylamino-2-methyl-propoxy) nickel (II) [Ni (dmamp) 2 ] is used as the nickel source and other process conditions are similar. The average thickness of the deposited nickel oxide thin film is formed from 0.1 to 0.80 kPa depending on the supply time of the nickel source (0.1 to 4 seconds).
다음은 본 발명의 실시예에 따른 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화 방법에 대하여 설명한다.Next, a method of crystallizing an amorphous silicon thin film using a nickel oxide thin film according to an embodiment of the present invention will be described.
도 3은 본 발명의 실시예에 따른 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화 방법에 대한 공정순서도이다.3 is a flowchart illustrating a method of crystallizing an amorphous silicon thin film using a nickel oxide thin film according to an embodiment of the present invention.
본 발명의 비정질 실리콘 박막의 결정화 방법은, 도 3을 참조하면, 비정질 실리콘 박막 형성단계(S110)와 니켈 산화물 박막 형성단계(S120) 및 결정화단계(S130)를 포함하여 이루어진다. 또한, 상기 비정질 실리콘 박막의 결정화 방법은 비정질 실리콘 박막 형성단계(S110) 전 또는 후에 세척단계(S115)를 더 포함하여 이루어질 수 있다. 또한, 상기 비정질 실리콘 박막의 결정화 방법은 비정질 실리콘 박막 형성단계(S110) 후에 캐핑 레이어 형성단계(S118)를 더 포함하여 이루어질 수 있다. The crystallization method of the amorphous silicon thin film of the present invention, referring to Figure 3, comprises an amorphous silicon thin film forming step (S110), nickel oxide thin film forming step (S120) and crystallization step (S130). In addition, the method of crystallizing the amorphous silicon thin film may further comprise a cleaning step (S115) before or after the amorphous silicon thin film forming step (S110). In addition, the method of crystallizing the amorphous silicon thin film may further include a capping layer forming step (S118) after the amorphous silicon thin film forming step (S110).
상기 비정질 실리콘 박막 형성단계(S110)는 절연기판 상에 비정질 실리콘 박막을 형성하는 단계이다. 상기 절연기판은 유리기판이 사용되며, 다른 절연판이 사용될 수 있음은 물론이다. 상기 비정질 실리콘 박막 형성단계(S110)는 비정질 실리콘 박막이 사용되는 목적에 따라 소정 두께로 형성되도록 이루어질 수 있다. 상기 비정질 실리콘 박막 형성단계(S110)는 박막 트랜지스터의 제조과정에서 실시되는 일반적인 프로세스에 의하여 형성될 수 있으며, 여기서 그 상세한 설명은 생략한 다.The amorphous silicon thin film forming step (S110) is a step of forming an amorphous silicon thin film on an insulating substrate. The insulating substrate may be a glass substrate, and other insulating plates may be used. The amorphous silicon thin film forming step (S110) may be formed to have a predetermined thickness according to the purpose for which the amorphous silicon thin film is used. The amorphous silicon thin film forming step S110 may be formed by a general process performed in the manufacturing process of the thin film transistor, and a detailed description thereof will be omitted.
상기 세척단계(S115)는 비정질 실리콘 박막의 표면을 세척하는 단계이다. 상기 세척단계(S115)는 상기의 니켈 산화물 박막의 형성방법에서 설명한 세척단계(S5)와 동일 또는 유사하게 이루어지므로 여기서 상세한 설명은 생략한다. 상기 세척단계(S115)는 비정질 실리콘 박막의 증착 후에 연속공정이 가능하면 생략될 수 있다.The washing step (S115) is a step of washing the surface of the amorphous silicon thin film. The washing step (S115) is the same as or similar to the washing step (S5) described in the method for forming the nickel oxide thin film, so a detailed description thereof will be omitted. The cleaning step S115 may be omitted if a continuous process is possible after deposition of the amorphous silicon thin film.
상기 캐핑 레이어 형성단계(S118)는 비정질 실리콘 박막 상면에 산화막 또는 질화막을 형성하는 단계이다. 상기 캐핑 레이어(capping layer)는 니켈 산화물 박막을 증착하는 원자층 증착 과정에서 니켈 산화물 또는 니켈 성분이 비정질 실리콘 박막 내부로 확산되는 것을 방지하게 된다. 상기 캐핑 레이어는 이산화규소(SiO2), 알루미나(Al2O3), 이산화하프늄(HfO2), 지르코니아(ZrO2)와 같은 산화물, 실리콘 나이트라이드(SiNx)와 같은 질화물로 형성될 수 있다. 상기 캐핑 레이어는 플라즈마 강화 화학 기상 증착법 또는 스퍼터링법 또는 원자층 증착법에 의하여 1Å 내지 100Å의 두께로 형성된다. 상기 캐핑 레이어의 두께가 1Å보다 작게 되면 니켈 산화물의 확산을 방지할 수 없게 될 수 있으며, 100Å보다 크게 되면 니켈 산화물 박막의 지나친 확산 방지 효과가 비정질 실리콘 박막의 결정화에 대한 저해 요인으로 작용할 수 있다.The capping layer forming step (S118) is a step of forming an oxide film or a nitride film on the top surface of the amorphous silicon thin film. The capping layer prevents the nickel oxide or the nickel component from diffusing into the amorphous silicon thin film during the atomic layer deposition process for depositing the nickel oxide thin film. The capping layer may be formed of a nitride such as silicon dioxide (SiO 2 ), alumina (Al 2 O 3 ), hafnium dioxide (HfO 2 ), zirconia (ZrO 2 ), or silicon nitride (SiNx). The capping layer is formed to a thickness of 1 kPa to 100 kPa by plasma enhanced chemical vapor deposition, sputtering or atomic layer deposition. When the thickness of the capping layer is less than 1Å, the diffusion of nickel oxide may not be prevented. If the capping layer is larger than 100Å, the excessive diffusion prevention effect of the nickel oxide thin film may act as a deterrent to crystallization of the amorphous silicon thin film.
상기 니켈 산화물 박막 형성단계(S120)는 비정질 실리콘 박막 상에 니켈 산화물 박막을 형성하는 단계이다. 상기 니켈 산화물 박막 형성단계(S120)는 바람직하게는 원자층 증착법에 의하여 니켈 산화물(NiO) 박막을 형성하게 되며, 0.1Å 내지 70Å의 평균 두께를 갖는 박막을 형성하게 된다. 즉, 상기 니켈 산화물 박막 형성단계(S120)는 도 1의 실시예에 따른 니켈 산화물 박막 형성방법에 따라 수행되며, 여기서 상세한 설명은 생략한다. 또한, 상기 니켈 산화물 박막은 비정질 실리콘 박막의 상면에 전체적으로 형성되거나, 특정한 패턴으로 형성될 수 있다. 상기 니켈 산화물 박막이 특정한 패턴으로 형성되는 경우에는 패턴에 상응하는 포토마스크 등이 사용될 수 있다. 또한, 상기 니켈 산화물 박막은 원자층 증착법 외에도 화학 기상 증착법(Chemical Vapor Deposition) 또는 저압 화학 기상 증착법(Low Pressure CVD) 또는 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD), 물리 기상 증착법(Physical Vapor Deposition) 방법에 의하여 형성될 수 있다. The nickel oxide thin film forming step (S120) is a step of forming a nickel oxide thin film on an amorphous silicon thin film. The nickel oxide thin film forming step (S120) is preferably to form a nickel oxide (NiO) thin film by the atomic layer deposition method, to form a thin film having an average thickness of 0.1Å to 70Å. That is, the nickel oxide thin film forming step (S120) is performed according to the nickel oxide thin film forming method according to the embodiment of FIG. 1, and a detailed description thereof will be omitted. In addition, the nickel oxide thin film may be entirely formed on the top surface of the amorphous silicon thin film, or may be formed in a specific pattern. When the nickel oxide thin film is formed in a specific pattern, a photomask or the like corresponding to the pattern may be used. In addition to the atomic layer deposition method, the nickel oxide thin film may be chemical vapor deposition, low pressure chemical vapor deposition, plasma enhanced CVD, physical vapor deposition, or physical vapor deposition. It can be formed by.
상기 결정화단계(S130)는 비정질 실리콘 박막과 니켈 산화물 박막을 열처리하여 비정질 실리콘 박막을 결정질 실리콘 박막으로 결정화시키는 단계이다. 상기 니켈 산화물 박막이 결정화가 진행되는 비정질 실리콘 박막의 상부 영역에 전체적으로 형성되는 경우에, 비정질 실리콘 박막은 금속 유도 결정화(Metal Induced Crystallization ; MIC) 방법에 의하여 결정화가 진행된다. 또한, 상기 니켈 산화물 박막이 비정질 실리콘 박막의 상부 영역에 소정 패턴으로 형성되는 경우에, 니 켈 산화물 박막 패턴이 형성된 영역은 금속 유도 결정화 방법에 의하여 결정화가 진행되며 니켈 산화물 박막 패턴이 형성되지 않은 영역은 금속 유도 측면 결정화(Metal Induced Lateral Crystallization ; MILC) 방법에 의하여 결정화가 진행된다. 상기 결정화 단계(S130)는 수소, 질소, 아르곤, 수소/질소 혼합가스, 수소/아르곤 혼합가스 혹은 진공 등의 분위기에서 실시되며, 400 ∼ 750℃의 온도에서 수분 내지 수 시간 동안 수행된다. 한편, 상기 결정화단계는 급속 열처리(Rapid Thermal Annealing), 엑시머 레이저 열처리(Excimer Laser Annealing)와 같은 열처리 방법으로 진행될 수 있음은 물론이다. 상기 니켈 산화물 박막은 두께가 균일한 박막으로 형성되어 비정질 실리콘 박막이 결정화되는 과정에서 비정질 실리콘 박막으로 확산되므로 결정화가 완료되면 결정질 실리콘 박막의 상면에 거의 잔존하지 않게 된다. The crystallization step (S130) is a step of crystallizing the amorphous silicon thin film to a crystalline silicon thin film by heat-treating the amorphous silicon thin film and the nickel oxide thin film. When the nickel oxide thin film is formed entirely in the upper region of the amorphous silicon thin film where the crystallization proceeds, the amorphous silicon thin film is crystallized by a metal induced crystallization (MIC) method. In addition, when the nickel oxide thin film is formed in a predetermined pattern in the upper region of the amorphous silicon thin film, the region where the nickel oxide thin film pattern is formed is crystallized by a metal induction crystallization method and the nickel oxide thin film pattern is not formed. The crystallization proceeds by silver metal induced lateral crystallization (MILC) method. The crystallization step (S130) is carried out in an atmosphere of hydrogen, nitrogen, argon, hydrogen / nitrogen mixed gas, hydrogen / argon mixed gas or vacuum, and is carried out for several minutes to several hours at a temperature of 400 ~ 750 ℃. On the other hand, the crystallization step may be of course carried out by a heat treatment method such as Rapid Thermal Annealing, Excimer Laser Annealing. Since the nickel oxide thin film is formed as a thin film having a uniform thickness, the nickel oxide thin film diffuses into the amorphous silicon thin film in the process of crystallizing the amorphous silicon thin film, so that when the crystallization is completed, the nickel oxide thin film hardly remains on the upper surface of the crystalline silicon thin film.
다음은 본 발명의 실시예에 따른 니켈 산화물 박막을 이용한 박막 트랜지스터의 제조 방법에 대하여 설명한다.Next, a method of manufacturing a thin film transistor using a nickel oxide thin film according to an exemplary embodiment of the present invention will be described.
도 4는 본 발명의 실시예의 니켈 산화물 박막을 이용한 박막 트랜지스터의 제조 방법에 대한 공정 순서도이다. 도 5a 내지 도 5j는 도 4의 공정도에 따른 각 단계에 대한 공정 단면도이다.4 is a flowchart illustrating a method of manufacturing a thin film transistor using a nickel oxide thin film according to an embodiment of the present invention. 5A to 5J are process cross-sectional views of each step according to the process diagram of FIG. 4.
본 발명의 니켈 산화물 박막을 이용한 박막 트랜지스터의 제조 방법은, 도 4 및 도 5a 내지 도 5j를 참조하면, 비정질 실리콘 박막 형성단계(S210)와 니켈 산화물 박막 형성단계(S220)와 비정질 실리콘 박막 결정화단계(S230)와 결정질 실리콘 박막 패터닝단계(S240)와 게이트 절연막 형성단계(S250)와 게이트 전극 형성단계(S260)와 소스 영역 및 드레인 영역 형성단계(S270)를 포함하여 이루어진다. 또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 비정질 실리콘 박막 형성단계(S210) 후에 캐핑 레이어 형성단계(S215)를 더 포함하여 이루어질 수 있다.In the method for manufacturing a thin film transistor using the nickel oxide thin film of the present invention, referring to FIGS. 4 and 5A to 5J, an amorphous silicon thin film forming step (S210), a nickel oxide thin film forming step (S220), and an amorphous silicon thin film crystallization step And a step S240, a crystalline silicon thin film patterning step S240, a gate insulating film forming step S250, a gate electrode forming step S260, and a source region and a drain region forming step S270. In addition, the thin film transistor manufacturing method using the nickel oxide thin film may further include a capping layer forming step (S215) after the amorphous silicon thin film forming step (S210).
또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 상기 소스 드레인 영역 형성단계(S270) 후에 층간 절연막 형성단계(S280)와 소스 전극 및 드레인 전극 형성단계(S290)를 더 포함하여 이루어질 수 있다. 또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 비정질 실리콘 박막 형성단계(S210) 전에 절연기판의 세척단계(S205)를 더 포함하여 이루어질 수 있다. 또한, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 비정질 실리콘 박막 형성단계(S210) 후에 세척단계(S205)를 더 포함하여 이루어질 수 있다. 한편, 상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조 방법은 도 4와 도 5a 내지 도 5j의 순서에 따른 공정에서 어느 하나 이상의 단계가 서로 순서가 다르게 수행될 수 있음은 물론이다. 예를 들면, 상기 비정질 실리콘 박막 결정화 단계가 게이트 전극 형성단계 후에 형성될 수 있다. The thin film transistor manufacturing method using the nickel oxide thin film may further include an interlayer insulating layer forming step S280 and a source electrode and a drain electrode forming step S290 after the source drain region forming step S270. In addition, the method of manufacturing a thin film transistor using the nickel oxide thin film may further include a cleaning step (S205) of the insulating substrate before the amorphous silicon thin film forming step (S210). In addition, the thin film transistor manufacturing method using the nickel oxide thin film may further comprise a cleaning step (S205) after the amorphous silicon thin film forming step (S210). Meanwhile, in the method of manufacturing the thin film transistor using the nickel oxide thin film, any one or more steps may be performed in a different order from each other in the processes of FIGS. 4 and 5A to 5J. For example, the amorphous silicon thin film crystallization step may be formed after the gate electrode forming step.
상기 니켈 산화물 박막을 이용한 박막 트랜지스터 제조방법은 비정질 실리콘 박막을 결정화하기 위한 결정화 유도 층으로 니켈 산화물 박막을 사용하게 되며, 바람직하게는 원자층 증착법에 의하여 옹스트롱 단위의 평균 두께를 갖는 박막으로 형성되는 니켈 산화물 박막을 사용하게 된다. 상기 니켈 산화물 박막은 비정질 실 리콘 박막의 결정화 과정에서 비정질 실리콘 박막으로 확산되어 들어가게 되며, 결정화가 종료되면 결정질 실리콘 박막의 상면에 거의 존재하지 않게 된다. 따라서, 본 발명의 실시예에 따른 니켈 산화물 박막을 이용한 박막 트랜지스터 제조방법은 박막 트랜지스터의 제조 과정에서 별도로 니켈 산화물 박막을 결정질 실리콘 박막에서 제거하는 공정을 수행하지 않을 수 있음은 물론이다.In the method of manufacturing a thin film transistor using the nickel oxide thin film, a nickel oxide thin film is used as a crystallization inducing layer for crystallizing an amorphous silicon thin film, and is preferably formed of a thin film having an average thickness of Angstrom units by atomic layer deposition. Nickel oxide thin film is used. The nickel oxide thin film is diffused into the amorphous silicon thin film during the crystallization process of the amorphous silicon thin film, and when the crystallization is terminated, the nickel oxide thin film is hardly present on the upper surface of the crystalline silicon thin film. Therefore, the method of manufacturing the thin film transistor using the nickel oxide thin film according to the embodiment of the present invention may not perform a process of separately removing the nickel oxide thin film from the crystalline silicon thin film in the manufacturing process of the thin film transistor.
상기 세척단계(S205)는 소정의 화학 약품을 사용하여 절연기판을 세척하는 단계이다. 상기 세척단계(S205)에서 절연기판은 상기의 비정질 실리콘 박막의 세척 단계(S5)에서와 같이 불산(HF), 탈이온수, 과산화수소(H2O2)와 같은 물질에 의하여 세척된다. 한편, 상기 세척단계(S205)는 절연기판의 오염이 심하지 않은 경우에 메탄올, 아세톤, 탈이온수를 사용하여 세척하거나, 세척을 하지 않을 수 있음은 물론이다. 상기 세척단계(S205)는 상기의 니켈 산화물 박막의 형성방법에서 설명한 세척단계(S5)와 동일 또는 유사하게 이루어지므로 여기서 상세한 설명은 생략한다.The washing step (S205) is a step of washing the insulating substrate using a predetermined chemical. In the cleaning step (S205), the insulating substrate is cleaned by a material such as hydrofluoric acid (HF), deionized water, hydrogen peroxide (H 2 O 2 ) as in the cleaning step (S5) of the amorphous silicon thin film. On the other hand, the washing step (S205) may of course be washed with methanol, acetone, deionized water, or not cleaned when the contamination of the insulating substrate is not severe. Since the washing step (S205) is made the same or similar to the washing step (S5) described in the method for forming the nickel oxide thin film, a detailed description thereof will be omitted.
상기 비정질 실리콘 박막 형성단계(S210)는, 도 5a를 참조하면, 유리기판과 같은 절연기판(10)의 상면에 소정 두께의 비정질 실리콘 박막(20)을 증착하여 형성하는 단계이다. 상기 비정질 실리콘 박막(20)은 바람직하게는 플라즈마 강화 화학 기상 증착법(PECVD)으로 형성되며, 수백 내지 수천 옹스트롱(Å) 두께로 형성된다. 상기 비정질 실리콘 박막(20)은 화학 기상 증착법(CVD) 또는 물리 기상 증착법 (PVD)과 같은 방법으로도 형성될 수 있음은 물론이다. 한편, 상기 비정질 실리콘 박막(20)은 절연기판(10) 사이에 버퍼층(도면에 표시하지 않음)이 형성될 수 있다. 상기 버퍼층은 실리콘 산화물과 같은 산화물에 의한 산화막으로 형성되며, 플라즈마 강화 화학 기상 증착법에 의하여 소정 두께로 형성된다. 상기 버퍼층은 절연기판(10)상의 일부 원소가 비정질 실리콘 박막(20)으로 확산되는 것을 방지하게 된다. 한편, 상기 비정질 실리콘 박막(20)은 공정 중에 표면에 오염이 발생되는 경우에 세척단계(S205)에 따라 세척될 수 있다. 상기에서 설명한 바와 같이 니켈 산화물 박막은 원자층 증착법에 의하여 박막으로 형성되므로 비정질 실리콘 박막의 표면이 오염된 경우에 니켈 산화물 박막이 불균일하게 형성될 수 있기 때문이다. 5A, the amorphous silicon thin film forming step S210 is performed by depositing an amorphous silicon
상기 캐핑 레이어 형성단계(S215)는, 도 5b를 참조하면, 비정질 실리콘 박막(20) 상면에 산화막 또는 질화막으로 형성되는 캐핑 레이어(22)를 형성하는 단계이다. 상기 캐핑 레이어(capping layer)(22)는 니켈 산화물 박막을 증착하는 원자층 증착 과정에서 니켈 산화물 또는 니켈 성분이 비정질 실리콘 박막(20) 내부로 확산되는 것을 방지하게 된다. 상기 캐핑 레이어(22)는 이산화규소(SiO2), 알루미나(Al2O3), 이산화하프늄(HfO2), 지르코니아(ZrO2)와 같은 산화물, 실리콘 나이트라이드(SiNx)와 같은 질화물로 형성될 수 있다. 상기 캐핑 레이어(22)는 플라즈마 강화 화학 기상 증착법 또는 스퍼터링법 또는 원자층 증착법에 의하여 1Å 내지 100Å의 두께로 형성된다. 상기 캐핑 레이어(22)의 두께가 1Å보다 작게 되면 니켈 산화물 의 확산을 방지할 수 없게 될 수 있으며, 100Å보다 크게 되면 니켈 산화물 박막의 지나친 확산 방지 효과가 비정질 실리콘 박막의 결정화에 대한 저해 요인으로 작용할 수 있다.In the capping layer forming step S215, referring to FIG. 5B, a
상기 니켈 산화물 박막 형성단계(S220)는, 도 5c를 참조하면, 비정질 실리콘 박막(20)의 상면에 니켈 산화물 박막(25)을 형성하는 단계이다. 한편, 상기 니켈 산화물 박막(25)은 박막 트랜지스터의 소스 영역과 드레인 영역에 상응하는 영역에만 형성되도록 소정 패턴으로 형성될 수 있다. 상기 니켈 산화물 박막(25)은 바람직하게는 원자층 증착법에 의하여 0.1Å 내지 70Å의 평균 두께를 갖는 박막으로 형성된다. 상기 니켈 산화물 박막 형성단계(S220)는 도 3의 실시예에 따른 니켈 산화물 박막 형성단계(S120)와 동일 또는 유사한 방법으로 진행되므로 여기서는 상세한 설명은 생략한다. In the nickel oxide thin film forming step (S220), referring to FIG. 5C, a nickel oxide
상기 비정질 실리콘 박막 결정화단계(S230)는, 도 5d를 참조하면, 니켈 산화물 박막(25)이 비정질 실리콘 박막(20)으로 확산되면서 비정질 실리콘 박막(20)이 결정질 실리콘 박막(20a)으로 결정화되는 단계이다. 상기 비정질 실리콘 박막 결정화단계(S230)가 진행됨에 따라 니켈 산화물 박막(25)은 점차로 비정질 실리콘 박막(20) 내부로 확산되며, 비정질 실리콘 박막(20)의 상면에서 니켈 산화물 박막(25)이 점차로 사라지게 된다. 본 발명에 따른 니켈 산화물 박막은 원자층 증착법에 따라 박막으로 균일하게 형성되므로 결정화가 종료되면 결정질 실리콘 박막(20a) 상 면에 거의 존재하지 않게 되며, 바람직하게는 별도로 니켈 산화물 박막을 제거하는 공정을 실시할 필요가 없게 된다. 상기 비정질 실리콘 박막 결정화 단계(S230)는 니켈 산화물 박막의 형성 패턴에 따라 금속 유도 결정화(MIC) 방법 또는 금속 유도 측면 결정화(MILC)방법에 의하여 결정화가 진행된다. 또한, 상기 비정질 실리콘 박막 결정화단계(S230)는 수소, 질소, 아르곤, 수소/질소 혼합가스, 수소/아르곤 혼합가스 혹은 진공 등의 분위기와 400 ∼ 750℃의 온도에서 수분 내지 수 시간 동안 열처리가 진행되는 퍼니스 어닐링 방법(Furnace Annealing Method)에 의하여 이루어진다. 또한, 상기 비정질 실리콘 박막 결정화단계(S230)는 급속 열처리(Rapid Thermal Annealing) 방법, 엑시머 레이저 열처리(Excimer Laser Annealing)방법에 의하여 진행될 수 있다. 상기 비정질 실리콘 박막 결정화단계(S230)는 도 3의 실시예에 따른 결정화단계(S130)와 동일 또는 유사한 방법으로 진행되므로 여기서는 상세한 설명은 생략한다.In the amorphous silicon thin film crystallization step (S230), referring to FIG. 5D, as the nickel oxide
상기 결정질 실리콘 박막 패터닝단계(S240)는, 도 5e를 참조하면, 결정질 실리콘 박막(20a)을 식각하여 박막 트랜지스터가 형성되는 소정 면적으로 패터닝하는 단계이다. 상기 결정질 실리콘 박막(20a)은 플라즈마 식각 방법 등에 의하여 활성층박막 트랜지스터가 형성되는 결정질 실리콘 박막(20b)의 패턴으로 식각된다. 상기 결정질 실리콘 박막 패터닝단계(S240)는 식각의 대상이 비정질 실리콘 박막이 아닌 결정질 실리콘 박막이라는 점을 제외하고는 동일하며, 일반적인 방법에 의하여 실시될 수 있으므로 여기서 상세한 설명은 생략한다. In the crystalline silicon thin film patterning step (S240), referring to FIG. 5E, the crystalline silicon
상기 게이트 절연막 형성단계(S250)는, 도 5f를 참조하면, 식각된 결정질 실리콘 박막(20b)을 포함하는 절연기판(10)의 상면에 게이트 절연막(30)을 소정 두께로 형성하는 단계이다. 상기 게이트 절연막(30)은 플라즈마 강화 화학 기상 증착법과 같은 방법에 의하여 산화막 또는 질화막으로 형성된다. 상기 게이트 절연막은 대략 수백 내지 수천 옹스트롱의 두께로 형성된다. Referring to FIG. 5F, the gate insulating film forming step S250 is a step of forming a
상기 게이트 전극 형성단계(S260)는, 도 5g를 참조하면, 식각된 결정질 실리콘 박막(20b)의 상부 영역에서 게이트 절연막(30) 상면에 게이트 전극(40)을 형성하는 단계이다. 상기 게이트 전극(40)은 도전성 금속 물질을 스퍼터링 방법에 의하여 수천 옹스트롱의 두께로 증착하여 형성하며, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W)과 같은 금속으로 형성된다. 상기 게이트 전극(40)은 게이트 전극물질을 게이트 절연막(30) 상면에 전체적으로 형성한 후에 식각을 하여 형성하거나, 포토 마스크 또는 포토 레지스트를 사용하여 게이트 전극의 패턴으로 형성할 수 있음은 물론이다. Referring to FIG. 5G, the gate electrode forming step S260 is a step of forming the
상기 소스 영역 및 드레인 영역 형성단계(S270)는, 도 5h를 참조하면, 식각된 결정질 실리콘 박막(20b)에 게이트 전극(40)을 기준으로 좌우에 소정의 불순물을 주입하여 활성화시켜 소스 영역(21)과 드레인 영역(22) 및 채널 영역(23)을 형성하는 단계이다. 상기 결정질 실리콘 박막의 활성층(20c)은 게이트 전극(40)에 의 하여 소스 영역(21)과 드레인 영역(22) 및 채널영역(23)으로 구분되며, 게이트 전극(40)이 채널 영역에 대한 마스크로 사용되어 소스 영역(21)과 드레인 영역(22)에만 불순물이 주입된다. 상기 불순물은 n형 또는 p형 불순물이 사용되며, 고농도로 주입되어 소스 영역(21)과 드레인 영역(22)을 형성하게 된다.In the forming of the source region and the drain region (S270), referring to FIG. 5H, a predetermined impurity is injected into the etched crystalline silicon
상기 층간 절연막 형성단계(S280)는, 도 5i를 참조하면, 게이트 전극(40)을 포함하는 게이트 절연막(30)의 상부에 층간 절연막(50)을 형성하는 단계이다. 상기 층간 절연막(50)은 산화막 또는 질화막으로 형성되며, 플라즈마 강화 화학 기상 증착법과 같은 방법에 의하여 증착되어 형성된다.Referring to FIG. 5I, the interlayer insulating film forming step S280 is a step of forming the
상기 소스 전극 및 드레인 전극 형성단계(S290)는, 도 5j를 참조하면, 층간 절연막(50)과 게이트 절연막(40)의 관통하여 활성층(20c)의 소스 영역(21)과 드레인 영역(22)으로 연결되는 각각의 콘택홀(65, 75)을 통하여 소스 영역(21)과 드레인 영역(22)에 전기적으로 연결되는 소스 전극(60) 및 드레인 전극(70)을 형성하는 단계이다. 상기 콘택홀(65, 75)은 소스 영역(21)과 드레인 영역(22)의 일부를 층간 절연막(50)의 상부로 노출시키게 되며, 소스 전극(60)과 드레인 전극(70)은 콘택홀(65, 75)을 통하여 소스 영역(21)과 드레인 영역(22)에 전기적으로 연결된다. Referring to FIG. 5J, the source electrode and the drain electrode forming step (S290) may pass through the
다음은 아래의 실시예를 통하여 본 발명의 원자층 증착법을 이용한 니켈 산화물 박막 형성방법을 더 구체적으로 설명한다. 단, 하기 원자층 증착법에 의한 니 켈 산화물 박막의 형성 과정을 예시한 실시예는 본 발명의 한 실시 경우에 불과한 것으로서 본 발명의 특허 청구 범위가 이에 따라 한정되는 것은 아니다.Next, a method of forming a nickel oxide thin film using the atomic layer deposition method of the present invention will be described in more detail with reference to the following examples. However, the embodiment illustrating the process of forming the nickel oxide thin film by the atomic layer deposition method is only one embodiment of the present invention, and the claims of the present invention are not limited thereto.
[실시예 1]Example 1
실시예 1은 니켈 공급원의 공급시간에 따른 니켈 산화물 박막의 성장 속도를 측정하였다. 비정질 실리콘 박막이 증착된 유기 기판을 메탄올과 아세톤과 탈이온수를 이용하거나, HF와 H2O2를 이용하여 세척하고, 원자층 증착 챔버에 장착한 후 원자층 증착 챔버를 배기펌프로 배기한다. 도 1의 공정 순서에 따라 니켈 산화물 박막의 증착 반응을 실시하였다. 상기 유리기판의 온도를 120℃로 맞추고, 니켈 공급원으로 니켈 아미노알콕사이드(Ni(dmamb)2)를 사용하며, 니켈 공급원의 공급시간을 변화시키면서 니켈 산화물 박막의 성장속도를 측정하였다. 이때, 상기 니켈 공급원을 담은 용기의 온도를 100℃로 유지하며, 니켈 공급원의 공급관 밸브는 110℃로 유지하였다. 상기 산소 공급원으로는 물을 사용하며, 산소 공급원의 공급시간은 1초로 하였다. 또한, 미반응 공급원의 제거를 위하여 사용되는 불활성 가스인 아르곤의 유량은 100sccm으로, 제거시간은 40초로, 반응기의 공정 압력(working pressure)은 5Torr로 조절하였다.Example 1 measured the growth rate of the nickel oxide thin film according to the supply time of the nickel source. The organic substrate on which the amorphous silicon thin film is deposited is washed with methanol, acetone, and deionized water, or HF and H 2 O 2 , mounted in an atomic layer deposition chamber, and the atomic layer deposition chamber is evacuated with an exhaust pump. The deposition reaction of the nickel oxide thin film was performed according to the process sequence of FIG. 1. The temperature of the glass substrate was adjusted to 120 ° C., and nickel aminoalkoxide (Ni (dmamb) 2 ) was used as the nickel source, and the growth rate of the nickel oxide thin film was measured while changing the supply time of the nickel source. At this time, the temperature of the vessel containing the nickel source was maintained at 100 ℃, the supply pipe valve of the nickel source was maintained at 110 ℃. Water was used as the oxygen source, and the supply time of the oxygen source was 1 second. In addition, the flow rate of argon, an inert gas used for removal of the unreacted source, was adjusted to 100 sccm, the removal time was 40 seconds, and the working pressure of the reactor was adjusted to 5 Torr.
도 6은 본 발명의 실시예 1에서 니켈 공급원의 공급시간에 따른 니켈 산화물 박막의 성장속도를 나타내는 그래프이다. 상기 니켈 산화물 박막의 두께는, 도 6을 참조하면, Ni(dmamb)2의 공급 시간이 증가하면 성장속도가 증가하다가 4초를 넘으면 서 표면 반응이 포화되며, 성장 속도가 거의 일정해짐을 확인할 수 있다. 한편, 도 6에서 보는 바와 같이 상기 니켈 공급원으로 Ni(dmamp)2를 사용하는 경우에 공급시간에 따른 니켈 산화막의 성장속도는 Ni(dmamb)2를 사용하는 경우보다 작게 나타나고 있다. 그러나, 상기 Ni(dmamp)2를 사용하는 경우도 공급시간이 4초 이상이면 더 이상 성장 속도가 증가되지 않음을 알 수 있다.6 is a graph showing the growth rate of the nickel oxide thin film according to the supply time of the nickel source in Example 1 of the present invention. The thickness of the nickel oxide thin film, referring to Figure 6, when the supply time of Ni (dmamb) 2 increases the growth rate, the surface reaction is saturated over 4 seconds, the growth rate is almost constant can be confirmed that have. On the other hand, as shown in Figure 6, when using Ni (dmamp) 2 as the nickel source, the growth rate of the nickel oxide film according to the supply time is smaller than when using Ni (dmamb) 2 . However, even when using the Ni (dmamp) 2 it can be seen that the growth rate is no longer increased if the supply time is 4 seconds or more.
[실시예 2]Example 2
실시예 2는 도 1의 니켈 산화물 박막 형성방법의 단계를 각각 1, 2, 5, 10, 20, 40싸이클 수행하여 니켈 산화물 박막의 두께 변화를 측정하였다. 실시예 2에서는 니켈 공급원으로 Ni(dmamb)2를 사용하며 공급시간을 2초로 하였으며 나머지 조건은 실시예 1과 동일하게 하여 니켈 산화물 박막을 증착하였다. 상기 니켈 산화물 박막은 1싸이클에 대략 1.1Å의 두께로 성장하게 되며 각각 1.1Å, 2.2Å, 5.5Å, 11.0Å, 22.0Å, 44.0Å의 두께로 형성된다.In Example 2, the thickness of the nickel oxide thin film was measured by performing 1, 2, 5, 10, 20, and 40 cycles of the nickel oxide thin film forming method of FIG. 1, respectively. In Example 2, Ni (dmamb) 2 was used as the nickel source and the supply time was 2 seconds, and the nickel oxide thin film was deposited in the same manner as in Example 1. The nickel oxide thin film is grown to a thickness of approximately 1.1 kW in one cycle and formed to a thickness of 1.1 kW, 2.2 kW, 5.5 kW, 11.0 kW, 22.0 kW, 44.0 kW, respectively.
도 7a와 도 7b는 본 발명의 실시예 2에 따른 니켈 산화물 박막 형성방법에서 니켈 산화물 박막의 원자 현미경 이미지 데이터(Atomic Force Microscope : AFM)를 나타낸다. 도 7a는 비정질 실리콘 박막의 표면에 도 1의 니켈 산화물 박막 형성방법의 각 단계를 2싸이클로 수행하여 증착되어 형성된 니켈 산화물 박막이며, 도 7b는 소정 온도로 어닐링(annealing)한 후의 박막이다. 상기 니켈 산화물 박막은, 도 7a와 도 7b를 참조하면, 결정화전후의 원자 현미경 이미지 결과인 도7a와 도 7b를 참조하면, 모두 RMS(root-mean-square)가 1.1nm로 표면거칠기가 매우 양호한 상태임을 확인할 수 있다. 7A and 7B illustrate Atomic Force Microscope (AFM) data of a nickel oxide thin film in a method of forming a nickel oxide thin film according to Example 2 of the present invention. FIG. 7A is a nickel oxide thin film formed by performing two cycles of the nickel oxide thin film forming method of FIG. 1 on the surface of an amorphous silicon thin film, and FIG. 7B is a thin film after annealing at a predetermined temperature. Referring to FIGS. 7A and 7B, the nickel oxide thin film has a very good surface roughness with a root-mean-square (1.1 nm) of 1.1 nm before and after crystallization. You can check the status.
도 8은 본 발명의 실시예 2에 따른 니켈 산화물 박막 형성방법에서 니켈 산화물 박막을 2 싸이클로 올린 후에 측정한 X선 광전자 분광 스펙트럼을 나타낸다. 이 스펙트럼에서는, 도 8을 참조하면, 니켈과 산소의 특성 광전자 봉우리만을 관찰할 수 있다. 상기 니켈 산화물 박막은 니켈과 산소의 비율이 약 1:1로 측정되었고 Ni 2p 내각 준위 스펙트럼의 모양과 결속 에너지 값이 전형적인 NiO (Ni monoxide)임을 나타낸다.8 shows X-ray photoelectron spectroscopy spectra measured after raising the nickel oxide thin film to 2 cycles in the method for forming a nickel oxide thin film according to Example 2 of the present invention. In this spectrum, referring to FIG. 8, only characteristic optoelectronic peaks of nickel and oxygen can be observed. The nickel oxide thin film was measured to have a ratio of nickel to oxygen of about 1: 1, and that the shape and binding energy of the Ni 2p cabinet level spectrum were typical NiO (Ni monoxide).
[실시예 3]Example 3
실시예 3은 상기 실시예 2에 따른 니켈 산화물 박막이 증착된 비정질 실리콘 박막을 일반 확산로에 삽입하고 질소 혹은 질소/수소 분위기에서 열처리하여 결정화를 진행하였다. 열처리 온도는 575 ℃로 하였으며 열처리시간은 1시간으로 하였다. 도 9는 본 발명의 실시예 3에 따른 비정질 실리콘 박막의 결정화 방법에서 니켈 산화물 박막의 두께에 따른 결정화도 변화를 나타낸 그래프이다. 상기 비정질 실리콘 박막은, 도 9를 참조하면, 니켈 산화물 박막의 두께에 관계없이 거의 전 영역에서 결정화가 고르게 진행됨을 확인할 수 있다. 따라서, 상기 원자층 증착법을 이용한 니켈 산화물 박막이 비정질 실리콘 박막의 결정화에 유용하게 적용될 수 있음을 입증한다. In Example 3, the amorphous silicon thin film on which the nickel oxide thin film according to Example 2 was deposited was inserted into a general diffusion furnace and subjected to heat treatment in a nitrogen or nitrogen / hydrogen atmosphere to perform crystallization. The heat treatment temperature was 575 ℃ and the heat treatment time was 1 hour. 9 is a graph showing the change in crystallinity according to the thickness of the nickel oxide thin film in the crystallization method of the amorphous silicon thin film according to Example 3 of the present invention. Referring to FIG. 9, the amorphous silicon thin film may be confirmed that crystallization proceeds evenly in almost all regions regardless of the thickness of the nickel oxide thin film. Therefore, it is demonstrated that the nickel oxide thin film using the atomic layer deposition method can be usefully applied to the crystallization of the amorphous silicon thin film.
도 10은 본 발명의 실시예 3에 따른 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 라만(Raman) 분석 결과를 나타낸다. 상기 결정질 실리콘 박막은, 도 10을 참조하면, 원자층 증착법을 이용한 결정화의 경우에 기존의 스퍼터링법에 의한 니켈 박막을 이용한 경우보다 결정성이 우수한 것을 알 수 있다.FIG. 10 shows a Raman analysis result of a crystalline silicon thin film crystallized in the crystallization method of an amorphous silicon thin film according to Example 3 of the present invention. Referring to FIG. 10, it can be seen that the crystalline silicon thin film has better crystallinity than the case of using a nickel thin film by the conventional sputtering method in the case of crystallization using the atomic layer deposition method.
도 11은 본 발명의 실시예 3에 따른 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 UV(ultra violet) 투과도 측정 결과를 나타낸다. 상기 결정질 실리콘 박막에 대하여 UV-Visible Spectrophotometer를 이용하여 결정질 실리콘 박막의 투과도를 측정한 결과에 따르면, 도 11을 참조하면, 결정화의 정도는 니켈 산화물 박막의 두께에 의존하지 않는 결과를 보였으며, 더 높은 투과도로부터 결정질 실리콘 박막 내부의 결함이 상당히 개선되었음을 확인할 수 있다.11 illustrates UV (ultra violet) transmittance measurement results of the crystalline silicon thin film crystallized in the crystallization method of the amorphous silicon thin film according to Example 3 of the present invention. According to the results of measuring the transmittance of the crystalline silicon thin film using the UV-Visible Spectrophotometer for the crystalline silicon thin film, referring to Figure 11, the degree of crystallization did not depend on the thickness of the nickel oxide thin film, and more It can be seen from the high transmittance that defects inside the crystalline silicon thin film are significantly improved.
도 12는 본 발명의 실시예 3에 따른 비정질 실리콘 박막의 결정화 방법에서 결정화된 결정질 실리콘 박막의 전자 현미경 관찰 결과를 나타낸다. 상기 전자 현미경 사진에 따르면 Bright field Image와 전자 회절결과는 결정화된 진행된 양질의 결정질 실리콘 박막임을 확인할 수 있다12 shows electron microscopic observation results of the crystalline silicon thin film crystallized in the crystallization method of the amorphous silicon thin film according to Example 3 of the present invention. According to the electron micrograph, the bright field image and the electron diffraction result showed that the crystallized advanced crystalline silicon thin film.
[실시예 4]Example 4
실시예 4는 실시예 1에 따른 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화에서 니켈 산화물 박막을 소정 패턴으로 형성하여 결정화를 진행하였다. 상기 니켈 산화물 박막을 소정 패턴으로 형성하는 경우에 비정질 실리콘 박막의 결정화는 금속 유도 결정화와 금속 유도 측면 결정화가 순차적으로 진행하게 된다. 도 13은 본 발명의 실시예 4에 따른 니켈 산화물 박막을 이용한 비정질 실리콘 박막의 결정화에 대한 주사전자 현미경(SEM) 표면 사진을 나타낸다. 상기 비정질 실리콘 박막은, 도 13을 참조하면, 금속 유도 결정화가 진행된 후에 금속 측면 유도 결정화가 진행된다.In Example 4, in the crystallization of the amorphous silicon thin film using the nickel oxide thin film according to Example 1, the nickel oxide thin film was formed in a predetermined pattern to proceed with crystallization. In the case where the nickel oxide thin film is formed in a predetermined pattern, crystallization of the amorphous silicon thin film proceeds with metal induced crystallization and metal induced side crystallization sequentially. FIG. 13 shows a scanning electron microscope (SEM) surface photograph of crystallization of an amorphous silicon thin film using a nickel oxide thin film according to Example 4 of the present invention. Referring to FIG. 13, the amorphous silicon thin film undergoes metal side induction crystallization after metal induction crystallization.
본 발명에 따르면 니켈 아미노알콕사이드 화합물을 니켈 공급원으로 사용하고 원자층 증착법에 의하여 니켈 산화막 박막을 형성함으로써 수 옹스트롱 내지 수십 옹스트롱 수준으로 니켈 산화물 박막의 평균두께를 조절하면서 동시에 균일한 박막을 얻을 수 있는 효과가 있다.According to the present invention, by using a nickel aminoalkoxide compound as a nickel source and forming a nickel oxide thin film by atomic layer deposition, it is possible to obtain a uniform thin film while controlling the average thickness of the nickel oxide thin film at several angstroms to several tens of angstroms. It has an effect.
또한, 본 발명에 따르면 비정질 실리콘 박막의 결정화에 필요한 니켈의 양에 따라 니켈 산화물 박막의 평균 두께를 옹스트롱 단위로 조절하여, 결정화가 완료된 후에 결정질 실리콘 박막의 표면에 니켈 성분의 잔류 양을 최소화할 수 있으며, 니켈 산화물 박막의 제거 공정을 생략하여 공정을 단축할 수 있는 효과가 있다. Further, according to the present invention, the average thickness of the nickel oxide thin film is adjusted in angstrom units according to the amount of nickel required for crystallization of the amorphous silicon thin film to minimize the residual amount of nickel on the surface of the crystalline silicon thin film after crystallization is completed. The process may be shortened by omitting the removal process of the nickel oxide thin film.
또한, 본 발명에 따르면 절연기판 또는 비정질 실리콘 박막을 미리 세척하여 니켈 산화물 박막이 전체적으로 균일하게 형성되도록 함으로써, 비정질 실리콘 박막이 균일하게 결정화가 진행될 수 있도록 하는 효과가 있다.In addition, according to the present invention, the insulating substrate or the amorphous silicon thin film is washed in advance so that the nickel oxide thin film is formed uniformly as a whole, so that the amorphous silicon thin film may be uniformly crystallized.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060012989A KR100753997B1 (en) | 2006-02-10 | 2006-02-10 | The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060012989A KR100753997B1 (en) | 2006-02-10 | 2006-02-10 | The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070081218A KR20070081218A (en) | 2007-08-16 |
| KR100753997B1 true KR100753997B1 (en) | 2007-09-03 |
Family
ID=38611179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060012989A KR100753997B1 (en) | 2006-02-10 | 2006-02-10 | The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100753997B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976456B1 (en) * | 2007-12-29 | 2010-08-17 | 삼성모바일디스플레이주식회사 | Thin Film Transistor, The Fabricating Method Using The Same Of Thin Film Transistor and Organic Light Emitting Display Device |
| KR101097323B1 (en) | 2009-12-21 | 2011-12-23 | 삼성모바일디스플레이주식회사 | Crystallization method, method of manufacturing a thin film transistor and method of manufacturing a display device |
| KR101319037B1 (en) * | 2011-04-19 | 2013-10-17 | 홍익대학교 산학협력단 | The method for crystallization of amorphous silicon thin film and poly silicon thin film transistor |
| KR101380509B1 (en) * | 2011-08-12 | 2014-04-01 | (주)엘지하우시스 | Manufacturing method of thermochromic glass using metal deposition and the thermochromic glass using thereof |
| CN102956649A (en) | 2012-11-26 | 2013-03-06 | 京东方科技集团股份有限公司 | Array baseplate, manufacturing method of array baseplate and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| KR20010039624A (en) * | 1999-05-27 | 2001-05-15 | 마찌다 가쯔히꼬 | Method for fabricating semiconductor device with high quality crystalline silicon film |
-
2006
- 2006-02-10 KR KR1020060012989A patent/KR100753997B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| KR20010039624A (en) * | 1999-05-27 | 2001-05-15 | 마찌다 가쯔히꼬 | Method for fabricating semiconductor device with high quality crystalline silicon film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070081218A (en) | 2007-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297315B1 (en) | A method for manufacturing a semiconductor device | |
| KR100306527B1 (en) | Manufacturing method of thin film semiconductor device, thin film semiconductor device | |
| KR100473996B1 (en) | Cystallization method of amorphous silicon | |
| EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
| US7777231B2 (en) | Thin film transistor and method for fabricating same | |
| KR100270368B1 (en) | Method of fabricating semiconductor device | |
| JP3977455B2 (en) | Method for manufacturing semiconductor device | |
| WO2004042805A1 (en) | Phase transition method of amorphous material using cap layer | |
| KR100753997B1 (en) | The Method for Preparation of Nickel Oxide Thin Films and The method for Crystallization of Amorphous Silicon Thin Film using the Same and The Method for manufacture of thin film transistor using the Same | |
| US6156627A (en) | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD | |
| JP3122699B2 (en) | A method for manufacturing a thin film semiconductor device. | |
| JP4001906B2 (en) | Method for manufacturing semiconductor device | |
| KR20030008752A (en) | The method of crystallization of amorphous silicon for liquid-crystal display | |
| JP3170533B2 (en) | Method for manufacturing thin film semiconductor device | |
| US6974763B1 (en) | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber | |
| KR101319037B1 (en) | The method for crystallization of amorphous silicon thin film and poly silicon thin film transistor | |
| KR101239108B1 (en) | Method for manufacturing polysilicon and method for manufactruing thin film transistor having the same | |
| JP3614333B2 (en) | Insulated gate type field effect transistor fabrication method | |
| JP4031021B2 (en) | Method for manufacturing thin film transistor | |
| JP4121109B2 (en) | Manufacturing method of semiconductor device | |
| JP2010153911A (en) | Method of manufacturing polycrystalline silicon | |
| KR100233146B1 (en) | Method for fabricating polysilicon | |
| KR100273833B1 (en) | A semiconductor device | |
| KR101333797B1 (en) | Method for Crystallizing Amorphous Silicon Thin Film Using Silicide Seed Induced Lateral Crystallization and Method for Fabricating Poly Crystalline Thin Film Transistor Using the Same | |
| KR100942146B1 (en) | Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130823 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141216 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150710 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |