KR100233146B1 - Method for fabricating polysilicon - Google Patents
Method for fabricating polysilicon Download PDFInfo
- Publication number
- KR100233146B1 KR100233146B1 KR1019960034609A KR19960034609A KR100233146B1 KR 100233146 B1 KR100233146 B1 KR 100233146B1 KR 1019960034609 A KR1019960034609 A KR 1019960034609A KR 19960034609 A KR19960034609 A KR 19960034609A KR 100233146 B1 KR100233146 B1 KR 100233146B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- substrate
- silicon
- amorphous
- chemical vapor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
Abstract
본 발명은 다결정 실리콘막의 제조 공정시 다결정 실리콘을 증착하기에 앞서 수소 플라즈마 공정을 실시하는 제조 방법에 관한 것이다. 기판에 다결정 실리콘을 직접 증착하기 전에 반응기 내에서 수소 플라즈마 전처리 공정을 수행하여 비정질 기판과 다결정 실리콘 계면에 생성되는 비정질 실리콘 전이층을 제거함과 동시에 수소 플라즈마 세정 효과를 이용하여 계면에 존재하는 불순물을 효과적으로 제거할 수 있다.The present invention relates to a manufacturing method of performing a hydrogen plasma process prior to depositing polycrystalline silicon in the manufacturing process of the polycrystalline silicon film. Hydrogen plasma pretreatment is performed in the reactor prior to directly depositing polycrystalline silicon on the substrate to remove the amorphous silicon transition layer formed at the interface between the amorphous substrate and the polycrystalline silicon, and to effectively remove impurities present at the interface using the hydrogen plasma cleaning effect. Can be removed.
Description
본 발명은 다결정 실리콘의 제조 방법에 관한 것으로서, 특히, 비정질 기판이나 절연막 위에 다결정 실리콘을 증착하기에 앞서 전처리를 함으로써 비정질 실리콘 전이층을 제거하는 방법에 관한 것이다.The present invention relates to a method for producing polycrystalline silicon, and more particularly, to a method for removing an amorphous silicon transition layer by pretreatment prior to depositing polycrystalline silicon on an amorphous substrate or an insulating film.
현재 평면 표시 장치로서 박막 트랜지스터를 스위칭 소자로 사용하는 액정 표시 장치가 주목받고 있으며 이러한 박막 트랜지스터의 반도체층으로 비정질 실리콘이나 다결정 실리콘이 사용되고 있다.Currently, liquid crystal displays using a thin film transistor as a switching element have attracted attention as a flat panel display device, and amorphous silicon or polycrystalline silicon is used as a semiconductor layer of such a thin film transistor.
비정질 실리콘을 사용하는 공정은 유리의 스트레인 점(strain point)인 600℃ 이하에서 가능한 장점이 있으나 소자의 특성은 떨어진다. 다결정 실리콘은 비정질 실리콘에 비하여 수백배의 전계 이동도를 가지므로 화소에서 차지하는 면적이 작고 광전류가 거의 발생하지 않아 구동 회로의 집적이 가능하고 대형, 고정세에 적합하다.The process using amorphous silicon has the advantage of being possible at the strain point of glass below 600 ° C, but the characteristics of the device are inferior. Polycrystalline silicon has a field mobility of several hundred times that of amorphous silicon, so the area occupied by the pixel is small and the photocurrent is scarcely generated, so that the driving circuit can be integrated and is suitable for large size and high definition.
비정질 실리콘을 결정화하여 다결정 실리콘을 제조하는 방법에는 고상 재 결정법, 액시머 레이저 및 퍼니스(furnace) 열처리법 등이 있다. 고상 재결정법은 저온에서 비정질 실리콘을 증착한 후 고온에서 열처리하여 다결정 실리콘을 형성하는 방법이고, 저온 열처리법은 저온에서 비정질 실리콘을 증착한 후 저온에서 레이저를 이용하여 결정화시키는 방법이다. 그러나 이러한 비정질 실리콘의 결정화법에서는 입자의 크기가 불균일해지거나 공정 시간이 길어가는 단점이 있다.Examples of a method for preparing polycrystalline silicon by crystallizing amorphous silicon include a solid phase recrystallization method, an aximmer laser, and a furnace heat treatment method. The solid phase recrystallization method is a method of depositing amorphous silicon at low temperature and then heat-treating at high temperature to form polycrystalline silicon, and the low temperature heat treatment method is a method of crystallizing using laser at low temperature after depositing amorphous silicon at low temperature. However, the amorphous silicon crystallization method has a disadvantage in that the particle size is uneven or the process time is long.
이상의 제조 방법과 달리 화학 기상 증착의 방법을 이용하여 직접 다결정 실리콘을 증착하는 공정이 있다. 화학 기상 증착 공정은 반응실에서 가스 상태의 화학 물질이 다른 가스와 반응해서 워하는 물질을 내고 이 물질이 기판에 적층되는 것으로 반응실의 압력에 따라 저압, 상압 및 고압 화학 기상 증착법으로 분류되고, 성막온도에 따라서는 고온과 상온 및 저온 공정으로 나눌 수 있으며, 에너지원으로는 열, 플라스마 및 자외선이 이용된다. 그런데, 고온 화학 기상 증착법은 600℃ 이상의 증착 온도가 요구되어 고가의 기판을 사용해야 한다는 문제점이 있다.Unlike the above manufacturing method, there is a process of directly depositing polycrystalline silicon using a chemical vapor deposition method. Chemical vapor deposition process is a gaseous chemical reacts with other gases in the reaction chamber to release the material and the material is laminated on the substrate is classified into low pressure, atmospheric pressure and high pressure chemical vapor deposition method according to the pressure of the reaction chamber, Depending on the deposition temperature can be divided into high temperature, room temperature and low temperature process, heat, plasma and ultraviolet light are used as energy sources. However, the high temperature chemical vapor deposition method requires a deposition temperature of 600 ° C. or higher, and thus requires an expensive substrate.
한편, 저온 화학 기상 증착법을 이용하면 결정 입자가 크고 결정성이 좋은 물질을 확보할 수 있으며 고온 공정의 단점인 고가의 기판을 필요로 하지 않고 공정을 간단히 진행하는 것이 가능하다. 이러한 저온 공정에는 저압에서 공정이 진행되는 저압 화학 기상 증착법과, 에너지원으로서 플라즈마가 사용되는 플라즈마 여기 화학 기상 증착법(plasma enhanced chemical vapor deposion:PECVD)이 있다.On the other hand, by using a low temperature chemical vapor deposition method it is possible to secure a large crystal grains and good crystallinity, it is possible to simply proceed without the need for an expensive substrate which is a disadvantage of the high temperature process. Such low temperature processes include low pressure chemical vapor deposition (CVD), which is performed at low pressure, and plasma enhanced chemical vapor deposition (PECVD), which uses plasma as an energy source.
그러면, 첨부한 도면을 참고로 하여 저온 화학 기상 증착을 이용한 종래의 다결정 실리콘막의 제조 방법에 대하여 더욱 상세히 설명한다.Next, a method of manufacturing a conventional polycrystalline silicon film using low temperature chemical vapor deposition will be described in more detail with reference to the accompanying drawings.
반응기 내에 유리, 이산화규소 혹은 질화실리콘 등과 같은 비정질 구조의 기판(2)을 장착하고 SiH4, SiF4, Si2H6, Si3H8등의 혼합 기체를 플라스마 상태로 여기시킨 후 수소 등의 가스를 주입하면, 혼합 기체와 주입가스가 반응하여 실리콘(Si)과 나머지 부산물이 생기고 실리콘이 기판에 증착된다. 이때 반응기 내의 온도는 400℃이며 증착시 진공도는 약 0.1 내지 100 Torr이다.Into the reactor, a substrate 2 having an amorphous structure, such as glass, silicon dioxide, or silicon nitride, is mounted, and the mixed gas such as SiH 4 , SiF 4 , Si 2 H 6 , Si 3 H 8 is excited in a plasma state, When the gas is injected, the mixed gas and the injected gas react to form silicon (Si) and the remaining by-products, and silicon is deposited on the substrate. At this time, the temperature in the reactor is 400 ℃ and the vacuum degree during deposition is about 0.1 to 100 Torr.
제1도는 그 결과 생긴 단면도를 나타낸 것으로서, 위에서 설명한 저온에서 행해진 플라스마 여기 화학 기상 증착법에 의하여 증착된 다결정 실리콘막을 도시한 단면도로서, 비정질 기판(2)과 다결정 실리콘막(8)의 사이에 20Å 내지 30Å 가량의 오염층(4)과 비정질 실리콘 전이층(6)이 형성되어 있음을 알 수 있다.FIG. 1 is a cross-sectional view showing the resulting cross-sectional view, showing a polycrystalline silicon film deposited by the plasma-excited chemical vapor deposition method performed at the low temperature described above, wherein the polycrystalline silicon film 8 is between 20 kPa and the amorphous substrate 2. It can be seen that the contaminant layer 4 and the amorphous silicon transition layer 6 of about 30 Å are formed.
제2도는 이상의 방법으로 증착한 미세 다결정 실리콘막을 투과 전자 현미경으로 관찰할 단면도로서, 기판(2)과 미세 다결정 실리콘막(10) 사이에 화살표가 지시하는 바와 같이 비정질 실리콘 전이층(6)이 관찰된다.2 is a cross-sectional view of the fine polycrystalline silicon film deposited by the above method with a transmission electron microscope, and the amorphous silicon transition layer 6 is observed between the substrate 2 and the fine polycrystalline silicon film 10 as indicated by arrows. do.
여기에서 알 수 있는 것처럼, 이러한 종래의 제조 방법에서는 기판(2)과 다결정 실리콘막(8)의 사이에 비정질 실리콘 전이층(6)이 생성되어 이동도가 저하된다. 또한, 박막 트랜지스터를 제조하기 위해서는 여러번의 열처리를 수행해야 하는데, 이 경우 다결정 실리콘의 그레인 성장(grain growth)이 일어나 기판(2)에 증착된 다결정 실리콘막(8)의 균일도가 저하되는 문제점이 있다. 비정질 실리콘 전이층(6)은 반응기 내에 잔존하는 산소 및 탄화 수소와 같은 불순물이 실리콘의 결정화(crystalization)를 방해하기 때문에 생기는 것이며 특히 증착 속도가 빨라지는 경우에는 전이층의 두께가 더욱 증가한다.As can be seen here, in such a conventional manufacturing method, an amorphous silicon transition layer 6 is formed between the substrate 2 and the polycrystalline silicon film 8, so that mobility is reduced. In addition, in order to manufacture a thin film transistor, a plurality of heat treatments must be performed. In this case, grain growth of polycrystalline silicon occurs, and thus uniformity of the polycrystalline silicon film 8 deposited on the substrate 2 is reduced. . The amorphous silicon transition layer 6 is caused by impurities such as oxygen and hydrocarbons remaining in the reactor, which hinder the crystallization of silicon, and the thickness of the transition layer is further increased, especially when the deposition rate is increased.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로서, 다결정 실리콘의 증착시 생성되는 비정질 실리콘 전지층을 억제시키는 데 있다.An object of the present invention is to solve such a problem, to suppress the amorphous silicon battery layer generated during the deposition of polycrystalline silicon.
제1도는 종래의 저온 화학 기상 증착법(chamical vapor deposition:CVD)에 의하여 증착된 다결정 실리콘막을 도시한 단면도이고,1 is a cross-sectional view showing a polycrystalline silicon film deposited by a conventional low temperature chemical vapor deposition (CVD),
제2도는 제1도의 시료를 투과 전자 현미경(transmision electronic microscpoe)으로 관찰한 사진이고,FIG. 2 is a photograph of the sample of FIG. 1 observed with a transmission electronic microscpoe.
제3도는 본 발명의 실시예에 따른 저온 화학 기상 증착법에 의하여 증착된 다결정 실리콘막을 도시한 단면도이고,3 is a cross-sectional view showing a polycrystalline silicon film deposited by a low temperature chemical vapor deposition method according to an embodiment of the present invention,
제4도는 제3도에 도시한 시료를 투과 전자 현미경으로 관찰할 사진이다.4 is a photograph for observing the sample shown in FIG. 3 with a transmission electron microscope.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 비정질 기판 4 : 오염층2: amorphous substrate 4: contaminant layer
6 : 비정질 실리콘 전이층 8 : 다결정 실리콘막6: amorphous silicon transition layer 8: polycrystalline silicon film
10 : 미세 다결정 실리콘막10: fine polycrystalline silicon film
이러한 과제를 해결하기 위한 본 발명에 따른 다결정 실리콘의 제조 방법은, 수소를 이용한 플라스마 전처리 단계와 화학 기상 증착법으로 다결정 실리콘을 형성하는 단계를 포하하고 있다.The method for producing polycrystalline silicon according to the present invention for solving such a problem includes a step of forming a polycrystalline silicon by plasma pretreatment using hydrogen and a chemical vapor deposition method.
본 발명에 따른 이러한 다결정 실리콘의 제조 방법에서는 수소 플라스마 전처리를 통해 기판 세정 및 계면의 불순물 제거와 비정질 실리콘 전이층의 성장을 억제하게 된다.In the method for preparing polycrystalline silicon according to the present invention, hydrogen plasma pretreatment inhibits substrate cleaning, removal of impurities from the interface, and growth of the amorphous silicon transition layer.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 실리콘 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이 하게 실시할 수 있을 정도로 상세히 설명한다.Next, a polycrystalline silicon manufacturing method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.
본 실시예에 따른 제조 방법은 다음과 같다.The manufacturing method according to the present embodiment is as follows.
반응기 내에 유리 또는 이산화규소 등의 비정질 기판(2) 혹은 질화실리코 절연막(2)을 장진하고 반응기 내에 수소 가스를 50 내지 200 sccm의 플로 레이트(flow rate)로 주입한 후, 15W 내지 200W의 전원을 인가하여 수소 원자를 플라스마 상태로 여기시킨다.After charging the amorphous substrate 2 or the silicon nitride insulating film 2 such as glass or silicon dioxide in the reactor and injecting hydrogen gas into the reactor at a flow rate of 50 to 200 sccm, power of 15 W to 200 W was supplied. It is applied and the hydrogen atom is excited in a plasma state.
여기된 수소는 기판(2) 표면에 존재하는 탄화수소(hydrocarbon) 등의 불순물이나, 약한 실리콘-실리콘 결합 및 실리콘-산소의 결합을 제거하고 기판(2)을 세정하는 역할을 하며, 기판(2)을 식각하여 기판(2) 표면의 거칠기를 증가시켜 핵 성장점을 제공하여 비정질 실리콘 전이층(6)의 성장을 억제하게 된다.The excited hydrogen removes impurities such as hydrocarbons present on the surface of the substrate 2, removes weak silicon-silicon bonds and silicon-oxygen bonds, and cleans the substrate 2. Etching to increase the roughness of the surface of the substrate (2) to provide a nuclear growth point to inhibit the growth of the amorphous silicon transition layer (6).
여기에서 핵 성장점은 증착된 원자가 기판에 도달하여 안정될 수 있는 격자 위치를 말하며 이 위치가 잘 형성되어야 결정성을 갖는 막을 얻을 수 있다. 이 핵 성장점은 박막 성장율에 큰 영향을 미치는 요소이기도 하다.Herein, the nuclear growth point refers to a lattice position where the deposited atoms can reach and stabilize the substrate, and a well-determined position can be obtained to obtain a crystalline film. This nuclear growth point is also a major factor in the growth rate of the thin film.
다음, 진공을 유지한 상태에서 연속하여 혼합 소스 기체를 흘려주고 플라스마 상태로 여기시켜 기판(2)에 실리콘을 증착하여 제3(a)도에 도시한 바와 같이 미세 다결정 실리콘(10) 및 제3(b)도에 도시한 바와 같이 다결정 실리콘(8)을 (110)우선 방향성을 가지도록 하여 500nm을 형성한다.Next, the mixed source gas is continuously flowed while maintaining the vacuum and excited in a plasma state to deposit silicon on the substrate 2, so that the fine polycrystalline silicon 10 and the third as shown in FIG. As shown in (b), 500 nm is formed by making polycrystalline silicon 8 have (110) priority.
이때 사용된 혼합 반응 기체는 SiH4, SiF4및 Si2H6이고 초기 진공도는 10-6Torr, 기판 온도는 100℃에서 400℃ 였으며 증착시 압력은 0.1 내지 0.4 Torr였다.The mixed reaction gases used were SiH 4 , SiF 4 and Si 2 H 6 , the initial vacuum was 10 −6 Torr, the substrate temperature was 100 ° C. to 400 ° C., and the deposition pressure was 0.1 to 0.4 Torr.
제3도는 그 결과 생긴 단면도를 나타낸 것으로 본 발명의 실시예에 따른 플라스마 여기 화학 기상 증착법에 의하여 증착된 미세 다결정 실리콘막(10) 및 다결정 실리콘막(8)을 도시한 단면도이다. 전자 분광 현미경에 의한 측정 결과 불순물이 스페트럼의 한계치인 1at% 보다 낮은 수치로 나타났다.3 is a cross-sectional view showing the resulting cross-sectional view showing the fine polycrystalline silicon film 10 and the polycrystalline silicon film 8 deposited by the plasma excited chemical vapor deposition method according to the embodiment of the present invention. The results of electron spectroscopy showed that the impurities were lower than 1 at%, the limit of the spectrum.
제4도는 본 발명의 실시예에 따른 미세 다결정 실리콘막을 투과 전자 현미경으로 관찰한 단면을 나타난 사진이다. 수소 플라즈마 전처리 공정 후 이산화규소 기판(2)과 미세 다결정 실리콘막(10) 사이의 비정질 실리콘 전이층(6)이 효과적으로 제거되었으며 유리 등의 기판(2) 위에 그레인 크기가 약 20nm인 미세 다결정(10)이 형성되어 있다.4 is a photograph showing a cross-sectional view of a fine polycrystalline silicon film according to an embodiment of the present invention with a transmission electron microscope. After the hydrogen plasma pretreatment process, the amorphous silicon transition layer 6 between the silicon dioxide substrate 2 and the fine polycrystalline silicon film 10 was effectively removed, and the fine polycrystal 10 having a grain size of about 20 nm was formed on the substrate 2 such as glass. ) Is formed.
이상의 제조 방법에서는 기판 위에 다결정 실리콘을 증착하기에 앞서 수소 플라즈마 전처리 공정을 수행하여 결정 성장을 용이하게 한다.In the above manufacturing method, a hydrogen plasma pretreatment process is performed prior to depositing polycrystalline silicon on a substrate to facilitate crystal growth.
따라서, 본 발명에 따른 저온 다결정 실리콘 제조 방법에서는 비정질 기판과 다결정 실리콘 사이에 존재하는 비정질 실리콘 전이층을 핵 성장점을 제공함으로써 제거할 수 있고, 오제(auger) 전자 분광계의 측정 한계치인 1at.%미만으로 오염층을 줄이는 효과가 있다.Therefore, in the low-temperature polycrystalline silicon manufacturing method according to the present invention, the amorphous silicon transition layer existing between the amorphous substrate and the polycrystalline silicon can be removed by providing a nuclear growth point, and the measurement limit value of the Auger electron spectrometer is 1 at.%. The effect is to reduce the contaminant layer below.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034609A KR100233146B1 (en) | 1996-08-21 | 1996-08-21 | Method for fabricating polysilicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034609A KR100233146B1 (en) | 1996-08-21 | 1996-08-21 | Method for fabricating polysilicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015324A KR19980015324A (en) | 1998-05-25 |
| KR100233146B1 true KR100233146B1 (en) | 1999-12-01 |
Family
ID=19470211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034609A KR100233146B1 (en) | 1996-08-21 | 1996-08-21 | Method for fabricating polysilicon |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233146B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603844B1 (en) | 1999-08-26 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | The method for fabricating the pixel electrode in the liquid crystal display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960004558B1 (en) * | 1991-09-02 | 1996-04-09 | 미쓰비시 뎅끼 가부시끼가이샤 | Tool feed rate control of a numerical control unit |
| KR960026316A (en) * | 1994-12-21 | 1996-07-22 | 김주용 | Cleaning Method of Semiconductor Substrate |
-
1996
- 1996-08-21 KR KR1019960034609A patent/KR100233146B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960004558B1 (en) * | 1991-09-02 | 1996-04-09 | 미쓰비시 뎅끼 가부시끼가이샤 | Tool feed rate control of a numerical control unit |
| KR960026316A (en) * | 1994-12-21 | 1996-07-22 | 김주용 | Cleaning Method of Semiconductor Substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980015324A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306527B1 (en) | Manufacturing method of thin film semiconductor device, thin film semiconductor device | |
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| EP0417942B1 (en) | Manufacture of polycrystalline silicon thin films and of transistors therefrom | |
| US5471946A (en) | Method for producing a wafer with a monocrystalline silicon carbide layer | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| WO2004079826A1 (en) | Method for manufacturing thin film transistor, display, and electronic device | |
| JP2005536054A (en) | Deposition of amorphous silicon-containing films | |
| US7029995B2 (en) | Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy | |
| Park et al. | Effect of hydrogen plasma precleaning on the removal of interfacial amorphous layer in the chemical vapor deposition of microcrystalline silicon films on silicon oxide surface | |
| US7186663B2 (en) | High density plasma process for silicon thin films | |
| US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| KR100233146B1 (en) | Method for fabricating polysilicon | |
| JP3194547B2 (en) | Method for manufacturing polycrystalline silicon layer | |
| JP4222232B2 (en) | Thin film transistor manufacturing method | |
| KR20010062215A (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
| TWI386512B (en) | Adhesion layer for thin film transistors | |
| KR100341059B1 (en) | A Method for Forming Poly-Crystalline Silicon Thin Film | |
| Zhang et al. | Silicon‐based narrow‐bandgap thin‐film semiconductor materials: polycrystalline SiGe prepared by reactive thermal CVD | |
| CN117568925A (en) | Preparation method of diamond-like structure wafer | |
| JP3160269B2 (en) | Method for manufacturing semiconductor device | |
| JP2001168055A (en) | Method for forming semiconductor film, and manufacturing thin-film semiconductor device | |
| CN115074825A (en) | Silicon carbide epitaxial structure, pulse type growth method and application thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 16 |
|
| EXPY | Expiration of term |