KR100751394B1 - 화면 왜곡 보정 시스템 및 그 구동방법 - Google Patents

화면 왜곡 보정 시스템 및 그 구동방법 Download PDF

Info

Publication number
KR100751394B1
KR100751394B1 KR1020040107843A KR20040107843A KR100751394B1 KR 100751394 B1 KR100751394 B1 KR 100751394B1 KR 1020040107843 A KR1020040107843 A KR 1020040107843A KR 20040107843 A KR20040107843 A KR 20040107843A KR 100751394 B1 KR100751394 B1 KR 100751394B1
Authority
KR
South Korea
Prior art keywords
switch control
switch
control signals
main capacitor
signals
Prior art date
Application number
KR1020040107843A
Other languages
English (en)
Other versions
KR20060068903A (ko
Inventor
김우현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040107843A priority Critical patent/KR100751394B1/ko
Priority to CN2005800467304A priority patent/CN101390378B/zh
Priority to PCT/KR2005/002324 priority patent/WO2006065013A2/en
Priority to BRPI0517212-8A priority patent/BRPI0517212A/pt
Priority to EP05761299A priority patent/EP1836839A4/en
Priority to TW094125179A priority patent/TWI268099B/zh
Priority to US11/192,105 priority patent/US7541754B2/en
Publication of KR20060068903A publication Critical patent/KR20060068903A/ko
Application granted granted Critical
Publication of KR100751394B1 publication Critical patent/KR100751394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant

Abstract

본 발명은 화면 왜곡을 최소화하기 위한 것으로, 화면 왜곡을 보상하기 위한 주 커패시터 및 다수개의 부 커패시터들과; 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 출력하는 스위치 제어부와; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 부 커패시터들의 커패시턴스 합을 조절하는 다수개의 스위칭부들을 포함한다.
화면 왜곡 보정 시스템, 보정 커패시터, 스위치

Description

화면 왜곡 보정 시스템 및 그 구동방법{SCREEN DISTORTION CORRECTING SYSTEM CIRCUIT AND METHOD FOR OPERATING THE SAME}
도 1은 본 발명의 화면 왜곡 보정 시스템를 나타낸 도면
도 2는 DC 전압이 부가된 파라볼라형 신호의 예를 나타낸 도면
도 3은 비교기들에서 출력되는 스위치 제어신호들을 나타낸 도면
도 4는 트랜스포머들에서 출력되는 고압펄스들을 나타낸 도면
도 5는 접점들(CP1,CP2,CP3,CP4)에서 검출되는 신호들을 나타낸 도면
도 6은 도 5의 신호들을 통합한 파형을 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 스위치 제어부 210 : 파라볼라신호 발생부
220,230,240,250 : 비교기 R15,R16,R17,R18 : 가변저항
TR1,TR2,TR3,TR4 : 제 1 스위치들 TR11,TR12,TR13,TR14: 제 2 스위치들
C21,C23,C25,C27 : 부 보정 커패시터 Cs : 주 보정 커패시터
본 발명은 디스플레이 장치에 관한 것으로, 특히 초슬림형 CRT 디스플레이 장치를 위한 화면 왜곡 보정 시스템 및 그 구동 방법에 관한 것이다.
디스플레이 장치의 음극선관(Cathode Ray Tube : CRT)은 R/G/B 전자총에서 방출된 전자를 집속 및 가속시킨 후 섀도우 마스크를 통해 R/G/B 형광면에 충돌시켜 화소를 형성하고, 수직 및 수평 편향코일에 전류를 흘려 2차원 화면을 형성한다. 그러나, 전자총에서 CRT 스크린의 중앙부위까지의 거리와 전자총에서 CRT 스크린의 코너부위까지의 거리간의 편차로 인해 화면 왜곡이 발생한다. 예를 들어, 전자총에서 스크린의 코너부위까지의 거리가 상대적으로 길기 때문에, 스크린 상에서 크로스 헤치(cross-hatch)의 폭이 일정하지 않고 스크린의 코너부위에서의 선명도는 스크린의 중앙부위의 선명도에 비해 떨어진다. 또한, 상술한 거리 편차로 인해 스크린의 코너부위에는 핀 왜곡(pin distortion)이 발생한다. 전자총과 CRT 스크린간의 간격이 좁을수록 상술한 화면 왜곡들은 더 심화된다. 따라서, 이러한 CRT의 단점은 전자총과 CRT 스크린간의 거리를 줄이고 CRT 디스플레이 장치를 초슬림형화 하는데 제약이 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 전자총에서 CRT 스크린까지의 거리 편차로 인한 화면 왜곡을 최소화하는 화면 왜곡 보정 시스템 및 그 구동 방법을 제공하는 데 그 목적이 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 화면 왜곡 보정 시스템는, 화면 왜곡을 보상하기 위한 주 커패시터 및 다수개의 부 커패시터들과; 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 출력하는 스위치 제어부와; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 부 커패시터들의 커패시턴스 합을 조절하는 다수개의 스위칭부들을 포함한다.
상기 스위치 제어부는 상기 수평 동기신호에 동기되는 제 1 파라볼라형(parabola) 신호 및 수직 동기신호에 동기되는 제 2 파라볼라(parabola)형 신호를 각각 수신하고, 상기 제 1, 2 파라볼라형 신호의 비교 결과에 따라 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 각각 출력하는 다수개의 비교기와, 상기 제 2 파라볼라형 신호들에 부가되는 DC 전압들의 레벨을 조절하기 위한 다수개의 저항들을 포함한다.
상기 스위칭부는, 상기 스위치 제어부에서 출력된 상기 스위치 제어신호에 따라 동작하는 제 1 스위치와; 상기 제 1 스위치의 제어에 따라 펄스신호를 출력하는 트랜스포머와; 상기 트랜스포머에서 출력되는 상기 펄스신호에 따라 상기 주 커패시터와 상기 부 커패시터들의 연결을 변경하는 제 2 스위치를 포함한다.
본 발명의 다른 형태의 화면 왜곡 보정 시스템는, 전체화면의 왜곡을 보상하기 위한 주 커패시터와; 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들과; 수평 동기신호에 동기되는 제 1 파라볼라형 신호와 전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 다수개의 비교기들과; 상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 영역별 부 커패시터들간의 연결을 변경하는 다수개의 스위칭부들을 포함한다.
상기 비교기 각각은 상기 제 2 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력한다. 상기 비교기는 상기 DC 전압의 레벨이 높을수록 펄스 폭이 넓은 상기 스위치 제어신호를 생성하고, 상기 DC 전압의 레벨이 낮을수록 펄스 폭이 좁은 상기 스위치 제어신호를 생성한다.
본 발명의 화면 왜곡 보정 시스템 구동방법은, 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 생성하는 단계와; 상기 스위치 제어신호들을 다수개의 스위치들에 각각 전송하는 단계와; 상기 전송된 스위치 제어신호들에 따라 상기 스위치들에 연결된 주 커패시터 및 다수개의 부 커패시터들의 커패시턴스 합을 조절하는 단계를 포함한다.
상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계는, 상기 수평 동기신호에 동기되는 제 1 파라볼라형 신호를 생성하는 단계와; 전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 생성하는 단계와; 상기 제 1, 2 파라볼라형 신호들을 근거로 하여 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계를 포함한다.
본 발명의 다른 형태의 구동방법은, 수평 동기신호에 동기되는 제 1 파라볼라형 신호를 생성하는 단계와; 전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 생성하는 단계와; 상기 제 1, 2 파라볼라형 신호들을 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 단계와; 상기 스위치 제어 신호들에 따라, 전체화면의 왜곡을 보상하기 위한 주 커패시터와 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들의 커패시턴스 합을 조절하는 단계를 포함한다.
펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계는, 상기 제 2 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계를 포함한다. 상기 DC 전압의 레벨이 높을수록 펄스 폭이 넓은 상기 스위치 제어신호를 출력하고, 상기 DC 전압의 레벨이 낮을수록 펄스 폭이 좁은 상기 스위치 제어신호를 출력한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 화면 왜곡 보정 시스템의 예를 나타낸 도면이다. 도 1에 도시된 바와 같이, 본 발명의 화면 왜곡 보정 시스템는 스위치 제어부(20)와 다수개의 스위칭부들을 포함한다. 상기 스위치 제어부(20)는 수평동기신호(H-SYNC)와 수직주기 파라볼라(parabola)형 전압을 수신하고, 듀티 사이클(duty cycle)이 서로 다른 스위치 제어신호들을 출력한다. 듀티 사이클이란, 반복되는 온(on) 시간과 오프(off) 시간의 비를 말한다. 상기 스위치 제어부(20)는 파라볼라신호 발생부(210), 다수개의 가변저항(R15,R16,R17,R18), 다수개의 비교기(220,230,240,250)를 포함한다.
상기 파라볼라신호 발생부(210)는 수평 동기신호에 동기되는 제 1 파라볼라형 신호를 생성한다. 상기 파라볼라신호 발생부(210)에 의해 생성된 상기 제 1 파라볼라형 신호는 상기 비교기들(220,230,240,250)의 -단자에 각각 입력된다.
수직 동기신호에 동기되는 제 2 파라볼라형 신호는 다수개의 콘덴서(CN1,CN2,CN3,CN4)와 다수개의 저항(R11,R12,R13,R14)을 거치고, 가변 저항들(R15,R16,R17,R18)에 의해 레벨이 서로 다른 DC 전압이 부가된다. 도 2는 DC 전압이 부가된 상기 제 2 파라볼라형 신호의 예를 나타낸 도면이다. 도 2에 도시된 바와 같이 상기 DC 전압이 부가된 상기 제 2 파라볼라형 신호의 레벨은 상기 DC 전압의 레벨에 따라 달라진다. 상기 DC 전압은 상기 화면 왜곡 보정 시스템가 포함된 TV 수신기의 전원회로로부터 공급되는 전압(B+)이다. 상기 가변 저항들(R15,R16,R17,R18)은 상기 DC 전압을 제공받고, 상기 비교기들(220,230,240,250)에 각각 입력되는 상기 제 2 파라볼라형 신호에 서로 다른 레벨의 DC 전압들을 각각 부가한다. 예를 들어, 상기 가변 저항(R15)은 상기 전압(B+)으로부터 DC 전압을 수신하고, 상기 비교기(220)에 입력되는 상기 제 2 파라볼라형 신호에 가장 높은 레벨의 DC 전압을 부가하고, 상기 가변 저항(R16)은 상기 전압(B+)으로부터 DC 전압을 수신하고, 상기 비교기(230)에 입력되는 상기 제 2 파라볼라형 신호에 두 번째로 높은 레벨의 DC 전압을 부가한다. 그리고, 상기 가변 저항(R17)은 상기 전압(B+)으로부터 DC 전압을 수신하고, 상기 비교기(240)에 입력되는 상기 제 2 파라볼라형 신호에 세 번째 레벨의 DC 전압을 부가하고, 상기 가변 저항(R18)은 상기 비교기(250)에 입력되는 상기 제 2 파라볼라형 신호에 네 번째 레벨의 DC 전압을 부가한다.
상기 비교기들(220,230,240,250)은 -단자를 통해 상기 제 1 파라볼라형 신호를 각각 수신하고, +단자를 통해 서로 다른 레벨의 상기 DC 전압들이 각각 부가된 상기 제 2 파라볼라형 신호들을 각각 수신한다. 상기 비교기들(220,230,240,250)은 상기 제 1 파라볼라형 신호와 상기 제 2 파라볼라형 신호들을 각각 비교하고, 이 두 신호들에 근거하는 펄스 형태의 스위치 제어신호들(CS1,CS2,CS3,CS4)을 각각 출력한다. 도 3에 도시된 바와 같이, 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)의 펄스 폭은 상기 제 2 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 달라진다. 예를 들어, 상기 비교기(220)에 입력된 상기 제 2 파라볼라형 신호에 부가된 상기 DC 전압의 레벨이 가장 높은 경우에 상기 비교기(220)는 펄스 폭이 가장 큰 상기 스위치 제어신호(CS1)를 출력하고, 상기 비교기(250)에 입력되는 상기 제 2 파라볼라형 신호에 부가된 상기 DC 전압의 레벨이 가장 낮은 경우에 상기 비교기(250)는 펄스 폭이 가장 작은 상기 스위치 제어신호(CS4)를 출력한다.
상기 비교기들(220,230,240,250)에서 출력된 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)은 다수개의 스위치들(TR1,TR2,TR3,TR4)에 각각 입력된다. 상기 스위치들(TR1,TR2,TR3,TR4)은 전계효과 트랜지스터들이다. 상기 스위치들(TR1,TR2,TR3,TR4)은 고압의 펄스를 출력하는 트랜스포머(TN1,TN2,TN3,TN4)와 드레인을 통해 각각 연결된다. 즉, 상기 스위치들(TR1,TR2,TR3,TR4)은 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)에 따라 상기 트랜스포머들(TN1,TN2,TN3,TN4)의 구동을 제어한다. 예를 들어, 상기 스위치(TR1)에 '하이' 레벨의 상기 스위치 제어신호(CS1)가 인가되면, 상기 스위치(TR1)는 상기 스위치 제어신호(CS1)의 '하이' 레벨구간동안 제어펄스를 출력하도록 상기 트랜스포머(TN1)를 제어한다.
도 4에 도시된 바와, 상기 스위치들(TR1,TR2,TR3,TR4)에는 펄스 폭이 서로 다른 상기 스위치 제어신호들(CS1,CS2,CS3,CS4)이 각각 입력되기 때문에, 상기 트 랜스포머들(TN1,TN2,TN3,TN4)에서 출력되는 제 1, 2, 3, 4 제어펄스들의 폭은 서로 다르다. 예를 들어, 상기 스위치(TR1)에 가장 넓은 펄스 폭의 상기 스위치 제어신호(CS1)가 입력되는 경우 상기 트랜스포머(TN1)는 폭이 가장 넓은 제어펄스를 출력하고, 상기 스위치(TR4)에 가장 좁은 펄스 폭의 상기 스위치 제어신호(CS4)가 입력되는 경우 상기 트랜스포머(TN1)는 폭이 가장 좁은 제어펄스를 출력한다.
상기 트랜스포머들(TN1,TN2,TN3,TN4)에서 출력된 상기 제어펄스들은 스위치들(TR11,TR12,TR13,TR14)에 각각 입력된다. 상기 스위치들(TR11,TR12,TR13,TR14)은 전체화면의 왜곡을 보상하기 위한 주 보정 커패시터(또는 S-커패시터)(Cs)와 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 보정 커패시터들과 연결된다. 예를 들어, 상기 스위치(TR11)는 드레인을 통해 부 보정 커패시터(C21)와 연결되고, 상기 부 보정 커패시터(C21)는 상기 주 보정 커패시터(Cs)와 병렬로 연결된다. 상기 스위치(TR12)는 드레인을 통해 부 보정 커패시터(C23)와 연결되고, 상기 스위치(TR13)는 드레인을 통해 부 보정 커패시터(C25)와 연결된다. 그리고, 상기 스위치(TR14)는 드레인을 통해 부 보정 커패시터(C27)와 연결된다. 상기 부 보정 커패시터(C23,C25,C27) 각각은 상기 주 보정 커패시터(Cs)와 병렬로 연결된다.
상기 부 보정 커패시터들은 화면의 영역별 왜곡을 방지하기 위해 사용된다. 예를 들어, 상기 부 보정 커패시터(C21)는 상기 주 보정 커패시터(Cs)와 함께 화면의 중앙 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터(C23)는 상기 중앙 영역의 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터(C25)는 상기 중앙 영역의 그 다음 좌우측 영역에서의 왜곡을 보정하고, 상기 부 보정 커패시터(C27)는 화면의 좌우측 가장자리 영역에서의 왜곡을 보정한다.
도 5는 상기 스위치들(TR11,TR12,TR13,TR14)의 출력단(CP1,CP2,CP3,CP4)에서 검출되는 신호들을 나타낸다. 도 5를 참조하면, 상기 스위치(TR11)의 게이트에 인가되는 상기 제 1 제어펄스가 '하이' 레벨일 때 상기 스위치(TR11)는 '온' 상태가 된다. 이때, 상기 부 보정 커패시터(C21)는 상기 주 커패시터(Cs)와 병렬로 연결되고 출력단(CP1)의 전위는 T1-T4 구간에서 최소가 된다. T5 구간에서 상기 스위치(TR11)에 인가되는 상기 제 1 제어펄스가 '로우' 레벨이므로 상기 스위치(TR11)는 '오프' 상태가 된다. 따라서, 상기 출력단(CP1)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP1)의 전위가 하강하게 되고 T7 구간에 이르면 상기 부 보정 커패시터(C21)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 따라서, T7-T10 구간에서 상기 출력단(CP1)의 전위는 다시 최소가 된다.
T1-T3 구간에서 상기 스위치(TR12)의 게이트에 인가되는 상기 제 2 제어펄스는 '하이' 레벨이므로, 상기 스위치(TR12)는 '온' 상태가 되고 상기 부 보정 커패시터(C23)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 이때, 출력단(CP2)의 전위는 최소이다. T4-T5 구간에서 상기 스위치(TR12)에 인가되는 상기 제 2 제어펄스가 '로우' 레벨이므로 상기 스위치(TR12)는 '오프' 상태가 되고, 상기 출력단(CP2)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP2)의 전위가 하강하게 되고 T8 구간에 이르면 상기 부 보정 커패시터(C23)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 따라서, T8-T10 구간에서 상기 출력단(CP2)의 전위는 다시 최소가 된다.
T1-T2 구간에서 상기 스위치(TR13)의 게이트에 인가되는 상기 제 3 제어펄스 가 '하이' 레벨이므로 상기 스위치(TR13)는 '온' 상태가 되고 상기 부 보정 커패시터(C25)는 상기 주 커패시터(Cs)와 병렬로 연결된다. T3-T5 구간에서 상기 스위치(TR3)에 인가되는 상기 제 3 제어펄스가 '로우' 레벨이므로 상기 스위치(TR3)는 '오프' 상태가 되고, 상기 출력단(CP3)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP3)의 전위가 하강하게 되고 T9 구간에 이르면 상기 부 보정 커패시터(C25)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 따라서, T9-T10 구간에서 상기 출력단(CP3)의 전위는 최소가 된다.
T1 구간에서 상기 스위치(TR14)의 게이트에 인가되는 상기 제 4 제어펄스가 '하이' 레벨이므로 상기 스위치(TR14)는 '온' 상태가 되고 상기 부 보정 커패시터(C27)는 상기 주 커패시터(Cs)와 병렬로 연결된다. T2-T5 구간에서 상기 스위치(TR14)에 인가되는 상기 제 4 제어펄스가 '로우' 레벨이므로 상기 스위치(TR4)는 '오프' 상태가 되고, 상기 출력단(CP4)의 전위는 상승하게 된다. T6 구간부터는 상기 출력단(CP4)의 전위가 하강하게 되고 T10 구간에 이르면 상기 부 보정 커패시터(C27)는 상기 주 커패시터(Cs)와 병렬로 연결된다. 따라서, T10 구간에서 상기 출력단(CP4)의 전위는 최소가 된다.
T1 구간에서 상기 스위치들(TR11,TR12,TR13,TR14) 모두가 '온' 상태가 될 때, 상기 부 보정 커패시터들(C21,C23,C25,C27)은 서로 병렬로 연결되고 상기 병렬 연결된 부 보정 커패시터들(C21,C23,C25,C27)은 상기 주 보정 커패시터(Cs)와 병렬로 연결된다. T5-T6 구간에서 상기 스위치들(TR11,TR12,TR13,TR14) 모두가 '오프' 상태가 될 때, 상기 부 보정 커패시터들(C21,C23,C25,C27)은 서로 병렬로 연결되지 않고 상기 부 보정 커패시터들(C21,C23,C25,C27) 각각은 상기 주 보정 커패시터(Cs)와 병렬로 연결되지 않는다.
도 6은 상기 출력단들(CP1,CP2,CP3,CP4)에서의 신호들을 통합한 파형을 나타낸다. 도 6에서 보여진 신호는 CRT의 에노드에 인가되어 화면에서 발생하는 왜곡들을 보상한다.
본 발명은 상술한 구성에 한정되지 않고 비교기들과 스위치들의 개수, 주 보정 커패시터와 부 보정 커패시터들의 연결관계는 다양하게 변경될 수 있다. 또한 본 발명은 TV에 사용되는 브라운관뿐만 아니라 유사한 왜곡 현상이 발생하는 모니터들에서도 적용될 수 있다.
이상 상술한 바와 같이, 본 발명은 턴-온 되는 시간이 서로 다른 다수개의 스위치를 이용하여 주 보정 커패시터(S-커패시터)와 화면 영역별로 할당된 부 보정 커패시터들의 연결관계를 제어함으로써, 선형성 왜곡 및 내부 핀 왜곡을 보상할 수 있다. 따라서, CRT 디스플레이 장치를 초슬림화 시킬 수 있다.
이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 한다.

Claims (20)

  1. 화면 왜곡을 보상하기 위한 주 커패시터 및 다수개의 부 커패시터들과;
    수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 출력하는 스위치 제어부와;
    상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 부 커패시터들의 커패시턴스 합을 조절하는 다수개의 스위칭부들을 포함하고,
    상기 스위치 제어부는 상기 수평 동기신호에 동기되는 제 1 파라볼라형(parabola) 신호 및 수직 동기신호에 동기되는 제 2 파라볼라(parabola)형 신호를 각각 수신하고, 상기 제 1, 2 파라볼라형 신호의 비교 결과에 따라 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 각각 출력하는 다수개의 비교기를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 스위치 제어부는, 상기 제 2 파라볼라형 신호들에 부가되는 DC 전압들의 레벨을 조절하기 위한 다수개의 저항들을 더 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  4. 제 1 항에 있어서,
    상기 스위칭부 각각은 턴-온 될 때 해당 부 커패시터들을 병렬로 연결시키고, 상기 병렬 연결된 부 커패시터들을 상기 주 커패시터와 병렬로 연결시킴을 특징으로 하는 화면 왜곡 보정 시스템.
  5. 제 1 항에 있어서,
    상기 스위칭부는,
    상기 스위치 제어부에서 출력된 상기 스위치 제어신호에 따라 동작하는 제 1 스위치와;
    상기 제 1 스위치의 제어에 따라 펄스신호를 출력하는 트랜스포머와;
    상기 트랜스포머에서 출력되는 상기 펄스신호에 따라 상기 주 커패시터와 상기 부 커패시터들의 연결을 변경하는 제 2 스위치를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  6. 전체화면의 왜곡을 보상하기 위한 주 커패시터와;
    화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들과;
    수평 동기신호에 동기되는 제 1 파라볼라형 신호와 전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 다수개의 비교기들과;
    상기 스위치 제어신호들을 각각 수신하고, 상기 수신된 스위치 제어신호들에 따라 상기 주 커패시터 및 상기 영역별 부 커패시터들간의 연결을 변경하는 다수개의 스위칭부들을 포함하고,
    상기 스위칭부는 상기 스위치 제어부에서 출력된 상기 스위치 제어신호에 따라 동작하는 제 1 스위치와 상기 제 1 스위치의 제어에 따라 펄스신호를 출력하는 트랜스포머와 상기 트랜스포머에서 출력되는 상기 펄스신호에 따라 상기 주 커패시터와 상기 해당 부 커패시터의 연결을 변경하는 제 2 스위치를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  7. 제 6 항에 있어서,
    상기 제 2 파라볼라형 신호들에 부가되는 상기 DC 전압들의 전압레벨을 조절하기 위한 다수개의 저항들을 더 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 제 2 스위치는 턴-온 될 때, 상기 주 커패시터와 상기 해당 부 커패시터들을 병렬로 연결시키는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  10. 제 6 항에 있어서,
    상기 제 2 스위치가 턴-오프 될 때, 상기 주 커패시터와 상기 해당 부 커패시터의 커패시턴스 합이 최대인 것을 특징으로 하는 화면 왜곡 보정 시스템.
  11. 제 6 항에 있어서,
    상기 비교기 각각은 상기 제 2 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  12. 제 11 항에 있어서,
    상기 비교기는 상기 DC 전압의 레벨이 높을수록 펄스 폭이 넓은 상기 스위치 제어신호를 생성하고, 상기 DC 전압의 레벨이 낮을수록 펄스 폭이 좁은 상기 스위치 제어신호를 생성하는 것을 특징으로 하는 화면 왜곡 보정 시스템.
  13. 수평 동기신호에 응답하여 듀티 사이클이 서로 다른 스위치 제어신호들을 생성하는 단계와;
    상기 스위치 제어신호들을 다수개의 스위치들에 각각 전송하는 단계와;
    상기 전송된 스위치 제어신호들에 따라 상기 스위치들에 연결된 주 커패시터 및 다수개의 부 커패시터들의 커패시턴스 합을 조절하는 단계를 포함하는 화면 왜곡 보정 시스템의 구동방법.
  14. 제 13 항에 있어서,
    상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계는,
    상기 수평 동기신호에 동기되는 제 1 파라볼라형 신호를 생성하는 단계와;
    전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 생성하는 단계와;
    상기 제 1, 2 파라볼라형 신호들을 근거로 하여 상기 듀티 사이클이 서로 다른 상기 스위치 제어신호들을 생성하는 단계를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
  15. 제 13 항에 있어서,
    상기 주 커패시터 및 상기 부 커패시터들의 커패시턴스 합을 조절하는 단계는,
    상기 스위치에 전송되는 상기 스위치 제어신호가 '하이' 레벨일 때, 해당 부 커패시터들을 병렬로 연결시키고, 상기 병렬 연결된 부 커패시터들을 상기 주 커패시터와 병렬로 연결시키는 단계를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
  16. 수평 동기신호에 동기되는 제 1 파라볼라형 신호를 생성하는 단계와;
    전압레벨이 서로 다른 DC 전압들이 각각 부가된 제 2 파라볼라형 신호들을 생성하는 단계와;
    상기 제 1, 2 파라볼라형 신호들을 근거로 펄스 폭이 서로 다른 스위치 제어신호들을 출력하는 단계와;
    상기 스위치 제어신호들에 따라, 전체화면의 왜곡을 보상하기 위한 주 커패시터와 화면의 영역별 왜곡을 보상하기 위한 다수개의 부 커패시터들의 커패시턴스 합을 조절하는 단계를 포함하는 화면 왜곡 보정 시스템의 구동방법.
  17. 제 16 항에 있어서,
    펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계는,
    상기 제 2 파라볼라형 신호들에 부가된 상기 DC 전압들의 레벨에 따라 펄스 폭이 서로 다른 상기 스위치 제어신호들을 출력하는 단계를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
  18. 제 17 항에 있어서,
    상기 DC 전압의 레벨이 높을수록 펄스 폭이 넓은 상기 스위치 제어신호를 출력하고, 상기 DC 전압의 레벨이 낮을수록 펄스 폭이 좁은 상기 스위치 제어신호를 출력하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
  19. 제 16 항에 있어서,
    상기 주 커패시터와 상기 부 커패시터들의 커패시턴스 합을 조절하는 단계는,
    상기 출력되는 스위치 제어신호가 '로우' 레벨일 때, 상기 주 커패시터와 상기 해당 부 커패시터의 커패시턴스 합을 증가시키는 단계를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
  20. 제 16 항에 있어서,
    상기 주 커패시터와 상기 부 커패시터들의 커패시턴스 합을 조절하는 단계는,
    상기 출력되는 스위치 제어신호가 '하이' 레벨일 때, 상기 주 커패시터와 상기 해당 부 커패시터의 커패시턴스 합을 감소시키는 단계를 포함하는 것을 특징으로 하는 화면 왜곡 보정 시스템의 구동방법.
KR1020040107843A 2004-12-17 2004-12-17 화면 왜곡 보정 시스템 및 그 구동방법 KR100751394B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040107843A KR100751394B1 (ko) 2004-12-17 2004-12-17 화면 왜곡 보정 시스템 및 그 구동방법
CN2005800467304A CN101390378B (zh) 2004-12-17 2005-07-19 偏置电路及其操作方法
PCT/KR2005/002324 WO2006065013A2 (en) 2004-12-17 2005-07-19 Bias circuit and method for operating the same
BRPI0517212-8A BRPI0517212A (pt) 2004-12-17 2005-07-19 circuito de compensação e método de operação do mesmo
EP05761299A EP1836839A4 (en) 2004-12-17 2005-07-19 POLARIZATION CIRCUIT AND METHOD OF OPERATION
TW094125179A TWI268099B (en) 2004-12-17 2005-07-25 Bias circuit and method for operating the same
US11/192,105 US7541754B2 (en) 2004-12-17 2005-07-29 Bias circuit and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107843A KR100751394B1 (ko) 2004-12-17 2004-12-17 화면 왜곡 보정 시스템 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20060068903A KR20060068903A (ko) 2006-06-21
KR100751394B1 true KR100751394B1 (ko) 2007-08-23

Family

ID=37163149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107843A KR100751394B1 (ko) 2004-12-17 2004-12-17 화면 왜곡 보정 시스템 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100751394B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042371A (ko) * 1996-11-25 1998-08-17 구자홍 수평 에스자 보정회로
KR19980043924U (ko) * 1996-12-26 1998-09-25 배순훈 모니터에 있어서 s보정 커패시터 스위칭 보호회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042371A (ko) * 1996-11-25 1998-08-17 구자홍 수평 에스자 보정회로
KR19980043924U (ko) * 1996-12-26 1998-09-25 배순훈 모니터에 있어서 s보정 커패시터 스위칭 보호회로

Also Published As

Publication number Publication date
KR20060068903A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
JPH04229774A (ja) 偏向波形補正信号発生器
KR100246846B1 (ko) 음극선관 디스플레이 장치 및 전자빔 스폿의 크기 변경 방법
KR100751394B1 (ko) 화면 왜곡 보정 시스템 및 그 구동방법
US4709193A (en) S-capacitance switching circuit for a video display
KR19980035718A (ko) 멀티싱크 모니터의 다이나믹 포커스회로
KR100374053B1 (ko) 내측래스터왜곡보정회로
KR100672412B1 (ko) 화면 왜곡 보상 시스템 및 그 구동방법
KR100397907B1 (ko) 표시 장치
EP1135927B1 (en) Dynamic s-correction
US7541754B2 (en) Bias circuit and method for operating the same
KR20010013971A (ko) 수평편향회로
GB2319940A (en) Controlling pincushion correction with brightness to avoid picture bending
US5315216A (en) Television picture display device and circuit for horizontal deflection in such a television picture display device
KR100226692B1 (ko) 고압분리형 모니터에서 다이나믹 포커싱회로
US6285142B1 (en) Display apparatus having a horizontal screen size adjusting circuit in step-up type
KR940009478B1 (ko) 화면의 수평사이즈 보정회로
KR200330773Y1 (ko) Ｃｒｔ 디스플레이장치
KR100194082B1 (ko) 음극선관의 수직 핀 쿠션 보정회로
KR100662573B1 (ko) 영상표시기기의 수평편향 보정회로
US6424103B2 (en) Deflection-distortion correcting circuit
JP2599790B2 (ja) 水平偏向回路
KR20010014054A (ko) 수평편향회로
KR920000912Y1 (ko) 텔레비젼수상기에 있어서 고압 안정화회로
US6703800B2 (en) Circuit for generating a dynamic focusing voltage for a picture tube
KR200145472Y1 (ko) 모니터에 있어서 모드변경시 다이나믹 포커스 뮤트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee