KR100751193B1 - 번인 소팅 방법 - Google Patents

Abstract

본 발명은: 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계와; 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계와; DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계와; 본인보드에 수납된 제1 IC를 픽킹하여 언로딩 버퍼에 수납하는 단계와; DC테스트 버퍼에 수납 후 DC테스트를 마친 모든 제2 IC를 픽킹하여 번인보드의 빈 소켓에 수납하는 단계와; 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계와; 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계를 포함하는 번인 소탕 방법을 제공한다.

Description

번인 소팅 방법{Burn-in sorting method}

도 1은 종래의 번인 소터의 개략적 구성을 나타낸 평면도이다.

도 2는 도 1에 도시된 본체의 상부에 설치된 툴의 동작상태도이다.

도 3은 본 발명의 제1실시예에 따른 번인 소팅 방법의 각 단계를 도시한 흐름도이다.

도 4는 본 발명의 제1실시예에 따른 번인 소팅 방법을 채택한 번인 소터의 일예를 도시한 평면 구성도이다.

도 5a 및 도 5b는 도 4에서 삽입/제거 헤드의 동작 예를 도시한 도면들이다.

도 6a는 도 3의 S70 단계에 포함된 각 단계들의 일예를 도시한 흐름도이다.

도 6b는 도 3의 S70 단계에 포함된 각 단계들의 다른 일예를 도시한 흐름도이다.

도 7은 도 3의 S60 단계에 포함된 각 단계들의 다른 일예를 도시한 흐름도이다.

도 8은 본 발명의 제2실시예에 따른 번인 소팅 방법의 각 단계를 도시한 흐름도이다.

도 9는 본 발명의 제2실시예에 따른 번인 소팅 방법을 채택한 번인 소터의 일예를 도시한 평면 구성도이다.

<도면의 주요 부분에 대한 부호의 설명>

100, 200: 번인 소터 110: 본체

111: 번인보드 121: DC테스트 버퍼

123, 223: 언로딩 버퍼 131: 트레이 로더

135: 트레이 트랜스퍼 138: 트레이 언로더

141: 보드 로더 142: 보드 언로더

143: 보드 테이블 151: 소팅부

161: DC로딩 헤드 162: 삽입/제거 헤드

163: 언로딩/소팅 헤드 263a: 언로딩 헤드

263b: 소팅 헤드 AL: 로딩 트레이의 로딩 영역

AB: 보드 테이블의 작업 영역 AU: 언로딩 트레이의 로딩 영역

본 발명은 번인 소팅 방법에 관한 것으로, 더욱 상세하게는 번인 테스트가 완료된 IC를 분류하기 위한 번인 소터에서 실시되는 번인 소팅 방법에 관한 것이다.

번인 소터(burn-in sorter)는, DC(Direct Current) 특성 검사를 통과한 IC를 번인보드(burn-in board)에 수납하고, 번인 테스트가 완료된 IC를 번인보드에서 언로딩하여 상기 번인 테스트 결과에 따라 등급별로 분류하여 수납하는 장치이다.

도 1은 한국공개특허 1998-0071613호에 기재된 번인 소터의 구성을 도시한 평면도이고, 도 2는 도 1에 도시된 본체의 상부에 설치된 툴의 동작상태도이다. 도 1 및 도 2에 도시된 바와 같이, 번인 소터는 보드로더(board loader)(2), 언로더(unloader)(3), DC 리젝트(reject)부(4), 트레이 로딩(tray loading)부(5), DC테스트(DC test)부(6), 턴 리턴 장치(turn return)부(7), 와이 테이블(Y-table)(8), 빈 포켓(pocket)부(9), 트레이 언로딩(tray unloading)부(10) 및 소팅(sorting)부(11)를 구비한다.

보드 로더(2) 및 언로더부(3)는 번인 소터의 본체(1)의 상부 일측에 설치되며, DC 리젝트부(4)와 트레이 로딩부(5)는 각각 상기 보드 로더(2) 및 언로더부(3)의 타측에 설치된다. DC테스트부(6), 턴 리턴 장치부(7) 및 와이 테이블(8)은 각각 트레이 로딩부(5)의 타측 방향으로 설치되고, 빈 포켓부(9), 트레이 언로딩부(10) 및 소팅부(11)는 각각 상기 턴 리턴 장치부(7)와 와이 테이블(8)의 타측에 설치된다. 또한, 본체(1)의 상부에는 다수개의 툴(tool)(12,13,14,15)이 설치된다.

이하 상기 구조의 번인 소터를 비롯한 종래의 번인 소터에 채택된 종래의 번인 소팅 방법을 설명한다. 먼저, 다수개의 툴(12,13,14,15) 중 1번 툴(12)이 X축 방향으로 이동하여 트레이 로딩부(5)에서 IC를 픽킹하여 DC테스트부(6)에 수납한다. 그 후에 상기 DC테스트부(6)에서 IC를 DC테스트하고, 그 테스트 결과 정상인 IC는 제2번 툴(13)에 의하여 와이 테이블(8)에 위치한 번인보드(도시 않음)로 이송되도록 하고, 오류(fail)가 발생된 IC는 제1번 툴(12)에 의하여 DC 리젝트부(4)로 이송되도록 한다. 또한, 3번 툴(14)은 X축 방향으로 이동하여 번인 테스트가 완료 된 4개의 IC를 등급에 따라 빈 포켓부(9)와 트레이 언로더부(10)로 각각 이송한다. 그 후에 4번 툴(15)을 X축 방향으로 이동하여, 번인 테스트 결과 양품이 아닌 IC를 빈 포켓부(9)에서 소팅부(11)로 이송한다.

상기 소팅 방법에 의하면, DC테스트 후 번인 테스트 전에 상기 DC테스트 결과에 따라서 오류(fail)가 발생된 IC는 상기 제1번 툴(12)에 의하여 DC 리젝트부(4)로 이송하여야 한다. 이로 인하여, 트레이 로딩부(5)에서 IC를 픽킹하여 DC테스트부(6)에 수납하는 작업 및 상기 DE 테스트부(6)에서 IC를 픽킹하여 와이 테이블(8)에 위치한 번인보드(도시 않음)로 이송하는 작업이 연속적으로 이루어지지 못하게 된다. 이로 인하여 헤드가 빠른 속도로 연속작업이 이루어지지 않고 작업 중간에 정지되어야 하는 사항이 발생하게 되어서 번인 소팅 작업의 효율성이 나빠지고, 전체적인 번인 소팅 시간이 증가하게 된다.

본 발명은, 트레이 로딩부에서 IC를 픽킹하여 DC테스트부에 수납하는 작업 및 상기 DC테스트부에서 IC를 픽킹하여 와이 테이블에 위치한 번인보드로 이송하는 작업이 연속적으로 이루어질 수 있는 번인 소팅 방법을 제공하는 것을 목적으로 한다.

따라서 본 발명의 일측면에 따른 번인 소팅 방법은: 번인 테스트된 제1 IC를 번인보드에 수납하는 단계와; 상기 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계와; 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계와; 상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계와; 상기 번인보드에 수납된 제1 IC를 픽킹하여 언로딩 버퍼에 수납하는 단계와; 상기 DC테스트 버퍼에 수납 후 DC테스트된 모든 제2 IC를 픽킹하여 상기 번인보드의 빈 소켓에 수납하는 단계와; 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계와; 상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계를 포함한다.

이 경우 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는: 상기 번인보드에 수납된 제2트레이 중 DC오류 판정된 적어도 하나의 제2 IC를 DC테스트 버퍼에 수납하는 단계와; 상기 DC테스트 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 DC오류 트레이에 수납하는 단계를 포함할 수 있다. 이 경우 상기 로딩 트레이와, DC테스트 버퍼와, DC오류 트레이는 나란히 배치되고, 상기 로딩 트레이로부터 제2 IC를 상기 DC테스트 버퍼에 수납하는 단계와, 상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이에 수납하는 단계는 동일한 헤드에 의하여 행하여지는 것이 바람직하다.

또한 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는: 상기 번인보드에 수납된 제2트레이 중 DC오류 판정된 적어도 하나의 제2 IC를 언로딩 버퍼에 수납하는 단계와; 상기 언로딩 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 DC오류 트레이에 수납하는 단계를 포함할 수 있다. 이 경우 상기 언로딩 트레이와, DC오류 트레이와, 적어도 하나의 소팅 트레이는 나 란히 배치되고, 상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이에 수납하는 단계와, 상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계는 동일한 헤드에 의하여 행하여지는 것이 바람직하다.

또한, 본 발명은: 상기 번인보드의 소켓 중에서 DC오류로 판정된 제2 IC가 이동하여 빈 곳에, DC테스트에 통과한 제3 IC를 삽입하는 단계와; 상기 번인보드가 DC테스트를 통과한 제2 및/또는 제3 IC로 모두 채워지면 상기 번인보드를 보드 테이블에서 보드 언로더로 언로딩하는 단계를 더 포함하는 것이 바람직하다.

한편, 본 발명의 다른 측면에서의 번인 소팅 방법은: 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계와; 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계와; 상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계와; 상기 번인보드에 수납된 제1 IC를 픽킹하여 제1위치에 있는 언로딩 버퍼에 수납하는 단계와; 상기 DC테스트 버퍼에 수납 후 DC테스트 완료된 제2 IC를 모두 픽킹하여 상기 번인보드에 수납하는 단계와; 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계와; 상기 제1위치의 언로딩 버퍼를 제2위치로 이동하는 단계와; 상기 번인 테스트에서 양품으로 판별된 제1 IC를 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 언로딩 트레이에 수납하는 단계와; 상기 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC를 번인 등급에 따라서 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 각각의 소팅 트레이에 수납하는 단계를 포함한다.

이하, 본 발명의 실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.

<제1실시예>

도 3은 본 발명의 제1실시예에 따른 번인 소팅 방법의 각 단계를 도시한 흐름도이다. 도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 번인 소팅 방법은, 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계(S10)와, 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계(S20)와, 상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계(S30)와, 상기 번인보드에 수납된 제1 IC를 픽킹하여 언로딩 버퍼에 수납하는 단계(S40)와, 상기 DC테스트 버퍼에 수납 후 DC테스트 완료된 제2 IC를 모두 픽킹하여 상기 번인보드의 빈 소켓에 수납하는 단계(S50)와, 상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계(S60)와, 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계(S70)를 포함한다.

즉, 본 발명에 의하면 DC테스트 완료된 제2 IC 중에서, DC 정상으로 판별된 것과 함께 DC오류로 판정된 것을 동시에 번인보드로 이동하고, 상기 번인보드에 제2 IC들이 수납된 후에 DC오류로 판정된 것을 DC오류 트레이에 수납한다. 이로 인하여 후술하다시피 DC테스트 버퍼에서 제2 IC를 픽킹하여 번인보드로 수납하는 공정 및 상기 번인보드에서 제1 IC를 픽킹하여 언로딩 버퍼로 수납하는 공정이 연속적으로 이루어질 수 있으며, 이로써 번인 소팅 속도가 증가하게 된다.

한편, 도 4는 본 발명의 제1실시예에 따른 번인 소팅 방법을 채택한 번인 소 터의 일예를 도시한 평면 구성도이다.

도 4를 참조하면 본 발명의 제1실시예에 따른 번인 소팅 방법을 채택한 번인 소터(100)는 보드 테이블(143)과, 트레이 로더(131)와, 트레이 언로더(138)와, 보드 로더(141)와, 보드 언로더(142)와, DC테스트 버퍼(121)와, 언로딩 버퍼(123)와, 소팅부(151)와, DC로딩 헤드(161)와, 언로딩/소팅 헤드(163)와, 삽입/제거 헤드(162)를 구비한다. 이 경우 상기 구성요소들은 번인 소터 본체(110)에 설치될 수 있다.

보드 테이블(143)은 번인보드(111)를 수납 받는다. 이 경우, 상기 보드 테이블(143)은 본체(110)의 중앙에 설치되어 번인보드(111)를 수납받으며, 도 4에 도시되진 않으나 수납된 번인보드(111)를 X, Y축 방향으로 이동시키기 위해 볼스크류(ball screw)(도시 않음)나 LM 가이드(Linear Motion guide)(도시 않음) 등과 같은 직선이송기구가 적용되며, 이와 함께 번인보드(111)의 방향을 변경시키기 위해 회전모터가 구비되는 회전기구가 적용될 수 있다.

트레이 로더(131) 및 트레이 언로더(138)는 상기 보드 테이블을 사이에 두고 제1축(도면에서는 X축)으로 이격 배치된다. 상기 트레이 로더(131) 상에는, 제작 완료 후 DC테스트될 IC(이하, 제2 IC라 칭함)를 실장한 로딩 트레이(112_i)가 이동된다. 또한 상기 트레이 언로더(138) 상에는, 번인 테스트 결과 정상으로 판정된 IC(이하, 제1 IC라 칭함)를 실장하기 위한 언로딩 트레이(112_o)가 이동된다.

이 경우 로딩 트레이(112_i)는 로딩 영역(AL)에 위치할 수 있고, 언로딩 트레이는 언로딩 영역(AU)에 위치할 수 있다. 이 경우 상기 로딩 영역(AL) 및 언로딩 영역(AU)이 상기 보드 테이블(143)의 작업 영역(AB)을 사이에 두고 배치될 수 있다. 여기서 로딩 영역(AL)이란, 제2 IC들을 수납한 로딩 트레이(112_i)에서 제2 IC가 후술하는 DC로딩 헤드(121)에 픽킹될 수 있는 영역을 의미한다. 또한, 언로딩 영역(AU)이란, 언로딩 트레이(112_o)에서 제1 IC가 수납될 수 있는 영역을 의미한다. 또한, 보드 테이블의 작업 영역(AB)이란, 번인보드에서 삽입/제거 헤드(162)가 IC를 삽입 및 픽킹할 수 있는 영역을 의미한다.

상기 트레이 로더(131) 및 트레이 언로더(138)는 각각, 로딩 트레이(112)와 언로딩 트레이(112)를 공급하기 위해 랙(rack)과 같은 적층기구(도시 않음)와 벨트(belt), 볼스크류 또는 LM 가이드 등과 같은 직선이송기구(도시 않음)가 적용될 수 있다. 또한, 상기 트레이 로더(131)와 트레이 언로더(138)를 연결하는 트레이 트랜스퍼(135)를 더 구비할 수 있으며, 이로써 트레이 로더(131) 상에 화살표"f1"방향으로 이동하는 로딩 트레이(112_i)가 트레이 트랜스퍼(135)를 통하여 상기 언로딩 트레이(138) 상의 화살표"f2"방향으로 연속적으로 이동하여 언로딩 트레이(112_o)가 될 수 있다.

보드 로더(141)는 번인 테스트된 제2 IC를 언로딩/소팅하기 위하여, 번인보드(111)를 보드 테이블(143)로 공급하는 기능을 한다. 보드 언로더(142)는, DC테스트를 마친 IC들을 수납한 트레이(112)를 번인 테스트를 위하여 번인 소터로부터 언로딩하는 기능을 한다. 즉, 보드 로더(141)는, 제1 IC를 다수개의 소켓(socket)(111a)에 수납한 번인보드(111)를 화살표 "a1, a2" 방향으로 연속적으로 이송하여 보드 테이블(143)로 공급하며, 보드 언로더(141)는, 제2 IC를 수납한 번 인보드(111)를 화살표"a2"의 역방향으로 이송받아 언로딩하도록 설치된다.

이 경우 각각의 보드 로더(141) 및 보드 언로더(142)는 각각 번인보드(111)를 적층하기 위해 랙(도시 않음)으로 구성됨과 아울러 벨트, 볼스크류 또는 LM가이드와 같은 직선이송기구(도시 않음)가 적용될 수 있다.

DC테스트 버퍼(121) 및 언로딩 버퍼(123)는 상기 보드 테이블(143)을 사이에 두고 상기 제1축이 아닌 제2축(도면에서는 Y축) 방향으로 이격 배치될 수 있다. 상기 DC테스트 버퍼(121)는 보드 테이블(143)의 작업 영역(AB) 상부 양측 중 일측에 고정 설치되어, DC로딩 헤드(161)에 의해 제2 IC가 이송되면 이를 수납하게 된다. 언로딩 버퍼(123)는 보드 테이블(143)의 작업 영역(AB)을 기준으로 상기 DC테스트 버퍼(121)와 제2축 방향으로 마주대하는 방향, 즉 도면에서는 보드 테이블(143)의 후방에 고정 설치되어 삽입/제거 헤드(162)에 의해 이송되는 제1 IC를 수납받는다.

소팅부(151)는 다수개의 소팅 트레이(112_a) 및 적어도 한 개 이상의 DC오류 트레이(112_b)를 구비한다. 상기 소팅 트레이(112_a)들은 제1 IC을 번인 등급에 따라서 각각 수납하는 기능을 하고, 상기 DC오류 트레이(112_b)는, 제2 IC에서 DC오류가 발생된 것을 수납하는 기능을 한다. 도 4에 도시된 소팅부(151)에는 한 개의 DC오류 트레이(112_b)가 구비되어 있으나, 필요한 경우 두 개 이상의 DC오류 트레이(112_b)가 구비될 수 있다.

상기 소팅부(151)는 화살표"b" 방향, 즉 제2축(도면에서는 Y축) 방향으로 이동될 수 있도록 본체(110)에 설치된다. 이를 위해 소팅부(151)는 볼스크류나 LM가이드와 같은 직선이송기구(도시 않음)가 적용되어 다수개의 소팅 트레이(112_a)와 DC오류 트레이(112_b)를 Y축 방향으로 왕복 이동시켜 각각의 작업 영역으로 이동시킨다.

상기 DC오류 트레이(112_b)의 작업 영역은 적어도 상기 로딩 트레이(112_i)와 DC테스트 버퍼(121)와 나란하도록 배치될 수 있으며, 이 경우 상기 DC로딩 헤드(161)가 상기 제1축을 따라서 이동하여 DC오류가 발생된 제2 IC를 DC오류 트레이(112_b)에 수납하게 된다.

또한, 소팅 트레이(112_a)의 작업 영역은 적어도 상기 언로딩 트레이의 언로딩 영역(AU)과 및 언로딩 버퍼(123)와 나란하도록 배치되어, 상기 언로딩/소팅 헤드(163)가 제1축을 따라서 이동하여 번인 테스트된 제1 IC를 번인 등급에 따라 수납한다.

한편, 상기 DC오류 트레이(112_b)의 작업 영역은 적어도 상기 로딩 트레이와 DC테스트 버퍼(121)와 나란하도록 배치될 수 있으며, 이 경우 상기 DC로딩 헤드(161)가 상기 제1축을 따라서 이동하여 DC오류가 발생된 제2 IC를 DC오류 트레이(112_b)에 수납하게 된다.

여기서, 상기 DC로딩 헤드(161)는 적어도 로딩 트레이(112_i)와, DC테스트 버퍼(121)와, DC오류 트레이(112_b) 사이를 이동할 수 있게 배치될 수 있다. 따라서 DC로딩 헤드(161)는, 로딩 트레이(112)에 수납된 제2 IC를 픽킹한 후, 화살표"c1"와 같이 제1축(도면에서는 X축) 방향으로 이동하여 DC테스트 버퍼(121)로 이송한다. 또한, DC로딩 헤드(161)는, DC테스트 버퍼(121)에서 DC테스트를 실시한 후, DC테스트에서 오류가 발생된 제2 IC를 픽킹한 후 화살표"c2"방향으로 이동하여 소 팅부(151)에 수납된 DC오류 트레이(112_b)로 이송할 수 있다.

이와 달리 상기 DC오류 트레이(112_b)의 작업 영역은 적어도 상기 언로딩 트레이(112_o)와 소팅 트레이(112_a)와 나란하도록 배치될 수 있으며, 이 경우 상기 언로딩/소팅 헤드(163)가 상기 제1축을 따라서 이동하여 DC오류가 발생된 제2 IC를 DC오류 트레이(112_b)에 수납할 수 있다.

삽입/제거 헤드(162)는, 적어도 상기 DC테스트 버퍼(121)와, 보드 테이블(143)과, 상기 언로딩 버퍼(123) 사이를 이동하도록 배치된다. 즉, 삽입/제거 헤드(162)는 삽입/제거 프레임(미도시)에 설치되어 DC테스트 버퍼(121)에서 IC를 픽킹하여 화살표"d1"과 같이 제2축(도면에서는 Y축) 방향으로 이동하여 보드 테이블(143)의 작업 영역에 수납하고, 상기 보드 테이블에 이미 수납된 제1 IC를 언로딩 버퍼(123)로 이송한다. 한편 도 4에서는, 설명의 편의를 위하여 삽입/제거 헤드(162)를 보드 테이블(143) 외측에 위치시켰으나, 본 발명에서는 상기 삽입/제거 헤드(162)가 DC테스트 버퍼(121)와, 보드 테이블(143)과, 상기 언로딩 버퍼(123) 사이만을 이동하도록 배치하는 것이 바람직하다.

이 경우 보드 테이블(143)의 작업 영역은 삽입/제거 헤드(162)가 보드 테이블(143)에 수납된 번인보드(111)의 소켓(111a)에 IC를 제거하거나 삽입할 수 있는 위치를 나타낸다.

언로딩/소팅 헤드(163)는, 번인보드(111)에 수납된 제1 IC가 언로딩 버퍼(123)로 이송되면, 이 제1 IC를 번인 등급별로 이송한다. 이를 위하여 언로딩/소팅 헤드(163)는 적어도 언로딩 버퍼(123)와 언로딩 트레이와 소팅부(151)로 이동 가능하도록 설치된다. 따라서 언로딩/소팅 헤드(163)는 언로딩 버퍼(123)에 제1 IC가 수납되면 화살표"e1, e2"와 같이 제1축 방향으로 이동하여 언로딩 트레이와 소팅부(151)로 각각 이송한다.

언로딩 트레이(112_o)로 이동되는 제1 IC는 번인 테스트 결과 양품으로 판별된 IC이며, 소팅부(151)로 이송되는 제1 IC는 양품을 제외한 나머지 IC로 판별된 IC이다. 양품이 아닌 IC는 언로딩/소팅 헤드(163)에 의해 소팅부(151)에 수납된 다수개의 트레이(112)에 등급별로 분류하여 수납하게 된다.

이하에서는 도 3 및 도 4를 참조하여 본 발명의 제1실시예에 따른 번인 소팅 방법의 각 단계를 상세히 설명한다. 한편, 설명의 편의를 위하여 도 4에 도시된 번인 소터의 구조로 번인 소팅 방법을 설명하나, 본 발명은 이에 한정되지 않는 것은 자명하며, 다른 구조를 가지고도 본 발명의 번인 소팅 방법이 채택가능하다.

먼저, 번인 테스트된 적어도 하나의 제1 IC를 수납한 번인보드(111)를 보드 테이블(143) 상에 위치하는 단계(S10)를 거친다. 상기 제1 IC는 DC테스트를 통과한 것으로 이루어질 수 있다.

이와 더불어 로딩 트레이(112_i)로부터 적어도 하나의 제2 IC를 픽킹하여 DC테스트 버퍼(121)에 수납하는 단계(S20)를 거친다. 상기 (S20)단계는 DC로딩 헤드(161)에 의하여 이루어질 수 있다. 이 경우 상기 로딩 트레이(112_i)는 트레이 로더(131)에 의하여 이송되고, 로딩 영역(AL)은 상기 DC테스트 버퍼(121)와 제1축으로 나란히 배치될 수 있으며, 따라서 상기 DC로딩 헤드(161)는 제1축으로 이동 가능하게 설치될 수 있다.

그 후에 DC테스트 버퍼(121)에 수납된 제2 IC에 대하여 DC테스트를 실시한다(S30). 이때에 제2 IC에 대한 DC오류 여부가 판정된다.

그 후에 상기 번인보드(111)에 수납된 제1 IC를 픽킹하여 언로딩 버퍼(123)에 수납하는 단계(S40) 및 DC테스트된 제2 IC 모두를 픽킹하여 상기 번인보드(111)에 수납하는 단계(S50)를 거친다.

이 경우, 상기 번인보드(111)에 수납된 제1 IC를 픽킹하는 작업은 상기 DC테스트 완료된 제2 IC를 픽킹하는 작업과 연동하여 이루어지고, 상기 제1 IC를 언로딩 버퍼에 수납하는 작업은 상기 제2 IC를 번인보드(111)에 수납하는 작업과 연동하여 이루어질 있다. 이에 대한 하나의 예를 도 5a 내지 도 5b를 참조하여 설명하면, 상기 삽입/제거 헤드(162)는 상기 제2축 방향으로 나란하며 상기 제1축 방향으로 이격 배치된 적어도 2열의 노즐군들을 구비하고, 상기 각각의 노즐군들은 동일한 시기에 승, 하강하도록 설치된다. 따라서 삽입/제거 헤드(162)의 제1노즐군(162a)이 DC테스트 버퍼(121)에서 하강하여 DC테스트된 제2 IC를 픽킹할 때에, 제2노즐군(162b)이 번인보드(111)의 작업 영역에서 하강하여 번인 테스트된 제1 IC를 픽킹할 수 있다. 또한, 상기 삽입/제거 헤드(162)의 제1노즐군(162a)이 DC테스트된 제2 IC를 번인보드(111)의 소켓에 수납하는 때에, 상기 삽입/제거 헤드(162)의 제2노즐군(162a)이 하강하여 번인 테스트된 제1 IC를 언로딩 버퍼(123)에 수납할 수 있게 된다. 이 경우 상기 제2 IC가 번인보드(111)에 수납되는 위치는, 번인보드(111)의 소켓 중에서 상기 제1 IC가 픽킹되어 빈 곳이다.

이를 통하여 하나의 삽입/제거 헤드(162)를 통하여 상기 번인보드에 수납된 제1 IC 및 상기 DC테스트 완료된 제2 IC를 동시에 픽킹하는 작업과, 하나의 삽입/제거 헤드(162)가 상기 픽킹된 제1 IC 및 제2 IC를 각각 번인보드 및 언로딩 버퍼에 수납하는 작업을 연속적으로 또한 반복적으로 할 수 있다.

본 발명에 의하면, DC테스트 버퍼(121)에 수납된 제2 IC를 DC테스트 결과에 관계없이 모두 번인보드(111)에 수납하고, 이러한 작업을 번인보드의 모든 소켓에 제2 IC가 수납될 때 까지 행한다. 그 후에, DC테스트에서 DC오류로 판정된 것을 상기 번인보드(111)로부터 픽킹하여 DC오류 트레이(112_b)에 수납하는 단계(S70)를 거친다. 즉, 상기 제2 IC를 DC테스트하는 단계와 상기 DC테스트된 제2 IC를 번인보드(111)로 이동하는 단계 사이에는, DC오류된 제2 IC를 별도의 트레이에 이동하는 작업을 행하지 않는다. 따라서 제2 IC를 DC테스트 버퍼(121)에 이동하는 단계와, 상기 제2 IC를 DC테스트하는 단계와, 상기 DC테스트된 모든 제2 IC를 번인보드(111)로 이동하는 단계와, 이미 번인 테스트된 제1 IC를 언로딩 버퍼(123)로 이동하는 단계가 연속적으로 또한 반복적으로 행해질 수 있음으로써, 번인 소팅 시간이 단축될 수 있다.

상기 DC테스트에서 DC오류로 판정된 제2 IC(이하 "DC오류 IC"라 칭함)를 상기 번인보드(111)로부터 픽킹하여 DC오류 트레이(112_b)에 수납하는 단계(S70)는, 도 6a에 도시된 바와 같이, 상기 번인보드(111)에 수납된 제2트레이 중 DC오류 판정된 적어도 하나의 제2 IC를 DC테스트 버퍼(121)에 수납하는 단계(S71a)와, 상기 DC테스트 버퍼에 수납된 상기 DC오류 IC를 DC오류 트레이(112_b)에 수납하는 단계(S72a)를 포함할 수 있다. 즉, 삽입/제거 헤드(162)가 상기 DC오류 IC를 픽킹하 고, 제2축으로 이동하여서 상기 DC오류 IC를 DC테스트 버퍼(121)에 삽입한다. 그 후에 DC로딩 헤드(161)는 상기 DC테스트 버퍼(121)에 삽입된 DC오류 IC를 픽킹하여 DC오류 트레이(112_b)로 이동, 수납할 수 있다. 이 경우, 상기 로딩 트레이의 로딩 영역(AL)과, DC테스트 버퍼(121)와, DC오류 트레이(112_b)는 제1축을 따라 나란히 배치될 수 있다. 이와 더불어, 상기 DC로딩 헤드(131)가 하나의 축을 따라 이동하여서, 상기 트레이 로더(131)로부터 제2 IC를 상기 DC테스트 버퍼(121)에 수납하는 작업과, 상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이(112_b)에 수납하는 작업을 행할 수 있다.

이와 달리, 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는, 도 6b에 도시된 바와 같이, 상기 번인보드(111)에 수납된 DC오류 IC를 언로딩 버퍼(123)에 수납하는 단계(S71b)와, 상기 언로딩 버퍼(123)에 수납된 DC오류 IC를 DC오류 트레이(112_b)에 수납하는 단계(S72b)를 포함할 수 있다. 즉, 삽입/제거 헤드(162)가 DC오류 IC를 픽킹하고, 제2축으로 이동하여서 상기 DC오류 IC를 언로딩 버퍼(123)에 삽입한다. 그 후에 언로딩/소팅 헤드(163)에 의하여 상기 언로딩 버퍼(123)에 수납된 DC오류 IC를 픽킹하여 DC오류 트레이(112_b)로 이동, 수납할 수 있다. 이 경우, 상기 언로딩 트레이(138)와, 소팅 트레이(112_a)와, DC오류 트레이(112_b)는 제1축을 따라 나란히 배치될 수 있다. 이와 더불어 상기 언로딩/소팅 헤드(163)가 하나의 축을 따라 이동하여서, 상기 언로딩 버퍼(123)에 수납된 오류 판정 IC를 DC오류 트레이(112_b)에 수납하는 작업과, 상기 언로딩 버퍼(123)에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트 레이(112_o) 및 적어도 하나의 소팅 트레이(112_a)에 수납하는 작업을 행할 수 있다.

한편, 상기 제1 IC를 언로딩 버퍼(123)에 수납하는 단계(S40) 이후에는, 상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이(112_o) 및 적어도 하나의 소팅 트레이(112_a)에 수납하는 단계(S60)를 거친다.

도 7은 상기 (S60) 단계를 이루는 각 공정의 일예를 도시한 흐름도이다. 도 7을 참조하면 상기 (S60) 단계는, 언로딩 버퍼(123)로 이송된 제1 IC이 모두 양품인지 여부를 확인하는 단계(S61)와, 상기 언로딩 버퍼(123)로 이송된 제1 IC이 모두 양품이 아닌지 여부를 확인하는 단계(S62)와, 상기 (S61)단계에서 모두 양품으로 판정되면, 상기 제1 IC를 언로딩 트레이(112_o)로 이송하는 단계(S63)와, 상기 (S62)단계에서 모든 제1 IC가 양품이 아닌 것으로 판정되면, 제1 IC를 소팅부(151)로 이송하는 단계(S64)와, 상기 (S62)단계에서 모든 제1 IC가 양품이 아닌 것으로 판정되면, 양품인 IC를 언로딩 트레이(112_o)로 이송하는 단계(S65)와, 양품이 아닌 IC를 소팅 트레이(112_a)로 이송하는 단계(S66)를 거칠 수 있다.

한편, 상기 (S70) 단계 이후에는, 상기 번인보드(111)의 소켓 중에서 DC오류로 판정된 제2 IC들을 이송하여 빈 곳에, DC테스트에 통과한 제3 IC를 삽입하는 단계(S80)와, 상기 번인보드가 DC테스트를 통과한 제2 및/또는 제3 IC로 모두 채워지면 상기 번인보드(111)를 보드 테이블(143)에서 보드 언로더(142)로 언로딩하는 단계(S90)를 거칠 수 있다. 이와 더불어 보드 로더(141)에서 새로운 번인보드(111)를 보드 테이블(143)로 이송하는 단계를 더 거칠 수 있다.

<제2실시예>

본 발명의 다른 실시예에 따른 번인 소팅 방법에 대한 흐름도가 도 8에 도시되어 있다. 도 8을 참조하면, 본 발명의 다른 실시예에 따른 번인 소팅 방법은, 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계(S110)와, 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계(S120)와, 상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계(S130)와, 상기 번인보드에 수납된 제1 IC를 픽킹하여 제1위치에 있는 언로딩 버퍼에 수납하는 단계(S140)와, 상기 DC테스트 버퍼에 수납 후 DC테스트 완료된 제2 IC를 모두 픽킹하여 상기 번인보드에 수납하는 단계(S150)와, 상기 제1위치의 언로딩 버퍼를 제2위치로 이동하는 단계(S160)와, 상기 번인 테스트에서 양품으로 판별된 제1 IC를 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 언로딩 트레이에 수납하는 단계(S170) 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC를 번인 등급에 따라서 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 각각의 소팅 트레이에 수납하는 단계(S180)와, 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계(S190)를 거친다.

본 발명의 제2실시예에 따른 번인 소팅 방법은 언로딩 버퍼를 제1위치 및 제2위치로 이동한다는 점과, 이에 따라서 언로딩 트레이 및 소팅 트레이로 이동하는 작업이 제2축 방향의 서로 다른 위치에서 이루어진다는 점에서 본 발명의 제1실시예에 따른 번인 소팅 방법과 큰 차이가 있으며, 이하에서는 그 차이점을 중심으로 상세히 설명한다.

도 9는 본 발명의 제2실시예에 따른 번인 소팅 방법을 채택한 번인 소터의 일예를 도시한 평면 구성도이다. 도 9를 참조하면, 번인 소터(200)는 보드 테이블(143)과, 트레이 로더(131)와, 트레이 언로더(138)와, 보드 로더(141)와, 보드 언로더(142)와, DC테스트 버퍼(121)와, 언로딩 버퍼(223)와, 소팅부(151)와, DC로딩 헤드(161)와, 언로딩 헤드(263a)와, 소팅 헤드(263b)와, 삽입/제거 헤드(162)를 구비한다. 이 중, 보드 테이블(143)과, 트레이 로더(131)와, 트레이 언로더(138)와, 보드 로더(141)와, 보드 언로더(142)와, DC테스트 버퍼(121)와, 소팅부(151)와, DC로딩 헤드(161)와, 삽입/제거 헤드(162)는, 도 4에 도시되며 본 발명의 제1실시예에 따른 번인 소팅 방법을 채택한 번인 소터(100)의 보드 테이블(143) 등과 그 기능 및 구조가 동일하므로 이에 대한 상세한 설명은 생략하고, 언로딩 버퍼(223)와, 언로딩 헤드(263a)와, 소팅 헤드(263b)에 대하여 상세히 설명한다. 언로딩 헤드(263a)는 적어도 상기 언로딩 트레이(112_o)와, 상기 언로딩 버퍼(223) 사이를 이동하도록 배치된다. 또한, 소팅 헤드(263b)는 적어도 상기 언로딩 버퍼(223)와 소팅 트레이(112_a) 사이를 이동하도록 배치된다. 즉, 도 4에 도시된 언로딩/소팅 헤드(163: 도 4에 도시됨)가 언로딩 헤드(263a)와 소팅 헤드(263b)로 분리되어 구성된다.

또한 언로딩 버퍼(223)가 화살표"h"와 같이 Y축 방향으로 이동 가능하도록 설치되어 적어도 제1위치 및 제2위치에 위치할 수 있다.

이하에서는 도 8 및 도 9를 참조하여 본 발명의 제2실시예에 따른 번인 소팅 방법의 각 단계를 상세히 설명한다. 한편, 설명의 편의를 위하여 도 9에 도시된 번 인 소터의 구조로 번인 소팅 방법을 설명하나, 본 발명은 이에 한정되지 않는 것은 자명하며, 다른 구조를 가지고도 본 발명의 번인 소팅 방법이 채택가능하다.

또한, 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계(S110)와, 로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계(S120)와, 상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계(S130)와, 상기 번인보드에 수납된 제1 IC를 픽킹하여 제1위치에 있는 언로딩 버퍼에 수납하는 단계(S140)와, 상기 DC테스트 버퍼에 수납 후 DC테스트 완료된 제2 IC를 모두 픽킹하여 상기 번인보드에 수납하는 단계(S150)와, 상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계(S190)는, 본 발명의 제1실시예에 따른 번인 소팅 방법의 각각에 대응되는 단계들과 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다. 따라서 이하에서는 상기 번인보드에 수납된 제1 IC를 픽킹하여 제1위치에 있는 언로딩 버퍼에 수납하는 단계(S150) 단계 이후의 번인 테스트된 IC를 소팅하는 단계들에 대하여 상세히 설명한다.

상기 (S150) 단계 후에는, 상기 제1위치의 언로딩 버퍼(223_1)를 제2위치로 이동하는 단계(S160)와, 상기 번인 테스트에서 양품으로 판별된 제1 IC를 상기 제1위치의 언로딩 버퍼(223_1) 또는 제2위치의 언로딩 버퍼(223_2)에서 픽킹하여 언로딩 트레이(112_a)에 수납하는 단계(S170)와, 상기 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC를 번인 등급에 따라서 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 각각의 소팅 트레이(112_a)에 수납하는 단계(S180)를 거치게 된다.

그 하나의 예로서, 상기 번인 테스트에서 양품으로 판별된 제1 IC는 상기 제1위치의 언로딩 버퍼(223_1)에서 픽킹되어 상기 언로딩 트레이(112_o)에 수납되도록 하고, 상기 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC는 제2위치의 언로딩 버퍼(223_2)에서 픽킹되어 그 번인 등급에 따라서 각각의 소팅 트레이(112_a)에 수납되도록 할 수 있다.

이를 도 9의 번인 소터를 예로 들어 설명하면, 삽입/제거 헤드(162)가 화살표"d2"와 같이 제2축 방향으로 이동하여 번인 테스트된 제1 IC를 언로딩 버퍼(223)로 이송하면, 상기 언로딩 버퍼(223)의 위치에서 양품으로 판정된 제1 IC를 언로딩 헤드(263a)가 픽킹한다. 그 후에 언로딩 버퍼(223)가 화살표"h"와 같은 방향으로 이동하여 제2위치에 위치한다. 언로딩 버퍼(223)의 이동이 완료되면 소팅 헤드(263a)가 언로딩 버퍼(223)에 남아 있는 IC를 픽킹하게 된다. 그 후에 언로딩 버퍼(223)는 화살표"h"와 반대 방향으로 이동하여 다시 제1위치로 되돌아온다.

상기 언로딩 헤드(263a)에 픽킹된 IC는 화살표"i1" 방향으로 이동되어 언로딩 트레이로 이동 수납되고, 상기 소팅 헤드에 픽킹된 IC는 화살표"i2" 방향으로 이동되어 번인 등급에 따라서 소팅 트레이로 이동 수납된다.

이 경우 제1위치 및 제2위치 사이의 이격 거리는 길 필요가 없으며, 따라서 상기 언로딩 버퍼의 제1위치에서 제2위치로 이동하는 시간 및 상기 제2위치에서 제1위치로 되돌아오는 시간이 제1위치 및 제2위치 사이의 이격 거리에 비례하여 짧아진다. 이 경우 상기 이격 거리는 최대한 짧게 할 수 있으며, 제1 IC를 수납한 상태로 제1위치에 있는 언로딩 버퍼가, IC를 하나도 수납하지 않으며 제1위치에 있게 되는 시간이 짧아지게 됨으로써, 결과적으로 삽입/제거 헤드(162)의 연속작업 속도가 증가하게 된다.

한편, 상기 DC오류 트레이(112_b), 언로딩 트레이(112_o) 및 소팅 트레이(112_a) 중 상기 제1위치의 언로딩 버퍼(223_1)와 제1축 방향으로 나란히 배치된 것들 각각과, 상기 제1위치의 언로딩 버퍼(223_1) 사이로 상기 제1 IC를 이동시키는 것은 하나의 언로딩 헤드(263a)에 의하여 행하여질 수 있다. 이 경우 언로딩 헤드(263a)는 제1축을 따라서 이동할 수 있다.

또한, 상기 DC오류 트레이(112_b), 언로딩 트레이(112_o) 및 소팅 트레이(112_a) 중 상기 제2위치의 언로딩 버퍼(223_2)와 제1축 방향으로 나란히 배치된 것들 각각과, 상기 제2위치의 언로딩 버퍼(223_2) 사이로 상기 제1 IC를 이동시키는 것은 하나의 소팅 헤드에 의하여 행하여질 수 있다. 이 경우 소팅 헤드는 제1축을 따라서 이동할 수 있다.

한편, 상기 (S190) 단계 이후에는, 상기 번인보드(111)의 소켓 중에서 DC오류로 판정된 제2 IC들을 이송하여 빈 곳에, DC테스트에 통과한 제3 IC를 삽입하는 단계와, 상기 번인보드가 DC테스트를 통과한 제2 및/또는 제3 IC로 모두 채워지면 상기 번인보드(111)를 보드 테이블(143)에서 보드 언로더(142)로 언로딩하는 단계를 더 거칠 수 있다.

본 발명에 의하면, DC테스트를 마친 모든 IC가 번인보드로 이동되어 상기 번인보드의 모든 소켓에 수납된 이후에, 번인보드에 수납되고 DC테스트에서 정상이 아닌 IC를 소팅하는 단계를 거침으로써, DC테스트 오류 IC를 소팅하는 시간이 감소된다.

또한, DC테스트를 마친 IC를 번인보드로 수납하는 단계와, 번인보드에 수납되며 번인 테스트를 마친 IC를 언로더 버퍼로 수납하는 단계 사이에 DC테스트 오류 IC를 소팅하는 별도의 단계를 포함하지 않음으로써, 상기 IC를 번인보드로 수납하는 단계 및 IC를 언로더 버퍼로 수납하는 단계를 반복적으로 연속 행할 수 있다. 이는 결과적으로 번인 소팅 속도를 증가시킬 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (18)

1. 번인 테스트된 제1 IC를 번인보드에 수납하는 단계;

   상기 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계;

   로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계;

   상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계;

   상기 번인보드에 수납된 제1 IC를 픽킹하여 언로딩 버퍼에 수납하는 단계;

   상기 DC테스트 버퍼에 수납 후 DC테스트된 모든 제2 IC를 픽킹하여 상기 번인보드의 빈 소켓에 수납하는 단계;

   상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계; 및

   상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계를 포함하는 번인 소팅 방법.
2. 제 1 항에 있어서,

   상기 제2 IC를 상기 번인보드에 수납하는 단계에서, 상기 제2 IC를 상기 번인보드의 소켓 중 상기 제1 IC이 이동되어 빈 곳에 수납하는 것을 특징으로 하는 번인 소팅 방법.
3. 제 1 항에 있어서,

   상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는:

   상기 번인보드에 수납된 제2트레이 중 DC오류 판정된 적어도 하나의 제2 IC를 DC테스트 버퍼에 수납하는 단계; 및

   상기 DC테스트 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 DC오류 트레이에 수납하는 단계를 포함하는 것을 특징으로 하는 번인 소팅 방법.
4. 제 3 항에 있어서,

   상기 로딩 트레이와, DC테스트 버퍼와, DC오류 트레이는 나란히 배치되고,

   상기 로딩 트레이로부터 제2 IC를 상기 DC테스트 버퍼에 수납하는 단계와, 상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이에 수납하는 단계는 동일한 헤드에 의하여 행하여지는 것을 특징으로 하는 번인 소팅 방법.
5. 제 1 항에 있어서,

   상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는:

   상기 번인보드에 수납된 제2트레이 중 DC오류 판정된 적어도 하나의 제2 IC를 언로딩 버퍼에 수납하는 단계; 및

   상기 언로딩 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 DC오류 트레이에 수납하는 단계를 포함하는 것을 특징으로 하는 번인 소팅 방법.
6. 제 5 항에 있어서,

   상기 언로딩 트레이와, DC오류 트레이와, 적어도 하나의 소팅 트레이는 나란히 배치되고,

   상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이에 수납하는 단계와, 상기 언로딩 버퍼에 수납된 제1 IC를 번인 등급에 따라서 언로딩 트레이 및 적어도 하나의 소팅 트레이에 수납하는 단계는 동일한 헤드에 의하여 행하여지는 것을 특징으로 하는 번인 소팅 방법.
7. 제 1 항에 있어서,

   상기 번인보드에 수납된 제1 IC를 픽킹하는 단계는 상기 DC테스트 완료된 제2 IC를 픽킹하는 단계와 연동하여 이루어지고,

   상기 제1 IC를 언로딩 버퍼에 수납하는 단계는 상기 제2 IC를 번인보드에 수납하는 단계와 연동하여 이루어지는 것을 특징으로 하는 번인 소팅 방법.
8. 제 1 항 내지 제 7 항 중 어느 하나의 항에 있어서,

   상기 번인보드의 소켓 중에서 DC오류로 판정된 제2 IC가 이동하여 빈 곳에, DC테스트에 통과한 제3 IC를 삽입하는 단계와;

   상기 번인보드가 DC테스트를 통과한 제2 및/또는 제3 IC로 모두 채워지면 상기 번인보드를 보드 테이블에서 보드 언로더로 언로딩하는 단계를 더 포함하는 번 인 소팅 방법.
9. 번인 테스트된 제1 IC를 수납한 번인보드를 보드 테이블 상에 위치하는 단계;

   로딩 트레이로부터 제2 IC를 픽킹하여 DC테스트 버퍼에 수납하는 단계;

   상기 DC테스트 버퍼에 수납된 제2 IC에 대하여 DC테스트를 실시하는 단계;

   상기 번인보드에 수납된 제1 IC를 픽킹하여 제1위치에 있는 언로딩 버퍼에 수납하는 단계;

   상기 DC테스트 버퍼에 수납 후 DC테스트 완료된 제2 IC를 모두 픽킹하여 상기 번인보드에 수납하는 단계;

   상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계;

   상기 제1위치의 언로딩 버퍼를 제2위치로 이동하는 단계;

   상기 번인 테스트에서 양품으로 판별된 제1 IC를 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 언로딩 트레이에 수납하는 단계; 및

   상기 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC를 번인 등급에 따라서 상기 제1 또는 제2위치의 언로딩 버퍼에서 픽킹하여 각각의 소팅 트레이에 수납하는 단계를 포함하는 번인 소팅 방법.
10. 제 9 항에 있어서,

    상기 제2 IC를 상기 번인보드에 수납하는 단계에서, 상기 제2 IC을 상기 번인보드의 소켓 중 상기 제1 IC이 이동하여 빈 곳에 수납하는 것을 특징으로 하는 번인 소팅 방법.
11. 제 9 항에 있어서,

    상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는:

    상기 번인보드에 수납된 제2트레이 중 DC오류 판정된 제2 IC를 DC테스트 버퍼에 수납하는 단계; 및

    상기 DC테스트 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 상기 DC오류 트레이에 수납하는 단계를 포함하는 것을 특징으로 하는 번인 소팅 방법.
12. 제 11 항에 있어서,

    상기 로딩 트레이와, DC테스트 버퍼와, DC오류 트레이는 나란히 배치되고,

    상기 로딩 트레이로부터 제2 IC를 상기 DC테스트 버퍼에 수납하는 단계와, 상기 DC테스트 버퍼에 수납된 제2 IC를 DC오류 트레이에 수납하는 단계는 동일한 헤드에 의하여 행하여지는 것을 특징으로 하는 번인 소팅 방법.
13. 제 9 항에 있어서,

    상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 DC오류 트레이에 수납하는 단계는:

    상기 번인보드에 수납된 제2 IC 중에서 DC오류 판정된 것을 제1위치의 언로딩 버퍼에 수납하는 단계; 및

    상기 제1위치의 언로딩 버퍼에 수납된 상기 DC오류 판정된 제2 IC를 DC오류 트레이에 수납하는 단계를 포함하는 것을 특징으로 하는 번인 소팅 방법.
14. 제 9 항에 있어서,

    상기 번인 테스트에서 양품으로 판별된 제1 IC는 상기 제1위치의 언로딩 버퍼에서 픽킹되어 상기 언로딩 트레이에 수납되도록 하고,

    상기 번인 테스트에서 양품이 아닌 것으로 판별된 제1 IC는 제2위치의 언로딩 버퍼에서 픽킹되어 그 번인 등급에 따라서 각각의 소팅 트레이에 수납되도록 하는 것을 특징으로 하는 번인 소팅 방법.
15. 제 9 항에 있어서,

    상기 DC오류 트레이, 언로딩 트레이 및 소팅 트레이 중 상기 제1위치의 언로딩 버퍼와 나란히 배치된 것들 각각과, 상기 제1위치의 언로딩 버퍼 사이로 상기 제1 IC를 이동시키는 것은 하나의 헤드에 의하여 행하여지는 것을 특징으로 하는 번인 소팅 방법.
16. 제 9 항에 있어서,

    상기 DC오류 트레이, 언로딩 트레이 및 소팅 트레이들 중 상기 제2위치의 언로딩 버퍼와 나란히 배치된 것들 각각과, 상기 제2위치의 언로딩 버퍼 사이로 상기 제1 IC를 이동시키는 것은 하나의 헤드에 의하여 행하여지는 것을 특징으로 하는 번인 소팅 방법.
17. 제 9 항에 있어서,

    상기 번인보드에 수납된 제1 IC를 픽킹하는 단계는 상기 DC테스트 완료된 제2 IC를 픽킹하는 단계와 연동하여 이루어지고,

    상기 제1 IC를 언로딩 버퍼에 수납하는 단계는 상기 제2 IC를 번인보드에 수납하는 단계와 연동하여 이루어지는 것을 특징으로 하는 번인 소팅 방법.
18. 제 9 항 내지 제 17 항 중 어느 하나의 항에 있어서,

    상기 번인보드의 소켓 중에서 DC오류로 판정된 제2 IC가 이동하여 빈 곳에, DC테스트에 통과한 제3 IC를 삽입하는 단계와;

    상기 번인보드가 DC테스트를 통과한 제2 및/또는 제3 IC로 모두 채워지면 상기 번인보드를 보드 테이블에서 보드 언로더로 언로딩하는 단계를 더 포함하는 번인 소팅 방법.

Images