KR100750925B1 - A liquid crystal display - Google Patents

A liquid crystal display Download PDF

Info

Publication number
KR100750925B1
KR100750925B1 KR1020010023777A KR20010023777A KR100750925B1 KR 100750925 B1 KR100750925 B1 KR 100750925B1 KR 1020010023777 A KR1020010023777 A KR 1020010023777A KR 20010023777 A KR20010023777 A KR 20010023777A KR 100750925 B1 KR100750925 B1 KR 100750925B1
Authority
KR
South Korea
Prior art keywords
wiring
substrate
domain
pixel
liquid crystal
Prior art date
Application number
KR1020010023777A
Other languages
Korean (ko)
Other versions
KR20020084484A (en
Inventor
백승수
박운용
전상익
김일곤
나병선
탁영미
송유리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010023777A priority Critical patent/KR100750925B1/en
Publication of KR20020084484A publication Critical patent/KR20020084484A/en
Application granted granted Critical
Publication of KR100750925B1 publication Critical patent/KR100750925B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

하부 기판의 개구 패턴과 상부 기판의 개구 패턴에 의하여 화소 영역이 다수의 소도메인으로 분할된다. 이 때, 소도메인은 세로 방향으로 길쭉한 것(세로 도메인)과 가로 방향으로 길쭉한 것(가로 도메인)으로 분류할 수 있는데, 세로 도메인이나 가로 도메인이나 모두 홀수이다. 이렇게 하면, 도메인의 폭과 도메인 분할 수단의 폭을 최적화할 수 있다.The pixel region is divided into a plurality of small domains by the opening pattern of the lower substrate and the opening pattern of the upper substrate. At this time, small domains can be classified into vertically elongated (vertical domains) and horizontally elongated ones (horizontal domains), both of which are odd. In this way, the width of the domain and the width of the domain dividing means can be optimized.

액정표시장치, 화소영역, 도메인, 홀수LCD, Pixel Area, Domain, Odd

Description

액정 표시 장치{A LIQUID CRYSTAL DISPLAY}Liquid crystal display device {A LIQUID CRYSTAL DISPLAY}

도 1a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도로서 하나의 화소 영역을 나타낸 것이고,FIG. 1A is a layout view of a thin film transistor substrate of a liquid crystal display according to a first exemplary embodiment of the present invention, and shows one pixel region.

도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이고,FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A;

도 2a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 색필터 기판의 배치도로서 하나의 화소 영역을 나타낸 것이고,FIG. 2A is a layout view of a color filter substrate of a liquid crystal display according to a first exemplary embodiment of the present invention, and illustrates one pixel area; FIG.

도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이고,FIG. 2B is a cross sectional view taken along the line IIb-IIb ′ of FIG. 2A;

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도로서 하나의 화소 영역을 나타낸 것이고,3 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention, and shows one pixel area.

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이고,FIG. 4 is a layout view of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, and shows four adjacent pixel regions.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 색필터 기판의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이며,FIG. 5 is a layout view of a color filter substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, and shows four adjacent pixel regions.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이다.6 is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention, showing four adjacent pixel areas.

본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 소 도메인으로 분할하는 수직 배향 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a vertically aligned liquid crystal display that divides a pixel region into a plurality of small domains in order to obtain a wide viewing angle.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the common electrode opposite thereto is performed. This is becoming potent.

개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming the opening pattern, an opening pattern is formed in each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. .

돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성하여 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다. The method of forming the protrusions is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by the protrusions by forming the protrusions on the pixel electrode and the common electrode formed on the upper and lower substrates, respectively.                         

또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이다.In another method, an opening pattern is formed on the pixel electrode formed on the lower substrate, and a protrusion is formed on the common electrode formed on the upper substrate, so that the liquid crystal lies down using the fringe field formed by the opening pattern and the protrusion. By regulating the formation of domains.

그런데 이러한 방법을 적용할 경우 개구 패턴이나 돌기가 형성되어 있는 부분은 빛을 통과시키지 않는 어두운 부분으로 나타난다. 따라서 개구 패턴이나 돌기가 차지하는 면적이 지나치게 넓을 경우에는 휘도가 저하된다. 그러나 반대로 개구 패턴이나 돌기가 너무 드물게 형성되면 액정의 기우는 방향을 규제하는 효과가 저하될 수 있고, 이로 인해 액정이 불균일하게 배열될 때 발생하는 텍스쳐(texture)가 넓은 영역을 차지하게 되어 휘도와 함께 화질을 저하시키게 된다.However, when this method is applied, the portion where the opening pattern or the projection is formed appears as a dark portion that does not pass light. Therefore, when the area occupied by the opening pattern and the projection is too large, the luminance decreases. On the contrary, if the opening pattern or projections are formed very rarely, the effect of regulating the tilting direction of the liquid crystal may be deteriorated. As a result, the texture generated when the liquid crystals are arranged unevenly occupies a large area, thereby causing luminance and luminance. Together, the picture quality will be degraded.

본 발명이 이루고자 하는 기술적 과제는 개구 패턴이나 돌기 등의 도메인 분할 수단의 배치 간격을 최적화 하여 액정 표시 장치의 화질을 향상시키는 것이다.The technical problem to be achieved by the present invention is to improve the image quality of the liquid crystal display by optimizing the arrangement interval of the domain dividing means such as the opening pattern and the projection.

이러한 기술적 과제를 해결하기 위하여 본 발명에서는 하나의 화소 영역에 포함되는 각 방향 도메인의 수를 홀수로 형성한다.In order to solve this technical problem, the present invention forms an odd number of each directional domain included in one pixel area.

구체적으로는, 절연성 제1 기판, 상기 제1 기판 위에 제1 방향으로 형성되어 있는 제1 배선, 상기 제1 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선 및 상기 제2 배선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있고 제1 도메인 분할 수단을 가지며 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 화소 전극, 상기 제1 기판과 대향하는 절연성 제2 기판, 상기 제2 기판 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 공통 전극을 포함하고, 상기 제1 도메인 분할 수단과 상기 제2 도메인 분할 수단은 하나의 상기 화소 전극을 M개의 제1 방향 소도메인과 N개의 제2 방향 소도메인으로 분할하며 M과 N 중의 어느 하나는 홀수인 액정 표시 장치를 마련한다.Specifically, an insulating first substrate, a first wiring formed on the first substrate in a first direction, and a second wiring formed on the first substrate in a second direction and insulated from and intersecting the first wiring. And a thin film transistor connected to the first wiring and the second wiring, each pixel region connected to the thin film transistor and having a first domain dividing means and defined by the first wiring and the second wiring crossing each other. A pixel electrode, an insulating second substrate facing the first substrate, and a common electrode formed on the second substrate and having a second domain dividing means, wherein the first domain dividing means and the second domain dividing are included. The means divides one of the pixel electrodes into M first direction small domains and N second direction small domains, wherein one of M and N is an odd liquid crystal table. Arrange the device.

이 때, 상기 M과 N은 모두 홀수일 수 있고, 상기 제1 및 제2 도메인 분할 수단은 각각 상기 화소 전극과 상기 공통 전극에 형성되어 있는 개구부일 수 있다. 또, 상기 제1 기판 위에 형성되어 있고, 상기 제1 도메인 분할 수단과 중첩되어 있는 부분과 상기 제2 배선 양측에 상기 제2 배선과 나란하게 형성되어 있는 부분을 포함하는 제3 배선을 더 포함하는 것이 바람직하다. 또한, M과 N이 모두 홀수일 때에는 상기 제1 방향으로 이웃하는 두 화소 영역 내에 포함되는 상기 제1 및 제2 도메인 분할 수단은 서로 거울상 대칭을 이루고, 상기 제2 방향으로 이웃하는 두 화소 영역 내에 포함되는 상기 제1 및 제2 도메인 분할 수단은 상기 제2 방향으로 이웃하는 두 화소 영역을 반분하는 제2 방향 직선과 상기 제2 방향으로 이웃하는 두 화소 영역 경계선과의 교차점에 대하여 서로 점대칭을 이루는 것이 바람직하다.In this case, both M and N may be odd, and the first and second domain dividing means may be openings formed in the pixel electrode and the common electrode, respectively. And a third wiring formed on the first substrate and including a portion overlapping with the first domain dividing means and a portion formed on both sides of the second wiring in parallel with the second wiring. It is preferable. In addition, when both M and N are odd, the first and second domain dividing means included in two pixel regions neighboring in the first direction are mirror-symmetric with each other, and within two pixel regions neighboring in the second direction. The first and second domain dividing means included in each other are point-symmetrical with respect to an intersection point of a second direction straight line dividing two pixel regions neighboring in the second direction and a boundary line between two pixel region neighboring in the second direction. It is preferable.

그러면, 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기 판의 배치도로서 하나의 화소 영역을 나타낸 것이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.FIG. 1A is a layout view of a thin film transistor substrate of a liquid crystal display according to a first exemplary embodiment of the present invention, and shows one pixel area, and FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(20), 게이트선(20)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(20)으로 전달하는 게이트 패드(도시하지 않음) 및 게이트선(20)의 일부인 박막 트랜지스터의 게이트 전극(21)을 포함한다.First, a gate made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten (MoW) alloy, chromium (Cr), tantalum (Ta) or the like on the insulating substrate 10. Wiring is formed. The gate wire is connected to the scan signal line or the gate line 20 and the gate line 20 which extend in the horizontal direction, and receives a scan signal from the outside and transfers the gate signal to the gate line 20 (not shown). And a gate electrode 21 of the thin film transistor that is part of the gate line 20.

절연 기판(10) 위에는 게이트 배선과 동일한 물질로 이루어진 유지 용량 배선이 형성되어 있다. 유지 용량 배선은 약간의 굴곡을 가지고 가로 방향으로 뻗어 있는 유지 용량선(30), 유지 용량선(30)과 연결되어 있으며 세로로 뻗어 있는 제1 유지 전극(31), 이웃 화소의 제1 유지 전극(31)과 연결되어 있으며 세로로 뻗어 있는 제2 유지 전극(32), 제2 유지 전극(32)과 연결되어 있으며 가로 방향으로 뻗어 있는 제3 및 제4 유지 전극(33, 34), 제3 및 제4 유지 전극(33, 34)과 연결되어 있으며 세로 방향으로 뻗어 있는 제5 유지 전극(35)을 포함한다. 이 때 유지 용량 배선은 화소 전극(90)과의 사이에서 정전 용량을 형성하여 화소 전극(90)의 전하 보유 능력을 증대하는 역할과 함께 화소 전극에 형성되어 있는 개구부(91, 92) 등의 도메인 분할 수단과 중첩됨으로써 빛이 새는 것을 방지하는 역할 및 프린지 필드를 강화하는 역할도 한다. 유지 용량 배선은 위에서 설명한 기능을 발휘할 수 있는 한도에서 배치 형태가 다양하게 변형될 수 있다.A storage capacitor wiring made of the same material as the gate wiring is formed on the insulating substrate 10. The storage capacitor wiring has a slight curvature and is connected to the storage capacitor line 30 extending in the horizontal direction, the first storage electrode 31 vertically extending and connected to the storage capacitor line 30, and the first storage electrode of the neighboring pixel. A second storage electrode 32 connected to the 31 and vertically extending, the third and fourth storage electrodes 33 and 34 connected to the second storage electrode 32 and extending in the horizontal direction; And a fifth storage electrode 35 connected to the fourth storage electrodes 33 and 34 and extending in the vertical direction. At this time, the storage capacitor wiring forms a capacitance between the pixel electrode 90 to increase the charge retention capability of the pixel electrode 90, and also includes domains such as openings 91 and 92 formed in the pixel electrode. By overlapping with the dividing means, it also serves to prevent light leakage and to strengthen the fringe field. The storage capacitor wirings can be variously modified in arrangements to the extent that they can achieve the functions described above.

게이트 배선과 유지 용량 배선은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wiring and the storage capacitor wiring may be formed in a single layer, but may be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) or Bilayers are an example.

게이트 배선과 유지 용량 배선의 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(40)이 형성되어 화면 표시부 전체, 특히 게이트선(20) 및 게이트 전극(21)을 덮고 있다. 그러나 게이트 절연막(40)은 주변부의 게이트 패드는 덮고 있지 않다.A gate insulating film 40 made of silicon nitride (SiN x ) is formed on the gate wiring and the storage capacitor wiring to cover the entire screen display, particularly the gate line 20 and the gate electrode 21. However, the gate insulating film 40 does not cover the gate pad of the peripheral portion.

게이트 절연막(40) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(50)이 형성되어 있으며, 반도체층 패턴(50) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 실리사이드 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(61, 62)이 형성되어 있다.A semiconductor layer pattern 50 made of a semiconductor such as hydrogenated amorphous silicon is formed on the gate insulating layer 40, and the semiconductor layer pattern 50 is heavily doped with n-type impurities such as phosphorus (P). An ohmic contact layer pattern or an intermediate layer pattern 61, 62 made of amorphous silicon or silicide is formed.

접촉층 패턴(61, 62) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 먼저, 세로 방향으로 형성되어 있는 데이터선(70), 데이터선(70)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(도시하지 않음), 그리고 데이터 선(70)의 분지인 박막 트랜지스터의 소스 전극(71), 소스 전극(71)과 분리되어 있으며 게이트 전극(21)에 대하여 소스 전극(71)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(72)을 포함한다.On the contact layer patterns 61 and 62, a data line made of a conductive material such as Mo or MoW alloy, Cr, Al or Al alloy, Ta is formed. First, the data line is connected to a data line 70 formed in a vertical direction, a data pad (not shown) connected to one end of the data line 70 to receive an image signal from the outside, and the data line 70. A source electrode 71 of the thin film transistor, which is a branch, is separated from the source electrode 71, and includes a drain electrode 72 of the thin film transistor positioned opposite to the source electrode 71 with respect to the gate electrode 21.

데이터 배선도 게이트 배선과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.The data line may be formed of a single layer like the gate line, but may be formed of a double layer or a triple layer. Of course, when forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials.

한편, 접촉층 패턴(61, 62)은 그 하부의 반도체층 패턴(50)과 그 상부의 데이터 배선의 접촉 저항을 낮추어 주는 역할을 한다. 반도체층 패턴(50)은 섬의 형태로 소스 전극(71)과 드레인 전극(72) 주변에 형성되어 있으며 유지 용량 배선과 데이터선(70)이 교차하는 부분에도 배치되어 있다.On the other hand, the contact layer patterns 61 and 62 lower the contact resistance between the semiconductor layer pattern 50 below and the data wirings above. The semiconductor layer pattern 50 is formed around the source electrode 71 and the drain electrode 72 in the form of an island, and is also disposed at a portion where the storage capacitor wiring and the data line 70 cross each other.

데이터 배선의 위에는 드레인 전극(72)을 노출시키는 접촉구(81)를 가지는 보호막(80)이 형성되어 있다. 보호막(80)은 게이트 패드와 데이터 패드를 노출시키는 접촉구(도시하지 않음)도 가진다. 보호막(80)은 반도체층 패턴(50) 중에서 적어도 소스 전극(71)과 드레인 전극(72) 사이에 위치하는 채널 부분을 덮어 보호하면 된다. 보호막(80)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.On the data line, a protective film 80 having a contact hole 81 exposing the drain electrode 72 is formed. The passivation layer 80 also has a contact hole (not shown) that exposes the gate pad and the data pad. The passivation layer 80 may cover and protect at least a portion of the semiconductor layer pattern 50 that is positioned between the source electrode 71 and the drain electrode 72. The passivation layer 80 may be made of an organic insulating material such as silicon nitride or acrylic.

보호막(80) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(90)이 형성되어 있다. 화소 전극(90)은 접촉구(81)를 통하여 드레인 전극(72)과 연결되어 있다. 화소 전극(90)은 도메 인 분할 수단인 개구 패턴을 가지는데 개구 패턴은 화소 전극(90)의 하부에 가로 방향으로 형성되어 있는 제1 개구부(91)와 세로 방향으로 형성되어 있는 제2 개구부(92)로 이루어져 있다. 이 때, 제2 개구부(92)는 양쪽 데이터선(70)으로부터 등거리에 있지 않고 한쪽으로 치우져 위치한다. 제1 개구부(91)와 제2 개구부(92)는 각각 제3 유지 전극(33) 및 제5 유지 전극(35)과 중첩되어 있다.The pixel electrode 90 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the passivation layer 80. The pixel electrode 90 is connected to the drain electrode 72 through the contact hole 81. The pixel electrode 90 has an opening pattern which is a domain dividing means, and the opening pattern has a first opening 91 formed in the horizontal direction under the pixel electrode 90 and a second opening formed in the vertical direction. 92). At this time, the second opening portion 92 is positioned away from one side without being equidistant from both data lines 70. The first opening 91 and the second opening 92 overlap the third storage electrode 33 and the fifth storage electrode 35, respectively.

보호막(80) 위에는 데이터 패드를 덮고 있는 보조 데이터 패드(도시하지 않음)와 게이트 패드를 덮는 보조 게이트 패드(도시하지 않음)도 형성되어 있다.An auxiliary data pad (not shown) covering the data pad and an auxiliary gate pad (not shown) covering the gate pad are also formed on the passivation layer 80.

도 1a와 도 1b에 나타낸 박막 트랜지스터 기판과 대향하는 색 필터 기판에 대하여 설명한다.The color filter substrate facing the thin film transistor substrate shown in Figs. 1A and 1B will be described.

도 2a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 색필터 기판의 배치도로서 하나의 화소 영역을 나타낸 것이고, 도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이다.FIG. 2A is a layout view of a color filter substrate of a liquid crystal display according to a first exemplary embodiment of the present invention, and shows one pixel area, and FIG. 2B is a cross-sectional view taken along line IIb-IIb 'of FIG. 2A.

기판(110) 위에 크롬과 산화 크롬의 이중층 또는 검은 색소를 포함하는 유기 물질로 이루어진 블랙 매트릭스(120)가 형성되어 있고, 블랙 매트릭스(120)에 의하여 구획되는 각 화소 영역에는 적, 녹, 청색의 색필터(130)가 교대로 배치되어 있다. 색필터(130) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(140)이 형성되어 있다. 공통 전극(140)은 도메인 분할 수단인 개구 패턴을 가지는데, 개구 패턴은 가로 방향으로 길게 형성되어 있는 상부 제1 및 제3 개구부(141, 143)와 세로 방향으로 길게 형성되어 있는 상부 제2 및 제4 개구부(142, 144)로 이루어져 있다. 이 때, 공통 전극(140)의 개구 패턴은 상하 및 좌우 어느 쪽으로도 대칭을 이루지 않는다.A black matrix 120 made of an organic material containing a black layer or a double layer of chromium and chromium oxide is formed on the substrate 110, and red, green, and blue colors are formed in each pixel region defined by the black matrix 120. The color filters 130 are alternately arranged. The common electrode 140 made of a transparent conductive material such as ITO or IZO is formed on the color filter 130. The common electrode 140 has an opening pattern which is a domain dividing means, and the opening pattern has upper first and third openings 141 and 143 which are elongated in the horizontal direction and upper second and elongated in the vertical direction. The fourth openings 142 and 144 are formed. At this time, the opening pattern of the common electrode 140 is not symmetrical in both up, down, left and right.

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도로서 하나의 화소 영역을 나타낸 것이다. 즉, 도 3은 도 1a의 박막 트랜지스터 기판(하부 기판)과 도 2a의 색필터 기판(상부 기판)을 결합한 상태를 나타낸다. 3 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention, and shows one pixel area. That is, FIG. 3 shows a state in which the thin film transistor substrate (lower substrate) of FIG. 1A and the color filter substrate (upper substrate) of FIG. 2A are combined.

박막 트랜지스터 기판과 색필터 기판은 일정한 간격을 사이에 두고 나란하게 결합되며 박막 트랜지스터 기판과 색필터 기판 사이에는 액정 물질이 주입되어 있다. 액정 물질은 전계가 인가되지 않은 상태에서 장축이 기판에 대하여 수직을 이루도록 배향되어 있다.The thin film transistor substrate and the color filter substrate are coupled side by side with a predetermined interval therebetween, and a liquid crystal material is injected between the thin film transistor substrate and the color filter substrate. The liquid crystal material is oriented such that its long axis is perpendicular to the substrate without an electric field applied.

하부 기판의 개구 패턴과 상부 기판의 개구 패턴에 의하여 화소 영역이 다수의 소도메인으로 분할된다. 이 때, 소도메인은 세로 방향으로 길쭉한 것(세로 도메인)과 가로 방향으로 길쭉한 것(가로 도메인)으로 분류할 수 있는데, 세로 도메인이나 가로 도메인이나 모두 홀수이다. 여기서, 각 소도메인의 폭은 20±5㎛가 되는 것이 바람직한데, 이는 소도메인의 폭이 너무 좁으면 개구율이 저하되고 또 너무 넓으면 프린지 필드가 약하게 형성되어 액정 분자의 기울어지는 방향 규제가 어렵게 되기 때문이다. 본 발명에서는 세로 도메인과 가로 도메인의 수를 홀수로 형성함으로써 소도메인의 폭을 최적화 할 수 있다.The pixel region is divided into a plurality of small domains by the opening pattern of the lower substrate and the opening pattern of the upper substrate. At this time, small domains can be classified into vertically elongated (vertical domains) and horizontally elongated ones (horizontal domains), both of which are odd. Here, it is preferable that the width of each small domain is 20 ± 5 μm. If the width of the small domain is too narrow, the aperture ratio decreases, and if the width of the small domain is too wide, the fringe field is weakly formed, making it difficult to control the tilt direction of the liquid crystal molecules. Because it becomes. In the present invention, the width of the small domain can be optimized by forming an odd number of vertical domains and horizontal domains.

그런데, 본 발명의 제1 실시예와 같이 세로 도메인과 가로 도메인을 홀수로 형성하게 되면 액정 표시 장치의 좌우 또는 상하에서의 시야각이 비대칭이 되는 문제가 있다. 즉, 액정의 평균 장축이 좌측으로 기울어지는 도메인의 수와 우측으로 기울어지는 도메인의 수가 서로 일치하지 않기 때문에 좌우에서 화질이 다를 수 있 고, 상하에서도 마찬가지이다. 이러한 문제를 해결하기 위한 방안을 제2 실시예에서 제시한다.However, when the vertical domain and the horizontal domain are formed in an odd number as in the first embodiment of the present invention, there is a problem in that the viewing angles on the left and right or up and down of the liquid crystal display are asymmetric. That is, since the number of domains inclined to the left and the number of domains inclined to the right do not coincide with each other, the image quality may be different from left to right, and the same may be applied to the upper and lower sides. A solution for solving this problem is presented in the second embodiment.

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이다.4 is a layout view of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, and illustrates four adjacent pixel regions.

도 4의 4개의 화소 영역 중 좌상의 화소 영역은 도 1a와 도 1b에 나타낸 화소 영역과 동일한 구조이다. 우상의 화소 영역은 좌상의 화소 영역과 화소 전극(90)의 개구부(91, 92)가 서로 거울상 대칭을 이루고 있다. 유지 전극(31, 32, 33, 34, 35)의 배치는 서로 비대칭이나 기본적으로 개구부(91, 92)와 중첩되는 부분이 있고, 양쪽 데이터선(70)과 인접하여 나란한 부분을 포함하는 것은 공통적이다. 박막 트랜지스터의 모양도 양쪽 화소 영역에서 다소 차이가 있는데 이는 유지 전극(31, 32, 33, 34, 35)의 배치 등과 관련하여 개구율을 향상시키고자 배치를 달리한 것이다. The pixel region on the left of the four pixel regions of FIG. 4 has the same structure as the pixel regions shown in FIGS. 1A and 1B. In the pixel region of the upper right, the pixel region of the upper left and the openings 91 and 92 of the pixel electrode 90 are mirror-symmetric with each other. The arrangement of the sustain electrodes 31, 32, 33, 34, and 35 is asymmetrical to each other, but basically overlaps with the openings 91 and 92, and it is common to include portions parallel to and adjacent to both data lines 70. to be. The shape of the thin film transistor is also slightly different in both pixel areas, which is different in order to improve the aperture ratio with respect to the arrangement of the sustain electrodes 31, 32, 33, 34, and 35.

도 4에서 좌하와 우하의 두 화소 영역도 화소 전극의 개구부(91, 92)가 서로 거울상 대칭을 이루고 있다. 유지 전극(31, 32, 33, 34, 35)의 배치는 서로 비대칭이나 기본적으로 개구부(91, 92)와 중첩되는 부분이 있고, 양쪽 데이터선(70)과 인접하여 나란한 부분을 포함하는 것은 공통적이다. 박막 트랜지스터의 모양도 양쪽 화소 영역에서 다소 차이가 있는데 이는 유지 전극(31, 32, 33, 34, 35)의 배치 등과 관련하여 개구율을 향상시키고자 배치를 달리한 것이다. In FIG. 4, the openings 91 and 92 of the pixel electrodes are also mirror-symmetrically symmetric with each other in the lower left and lower right pixel areas. The arrangement of the sustain electrodes 31, 32, 33, 34, and 35 is asymmetrical to each other, but basically overlaps with the openings 91 and 92, and it is common to include portions parallel to and adjacent to both data lines 70. to be. The shape of the thin film transistor is also slightly different in both pixel areas, which is different in order to improve the aperture ratio with respect to the arrangement of the sustain electrodes 31, 32, 33, 34, and 35.

도 4에서 좌상과 좌하의 두 화소 영역의 개구부(91, 92)는 이들 두 화소 영역을 세로로 반분하는 선과 게이트선이 교차하는 점에 대하여 점대칭을 이루고 있 다. 우상과 우하의 두 화소 영역의 개구부(91, 92)도 이들 두 화소 영역을 세로로 반분하는 선과 게이트선이 교차하는 점에 대하여 점대칭을 이루고 있다.In Fig. 4, the openings 91 and 92 of the upper left and lower left pixel regions are point symmetrical with respect to the intersection of the gate line and the line that vertically divides the two pixel regions. The openings 91 and 92 in the upper right and lower right pixel regions also have point symmetry with respect to the intersection of the gate lines and the line that vertically divides the two pixel regions.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 색필터 기판의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이다.FIG. 5 is a layout view of a color filter substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, showing four adjacent pixel areas.

색필터 기판의 개구부(141, 142, 143, 144)도 좌상과 우상의 두 화소 영역 및 좌하와 우하의 두 화소 영역에서 서로 거울상 대칭을 이루고 있고, 좌상과 좌하의 두 화소 영역과 우상과 우하의 두 화소 영역에서는 이들 화소를 세로로 반분하는 직선과 상측 화소 영역과 하측 화소 영역의 경계선이 교차하는 점에 대하여 점대칭을 이루고 있다.The openings 141, 142, 143, and 144 of the color filter substrate are also mirror-symmetrically formed in two pixel areas of the upper left and the upper right and two pixel areas of the lower left and the lower right, and the two pixel areas of the upper left and lower left and the upper and lower right In the two pixel regions, a point symmetry is achieved at a point where a straight line that divides these pixels vertically and the boundary line between the upper pixel region and the lower pixel region cross each other.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도로서 인접한 4개의 화소 영역을 나타낸 것이다.6 is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention, showing four adjacent pixel areas.

도 6은 도 4와 도 5가 중첩된 것으로서 하부 개구부(91, 92)와 상부 개구부(141, 142, 143, 144)가 결합하여 각 화소 영역을 다수의 도메인으로 분할한다. 이 때, 하부 개구부(91, 92)와 상부 개구부(141, 142, 143, 144)가 모두 거울상 대칭(좌우 화소간) 및 점대칭(상하 화소간)을 이루고 있으므로 각 도메인도 좌우 화소간에는 거울상 대칭을 이루고 상하 화소간에는 점대칭을 이룬다. 따라서 각 화소 영역에서 세로 도메인과 가로 도메인이 홀수로 형성됨으로 인해 액정 표시 장치의 좌우 또는 상하에서의 시야각이 비대칭이 되는 문제를 해결할 수 있다. 즉, 개구부가 거울상 대칭을 이루는 좌우의 두 화소 영역은 서로 세로 도메인의 비대칭을 보완하고 개구부가 점대칭을 이루는 상하의 두 화소 영역은 서로 가로 도메 인이 비대칭을 보완한다. 따라서 액정 표시 전체에서는 시야각이 상하나 좌우에서 대칭을 이루게 된다. FIG. 6 illustrates an overlap between FIGS. 4 and 5, and the lower openings 91 and 92 and the upper openings 141, 142, 143 and 144 combine to divide each pixel area into a plurality of domains. At this time, since the lower openings 91, 92 and the upper openings 141, 142, 143, and 144 all have mirror image symmetry (between left and right pixels) and point symmetry (between top and bottom pixels), each domain also has mirror image symmetry between left and right pixels. In addition, there is a point symmetry between the upper and lower pixels. Accordingly, the odd vertical and horizontal domains are formed in each pixel area, thereby solving the problem of asymmetrical viewing angles on the left and right or top and bottom of the liquid crystal display. That is, the two left and right pixel regions in which the openings are mirror-symmetrically compensate for the asymmetry of the vertical domains, and the horizontal domains in the two upper and lower pixel regions in which the openings are point-symmetrical complement each other. Therefore, in the whole liquid crystal display, the viewing angle is symmetrical from the top and the left and right.

이상에서는 도메인을 분할하는 수단으로 개구부를 예로 들어 설명하였으나 유전체 돌기를 도메인 분할 수단으로 사용하더라도 본 발명을 적용할 수 있다.In the above, the opening is taken as an example for dividing the domain, but the present invention can be applied even when the dielectric protrusion is used as the domain dividing means.

또, 이상에서는 가로 도메인과 세로 도메인 모두를 홀수로 형성하였으나 도메인 간격의 최적화를 위하여 필요한 경우에는 둘 중 하나만을 홀수로 형성할 수도 있다. 이 경우에는 상하 및 좌우에서 대칭적인 시야각을 확보하기 위하여 도메인 분할 수단을 좌우 거울상 대칭 또는 상하 점대칭 중의 어느 하나만을 이루도록 하면된다. 예를 들어, 세로 도메인만을 홀수로 형성한 경우에는 도메인 분할 수단을 좌우 거울상 대칭이 되도록 형성하는 것으로 상하 및 좌우의 대칭적인 시야각을 확보할 수 있다.In addition, although both the horizontal domain and the vertical domain are formed in odd numbers, only one of them may be formed in an odd number when necessary for the optimization of the domain spacing. In this case, in order to ensure symmetrical viewing angles in the up, down, left, and right sides, the domain dividing means may have only one of left and right mirror image symmetry or top and bottom point symmetry. For example, in the case where only the longitudinal domain is formed in an odd number, by forming the domain dividing means so as to be symmetrical to the left and right, it is possible to secure symmetrical viewing angles in the vertical and horizontal directions.

이상과 같이, 본 발명에서는 각 화소 영역에 포함되는 가로 도메인과 세로 도메인의 수를 홀수가 되도록 도메인 분할 수단을 형성함으로써 도메인의 폭과 도메인 분할 수단의 폭을 최적화할 수 있다.As described above, in the present invention, the width of the domain and the width of the domain dividing means can be optimized by forming the domain dividing means so that the number of the horizontal domain and the vertical domain included in each pixel area is odd.

Claims (5)

절연성 제1 기판,Insulating first substrate, 상기 제1 기판 위에 제1 방향으로 형성되어 있는 제1 배선,First wiring formed on the first substrate in a first direction, 상기 제1 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선,A second wiring formed on the first substrate in a second direction and insulated from and intersecting the first wiring; 상기 제1 배선 및 상기 제2 배선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the first wiring and the second wiring, 상기 박막 트랜지스터와 연결되어 있고 제1 도메인 분할 수단을 가지며 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 화소 전극,A pixel electrode connected to the thin film transistor and having a first domain dividing means and formed in each pixel region defined by the first wiring and the second wiring crossing each other; 상기 제1 기판과 대향하는 절연성 제2 기판,An insulating second substrate facing the first substrate, 상기 제2 기판 위에 형성되어 있으며 제2 도메인 분할 수단을 가지는 공통 전극A common electrode formed on the second substrate and having a second domain dividing means 을 포함하고, 상기 제1 도메인 분할 수단과 상기 제2 도메인 분할 수단은 하나의 상기 화소 전극을 M개의 제1 방향 소도메인과 N개의 제2 방향 소도메인으로 분할하며 M과 N 중의 적어도 어느 하나는 홀수인 액정 표시 장치.Wherein the first domain dividing means and the second domain dividing means divide one pixel electrode into M first direction domains and N second direction domains, and at least one of M and N Odd liquid crystal display. 제1항에서,In claim 1, 상기 M과 N은 모두 홀수인 액정 표시 장치.And M and N are both odd numbers. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제1 및 제2 도메인 분할 수단은 각각 상기 화소 전극과 상기 공통 전극에 형성되어 있는 개구부인 액정 표시 장치.And the first and second domain dividing means are openings formed in the pixel electrode and the common electrode, respectively. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제1 기판 위에 형성되어 있고, 상기 제1 도메인 분할 수단과 중첩되어 있는 부분과 상기 제2 배선 양측에 상기 제2 배선과 나란하게 형성되어 있는 부분을 포함하는 제3 배선을 더 포함하는 액정 표시 장치. And a third wiring formed on the first substrate and including a portion overlapping with the first domain dividing means and a portion formed on both sides of the second wiring in parallel with the second wiring. Device. 제2항에서,In claim 2, 상기 제1 방향으로 이웃하는 두 화소 영역 내에 포함되는 상기 제1 및 제2 도메인 분할 수단은 서로 거울상 대칭을 이루고, 상기 제2 방향으로 이웃하는 두 화소 영역 내에 포함되는 상기 제1 및 제2 도메인 분할 수단은 상기 제2 방향으로 이웃하는 두 화소 영역을 반분하는 제2 방향 직선과 상기 제2 방향으로 이웃하는 두 화소 영역 경계선과의 교차점에 대하여 서로 점대칭을 이루는 액정 표시 장치.The first and second domain division means included in two pixel regions neighboring in the first direction are mirror-symmetric with each other, and the first and second domain division means included in two pixel regions neighboring in the second direction. And the means is point symmetrical with respect to an intersection of a second straight line dividing two pixel regions neighboring in the second direction and a boundary line between two pixel region neighboring in the second direction.
KR1020010023777A 2001-05-02 2001-05-02 A liquid crystal display KR100750925B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010023777A KR100750925B1 (en) 2001-05-02 2001-05-02 A liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010023777A KR100750925B1 (en) 2001-05-02 2001-05-02 A liquid crystal display

Publications (2)

Publication Number Publication Date
KR20020084484A KR20020084484A (en) 2002-11-09
KR100750925B1 true KR100750925B1 (en) 2007-08-22

Family

ID=27703350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010023777A KR100750925B1 (en) 2001-05-02 2001-05-02 A liquid crystal display

Country Status (1)

Country Link
KR (1) KR100750925B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008523A (en) * 1990-10-17 1992-05-28 카나이 쯔또무 LCD Display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008523A (en) * 1990-10-17 1992-05-28 카나이 쯔또무 LCD Display

Also Published As

Publication number Publication date
KR20020084484A (en) 2002-11-09

Similar Documents

Publication Publication Date Title
KR100831229B1 (en) A liquid crystal display having high aperture ratio
JP4921633B2 (en) Vertical alignment type liquid crystal display device
KR100748442B1 (en) a array panel of in plane switching mode liquid crystal display and manufacturing method thereof
US8698154B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR100381868B1 (en) a liquid crystal display and a substrate for the same
KR100840310B1 (en) A multi-domain liquid crystal display
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
JP2001337349A (en) Thin film transistor substrate for liquid crystal display device, and its repairing method
KR100612995B1 (en) A liquid crystal display and a thin film transistor array panel for the same
KR20150061250A (en) Liquid crystal display
KR100920348B1 (en) liquid crystal display
KR20080046042A (en) Display panel
US10890815B2 (en) Display apparatus
KR100750925B1 (en) A liquid crystal display
KR102652369B1 (en) Display device
KR20060018401A (en) Multi-domain liquid crystal display
KR20060003609A (en) Liquid crystal display having multi domain and panel for the same
KR100852807B1 (en) fringe field switching mode liquid crystal display
KR20030012347A (en) a vertically aligned mode liquid crystal display
KR101054337B1 (en) Thin Film Transistor Display Panels for Display Devices
KR20060020893A (en) Multi-domain thin film transistor array panel
KR20070082752A (en) Liquid crystal display
KR20200037170A (en) Thin film transistor array panel
KR20060038078A (en) Thin film transistor array panel and multi domain liquid crystal display including the same
KR20050010444A (en) Thin film transistor array panel and liquid crystal display include the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13